JPS5844720A - 開孔パタ−ン形成方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明の分野 本発明は、高エネルギの電子ビームによる照射を用いて
半導体素子上にポジティブ型レジスト・マスクを形成す
るための方法に係り、更に具体的に云えば、直通孔の寸
法が水平方向及び垂直方向に制御される、上記の露光さ
れたレジスト・マスクの現像方法に係るｂ 本発明の目的は、貫通孔の形成に於ける制御が改良され
るマスク現像技術を提供することである。

本発明の他の目的は、貫通孔の寸法の均一性が改良され
る、電子ビームにより露光されたポジティブ型レジスト
の現像技術を提供することでめる。

本発明の池の目的は、貫通孔の形成に於ける水平方向及
び垂直方向の寸法の制御が改良される、電子ビームによ
り露光されたポジティブ型レジストの現像技術を提供す
ることである。

本発明の他の目的は、改良された一様な貫通孔のプロフ
ィルが達成される、新規なマスク技術を提供することで
ある。

本発明の他の目的は、特に小さい寸法の貫通孔に於て改
良された側壁の傾斜を有する貫通孔が形成される、電子
ビームにより露光されるポジティブ型レジストのための
新規なマスク及び楊像技術を提供することである。

本発明の（に他の目的は、再現性が改良される、新規な
マスク及び現像技術を提供することである。

先行技術 今日の半導体素子技術に於ける進歩は、益々多くの素子
及び回路が単一の半導体チップ内に形成されることを可
能にした。これは、半導体素子及びチップ内に於けるそ
れらの半導体素子を回路中に接続させる相互接続導体が
益々超小型化されることを必要とした。その様な超小型
化の結果、コストは低下されそして集積回路の性能は改
良されたが、製造技術、特に相互接続体のフォトリソグ
ラフィ技術及び食刻技術に於ては未だ多くの問題がろる
。

従来、集積回路の論理及びメモリ設計に於ては、例えば
数十個の不純物領域が略６乃至５ｍｍ平方のシリコン・
チップ中に形成されている。その様な領域はトランジス
タ、ダイオード、抵抗素子及び同種のものを形成し、そ
れらの素子はチップ上の導体パターンにより相互に接続
されて、種々の回路を形成しそして入出力端子に接続さ
れる。

チップ上のこの相互接続導体系は極めて複雑であり、各
々１つ以上の誘電体材料層で離隔されている、２つ又は
６つの離隔されたレベルの複雑な薄膜導体パターンを通
常用いている。通常、チップ表面上の第ルベル導体パタ
ーンはトランジスタ、抵抗素子、ダイオード等を回路中
に相互接続しそして又回路相互間を接続する。この回路
相互間を接続する機能は通常個々の回路に接続されてい
る平行な導体路によって達成される。第２レベル導体パ
ターンは通常、回路相互間の接続を完成しそしてモジュ
ール、基板又はカードの如き支持体に接続され得るＩ１
０端子に接触する。通常、第２レベル導体パターンは、
前述の下の第ルベル導体パターンの平行な導体路に直角
である平行な導体路より成る。より進んだ設計に於ては
、第５レベルソシて更にＦｉ、第４レベルの導体パター
ンが電力及びＩ１０接続のために必要とされ得る。

今日に於ては、１つのレベルから他のレベルへ貫通接続
パターンを形成するために、誘電体層を食刻することが
必要である。１つのレベルの導体を他のレベルの導体に
相互接続する標準的方法は、基板上に設けられた第ルベ
ル導体パターン上にＳｉＯ□の如き絶縁体を付着するこ
とを含む。そのガラスは典・型的には熱分解によって付
着されるが、スパッタリングによるガラス付着方法につ
いては米国特許第３９８５０２２号の明細書に記載され
ている。

次に、フォトレジスト層が付着、露光及び現像されて、
上記ガラス上の上記フォトレジスト中に貫通孔パターン
が形成される。それから、露出されたガラス部分が食刻
されて、第２レベル導体に達する貫通孔が形成される。

次に、第２レベル導体パターンが、第ルベル導体パター
ンに接続すれる様に、残されているガラス層上及び上記
貫通孔中に付着される。

照射により劣化し得る重合体の層からポジティブ型レジ
スト・マスクを形成する技術については、例えば米国特
許第５５５５１５７号の明細書に記載されている。照射
により劣化し得る重合体の層か基板上に被覆されそして
例えばＸ線、核放射線及び電子の如き高エネルギの放射
線によってパターン状に露光される。上記重合体層の照
射領域が分子量の減少を生じ、従ってより迅速な可溶性
を与えられる。それから、上記重合体層の照射領域を選
択的に除去するために現像剤が用いられる。

それから、基板を保護するために基板上に残されている
レジスト層部分を用いて、金属化又は基板の食刻の如・
き、付加的又は除去的方法が上記基板に施される。

又、ＩＢＭ　　Ｔｅｃｈｎｉｃａｌ　　Ｄｉｓｃｌｏｓ
ｕｒｅＢｕｌｌｅｔｉｎ、第１９巻、第９号、１９７７
年２月、第５４１５頁乃至第５４１６頁及び第５４１３
頁乃至第６４１４頁の各々に於けるＪ、　Ａ、　Ｂｏｎ
ｄｕｒ等による”５ｔｅｐ　　Ｃｏｖｅｒａｇｅ　　Ｐ
ｒｏｃｅｓｓ　　ｗｉｔｈＰｒｏｊｅｃｔｉｏｎ　　Ｐ
ｒｉｎｔｉｎｇ　　ａｎｄ　　ＲｅａｃｔｉｖｅＩｏｎ
　　Ｅｔｃｈｉｎｇ　＃及び−５ｔｅｐ　Ｃｏｖｅｒａ
ｇｅＰｒｏｃｅｓｓ　　ｗｉｔｈ　　Ｒｅａｃｔｉｖｅ
　　Ｉｏｎ　　ＥｔｃｈｉｎｇＵｓｉｎｇ　　Ｔｈｅｒ
ｍａｌ　　Ｒｅ５ｉｓｔ　　Ｅｆｆｅｃｔｓ”と題する
論文に於いては、石英の絶縁体層の反応性イオン食刻（
ＲＩＥ）を適当なフォトリソグラフィ処理とともに用い
て、幾つかの金属層を相互接続するための貫通孔を形成
する技術が記載されている。上記論文に述べられている
如く、金属相互接続層の信頼性を有する階段被覆（Ｓｔ
ｅｐＣｏｖｅｒａｇｅ）を達成するためには、貫通孔に
於ける食刻された絶縁体（酸化物、石英等）の傾斜の角
度が５０乃至６０°丁あることが望ましい◎電子ビーム
・リソグラフィをＲＩＥとともに用いる場合には、光学
的（例えば、紫外線）ｉｌ！光の場合と同じレジスト方
法は用いられ得ない。５ｉ０２、石英、ポリイミド及び
同種のものの如き絶縁体層中に適切な像及び傾斜を有す
る貫通孔を形成するために、電子ビーム・リソグラフィ
がＲＩＥとともに用いられる場合には、多くの複雑な問
題が生じる。例えば、アクリル系レジストは、貫通孔を
形成するための厚い石英層の食刻に於て有効なマスクと
して用いられるには余りに速すぎるＲＩＥ速度を有し、
良好なＲＩＥマスクとして働くレジストは、クレゾール
／ホルムアルデヒドと２．４−ビス（６−ジアシー５．
６−シヒドロー５−オ＊ソーｉ−ナフタレンースルホ三
ル）−ベンツフェノン増感剤のμ口きジアゾ−ベンゾフ
ェノン増感剤とより成る好ましいレジスト系（以下に於
て、ＨＣレジストと称する）を含む、５ｈｉｐｌｅｙ社
製（７）ＡＺ１３５０Ｊ（ｄ品名）、ＡＺ１１’１（商
品名）、及び同種のものの如き、ノボラック族から得ら
れる。

電子ビームにより露光された、例えばＨＣレジストの如
き、ノボ２ツク・レジストの処理は、光学的に露光され
た場合の処理よりも、複雑でおり、多くの条件を要する
。光学的露光の場合の現像時間は０．５乃至２．０分の
範囲でるるか、−子ビーム露光の場合には約８乃至１０
分の現像時面が必要でるる。このより長い現像時間は、
現像剤中に於て付着力が低下しない様に、レジストと基
板との間に極めて良好な付着が達成されていることを必
要とする。光学的リソグラフィ処理に用いられるポリス
ルホンの付着層でも、その様なより長い現像時間に於て
は不適当である。又、長い現像時間によって、ノボラッ
ク・レジスト（例えば、ＨＣレジスト）は、現像中に成
る種の基板（例えば、石英及び酸化物の層）から剥離す
る傾向を有する。

本発明の要旨 本発明に従って、従来技術に於ける欠点が実質的に除か
れる、特に電子ビーム・リングラフィを用いて絶縁層中
に貫通孔を反応性イオン食刻するだめの新規な方法が達
成され、特定の適用例に於ては、集積回路基板の多レベ
ル導体パターンを相互接続するために第ルベルの貫通孔
を反応性イオン食刻するための方法が達成される。

本発明の方法は、幾つかの重要な処理工程を含み、それ
らの工程は全体として電子ビームを用いた第ルベルの貫
通孔のＲＩＥに関する本発明の方法を構成する１２本発
明の方法に於ける重要な価値は、本発明の方法が、全体
として、個々の工程の間の複雑な相互関係によってのみ
その目的を達成することである。本発明の方法は複雑で
あり、その最適化は谷処理工程と他の処理工程とを相補
的に設計することによって達成されるので、各処理工程
は他の処理工程に影響を与える。この方法は、第２の全
編の被覆を確実に達成するために適した垂直方向の傾斜
を有し、従って適切な信頼性を有する、水平方向寸法が
正確に制御されている貫通孔を可視可能に形成する。

ポリイミドの絶味層を用いた場合には不要であるが、石
英及び５ｉｎ２の如き絶縁層を用いた場合には、本発明
の方法は、像を形成するためのレジスト自体を付着する
前に始めに付着促進層を付着することが必要である。本
発明の方法のために特に効果的な付着促進層は、増減さ
れている部分的に環化されたポリ−シス−イソプレンで
ある、約１０００乃至約２０００人の厚さ、典型的には
約１４００人の厚さを有する、Ｅａｓｔｍａｎ　　Ｋｏ
ｄａｋ社製のＫＭＲ（商品名）レジストより成る下層で
ある。このＫＭＲレジストより成る下層は、ぺ−り・サ
イクル中にその感光性を失わせるために例えば約１６０
℃でベークされる。この下層の目的は、現像サイクル中
に於ける石英及び５ｉ０２への像形成レジストの付着力
を増すことである。このＫＭＲレジストより成る下層は
、レジスト現像サイクル中はそのままに維持されるが、
ＲＩＥ処理の始めの段階で貫通孔に於て除去される。

上記ＫＭＲレジストは、約５乃至約２０ｐクーロン／ｃ
ｍ２（例えば、１０μクーロン／ｃｒｎ２）の電子ビー
ム露光密度に対して充分に感応しセしてＲＩＥ処理中に
著しく劣化されない、ノボラック像形成レジスト系（例
えば、ＨＣレジスト）の層で被覆される。上記像形成レ
ジストは約２００００乃至約３００００λの厚さ、例え
ばＨＣレジストの場合には約２５００ＯＡの厚さで付着
され得る。又、上記像形成レジストに於ては、露光され
たレジストの現像速度が露光されていないレジストの現
像速度に対して高い比率（Ｒ／’Ｒｏ　）を有している
べきである。

次に、上記像形成レジストが、必要とされる貫通孔パタ
ーンに従って、制御可能に電子ビーム露光される。場合
によって、電子ビーム・スポット寸法の整数倍でない像
が露光される。その様な場合には、適当な像の寸法及び
側壁の傾斜が電子ビーム露光の適当な°′灰色化（ｇｒ
ａｙｉｎｇ）　″によって達成され得る。この場合の“
灰色化”とは、各々の公称の貫通孔寸法のための電子ビ
ーム露光時間をその特定の貫通孔の所望の寸法に応じて
減少又は増加させることである。灰色化は又、複数のス
ポットが重畳されて露光された貫通孔が、重畳されずに
露光された貫通孔の場合と同一の条件で現像及びベーク
されること看可能にする。

本発明の方法は又、非露光領域に於は不像形成レジスト
の損失を最小限にし、そして更に重要なことには、水平
方向寸法及び側壁の傾斜の両方に於て現像された像の適
切な制御を可能にする、特別なレジスト現像パラメータ
を含む。その現像は、１：６の比率で水で希釈された５
ｈｉｐｌｅｙ社製のＫＯＨを基材とするＡＺＩ３０１（
商品名）の如き適当な現像剤を用いて、約１３乃至約１
５℃の範囲、例えば約１４℃の低温で達成される。

又、本発明ノ方法ハ、ＩＢＭ−ＴＤＢ、第２０巻、第５
号、１９７７年１０月、第１７５６頁乃至第１７５９頁
に於けるＨ、Ａ、Ｋｈｏｕｒｙ等による”Ｆｒｏｎｔ　
Ｗａｆｅｒ　　Ｒｅｇｉｓｔｒａｔｉｏｎ　　Ｄｅｖｉ
、ｃｅｆｏｒ　　Ｂａｔｃｈ　　Ｐｒｏｃｅｓｓ　　Ｅ
ｔｃｈ　　Ｅｎｄ−ＰｏｉｎｔＤｅｔｅｃｔｉｏｎ　　
Ｓｙｓｔｅｍ”　と題する論文、及びＩＢＭ−ＴＤＢ、
第１８巻Ｓ第６号、１９７５年１１月、第１８６７頁乃
至１０００頁に於けるり。

Ｈ，Ｊｕｒｃｚｙｋ　’４による一Ｐｒｏｃａａｓ　　
ＤｅｔｅｃｔｉｏｎＳｙａｔｅｍ’　　と題する論文に
記載されている如き現像終了時点検出（ＤＥＰＤ）技術
の使用を含む。

ＤＥＰＤ技術の使用は、プリベーク温度、レジスト現像
速度、電子ビーム露光密度、周囲の光の条件、現像剤の
強さ、及びレジストの厚さに変動があっても、再現可能
な像寸法の制御を可能にする。現像時間は上記パラメー
タに基いて変化し、固定した時間による現像は像寸法の
完全性を低下させ得る。本発明の方法に於て用いられて
いるＤＥＰＤ技術は、製品の寸法の特性を示す金属路の
幅及び間隔を有する、適当に設計された専用のテスト領
域の使用を含む。更に重要なことには、このＤＥＰＤ技
術は、現実にはテスト領域に於ける現像時間と成る貫通
孔を適切に形成するための時間との間の関係である、Ｄ
ＥＰＤの１過度の現像”の概念を用いている。従って、
基板又はウェハは、テスト領域に於てレジストが完全に
現像された後も成る所与の時間の間更に現像される。こ
の更に現像される時間Δｔはテスト領域に於て現像終了
時点に達するだめの時間の成る百分率である。Δｔの値
の決定は幾つかのパラメータ、即ち材料特性及び装置特
性に依存する。更に重要なことには、Δｔの値の決定は
、露光される貫通孔の像の寸法及び露光の灰色レベルに
依存する。灰色レベル及びΔｔを適切に組合わせること
によって、ウェハ上のすべての像が充分に現像され得る
。典型的には、過度の現像の時間Δｔは、テスト領域に
於て現像終了時点に達するだめの時間約１０乃至約１０
０チ、好ましくは約２０乃至約４０チであり得る。

本発明の方法に於けるもう１つの重要な工程は、レジス
ト像を適切に硬化及び形成するために現像後に施される
制御されたレジストのベーキングでろる。そのベータ・
サイクルは、ＲＩＥ中に絶縁体（例えば、石英）層中に
再現される適当な側壁の傾斜を達成するために、レジス
トを制御可能に流動させる様な性質のものでなければな
らない。

又、そのベーク・サイクルは、適切な水平方向寸法の制
御を維持する様な性質のものでなければ−ならない。そ
の様なベーク・サイクルは、約１２０乃至約１６０℃の
温度に約２０乃至約６０分の範囲の時間に亘って徐々に
加熱することによって達成され得る。ト記ベーク温度を
達成する１つの方法に於ては、毎分約２乃至約１０℃の
温度上昇時間で約１２０乃至約１４０℃の温度にセット
された炉が用いられる。同様なベーク効果は又、約８０
乃至約９０チ、例えば約８５℃（例えば、ホット・プレ
ート）に於ける約１０乃至約２０分間のベークと約１０
０乃至約１２０℃、例えば１１５℃（例えば、炉中）に
於ける約１０乃至約２０分間のベークと、約１３０乃至
約１６０℃、例えば約１５０℃（例えば、炉中）に於け
る約１０乃至約２０分間の最終ベークとより成る５段階
のベークによっても達成され得る。

現像後、像形成レジストの貫通孔が、非感光性にされて
いるＫＭＲレジストの下層を経て、ダイオード又は他の
適当な構造の装置中の絶縁“層（例えば、石英）に再現
される様に、ウェハ又は基板がＣＦ、＋Ｏ□のガス雰囲
気中で反応性イオン食刻される。

本発明の方法は、正しく用いられた場合には、電子ビー
ムにより４光された“矩形”の貫通孔を第６Ｃ図に示さ
れている如く適切な傾斜を有する゛円形”の貫通孔に変
換させ得る。又、この方法は、ウェハ又は基板上で４光
及び食刻されたすべての異なる貫通孔の寸法の水平方向
寸法を厳密に制御し得る。この方法を用いた結果、食刻
された貫通孔に於て５σ＝０．５μｍの許容誤差を生じ
る寸法の制御が得られた。

更に、本発明の方法は次に示す問題を解決又は除去する
。

（１）食刻された貫通孔に於ける急峻な垂直方向のプロ
フィルは、減少された許容され得ない第２レベル金属の
エレクトロマイグレーション寿命を生ぜしめる。これに
対して、本発明の方法は、始めに露光された矩形の像か
ら適切な傾斜を有する円形の貫通孔を生ぜしめる。その
貫通孔の適切な形状及び傾斜は、低温の現像工程によっ
てそして制御された像形成レジスト・ベーク工程によっ
て達成される。

（２）ＲＩＥ処理をマスクするために最小の厚さの像形
成レジスト層が必要でるる。これを達成するには、レジ
ストの始めの厚さが増加され得るが、その場合には電子
ビームの整合が妨げられそして過匿に長い現像時間が生
じるので、実際的でない。又、ウェハ又は基板を段階的
に現像することによりＲ’ｏが人為的に減少される様に
、現像を中断する技術が用いられ得る。これは、一般の
整造処理には役立たずそして材料特性（例えば、レジス
ト及び現−像剤）が正しいサイクル時間を正確に規定す
ｊる様に充分に一様ではないので、実際的でない。最も
実際的であり良好に働く本発明の方法による解決方法は
、適当なＲ／　Ｒｏを与えそしてＲ１Ｅ処理をマスクす
るために適当なレジストを現像及びベーキング後に残す
、低温による現像である。

（３ン　　特に小、さい貫通孔の形状て略５μｍ）’に
於て、再現性を有する制御された低寸法を達成し得るこ
とはＲＩＥ′！！ｉｌ−使用する積極的な理由の１つで
あるが、それは又最も達成の困難なことの１つである。

本発明の方法は、“灰色化”された電子ビーム露光、適
切なりＥＰＤ技術、低温現像、及び現像後の制御された
レジスト・ベーキングの組合せによって、良好に制御さ
れた極めて再現性を有する貫通孔を生せしめる。

第１図は、基板１の絶縁体被膜２上に配置されそして例
えば２乃至２．５μｍの如き適当な厚さの誘電体層４（
例えば、石英）により被覆されている、厚さ略１μｍの
金属薄膜６及び７を示す断面図である。膜６及び７は、
概して半導体基板１内のドープされた不純物領域（図示
せず）に絶縁体被膜２を経て相互接続されている第ルベ
ル導体パターンの一部を成す。又、膜６及び７は通常、
当技術分野に於て周知の如く、素子相互間及び回路相互
間に相互接続を形成するために、同一レベルの上記パタ
ーンに於ける他の膜に相互接続されている。その様な膜
６及び７を形成する１つの方法は、米国特許第４００４
０４４号の明細書に記載されている如きリフト・オフ方
法による方法である。

典型的には、＋＋＠６及び７は、アルミニウム、゛ア／
Ｌ／　ミ＝　’）　ム−Ｌ’ｌＪ　合金、アルミニウム
ー銅−シリコン合金より成るが、他の導体膜も用いられ
得る。

誘電体層４は、既に述べた如く、ポリイミド、５ｉ０２
、ガラス、石英、又は当技術分野で用いられている他の
適当な絶縁性組成物であり得る。本発明の説明に於ては
石英が用いられており、これは基板上の薄膜パターンを
被覆するために従来のＲＦ又はＤＣスパッタリング技術
によって形成され得る。必要であれば、その石英層は前
述の米国特許第３９８３０２２号の明細書に記載の技術
によって平坦化され得る。図に示されている基板は、嫂
シート又はウェハ中に多数反復されている集積回路チッ
プの一部である。

貫通孔を形成するための準備に於いて、絶縁体被膜４を
検査した後に、基板又はウエノ・が室温に於て充分な時
間、の間、例えば約５分間、クロム酸及び硝酸の溶液中
で゛洗浄され、続いて脱イオン水で洗浄され、送風乾燥
され、それからＮ２雰囲気の炉中で約１６０℃±５℃に
於て５０分間ベークされる。

次に、第２図に於て、上記の乾燥されたウニ・・上にト
リフルオロ−アミノ−シランが静かに注がれそして５５
００ＲＰＭに於て３０秒間回転された後に、Ｋｏｄａｋ
ＫＭＲレジストが１：４の比率でキシレン中に溶解され
た溶液から付着されそして４０００　ＲＰＭに於て６０
秒間回転されて、約１５００乃至１８００Ａ±１５０人
の被膜が形成され、その被膜はホット・プレート上で１
６０℃±５℃に於て５０分間ベークされた後に感光性を
失って付着促進層１０を形成する。

この時点に於て、“ＨＣ”像形成レジスＨｄ１１が、２
乃至３μｍの公称のターゲットを用いて、２６５００λ
±７５０人の膜厚を得るために、ジグライム（ｄｉｇｌ
ｙｍｅ）の溶液から２２０ＯＲＰＭに於て６０秒間回転
され°て付着される。次に、上記レジストは、例えばホ
ット・プレート上で８５℃±３℃に於て５０分間、適当
にプリベークされる。

第６図に於て、上記像形成レジスト層１１の露光は、２
５ｐｍｆ方、の電子ビームにより所望の開孔のパターン
１２で１当な電圧及び注入量のレベルを用いて達成され
る。上記電子ビーム・スポットに対応する貫通孔領域１
２Ａ（第３Ａ図）の露光は、通常６μＡのビーム電流に
於て例えば１０クーロン／１Ｍ２　の如き約５乃至２０
クーロン／ｃｒｎ２の注入量レベルが得られる様に、露
光時間（例えば、２２０ナノ秒）に於て約２０乃至３０
ＫＶのエネルギーを有する１つの照射（ｐａｓｓ）を用
いて行われ得る。より低いエネルギ・レベルを用いた場
合には、その露光は貫通孔領域１２Ａに於て複数の照射
を用いて行われ得る。より大きな寸法を有している貫通
孔の場合には、例えば第６Ｂ図に示されている４つの露
光された貫通孔領域１２Ｂ、１２Ｃ，１２Ｄ及び１２Ｅ
の如き、複数の重畳する貫通孔ターゲットが用いられ得
る。

４光後、像形成レジスト層１１は、１：６の比率の５ｈ
ｉｐｌｅｙ　ＡＺ２４０１＠ｉ品名）脱イオン水との混
合物の如きアルカリ性媒体中に於て１４．５℃±０１℃
の低温で現障され、脱イオン水で洗浄さ五、そして送、
風乾燥される。この処理は、第４図に示されている如く
下の付着促進層１ｏを露出させるアクセス用の窓１５を
形成するために電子ビームによって露光された、像形成
レジスト層１１の潜像部分即ち開孔のパターン１２を除
去する。一般に５μｍＸ５μｍ　の潜像は約８乃至約１
０分間の現像時間を要する。現像後のテスト領域に於け
る貫通孔の矩形の構造が第９図に示されている。

それから、本発明の方法に従って、上記構造体に制御さ
れたポーストベーキングが施される。その制御されたポ
ーストベーキングは毎分約２乃至約１０℃の温度上昇時
間で１２５℃士３℃に適当に加熱されている適当な炉中
に於て、上記温度で約４０分間行われ得る。又は、上記
構造体は、８５℃±５℃（ホット・プレート）に於て２
０分間、１１５℃±５℃（炉／空気界囲気）に於て２０
分間、そして１４５℃±５℃（炉／空気）に於て２０分
間の３つの段階でポーストベークされ得る。

このポーストベーキングは、第９図の電子顕微鏡写真に
示されている如き現像後の矩形の像質通孔がポーストベ
ーキング後に第１０図の電子顕微鏡写真に示されている
如き適切な傾斜を有する円形の構造に変換される様に、
像形成レジストの流動が制御されることを可能にする。

それから、ＫＭＲレジストの下層１０が例えばＣＦ、＋
０２の如き適当な雰囲気中でＲＩＥを施されて、石英層
４の対応する部分を露出させる貫通孔１４（第５図）が
形成され、上記石英層４も例えばＣＦ、＋０□の如き適
当な雰囲気中でＲＩＥを施されて、第６図、第１１図、
第１１Ａ図及び第１１Ｂ図に示されている如く、金属薄
膜即ち導体路Ｚ上に貫通孔１５が形成される。ＲＩＥ処
理中に、像形成レジスト層１１中の円形の開孔１３Ａの
傾斜が石英層４中の貫通孔１５に再現される。

第１１図、第１１Ａ図及び第１１Ｂ図は、テスト領域に
於て、２２０ナノ秒間の電子ビーム露光後、ＲＩＥに施
されて、未だレジス１が剥離されていない、第６図の段
階に於ける、５μｍ平方の貫通孔を示す、電子顕微鏡写
真である。

次に、像形成レジスト層１１及び下層１０の残されてい
る部分が、任意の適当な方法で、例えばＩＴｏｒｒ、毎
分５ｃｃの０□の流量、及び２５０Ｗを用いた６５分間
のＲＦ灰化によって、剥離される。その剥離された構造
体は、クロム酸／硝酸の溶液中で室温に於て５分間洗浄
され、脱イオン水で洗浄され、そしてＮ２を用いて送風
乾燥されて、第７図の構造体が得られる。

それらのウェハが検量された後、貫通孔１５中に於て導
体路７により衆わされている第ルベルの導体に相互接続
される貫通接続体１７を含む第２レベルの導体１６が付
着される。第２１７ベル導体１６及び１７の付着は、リ
フト・オフ方法により又はブランケット状被覆の後に除
去的食刻を施すことによシ達成され得る。

【図面の簡単な説明】

第１図乃至第８図は本発明の方法によるマスク技術に於
ける種々の段階を示す概略的断面図でおり、第３Ａ図、
第３Ｂ図及び第３Ｃ図は第３図を説明する図であり、第
９図、第１０図、第１１図、第１１Ａ図及び第１１Ｂ図
は本発明の方法に従つて処理されたテスト素子を拡大し
て示す電子顕微鏡写真である１゜ １・・・・基板、２・・・・絶縁体被膜、４・・・・誘
電体（石英）層、６．７・・・・金属薄膜即ち導体路（
第１１ノベル導体）、１０・・・・付着促進層（Ｋ　Ｍ
　Ｒ１／シストの下１１ｎ）、１’１・・・・像形成レ
ジスト層、１２、・・・・開孔のパターン、１’２Ａ、
１２Ｂ、１２Ｃ。 １２Ｄ・・・・貫通孔領域、１辱・・・・アクセス用の
窓、１３Ａ・−・・・層１１中の円形の開孔、１４．１
５・・・・貫通孔、１６・・・・第２レベル導体、１７
・・・・貫通接続体。 １Ａ人　インターナシタナル・ビジネス・マシーノズ・
コｉボレーション代理人　弁理士　　　岡　　　１）　
　次　　　生（外１名） 手　　続　　補　　正　　書（ツノ弐）昭和５７年１０
月−２０日 特許庁長官　ネ°ｉ　　＋Ｊ、　　和　ノく　殿１、事
件の表示 昭和５７年　特許顛　第１０４０２５　　号五補正をす
る者 ４、代理人 ５、補正命令の日付 昭和５７年９月２８日 ６１山市のｋ・１・求 ｉｌｌ　　図面 ：２）ＩＩ）ｌ細計の発明の８ｉｐ　、ｉ：ｔｌｌな説
明のζ１ム１（３）明細、イ艷の図面の簡単な説明の−
゛＾１７　補ＩＦの内容 （１）本願明枡屏添ｒ寸１カ而のうち第９１シ１ない１
．第１１Ｂ図全削除する。 （２）　　発明の詳細な説明の欄の記載４−１矢のＩＥ
当長２二従って補ＩＥする。 （３）図面の簡単な説明の欄の第２５頁第１９行乃至第
２６頁第２行の「説明するりであり、・・・・・・憶写
真である１、」を「説明する図である。」に補正する。 （４）同欄第２６　Ｌ′、＋第９行の［１３Ａ・・・・
層１１中の円形の開孔、１４．１５・・・・ｊを「１４
．１５・・・・」に補正する。 特開昭５８−４４７２０（１０）

Claims (1)

1. 【特許請求の範囲】 アルカリ性媒体中に可溶であり、感光性を有する、ジア
   ゾ−ベンゾフェノンを含むポジティブ型レジスト系中に
   開孔のパターンを形成する方法に於て、 基板上に上記レジスト系の層を形成し、上記レジスト系
   の層を電子ビームにより所定の上記開孔のパターン状に
   露光し、 上記露光されたレジスト系の層を１５℃乃至１５℃の範
   囲の温度の上記アルカリ性媒体中で現像し、 上記基板の専用部分に於ける上記開孔の少くとも１つの
   現像が完了するだめの時間を決定しそして上記レジスト
   系の層の現像を更に上記時間の１０％乃至１００チの範
   囲の時間の間継続させ、現像された上記レジスト系の層
   のパターンを２０乃至６０分の範囲の時間に亘って１２
   ０℃乃至１６０℃士５℃の最終温度まで加熱しそして上
   記最終温度に於て１０分乃至２ｏ分間ベークすることを
   含む、 ポジティブ型レジスト系中に開孔のパターンを形成する
   だめの方法。