JPH1154460A - 電導性構造を製造する方法 - Google Patents

電導性構造を製造する方法

Info

Publication number
JPH1154460A
JPH1154460A JP10127114A JP12711498A JPH1154460A JP H1154460 A JPH1154460 A JP H1154460A JP 10127114 A JP10127114 A JP 10127114A JP 12711498 A JP12711498 A JP 12711498A JP H1154460 A JPH1154460 A JP H1154460A
Authority
JP
Japan
Prior art keywords
photoresist
layer
sacrificial layer
seed layer
depositing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10127114A
Other languages
English (en)
Inventor
David T Moser
ティー．モーサー デヴィッド
Craig G Smith
ゴードン スミス クレイグ
Ofer Sneh
スネー オファー
Leo J Voyden
ジェイ．ヴォイデン レオ
Stephen John Wysock
ジョン ウィソック ステファン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nokia of America Corp
Original Assignee
Lucent Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lucent Technologies Inc filed Critical Lucent Technologies Inc
Publication of JPH1154460A publication Critical patent/JPH1154460A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05671—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01061—Promethium [Pm]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0361—Stripping a part of an upper metal layer to expose a lower metal layer, e.g. by etching or using a laser
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/388—Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

(57)【要約】 【課題】 電気めっき状態下のアンダープレーティング
の悪影響を含む問題を解決する高アスペクト比構造の製
造方法を提供する。 【解決手段】 基板上に電極のような電導性構造を製造
する方法において用いられる。この種の製造方法とし
て、基板上に種層を蒸着し、種層上にフォトレジストを
蒸着し、フォトレジストをパターン化し、電気めっき技
術を用いてパターン化されたフォトレジストに従って電
導性構造を形成し、フォトレジストを除去して電導性構
造を得るステップを有する。電気めっきにおいてアンダ
ープレーティングはしばしば起こり、フォトレジスト処
理に対するハードベークの必要条件がフォトレジスト変
形を招いてしまい、これは変形した構造を招いてしま
う。基板の種層上に犠牲層を蒸着して、種層と後に蒸着
されるフォトレジスト層との間の接着力を増強する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、フォトリソグラフ
ィプロセスに関し、フォトリソグラフィ技術を用いた電
極や他の電導性構造の製造に関する。
【０００２】
【従来の技術】金属層や電導層は、マイクロエレクトロ
ニクスや電気光学技術において一般的に用いられ、電極
や電気接点の形成を容易にしている。金属薄膜（例え
ば、１〜５μｍより小さな厚さを有する膜）は通常、物
理気相蒸着（ＰＶＤ）または化学気相蒸着（ＣＶＤ）技
術を用いて蒸着される。これより厚い膜（例えば、約１
０μｍより大きな厚さを有する膜）は通常、電気めっき
により得られる。幅（Ｗ）が厚さ（Ｔ）よりも大きいよ
うな太い金属構造（アスペクト比Ｗ／Ｔが１．０より大
きいもの）は、例えば、パターン化フォトレジスト構造
へと金属を電気めっきすることにより得ることができ
る。
【０００３】従来の金属層形成プロセス技術では、薄い
種層（例えば、金）をＰＶＤ法等を用いて基板上に蒸着
する。次に、従来技術のフォトリソグラフィ技術を用い
て厚いフォトレジストコーティングをしパターン化し
て、種層を露出する。フォトレジストの厚さは通常、金
属構造の最終的な所望の厚さよりも幾分大きくする。次
に、電気めっきによって露出した種層表面上に金属を蒸
着し、これにより、フォトレジスト膜における開口によ
りまとまり形を形成するようにして金属構造を成長させ
る。金属パターンは通常、フォトレジストテンプレート
における開口の形を再生する。
【０００４】厚いめっきされた金属（例えば、厚さ＞１
０μｍ）に対するフォトリソグラフィにはいくつかの制
約がある。第１に、フォトレジストの厚さは通常、最小
分解能から最大分解能の間に維持される。第２に、吸収
や焦点深さのイメージングによる露出強度の深さのばら
つきは、フォトレジストの厚さが増加するのに従って大
きくなる。また、フォトレジストは電気めっきの化学に
耐えなければならない。しかしこれらの制約にも関わら
ず、フォトレジストのイメージは所望の金属構造を作る
のに用いるテンプレートを作らなければならない。
【０００５】通常のフォトリソグラフィプロセスにおい
て、フォトレジストがスピンコーティングを用いてウェ
ーハ領域上に用いられる。フォトレジストコーティング
の後、現像前ベーク（pre-develop bake）を用いてフォ
トレジスト膜から過剰な溶媒を除去する。次に膜をマス
キング技術を用いて紫外線光に露出する。ウエット現像
プロセスの間、パターンが形どられる。次に、フォトレ
ジストを現像後ベーク（ＰＤＢ：post-develop bake）
により処理し、電気めっきプロセスを通して一定の結果
を得る。このＰＤＢは、フォトレジスト物質のポリマー
化およびクロスリンクを増強し、感光性分子を破壊す
る。しかし、ＰＤＢはフォトレジストエッジ特性の相当
な変形(deformation)をも招き、これは電気めっきテン
プレートに用いた場合、めっき金属に対しても同様な特
性となる。
【０００６】現像後ベーク（ＰＤＢ）に関連する変形
は、望ましくなく、特に、高アスペクト比構造の製造に
おいて望ましくない。例えば、約１３μｍの厚さのフォ
トレジストを用いた場合、８μｍの所望の開口には、基
板表面からフォトレジストの頂上まで約１４〜１５μｍ
のテーパー形状を作ってしまう（例えば、図１a-bを参
照）。また、フォトレジストの流れはテーパー上の金属
構造に直接変換され（例えば、図１c-dを参照）、これ
は通常、性能上望ましくなく再現上も望ましくない。加
えて、このようなフォトレジストのテーパーは、金属構
造の横方向の強い厚さの依存性を発生し、従ってめっき
金属構造の一貫性に悪影響を与える。ハードベークフォ
トレジスト構造へとしばしばめっきされる金属形状の別
の望ましくない特性として、ある程度の表面のざらつき
により発生する金属構造の角における不整合さがある。
このざらつきはフォトレジストの壁に平行であり、壁が
テーパー上の場合横方向にも成分があり、ざらついたエ
ッジを形成してしまう。
【０００７】上述の変形および関連する問題を解決する
ため、いくつかのアプローチが報告されている。例え
ば、フォトレジスト特性を安定化するためにＰＤＢステ
ップの前にＵＶまたはプラズマ固化のような技術が開示
されている。例えば、米国特許５４０７７８７（発明
者：McElhanon et al.）に開示されており、ここではＰ
ＤＢを置き換えるためにプラズマ固化が提案されてい
る。
【０００８】他のアプローチとしては、露出後（現像
前）ベーク（ＰＥＢ:pre-develop bake）、高温ソフト
ベークがある。しかし一般に、これらのアプローチは歩
留まりが悪い。例えば、めっき層溶液によりフォトレジ
ストが化学的に攻撃され、フォトレジスト材料がいくら
か除去されてしまい、後にフォトレジスト膜の下に金め
っきされてしまう（アンダープレーティング:underplat
ing）。
【０００９】これらの極端な場合には、このアンダープ
レイティングはフォトレジストの１つ１つが壊れてしま
うことになり、特に比較的細かいフォトレジストフィー
チャーにおいて壊れてしまう。アンダープレーティング
を押さえる従来のアプローチとしては、第１ミクロンの
めっきの間低いめっき電流密度を用いる方法がある（お
そらく、めっきされた金の第１ミクロンが金フォトレジ
スト界面を密封することができ、めっき溶液とのさらな
る接触を避けることができるからである）。しかし、初
期電流密度を下げることにより一定にアンダープレーテ
ィングをすべてなくすと、望ましくない（おそらく、め
っき層における反応物質の濃度が一定に変化するからで
ある）。
【００１０】また、めっき溶液の化学的パラメータの変
更は、アンダープレーティングをうまく減らすことには
ならない。溶液の構成を調整することにより多少のアン
ダープレーティングを押さえることはできるが、めっき
プロセスは層の反応剤を消費し、層の組成を一定的に変
えてしまう。結果として、アンダープレーティングを押
さえるのに必要な微妙な化学的平衡を維持することはで
きない。さらに、アンダープレーティングと溶液の化学
的パラメータの間の相関のほとんどは共生できないもの
であり再生することができない。
【００１１】
【発明が解決しようとする課題】このように、電気めっ
き状態（一定的に変化してしまう）の下のアンダープレ
ーティングの悪影響を含む上述の問題を満足できるよう
に減らしたりなくすような高アスペクト比構造の製造方
法が望ましい。
【００１２】
【課題を解決するための手段】本発明は、基板上に電極
のような電導性構造を製造する方法において用いられ
る。この種の製造方法として、基板上に種層(seed laye
r)を蒸着し、種層上にフォトレジストを蒸着し、フォト
レジストをパターン化し、電気めっき技術を用いてパタ
ーン化されたフォトレジストに従って電導性構造を形成
し、フォトレジストを除去して電導性構造を得るステッ
プを有する。しかし、電気めっきにおいてアンダープレ
ーティングはしばしば起こり、フォトレジスト処理に対
するハードベークの必要条件がフォトレジスト変形を招
いてしまい、これは変形した構造を招いてしまう。実施
例において、基板の種層上に犠牲層(sacrificial laye
r)を蒸着して、種層と後に蒸着されるフォトレジスト層
との間の接着力を増強する。チタンや他の適切な材料の
犠牲層は、フォトレジストのハードベーク必要条件がな
くなり、層分離によって発生するアンダープレーティン
グの後見が押さえられるまで種層とフォトレジストとの
間の接着を改善する。また、犠牲層は上のめっき電導性
材料には不適切である材料によって作られ、層の分離を
起こしてしまったときに電導性材料が露出した領域にめ
っきされることを防ぐことができる。
【００１３】
【発明の実施の形態】本発明の実施例は、厚い構造を製
造する従来技術のプロセスに関わる多くの問題がフォト
レジストの変形およびアンダープレーティングが原因で
あるという認識に基づいている。本発明の実施例に従っ
てさらに調べてみると、フォトレジストのソフトベーク
およびハードベークがフォトレジストのソフトベークお
よびハードベークがフォトレジストの構造的変形および
アンダープレーティングに対して大きく影響するという
ことがわかった。さらに、めっき溶液がフォトレジスト
の微少な溶解を発生させることを認識した。種膜層およ
びフォトレジストの間の界面は、めっき溶液の化学的攻
撃により弱まり、従ってフォトレジストの下の種層表面
のいくらかを露出してしまう。結果として、露出した種
層の表面は、めっきされ、成長する膜がフォトレジスト
を表面から離れるように押し、これにより広い領域を露
出させ、問題を難解にしている。
【００１４】下に詳細に述べるように、本発明の実施例
は、フォトレジスロをベークする必要性がなくなり、め
っき溶液に露出することによるアンダープレーティング
が発達する傾向が押さえられるような度合いまで、種層
とフォトレジストとの間の接着を増強する犠牲層（例え
ば、チタン）を用いる。さらに、犠牲層および／または
その頂上表面は、電導性ではなく、従ってめっきされる
傾向にはなく、アンダープレーティングをさらに押さえ
ることができる。
【００１５】図２には、本発明の実施例に従う製造方法
１０の各ステップを示してある。また、図３ａ〜ｋに
は、この製造方法の結果を順に部分断面図により示して
ある。第１のステップ１２は、基板６４上に種層６２を
蒸着する（図３ａ〜ｂ参照）。種層６２は、シリコンの
ような基板上に真空蒸発または他の従来技術により蒸着
した金層または他の適切な物質を含む。別の実施例に従
うと、クロム（Ｃｒ）や他のの適切な物質の接着層６６
を基板６４上に種層６２の前に蒸着し、基板６４に対す
る種層６２の接着を増強する。
【００１６】次のステップでは、種層６２へ（図２のス
テップ３０）フォトレジスト（図７２）を従来技術によ
り適用する。フォトレジストはスピンコーティングや他
の適切な方法により蒸着する。しかし本発明の実施例
は、金種層へのフォトレジストの接着が製造プロセス全
体にとって弱点部分であることを認識した。なぜなら、
金は化学的に不活性であり、多くの物質に良好に接着せ
ず特に、フォトレジストのような有機ポリマー材料には
良好に接着しないからである。従って、上述のめっき溶
液の小さな溶解力により金種層の表面から緩く結合した
フォトレジストを分離してしまう。MicroSi Inc.（米国
アリゾナ州フェニックス）によるMS802のような接着増
強剤によってある程度改善することができる。
【００１７】しかし上述のように、種層表面が露出する
と新しいめっき溶液がある程度その領域に輸送されると
アンダープレーティングが起こる。図４ａ〜ｃに示すよ
うにこの方法では、成長する金層７５は分離したフォト
レジストを表面から機械的に押し出してしまい問題を難
解にする。
【００１８】本発明の実施例は、従来技術の方法と比べ
てアンダープレーティングが発生する傾向を押さえるこ
とができた。本発明の実施例に従うと、付加的な層（す
なわち、犠牲層）を種層６２上に蒸着する（例えば、Ｐ
ＶＤまたはスピンコーティングによって）。例えば図３
に示すように、チタンの犠牲層７６（例えば、約２００
〜約７００Åの範囲の）を種層６２上に真空蒸発または
他の適切な蒸着技術により蒸着する。このような蒸着ス
テップはステップ種層を蒸着１５として図２に示した。
【００１９】チタンの犠牲層７６は、環境空気へ露出さ
れると容易に酸化する。従って、２０はその上にＴｉＯ
2膜（例えば、自然酸化物(native oxide)の１５Å層７
４）を犠牲層７６が上に成長するようにする（図３ｄ参
照）。例えば、クリーンルームの典型的な湿度状態の下
では、この酸化は約１から１０分間で完了する。酸化お
よびその完成を確認するには、チタンコートウェーハを
約１５分間室温の脱イオン水に浸せばよい。この酸化の
後、犠牲層の頂上の表面はシドロキシルキーが付いたＴ
ｉＯ2表面となっていると考えることができる。
【００２０】ここでチタンを犠牲層７６に対して用いた
が、犠牲層７６は自然酸化物表面を有する金属層には限
定されない。犠牲層７６は、中間接着層のあるなしに関
わらず種層６２に適切に接着する層でなければならな
い。従って、例えば、シリコン、シリサイドおよび酸化
物の犠牲層が例えば、金種層６２に直接適応されたとき
に有利でなくとも、種層６２と犠牲層７６の間に１襄の
適切な接着層を組み合わせることによって用いることが
できる。
【００２１】次に、本発明の別の実施例に従って、表面
は、ヘキサメチルジシラザン（hexamethyldisilazane：
ＨＭＤＳ）のような接着増強剤と反応させる（ステップ
２５）。ＨＭＤＳは例えば、酸化物表面とトレジスト物
質の間の化学結合を仲介することができる従来技術の接
着増強剤である。
【００２２】下に詳細に述べるように、接着増強剤ある
なしに関わらず犠牲層７６を用いると、基板６４とフォ
トレジスト７２の間の接着力を増強させる中間層を与え
ることができる。このような接着は、後のプロセスステ
ップのめっきステップにおいてアンダープレーティング
を発生させる傾向を減らすことができる。
【００２３】製造方法１０を再び参照すると、図３ｅの
ようにフォトレジスト７２が蒸着される。蒸着ステップ
（図２のステップ３０）は、スピンコーティングまたは
他の適切な技術により行う。しかし、本発明の実施例に
従うとこの種の従来技術の製造プロセスとは違い、フォ
トレジスト７２と基板６４の間に、これら基板６４とフ
ォトレジスト７２の両方へのＴｉＯ2−ＨＭＤＳを自然
酸化物層７４の比較的強い化学結合から相当に大きな接
着が得られる。
【００２４】次のステップ（ステップ３５）では、従来
技術のフォトリソグラフィーパターニング技術によりフ
ォトレジスト７２がパターン化される。例えば、フォト
レジスト７２か犠牲層７６上に蒸着され、例えば、ベー
ク前または現像前ベーク（ソフトベークとも呼ばれる）
による蒸発により過剰な溶媒を除去する。典型的なベー
ク前処理は、約９０〜１１５℃の温度、約４５〜６０秒
の加熱時間を従来技術のホットプレートを用いた場合に
伴う。プレベークの後、所望のパターンを有するフォト
リソグラフィーマスクがフォトレジスト上に整列し、マ
スクとフォトレジストの光への露出によってフォトレジ
ストに転写される。フォトレジストの露出した部分は次
に、エッチングまたは他の適切な技術により除去され
る。図３ｆにはパターン化したフォトレジストを一般的
に示した。
【００２５】次のステップ４０では、製層の露出部分を
除去する（図３ｆにおいて７７として示した）。例え
ば、もしチタンの犠牲層を用いた場合、その露出した部
分は、エチレンジアミン四酢酸（ＥＤＴＡ）溶液を用い
てエッチングされる。この方法により、フォトレジスト
の開口においてのみ種層をエッチングは露出する（図３
ｇ参照）。
【００２６】次のステップ４５は、従来のめっき条件を
用いて基板６４の露出部分をめっきすることを伴う。め
っきされた材料（７９として示した）は、電導性構造
（例えば、電極）と後になるものを形成する。このステ
ップの結果を例として図３ｈに一般的に示した。本発明
のように（チタンの）犠牲層７６を用いることにより、
例えば、犠牲層７６を介しての基板６４へのフォトレジ
スト７２の接着が失敗しても、酸化されたチタン犠牲層
７６の残りの部分はステップ４５においてめっきされな
い傾向となる。
【００２７】電気めっきステップ４５の後、フォトレジ
スト７２は、従来の溶解技術あるいは他の適切な技術を
用いて剥離ないし除去される。図３ｉには、このような
プロセスのステップの結果を示す。続いて、犠牲層７６
の残りの部分を除去する（ステップ５５）。このような
ステップは本発明の実施例に固有のものであり、この種
の従来技術のプロセスには必要とされていない技術であ
る。ステップ５５は、ＥＤＴＡを用いた従来のチタンエ
ッチング技術等により、従来技術の方法や他の適切な方
法により行う。図３ｊは、犠牲層の残りの部分の除去の
結果を示す。
【００２８】次のステップ６０では、種層６２の残りの
部分を除去することを伴う。ステップ６０は、ウェット
エッチングのような方法により、従来技術の方法や他の
適切な方法により行う。図３ｋは、種層の残りの部分の
除去の結果を示す。
【００２９】上述のプロセスパラメータに加えて、本発
明の実施例は、多様な電流密度および異なる層条件の下
で認識できるようなアンダープレーティングを発生せ
ず、これは、電気めっきに付随するばらつきを本発明の
製造プロセスが克服できることを証明している。本発明
の実施例に従った実験において、非常に良好な不敬構造
およびほぼ垂直な壁を有する５．０を越えるアスペクト
比のものが得られた。詳細には、本発明の実施例にした
がった実験において、３．０μｍほどに狭い最小改造幅
（フィーチャー幅）を有する１５〜１６μｍ圧の金を有
する構造を証明した。
【００３０】実験例 本発明の実施例に従うフォトリソグラフィ法の一部は、
例えば以下のステップを有する。 （ａ）基板上に金の種層を真空蒸着する。 （ｂ）種層上にチタン膜の犠牲層を真空蒸着する。 （ｃ）環境空気に露出して、チタン膜の犠牲層上に非電
導性酸化物層を形成する。 （ｄ）チタン膜の酸化物上に接着増進剤のヘキサメチル
ジシラザン（ＨＭＤＳ）を真空蒸着する。 （ｅ）ＡＺＰ４６２０フォトレジスト（Hoechst Celane
se Corp.）を適用する。 （ｆ）熱対流炉において６０分間９０℃でベークする。 （ｇ）フォトレジストの厚さに従って必要な量を露出す
る。 （ｈ）例えば、ＡＺ４００Ｋ（Hoechst Celanese Cor
p.）現像装置により２分間３：１脱イオン水において、
現像する。
【００３１】本発明の実施例は、例えば、ニオブ酸リチ
ウム（ＬｉＮｂＯ3）デバイスの製造においても用いる
ことができる。シーコン波電極の悪い解像力は、ＬｉＮ
ｂＯ3デバイスのマイクロ波（減衰、バンド幅、誘電
率）性能を制限する因子である。問題として、金の電極
の厚さ（１１．５μｍ）およびアスペクト比（１．５μ
ｍ）上における達成可能な制限がある。また、マイクロ
波特性の不確定さも、電極構造の解像度が悪いことに関
連している。この不確定さは、ゆっくり、継続してマイ
クロ波の性能をよくするために研究されている。
【００３２】しかし、本発明の実施例を用いる製造方法
は、マイクロ波の減衰を再生産可能なように１０％改善
するようなニオブ酸リチウムデバイスの性能を改善し、
−３ｄＢバンド幅（６ＧＨｚ＞１０ＧＨｚ）において約
４ＧＨｚ改善し、そして−６ｄＢバンド幅ポイント（１
２ＧＨｚ＞２０ＧＨｚ）において８ＧＨｚを越える改善
を伴った。例えば、１５〜１６μｍ厚の電極を有するニ
オブ酸リチウムデバイスが本発明の実施例に従う製造方
法を用いてアンダープレーティングなしで製造すること
ができる。また、電極構造の再生により、電極設計にお
いて開発および良好な調整を可能にし、マイクロ波特性
を最適化することを可能とした。
【００３３】本発明のアプリケーションにおいて、非常
に細い線およびフィーチャー（feature:最小寸法）を有
するフォトレジストパターンを用いた場合（例えば、厚
さおおよそ５．５μｍを有する３．５〜４μｍ幅のフィ
ーチャー）、ベークしたフォトレジストの下に金の種層
のアンダープレーティングが発生した。観測したアンダ
ープレーティングは、電気めっき層の化学および種の金
膜の表面形態に強く依存していた。本発明の実施例の方
法は、このようなアンダープレーティングをなくすこと
ができ、このような問題が発生する多くの異なる事例に
おいてアンダープレーティングを有効に押さえることが
できる。なお、特許請求の範囲に記載した参照番号は発
明の容易なる理解のためで、発明を限定的に解釈すべき
ものではない。
【００３４】
【発明の効果】以上述べたように、本発明により、電気
めっき状態下のアンダープレーティングの悪影響を含む
問題を解決する高アスペクト比構造の製造方法を提供で
きた。
【図面の簡単な説明】
【図１】それぞれテーパー状変形を示す従来技術のプロ
セスにより製造された構造の部分断面図である。
【図２】本発明の一実施例の製造プロセスのブロック流
れ図である。
【図３】それぞれ本発明の実施例に従って製造された構
造の部分断面図である。
【図４】それぞれ従来技術のプロセスに従いアンダープ
レーティングが発生する構造の部分断面図である。
【符号の説明】
１０ 製造プロセス １２ 種層を蒸着 １５ 犠牲層を蒸着 ２０ 周囲空気に暴露 ２５ 定着剤と反応 ３０ フォトレジストを施す ３５ フォトレジストをパターニング ４０ 暴露した犠牲層部分を除去 ４５ パターン化領域に構成物質を蒸着 ５０ フォトレジストを除去 ５５ 犠牲層の残りの部分を除去 ６０ 暴露した種層部分を除去 ６２ 種層 ６４ 基板 ６６ 接着層 ７２ フォトレジスト ７４ 自然酸化物層 ７５ 金層 ７６ 犠牲層 ７９ 電気めっき材
───────────────────────────────────────────────────── フロントページの続き (71)出願人 596077259 600 Ｍｏｕｎｔａｉｎ Ａｖｅｎｕｅ, Ｍｕｒｒａｙ Ｈｉｌｌ， Ｎｅｗ Ｊｅ ｒｓｅｙ 07974−0636Ｕ．Ｓ．Ａ. (72)発明者 クレイグ ゴードン スミス アメリカ合衆国，18087 ペンシルヴァニ ア，トレクスラータウン，ブランディーワ イン サークル 7633 (72)発明者 オファー スネー アメリカ合衆国，08876 ニュージャージ ー，ブランチバーグ，イエロー ジャケッ ト コート 11 (72)発明者 レオ ジェイ．ヴォイデン アメリカ合衆国，18103 ペンシルヴァニ ア，アレンタウン，レハイ ストリート 1260 (72)発明者 ステファン ジョン ウィソック アメリカ合衆国，17517 ペンシルヴァニ ア，デンヴァー，ヘロン ドライブ 18

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】 電導性構造を製造する方法であって、 （Ａ）基板（６４）上に種層（６２）を蒸着するステッ
    プと、 （Ｂ）前記種層上にフォトレジスト（７２）を蒸着する
    ステップと、 （Ｃ）前記フォトレジストをパターン化するステップ
    と、 （Ｄ）パターン化されたフォトレジストに従って電導性
    構造を形成するステップとを有し、 フォトレジストを蒸着するステップ（Ｂ）の前に、 （Ｅ）前記種層上に犠牲層（７６）を蒸着するステップ
    と、ここで、 前記犠牲層は、前記種層と前記フォトレジストの間に設
    けられ、 （Ｆ）パターン化されたフォトレジストに従って前記犠
    牲層の部分を除去するステップと、 （Ｇ）前記犠牲層の除去された部分に従って電導性構造
    を形成するステップとを有し、ここで、 前記犠牲層は、前記フォトレジストと前記種層の少なく
    とも１つが、前記形成するステップ（Ｄ）、除去するス
    テップ（Ｆ）およびパターン化するステップ（Ｃ）の少
    なくとも１つの間に他方から離れないようにし、前記犠
    牲層は、前記電導性構造に対して非電導性である部分を
    少なくとも有する表面を有することを特徴とする方法。
  2. 【請求項２】 前記フォトレジストを蒸着するステップ
    （Ｂ）の前に、前記犠牲層に接着増進剤を加えるステッ
    プをさらに有し、ここで、 前記接着増進剤は、前記犠牲層と前記フォトレジストの
    間に前記フォトレジストの蒸着の際に配置されることを
    特徴とする請求項１記載の方法。
  3. 【請求項３】 前記接着増進剤は、ヘキサメチルジシラ
    ザン（ＨＭＤＳ）であることを特徴とする請求項２記載
    の方法。
  4. 【請求項４】 前記基板と種層の少なくとも１つの上に
    接着層（６６）を蒸着するステップをさらに有し、ここ
    で、 前記接着層は、前記種層が前記基板に対して与える接着
    力よりも大きく、かつ、前記犠牲層が前記種層に対して
    与える接着力よりも大きな接着力を前記基板および前記
    種層に対して与えることを特徴とする請求項１記載の方
    法。
  5. 【請求項５】 前記接着層は、クロム（Ｃｒ）であるこ
    とを特徴とする請求項４記載の方法。
  6. 【請求項６】 前記犠牲層は、チタン（Ｔｉ）犠牲層で
    あることを特徴とする請求項１記載の方法。
  7. 【請求項７】 前記犠牲層を蒸着するステップ（Ｅ）
    は、前記種層の上に前記種層に接着する大１犠牲層を蒸
    着し、前記第１犠牲層に接着する第２犠牲層を蒸着する
    ステップをさらに有することを特徴とする請求項１記載
    の方法。
  8. 【請求項８】 前記犠牲層を蒸着するステップ（Ｅ）の
    後で前記フォトレジストを蒸着するステップ（Ｂ）の前
    に、前記犠牲層を嵌極期に露出するステップをさらに有
    し、ここで、 前記犠牲層の表面の一部は酸化されて酸化層を形成する
    ことを特徴とする請求項１記載の方法。
  9. 【請求項９】 前記犠牲層は、約２００〜約７００Åの
    厚さを有することを特徴とする請求項１記載の方法。
JP10127114A 1997-05-09 1998-05-11 電導性構造を製造する方法 Pending JPH1154460A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US85358497A 1997-05-09 1997-05-09
US08/853584 1997-05-09

Publications (1)

Publication Number Publication Date
JPH1154460A true JPH1154460A (ja) 1999-02-26

Family

ID=25316427

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10127114A Pending JPH1154460A (ja) 1997-05-09 1998-05-11 電導性構造を製造する方法

Country Status (2)

Country Link
EP (1) EP0877417A1 (ja)
JP (1) JPH1154460A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100289739B1 (ko) * 1999-04-21 2001-05-15 윤종용 전기 도금 방법을 이용한 샐프얼라인 스택 커패시터의 제조방법
KR100323693B1 (ko) * 1999-05-20 2002-02-07 구자홍 미세 구조물 제조방법
KR100387255B1 (ko) * 2000-06-20 2003-06-11 주식회사 하이닉스반도체 반도체 소자의 금속 배선 형성 방법
KR100479600B1 (ko) * 2001-06-28 2005-04-06 주식회사 하이닉스반도체 콘택 형성 방법
US7041595B2 (en) 1999-08-27 2006-05-09 Micron Technology, Inc. Method of forming a barrier seed layer with graded nitrogen composition
WO2018180868A1 (ja) * 2017-03-27 2018-10-04 株式会社アルバック 電子部品の製造方法
CN113597129A (zh) * 2021-07-30 2021-11-02 深圳光韵达激光应用技术有限公司 线路板及其制造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3507756A (en) * 1967-08-04 1970-04-21 Bell Telephone Labor Inc Method of fabricating semiconductor device contact
JPS59167096A (ja) * 1983-03-11 1984-09-20 日本電気株式会社 回路基板
JPS62129846A (ja) * 1985-12-02 1987-06-12 Dainippon Screen Mfg Co Ltd フオトレジストの塗布方法及び塗布装置
US5104480A (en) * 1990-10-12 1992-04-14 General Electric Company Direct patterning of metals over a thermally inefficient surface using a laser
US5310621A (en) * 1990-12-13 1994-05-10 Vlsi Technology, Inc. Semiconductor photolithography with superficial plasma etch

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100289739B1 (ko) * 1999-04-21 2001-05-15 윤종용 전기 도금 방법을 이용한 샐프얼라인 스택 커패시터의 제조방법
KR100323693B1 (ko) * 1999-05-20 2002-02-07 구자홍 미세 구조물 제조방법
US7041595B2 (en) 1999-08-27 2006-05-09 Micron Technology, Inc. Method of forming a barrier seed layer with graded nitrogen composition
KR100387255B1 (ko) * 2000-06-20 2003-06-11 주식회사 하이닉스반도체 반도체 소자의 금속 배선 형성 방법
KR100479600B1 (ko) * 2001-06-28 2005-04-06 주식회사 하이닉스반도체 콘택 형성 방법
WO2018180868A1 (ja) * 2017-03-27 2018-10-04 株式会社アルバック 電子部品の製造方法
KR20190019158A (ko) * 2017-03-27 2019-02-26 가부시키가이샤 아루박 전자 부품의 제조 방법
CN109716506A (zh) * 2017-03-27 2019-05-03 株式会社爱发科 电子部件的制造方法
US10619261B2 (en) 2017-03-27 2020-04-14 Ulvac, Inc. Manufacturing method for electronic component
CN109716506B (zh) * 2017-03-27 2023-09-22 株式会社爱发科 电子部件的制造方法
CN113597129A (zh) * 2021-07-30 2021-11-02 深圳光韵达激光应用技术有限公司 线路板及其制造方法

Also Published As

Publication number Publication date
EP0877417A1 (en) 1998-11-11

Similar Documents

Publication Publication Date Title
US4202914A (en) Method of depositing thin films of small dimensions utilizing silicon nitride lift-off mask
JPH08124848A (ja) 基板上にパターン層を形成するための単一レジスト層を用いたリフト・オフ方法
EP0083397A2 (en) Methods of forming electronic microcircuits
US5776663A (en) Method for electroplating a conductive layer on a substrate
EP0145272B1 (en) Metal/semiconductor deposition
JPH1154460A (ja) 電導性構造を製造する方法
US6340635B1 (en) Resist pattern, process for the formation of the same, and process for the formation of wiring pattern
JP2003282405A (ja) マスクパターンの形成方法、該マスクパターンを用いたパターニング方法及び薄膜磁気ヘッドの製造方法
JP4589582B2 (ja) レジストパターンの形成方法
JPH0795509B2 (ja) レジストパタ−ンの形成方法
JP2838943B2 (ja) 薄膜トランジスタの製造方法
JP2003017474A (ja) 薄膜パターニング方法、薄膜デバイスの製造方法及び薄膜磁気ヘッドの製造方法
JPH09129604A (ja) 半導体装置の微細パターンの形成方法
JPS604221A (ja) 半導体装置の製造方法
JPS5857908B2 (ja) 薄膜構造体の形成方法
JPH06151351A (ja) 電極形成方法
JPH0513401A (ja) 半導体基板加工方法
JPS6066432A (ja) 微細パタ−ン形成法
JPH0821574B2 (ja) パタ−ン形成方法
KR100206896B1 (ko) 바이폴라 소자의 컨택형성 방법
JPH06151388A (ja) 半導体装置のコンタクトホール形成方法
JPS5950053B2 (ja) 写真蝕刻方法
JPS6040184B2 (ja) 半導体装置の製造方法
JP2713061B2 (ja) レジストパターンの形成方法
JPS63131523A (ja) 電極パタ−ン形成法