JP4589582B2 - レジストパターンの形成方法 - Google Patents
レジストパターンの形成方法 Download PDFInfo
- Publication number
- JP4589582B2 JP4589582B2 JP2001260703A JP2001260703A JP4589582B2 JP 4589582 B2 JP4589582 B2 JP 4589582B2 JP 2001260703 A JP2001260703 A JP 2001260703A JP 2001260703 A JP2001260703 A JP 2001260703A JP 4589582 B2 JP4589582 B2 JP 4589582B2
- Authority
- JP
- Japan
- Prior art keywords
- resist layer
- resist
- layer
- substrate
- adhesion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Photosensitive Polymer And Photoresist Processing (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Materials For Photolithography (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Description
【発明の属する技術分野】
本発明はレジストパターンの形成方法に関するものであり、特に、半導体装置における微細パターン形成工程に用いるレジスト層の高密着性と高解像度性を両立させるためのレジスト材料の組み合わせに特徴のあるレジストパターンの形成方法に関するものである。
【0002】
【従来の技術】
近年の半導体集積回路装置の高集積度化の進展に伴い、超高集積回路の形成に際して、より高性能な微細加工技術やレジスト材料の開発が不可欠となる。
ここでレジスト材料に求められる要求特性としては高解像性、高エッチング耐性の他に、基板との密着性の高さが挙げられる。
【0003】
即ち、密着性の低いレジストを使用した場合、レジストパターンの剥れや倒れが生じ易くなり、例えば、微細なラインアンドスペースパターンの場合には隣接するラインパターン間にリンス液の表面張力に起因する力が作用して、リンス液の乾燥時にラインパターン同士がくっつきやすくなるという問題がある。
【0004】
そのため、微細レジストパターンの形成が困難となるばかりでなく、パターン形成後にウエットエッチングを行うと、エッチングの進行と共にレジスト層と基板の界面にエッチャントが浸入し、微細パターンの加工形成が不可能となる。
【0005】
この様な高解像性、高エッチング耐性、或いは、基板との高密着性を改善するためにレジスト材料の化学構造の調整が行われているが、レジスト材料の化学構造を調整して個々の要求特性をすべて満たすことはほぼ不可能であり、主要な特性について最善の化学構造を決定するとともに、その他の特性に関する不足要素は利用技術で補うのが通常の利用形態となっている。
【0006】
このような問題は高エネルギービーム、即ち、紫外線、X線、電子線、或いは、集束イオンビーム等を利用する放射線分解型レジストにおいて顕著になるが、現在のところ、放射線分解型レジストに高解像性と高密着性を兼ね備えた材料は存在しないのが現状である。
【0007】
このため、従来は微細パターンを形成する際には、例えば、下記の一般式(2)で表される構造を含んでなる高解像度レジストと下地との間にSiN膜等の密着強化層を挿入し、この密着強化層によって下地とレジスト層との密着性の低さを補っていた。
【化3】
【0008】
【発明が解決しようとする課題】
しかしながらこの密着強化層の形成・除去には多大な工程を要し、スループットを低下させるという問題があり、密着強化層なしに下地と密着し、且つ、高い解像度を有するレジスト材料・プロセス技術の開発が望まれていた。
【0009】
したがって、本発明は、高密着性と高解像性を両立するレジスト層を提供することを目的とする。
【0010】
【課題を解決するための手段】
図1は本発明の原理的構成の説明図であり、この図1を参照して本発明における課題を解決するための手段を説明する。
図1参照
上述の目的を達成するために、本発明は、レジストパターンの形成方法において、基板1上に下記一般式(1)で表される構造を含んでなる第1のレジスト層2を形成する工程と、下記一般式(2)で表される構造を含んでなる第2のレジスト層3、或いは、第1のレジスト層2より露光用放射線4に対する感度が高いか或いは等しい第2のレジスト層3を形成する工程と、放射線4を選択的に照射して少なくとも第2のレジスト層3を露光したのち現像する工程と、前記現像により第2のレジスト層3に形成されたパターンをマスクとして、前記第1のレジスト層2をパターニングする工程と、を備えていることを特徴とする。
【化4】
【0011】
第1のレジスト層2は一般式(1)で表される構造を含んでいるため良好な密着性とある程度の解像度を有しており、また、第2のレジスト層3は一般式(2)で表される構造を含んでいるため高解像性を有しており、したがって、第1のレジスト層2で基板1との密着性を確保し、第2のレジスト層3で高解像性を確保することができる。
【0012】
この場合、一般式(1)で表される構造を含んでなるレジスト材料としては、放射線分解型ポリマーが望ましく、例えば、ポリメチルメタクリレート(PMMA)、メチルメタクリレート−メタクリル酸共重合体、メチルメタクリレート−メタクリロイルクロライド−メタクリル酸3元共重合体等が好ましい。
特に、メチルメタクリレート−メタクリロイルクロライド−メタクリル酸3元共重合体はレジストのプリベーク時に架橋反応を伴うため、より密着性が向上することが知られている。
但し、密着性の向上に伴って解像性が低下し、0.2μm以下のパターン形成は困難となる。
【0013】
また、一般式(2)で表される構造を含んでなるレジスト材料としても、放射線分解型ポリマーが望ましく、例えば、電子線レジストZEP−520系レジスト(例えば、ZEP−520はオルトジクロロベンゼンを溶媒とし、ZEP−520Aはアニソールを溶媒とする)、或いは、ZEP−7000系レジスト(いずれも、日本ゼオン製商品名)が挙げられ、0.1μm以下の高解像性と、芳香環の存在に起因する高いドライエッチング耐性を兼ね備える。
【0014】
また、基板1の表面をヘキサメチルジシラザン(HMDS)で予め表面処理して、基板表面に存在するOH基をカップリングし、疎水性にしたのち、第1のレジスト層2を形成することが望ましく、それによって、基板1との密着性をさらに改善することができる。
なお、OH基はシリコン基板の場合に多く存在し、GaAs基板の場合には少ないものの、GaAs基板においてもある程度の密着性改善効果は期待できる。
【0016】
特に、第2のレジスト層3を露光・現像したのち、第2のレジスト層3に形成したパターンをマスクとして、第1のレジスト層2をパターニングする2段階工程で微細パターンを形成しているので、第1のレジスト層2に対しては高感度特性は要求されない。
【0017】
また、基板1の最表面層は、SiO2 やセラミック等の絶縁体層、金属等の導電体層、或いは、半導体層のいずれでも良い。
【0018】
さらに、照射する放射線4としては、レジストの分解が生ずる電子ビーム等の荷電粒ビーム或いは紫外線等の300nmより高エネルギーの電磁波であれば良い。
【0019】
【発明の実施の形態】
ここで、本発明の実施の形態の説明する前に、図2を参照して本発明の前提となる参考例1のレジストパターンの形成工程を説明する。
図2(a)参照
まず、GaAs基板11上にスピンコート法を用いて、基板との密着性が良い第1レジスト層12を、厚さが、例えば、0.15μmになるように塗布したのち、例えば、180℃で60秒間ベークし、次いで、同じくスピンコート法を用いて高解像度の第2レジスト層13を、厚さが、例えば、0.15μmになるように塗布したのち、例えば、180℃で60秒間ベークする。
【0020】
この場合の第1レジスト層12を塗布する際には、
基材樹脂:メチルメタクリレート/メタクリル酸共重合体(共重合比90/10)
溶媒:アニソール
を常温において混合したものを塗布した。
なお、上記の基材樹脂となるメチルメタクリレート及びメタクリル酸共重合体のいずれも、下記の一般式(1)で表される構造を含んでおり、メタクリル酸共重合体の量を調整することにより、第2レジスト層13の感度とほぼ等しくしている。
【化5】
【0021】
また、第2レジスト層13として、下記の一般式(2)で示される構造を含むZEP−520A(日本ゼオン製商品名)を用いる。
【化6】
【0022】
図2(b)参照
次いで、電子ビーム露光装置を用いて電子ビーム14を照射して、第2レジスト層13及び第1レジスト層12に、例えば、幅が0.08μmのラインパターンからなる露光部15を形成する。
【0023】
図2(c)参照
次いで、メチルイソブチルケトンからなる現像液を用いて第2レジスト層13及び第1レジスト層12を60秒間現像することによって、露光部15を除去し、幅が、約0.08μmの開口部16を形成する。
【0024】
次いで、この開口部16を形成した第2レジスト層13及び第1レジスト層12をマスクとして、リン酸(H3 PO4 )を用いてウェット・エッチング処理を行うことによって、エッチング液がしみ込むことなしにエッチングが等方的に進行し、幅が0.1μm以下の溝17を形成することができる。
【0025】
この様に、参考例1においては、第2レジスト層13の単層では密着しないGaAs基板11にレジスト層を形成することが可能になり、且つ、第1のレジスト層12の単層での限界解像度は0.2μmであるが、第1のレジスト層12の単層では形成不可能な開口幅0.08μmの微細パターンを形成することができる。
【0026】
また、上述のように、メチルメタクリレートにメタクリル酸を共重合させることでレジストの感度は第2のレジスト層13であるZEP−520Aと同等まで向上し、二層のレジストに同一の幅で開口を形成することができる。
【0027】
次に、図3を参照して、本発明の前提となる参考例1を説明するが、図示を簡単にするために、下地をGaAs基板11としているが、実際には、ゲートリセス工程において現れたAlGaAsキャリア供給層等である。
図3(a)参照
まず、上記の参考例1の図2(c)までと全く同じ工程によって、第2レジスト層13及び第1レジスト層12に、例えば、幅が0.08μmの開口部16を形成する。
【0028】
図3(b)参照
次いで、全面にアルカリ現像フォトレジストZIR−S185(日本ゼオン製商品名)からなる第3レジスト層18を0.6μmの厚さに塗布したのち、i線を用いて0.5μmのラインパターンを描画し、現像することによって逆テーパ状の開口部19を形成する。
【0029】
次いで、Al膜20を蒸着したのち、第3レジスト層18乃至第1レジスト層12を除去してリフトオフを行うことによってT型ゲート電極21を形成する。
【0030】
この様に、参考例2においては、2層構造のレジスト層を用いることによって、微細なチャネル長のMESFET或いはHEMTを構成することができ、これを第3レジスト層と組み合わせることによって、ゲートコンタクトを取りやすいT型ゲート電極21とすることができる。
【0031】
次に、本発明の前提となる参考例4のレジストパターンの形成工程を説明するが、レジスト材料が異なるだけで、工程自体は上記の参考例1と同様であるので図示は省略する。
【0032】
まず、GaAs基板上にスピンコート法を用いて、基板との密着性が良い第1レジスト層を、厚さが、例えば、0.15μmになるように塗布したのち、例えば、180℃で60秒間ベークし、次いで、同じくスピンコート法を用いて高解像度の第2レジスト層を、厚さが、例えば、0.15μmになるように塗布したのち、例えば、180℃で60秒間ベークする。
【0033】
この場合の第1レジスト層を塗布する際には、
基材樹脂:メチルメタクリレート/メタクリロイルクロライド/メタクリル酸
3元共重合体(共重合比94/1.5/4.5)
溶媒:エチルセロソルブアセテート
を常温において混合したものを塗布した。
なお、上記の基材樹脂となるメチルメタクリレート及びメタクリル酸のいずれにも、上記の一般式(1)で表される構造を含んでおり、メタクリロイルクロライドを添加することによって基板との密着性を改善しているが、解像度が低下する。
【0034】
また、第2レジスト層として、同じく上記の一般式(1)で示される構造を含むポリメチルメタクリレート(PMMA)を用いる。
【0035】
以降は、上記の参考例1と同様に、電子ビーム露光装置を用いて電子ビームを照射して、第2レジスト層及び第1レジスト層に、例えば、幅が0.08μmのラインパターンからなる露光部を形成したのち、現像液を用いて第2レジスト層及び第1レジスト層を現像することによって、露光部を除去し、幅が、約0.10μmの開口部を形成する。
【0036】
この様に、参考例3においては、一般式(1)で表される構造を含むレジスト材料の組合せによっても、密着性と高解像度性とを両立することが可能になる。
【0037】
以上を前提として、次に、図4を参照して、本発明の第1の実施の形態を説明する。
図4(a)参照
まず、MOSFET等のデバイスを形成したシリコン基板31上に厚さが100nmのSiO2膜32を介してスピンコート法を用いて、密着性の良好な第1レジスト層33を、厚さが、例えば、0.15μmになるように塗布したのち、例えば、180℃で120秒間ベークし、次いで、再び、スピンコート法を用いて高解像度の第2レジスト層34を、厚さが、例えば、0.15μmになるように塗布したのち、例えば、180℃で120秒間ベークする。
【0038】
この場合の第1レジスト層33を塗布する際には、
基材樹脂:ポリメチルメタクリレート(分子量50000)
溶媒:アニソール
を常温において混合したものを塗布した。
なお、上記のポリメチルメタクリレートは上記の一般式(1)で表される構造が含まれている。
【0039】
また、第2レジスト層34として、上記の参考例1及び参考例2と同様に、ZEP−520A(日本ゼオン製商品名)を用いた。
【0040】
図4(b)参照
次いで、電子ビーム露光装置を用いて電子ビーム35を照射して、第2レジスト層34に、例えば、幅が0.08μmのラインパターンからなる露光部36を形成する。
【0041】
図4(c)参照
次いで、メチルイソブチルケトン/イソプロピルアルコール(重量比50/50)からなる現像液を用いて第2レジスト層34を60秒間現像することによって、幅が、0.08μmの開口部37を形成する
この場合、ポリメチルメタクリレートはZEP−520Aよりも低感度であるため、ZEP520Aからなる第2レジスト層34のみに開口部37が形成される。
【0042】
図4(d)参照
次いで、開口部37を形成した第2レジスト層34をマスクとし、CF4 プラズマ38でプラズマエッチング処理することによって第1レジスト層33及びSiO2 膜32をエッチングして開口部39を形成する。
なお、ポリメチルメタクリレートとZEP−520AのCF4 エッチングレート比は4.5:1であるので、上記レジスト膜厚でSiO2 膜32は十分に加工可能となる。
【0043】
この第1の実施の形態においては、露光・現像と、プラズマエッチングとを組み合わせることによって、SiO2膜32に0.08μmの微細パターンを転写することが可能になる。
【0044】
次に、図5を参照して、本発明の前提となる参考例4を説明する。
図5(a)参照
まず、MOSFET等のデバイスを形成したシリコン基板41を用意する。
この場合、シリコン基板41の表面にはOH基(水酸基)が付着しており、このOH基がレジスト層の密着性を低下させる原因となっている。
【0045】
図5(b)参照
次いで、シリコン基板41の表面にヘキサメチルジシラザン(HMDS)を含んだHMDS溶液42を塗布・ベークして表面処理することによって、単分子膜43を形成してOH基をカップリングする。
【0046】
図5(c)参照
以降は、上記の参考例1と同様に、スピンコート法を用いて上記の一般式(1)で表される構造を含む基板との密着性が良好な第1レジスト層44を塗布し、プリベークしたのち、上記の一般式(2)で表される構造を含む高解像度の第2レジスト層45を塗布し、プリベークする。
【0047】
図5(d)参照
次いで、電子ビーム露光装置を用いて電子ビームを照射して、幅が0.08μmの露光部を形成したのち、メチルイソブチルケトンからなる現像液を用いて第2レジスト層45及び第1レジスト層44を60秒間現像することによって、露光部を除去し、幅が、約0.08μmの開口部46を形成する。
【0048】
この様に、参考例4においては、第1レジスト層を形成する前に、HMDSを用いて表面処理をしているので、基板と第1レジスト層の密着性をさらに改善することが可能になる。
【0049】
以上、本発明の実施の形態及び参考例を説明してきたが、本発明は、実施の形態及び参考例に記載した構成・条件に限られるものではなく、各種の変更が可能である。
例えば、上記の実施の形態及び参考例においては、第2レジスト層として高解像度で高ドライエッチング耐性のZEP−520Aを用いているが、ZEP−520Aに限られるものではなく、オルトジクロロベンゼンを溶媒とするZEP−520を用いても良いし、或いは、ZEP−520より高感度のZEP−7000(いずれも、日本ゼオン製商品名)を用いても良く、いずれにしても、第1のレジスト層より高解像度のレジスト材料を用いれば良い。
【0050】
また、上記の実施の形態及び参考例においては、現像液として、メチルイソブチルケトン、或いは、メチルイソブチルケトン/イソプロピルアルコール混合液を用いているが、レジストの材料に応じてメチルエチルケトン、キレシン等を用いても良いものである。
【0051】
また、上記の実施の形態及び参考例においては、露光源としては電子ビームを用いているが、電子ビームに限られるものではなく、300nm以下の波長の紫外線、例えば、KrFエキシマレーザの248nmの紫外線を用いても良く、さらには、X線或いは集束イオンビームを用いても良いものである。
【0052】
また、上記の参考例4においては、HMDS処理をシリコン基板に対して行っているが、GaAs等のIII-V族化合物半導体に対しても有効であり、表面に付着しているOH基は少ないものの、ある程度の密着性改善効果は期待できる。
【0053】
また、上記の実施の形態及び参考例においては、基板としてシリコン基板或いはGaAs基板を用いているが、この様な基板に限られるものではなく、InP基板、InGaAs基板等の他のIII-V族化合物半導体基板、或いは、CdZnTe基板等のII−VI族化合物半導体基板にも適用されるものであり、さらには、半導体基板に限られるものではなく、高温酸化物超伝導体装置等の他の電子デバイス、マスク、磁気ヘッド等における微細パターンの形成工程に適用されるものである。
【0054】
ここで、再び、図1を参照して、改めて本発明の詳細な特徴を説明する。
図1参照
(付記1) 基板1上に下記一般式(1)で表される構造を含んでなる第1のレジスト層2を形成する工程と、下記一般式(2)で表される構造を含んでなる第2のレジスト層3を形成する工程と、放射線4を選択的に照射して少なくとも第2のレジスト層3を露光したのち現像する工程と、前記現像により第2のレジスト層3に形成されたパターンをマスクとして、前記第1のレジスト層2をパターニングする工程と、を備えていることを特徴とするレジストパターン形成方法。
【化7】
(付記2) 基板1上に下記一般式(1)で表される構造を含んでなる第1のレジスト層2を形成する工程と、前記第1のレジスト層2より露光用放射線4に対する感度が高いか或いは等しい第2のレジスト層3を形成する工程と、前記露光用放射線4を選択的に照射して少なくとも第2のレジスト層3を露光したのち現像する工程と、前記現像により第2のレジスト層3に形成されたパターンをマスクとして、前記第1のレジスト層2をパターニングする工程と、を備えていることを特徴とするレジストパターン形成方法。
【化8】
(付記3) 前記基板1の表面をヘキサメチルジシラザンで表面処理したのち、前記第1のレジスト層2を形成することを特徴とする付記1または付記2に記載のレジストパターンの形成方法。
(付記4) 前記最表面層が、絶縁体層、導電体層、或いは、半導体層のいずれかであることを特徴とする付記1乃至3のいずれか1に記載のレジストパターン形成方法。
(付記5) 前記照射する放射線4が、荷電粒ビーム或いは300nmより高エネルギーの電磁波のいずれかであることを特徴とする付記1乃至付記4のいずれか1に記載のレジストパターン形成方法。
【0055】
【発明の効果】
本発明によれば、基板との密着性が良好な第1のレジスト層と高解像度の第2レジスト層を積層して用いているので、密着性強化層を設けることなく、基板との高い密着性を保ちつつ、解像度の高いレジストパターンの形成が可能になり、それによって、スループットが向上し、ひいては、超高集積度半導体集積回路装置の信頼性向上や低コスト化に寄与するところが大きい。
【図面の簡単な説明】
【図1】本発明の原理的構成の説明図である。
【図2】 本発明の前提となる参考例1の製造工程の説明図である。
【図3】 本発明の前提となる参考例2の製造工程の説明図である。
【図4】 本発明の第1の実施の形態の製造工程の説明図である。
【図5】 本発明の前提となる参考例4の製造工程の説明図である。
【符号の説明】
1 基板
2 第1のレジスト層
3 第2のレジスト層
4 放射線
5 露光部
11 GaAs基板
12 第1レジスト層
13 第2レジスト層
14 電子ビーム
15 露光部
16 開口部
17 溝
18 第3レジスト層
19 開口部
20 Al膜
21 T型ゲート電極
31 シリコン基板
32 SiO2 膜
33 第1レジスト層
34 第2レジスト層
35 電子ビーム
36 露光部
37 開口部
38 CF4 プラズマ
39 開口部
41 シリコン基板
42 HMDS溶液
43 単分子膜
44 第1レジスト層
45 第2レジスト層
46 開口部
Claims (3)
- 前記基板の表面をヘキサメチルジシラザンで表面処理したのち、前記第1のレジスト層を形成することを特徴とする請求項1または請求項2に記載のレジストパターンの形成方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001260703A JP4589582B2 (ja) | 2001-08-30 | 2001-08-30 | レジストパターンの形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001260703A JP4589582B2 (ja) | 2001-08-30 | 2001-08-30 | レジストパターンの形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003066619A JP2003066619A (ja) | 2003-03-05 |
JP4589582B2 true JP4589582B2 (ja) | 2010-12-01 |
Family
ID=19087865
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001260703A Expired - Lifetime JP4589582B2 (ja) | 2001-08-30 | 2001-08-30 | レジストパターンの形成方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4589582B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
AT412094B (de) * | 2003-05-13 | 2004-09-27 | Austria Tech & System Tech | Verfahren zur beschichtung von rohlingen zur herstellung von gedruckten leiterplatten (pcb) |
JP5837812B2 (ja) * | 2010-12-27 | 2015-12-24 | Hoya株式会社 | レジスト現像剤、レジストパターンの形成方法及びモールドの製造方法 |
JP2015115524A (ja) * | 2013-12-13 | 2015-06-22 | 大日本印刷株式会社 | インプリントモールドの製造方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS608842A (ja) * | 1983-06-29 | 1985-01-17 | Toshiba Corp | パタ−ン形成法 |
JPS63137227A (ja) * | 1986-11-29 | 1988-06-09 | Fujitsu Ltd | 電子線ポジレジスト |
JPH0882703A (ja) * | 1994-09-09 | 1996-03-26 | Nikon Corp | 高アスペクト比、微細パターンの素子の製造方法 |
JPH10313112A (ja) * | 1997-05-12 | 1998-11-24 | Ricoh Co Ltd | 半導体装置の製造方法 |
-
2001
- 2001-08-30 JP JP2001260703A patent/JP4589582B2/ja not_active Expired - Lifetime
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS608842A (ja) * | 1983-06-29 | 1985-01-17 | Toshiba Corp | パタ−ン形成法 |
JPS63137227A (ja) * | 1986-11-29 | 1988-06-09 | Fujitsu Ltd | 電子線ポジレジスト |
JPH0882703A (ja) * | 1994-09-09 | 1996-03-26 | Nikon Corp | 高アスペクト比、微細パターンの素子の製造方法 |
JPH10313112A (ja) * | 1997-05-12 | 1998-11-24 | Ricoh Co Ltd | 半導体装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2003066619A (ja) | 2003-03-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4959326A (en) | Fabricating T-gate MESFETS employing double exposure, double develop techniques | |
KR930000293B1 (ko) | 미세패턴형성방법 | |
US8207067B2 (en) | Method of processing resist, semiconductor device, and method of producing the same | |
US6255035B1 (en) | Method of creating optimal photoresist structures used in the manufacture of metal T-gates for high-speed semiconductor devices | |
JPH0620062B2 (ja) | 半導体デバイスの製造方法 | |
US5700628A (en) | Dry microlithography process | |
KR100293975B1 (ko) | 건식 에칭 방법 및 건식 에칭 방법을 이용한 반도체 장치의 제조방법 | |
US20040132290A1 (en) | Method for the manufacture of micro structures | |
US7258965B2 (en) | Pre-exposure of patterned photoresist films to achieve critical dimension reduction during temperature reflow | |
JP4589582B2 (ja) | レジストパターンの形成方法 | |
US20050211671A1 (en) | Oxygen plasma treatment for a nitride surface to reduce photo footing | |
JPH0883786A (ja) | 半導体装置の製造方法 | |
JP2723260B2 (ja) | 微細パターン形成方法 | |
JP4727837B2 (ja) | レジストパターンの形成方法 | |
JPH1154460A (ja) | 電導性構造を製造する方法 | |
EP0104235A4 (en) | METHOD OF FORMING A HYBRID LITHOGRAPHIC PROTECTION MATERIAL WITH ELECTRONIC / OPTICAL RADIUS. | |
US4954424A (en) | Pattern fabrication by radiation-induced graft copolymerization | |
KR100251993B1 (ko) | 티형 게이트 전도막 패턴 형성 방법 | |
JP3735665B2 (ja) | 微細パターン形成方法 | |
JPH04338959A (ja) | パターンの形成方法 | |
KR19990045457A (ko) | 이온 충격 공정을 견디기 위해 화학 처리된포토레지스트 | |
JP4425720B2 (ja) | パターン形成方法 | |
CN115639730A (zh) | 电子束光刻方法、浅沟槽隔离及电极接触孔的形成方法 | |
JPH0313949A (ja) | レジストパターンの形成方法 | |
JPS61256723A (ja) | X線マスクの形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080619 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100603 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100615 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100811 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100831 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100910 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4589582 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130917 Year of fee payment: 3 |
|
EXPY | Cancellation because of completion of term |