JPS61256723A - X線マスクの形成方法 - Google Patents

X線マスクの形成方法

Info

Publication number
JPS61256723A
JPS61256723A JP60099216A JP9921685A JPS61256723A JP S61256723 A JPS61256723 A JP S61256723A JP 60099216 A JP60099216 A JP 60099216A JP 9921685 A JP9921685 A JP 9921685A JP S61256723 A JPS61256723 A JP S61256723A
Authority
JP
Japan
Prior art keywords
layer
mask
resin layer
substrate
electron beam
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60099216A
Other languages
English (en)
Inventor
Masashi Miyagawa
昌士 宮川
Yasuhiro Yoneda
泰博 米田
Shunichi Fukuyama
俊一 福山
Kota Nishii
耕太 西井
Azuma Matsuura
東 松浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP60099216A priority Critical patent/JPS61256723A/ja
Publication of JPS61256723A publication Critical patent/JPS61256723A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 X線マスクの材料として使用されるタンタル(Ta) 
*金(Au)などの重金属は電子線の照射を受けるとこ
れを反射させるが、この散乱電子のために微細パターン
の形成が難しい。
本発明は重金属膜の上にシリコン樹脂層よりなる散乱電
子の吸収層を設けることによりサブミクロンパターンの
形成が可能なX線マスクの形成方法である。
〔産業上の利用分野〕
本発明はX線マスクパターンの形成方法に関する。
大量の情報を高速に処理する情報処理技術の要望を満た
すために情報処理装置の主構成体である半導体装置は集
積化が進んでいる。
すなわち半導体チップの最大面積は殆ど変わらないにも
拘わらず、構成素子数は増加し、rcよりLSIへ、L
SIよりVLSIへと高集積化が行われている。
かかる集積化は単位素子の小形化により行われているが
、この小形化は半導体層形成技術、薄膜形成技術などと
共に写真食刻技術(ホトリソグラフィ)の進歩に負うと
ころが大きい。
ここで写真食刻技術は被処理基板の上に感光性レジスト
を被覆し、これに光あるいは電離放射線を照射して選択
的に露光せしめるもので、露光部と非露光部とが現像液
に対して溶解度の差を生ずるのを利用してレジストパタ
ーンが作られる。
そして、このレジストパターンをマスクとしてドライエ
ツチング或いはウェットエツチングを行って被処理基板
を選択エツチングし、微細なパターンを形成するもので
ある。
さて、半導体集積回路は高集積化と共にパターン幅が1
μm以下の所謂るサブミクロンパターンの形成が必要で
あるが、光源として紫外線を使用する従来のパターン形
成法ではかかる微細パターンの形成は不可能であり、こ
れに代わって電子線のような電離放射線を使用して微細
なパターンを描画して選択露光し、選択エツチングする
ことが行われている。
ここでX線を使用する写真食刻技術は波長が5〜15人
のソフトX線を光の代わりに用い、マスクを通してレジ
ストを露光する方式であり、電子ビーム露光に較べて一
度に全面積の露光ができ、露光時間が短く、電子線のよ
うに電子の散乱がなく、切れのよい微細パターンを作る
ことができ、また特別な真空を用いなくともよい。
然し、X線用のマスクの使用が必要となる。
すなわち微細パターンを窓開けした重金属からなるマス
クが必要になる。
〔従来の技術〕
X線マスクの材料としてはX線を透過しない材料である
ことが必要で重金属が選ばれ、加工のし易さからTa、
Auなどが使われている。
然し、この金属を被処理基板とし、この上に電子線に対
して感度のある電子線レジストを塗布した後、電子線を
走査して微細パターンを描画しても重金属は従来被処理
基板として用いられているシリコン(Si)やアルミニ
ウム(AI)に較べて電子の反射係数が大きく、電子が
反射して散乱するために微細パターンの形成ができない
そのために二層構造のレジストプロセスが提案されてい
る。
すなわち、被処理基板の上に有機物よりなる樹脂層を設
け、この上に電子線に対して感度の高いレジスト層を設
ける。
そして電子線を走査して微細パターンを描画すると電子
は被処理基板に達して反射が起こるが、樹脂層で吸収さ
れるため、上部にあるレジスト層に達するものは少なく
、そのため微細パターンのレジストマスクが形成される
然し、そのためには樹脂層の膜厚を2.5〜3.0μm
と厚く作る必要があり、このように樹脂層が厚いとレジ
スト層をマスクとしてドライエツチングを行う場合に樹
脂層がアンダーカットされてパターン精度が低下すると
云う問題がある。
また散乱電子のエネルギを低下させるために重金属から
なる被処理基板の上に二酸化硅素(5iO2)層を電子
吸収層として形成し、この上に電子線に対し感度のよい
レジスト層を設けることが検討されている。
然し、基板としてよく使用されるTa等の金属は非常に
割れ易い金属であり、この上にsio z Nをスパッ
タ法などで形成すると被処理基板に応力が発生してクラ
ックが発生し易く、そのため内部応力の厳密な制御を必
要とすると云う問題がある。
〔発明が解決しようとする問題点〕
以上記したようにX線マスク材料として重金属を使用す
る必要があるが、電子線を走査して上層の電子線レジス
トにサブミクロンパターンを描画する際、重金属からの
反射電子によって電子線レジストが感光して微細パター
ンが得られないと云う問題がある。
〔問題点を解決するだめの手段〕
上記の問題は重金属膜上にシリコン樹脂層よりなる散乱
電子の吸収層を設けた後、該層上に電子線レジスト層を
形成し、これに電子線の描画を行って後に現像してレジ
ストパターンを作り、該レジストパターンをマスクとし
てシリコン樹脂層および重金属膜と順次選択エッチして
重金属からなるマスクを得ることを特徴とするX線マス
クの形成方法により解決することができる。
〔作用〕
本発明は被処理マスク金属と電子線レジスト層の間にシ
リコン樹脂層を設け、散乱電子を吸収することより被処
理マスク金属からなるサブミクロンマスクを実現するも
のである。
また更に完全にはこのシリコン樹脂層の上に非感光性樹
脂層を設け、この上に電子線レジスト層を設けることに
より、散乱電子が電子線レジスト層に達するのを完全に
阻止するものである。
すなわち本発明はシリコン樹脂が電子を吸収する能力が
優れていると共に層形成が容易で、また被処理マスク金
属に応力を殆ど発生させない性質を利用するものである
〔実施例〕
本発明に使用するシリコン樹脂層は第1図(A)〜(D
)に示すようなシリコン樹脂を用いて形成される。
すなわちメチルシルセスキオキサン(−船名ポリラダー
オキシシロキサン)、メチルシロキサン。
フェニルシロキサン、メチルフェニルシルセスキオキサ
ンなどである。
以後、被処理マスク金属としてTaを用い、0.21J
m幅のようなサブミクロンマスクの形成例を説明する。
実施例1: に1構造) Si基板1の上にスパッタ法によりTa膜2を約0゜8
μmの厚さに形成し、この上にメチルシルセスキオキサ
ン(日本合成ゴム社:商品名PLO3−M)からなるシ
リコン樹脂層3を0.4 μmの厚さに形成した。〔第
2図(A)〕 その方法はPLOS−Mのシクロへギサノン溶液をスピ
ンコード法で塗布した後、200℃で1時間に互って加
熱し硬化させた。
次ぎにかかる試料を平行平板型ドライエ・7チング装置
に入れ、酸素(02)ガスを導入し、ガス圧力8Pa(
パスカル)、印加電力密度0.33W/cm2゜処理時
間1分の条件でプラズマ処理を行ってシリコン樹脂層3
の表面を改質し、濡れ性を回復させた。
このシリコン樹脂層3の上にスピンコード法でクロロメ
チル化ポリスチレン(東洋曹達社:商品名CMS−EX
)を塗布し、窒素(N2)気流中で100℃で30分プ
リベークして厚さ0.6 μmの電子線レジスト層4を
形成した。〔第2図(B)〕次ぎにこの電子線レジスト
層4に電子線を加速電圧20KVの条件で走査して微細
パターンの描画を行った後、試料をアセトンに60秒間
浸漬して現像し、更にイソプロパツールに30秒浸して
リンス処理を行った。
その結果0.5 μmラインアンドスペースのレジスト
パターン5を形成することができた。
なお、パターンの描画感度は20μC/CnI2であっ
た。〔第2図(C)〕 次ぎにレジストパターン5をマスクとしてフレオン(C
Fa )ガスを用い、ガス圧8Pa、印加電力密度0.
33W/cm2.処理時間4分の条件でプラズマエツチ
ングしてシリコン樹脂層3にパターンを転写した。〔第
2図(D)〕 次ぎに塩素(C1,z)ガスと四塩化炭素(C(:la
 )の濃度比が1:1の混合ガスを用い、ガス圧8Pa
印加電力密度0.33W/cm2.処理時間3分の条件
でプラズマエツチングしてTa膜2にパターンを転写し
た。〔第2図(E)〕 以上の結果、0.5μmラインアンドスペースのザブミ
クロンTaパターンを形成できた。
実施例2: (三層構造) Si基板1の上、にスパッタ法によりTa膜2を約0゜
8μmの厚さに形成し、この上にメチルシルセスキオキ
サン(日本合成ゴム社:商品名PLO3−M)からなる
シリコン樹脂層3を0.4 μmの厚さに形成した。
その方法はPLO3−Mのシクロヘキサノン溶液をスピ
ンコード法で塗布した後、200℃で1時間に互って加
熱し硬化させた。
次ぎにかかる試料を平行平板型ドライエツチング装置に
入れ、酸素(02)ガスを導入し、ガス圧力8Pa(パ
スカル)、印加電力密度0.33W/cm2゜処理時間
1分の条件でプラズマ処理を行ってシリコン樹脂層3の
表面を改質し、濡れ性を回復させた。
このシリコン樹脂層3の上にポリp−ヒドロキシスチレ
ン(丸善石油:商品名POP−6829)と0−タレゾ
ールノボラック樹脂(住友化学:商品名スミエポキシE
SCN−195−6)とからなる非感光性樹脂層6を厚
さ0.5μmの厚さに形成した。
この形成方法は2:1の重量比に混合したもののシクロ
ヘキサン溶液をスピンコード法でシリコン樹脂層3の上
に塗布し200℃で1時間加熱して硬化させたものであ
る。〔第3図(A)〕次ぎにこの上にシリル化ポリメチ
ルシルセスキオキサン(平均重量分子1t33000.
分散度1.36)からなる電子線レジスト層7を0.2
μ川の厚さに形成した。
この形成法はシリル化ポリメチルシルセスキオキサンの
4−メチル−2−ペンタノン溶液をスピンコード法で塗
布し、N2気流中で80℃で20分間プリベークした。
これにより非感光性樹脂層6と電子線レジスト層7とか
らなる二層構造のレジスト層が形成された。〔第3図(
B)〕 パターン形成法としては、 実施例1と同様に電子線を走査して微細パターンを電子
線レジスト層7に描画した後、4−メチル−2−ペンタ
ノンとイソプロパツールの混合液(混合比2:8)に3
0秒浸漬して現像した後、イソプロパツールに30秒浸
漬してリンスした。〔第3図(C)〕 次ぎに試料を平行平板型ドライエツチング装置に入れ、
0□ガスを導入し、ガス圧力2Pa、印加電力密度0.
22W/cm2.処理時間5分の条件でプラズマエツチ
ングを行うことによりレジストパターン8を非感光性樹
脂層6に転写し、これにより0.3μmラインアンドス
ペースの二層構造レジストパターンが形成された。〔第
3図(D)〕次ぎにエツチングガスをCCI 4とCF
、の1:1の混合ガスに切り換え、ガス圧力8Pa、印
加電力密度0.33W/cm2.処理時間10分の条件
でプラズマエツチングを行うことによりシリコン樹脂層
3とTa膜2とを一緒にエツチング処理することによす
0.3 μmラインアンドスペースのTaパターンを作
ることができた。〔第3図(E)〕 〔発明の効果〕 以上記したように本発明の実施によりサブミクロンパタ
ーンの形成が可能になり、またシリコン樹脂層の形成に
おいてはTa基板内に応力を生ずることはないので収率
よくX線パターンを作ることができる。
【図面の簡単な説明】
第1図は本発明に適用が可能なシリコン樹脂、第2図(
A)〜(E)は二層構造マスクの製造プロセス、 第3図(A)〜(E)は三層構造マスクの製造プロセス
、 である。 図において、 1はSt基板、       2はTa膜、3はシリコ
ン樹脂層、 4.7は電子線レジスト層、 5.8はレジストパターン、 6は非感光性樹脂層、 である。 構匿氏       ん 凧 1止し尺12  ノ士ル冬長1エフェ;lし榎A?祇明
に歳用不°町負まρ レリコン潴す指部 1 図 %2図      第3図

Claims (2)

    【特許請求の範囲】
  1. (1)重金属膜上にシリコン樹脂層(3)よりなる散乱
    電子の吸収層を設けた後、該層上に電子線レジスト層(
    4)を形成し、これに電子線の描画を行って後に現像し
    てレジストパターン(5)を作り、該レジストパターン
    (5)をマスクとしてシリコン樹脂層(3)および重金
    属膜と順次選択エッチして重金属からなるマスクを得る
    ことを特徴とするX線マスクの形成方法。
  2. (2)重金属膜上にシリコン樹脂層(3)よりなる散乱
    電子の吸収層を設けた後、該層上に非感光性樹脂層(6
    )と電子線レジスト層(7)とを形成し、これに電子線
    の描画を行って後に現像してレジストパターン(8)を
    作り、該レジストパターン(8)をマスクとして非感光
    性樹脂層(6)、シリコン樹脂層(3)および重金属膜
    と順次選択エッチして重金属からなるマスクを得ること
    を特徴とするX線マスクの形成方法。
JP60099216A 1985-05-10 1985-05-10 X線マスクの形成方法 Pending JPS61256723A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60099216A JPS61256723A (ja) 1985-05-10 1985-05-10 X線マスクの形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60099216A JPS61256723A (ja) 1985-05-10 1985-05-10 X線マスクの形成方法

Publications (1)

Publication Number Publication Date
JPS61256723A true JPS61256723A (ja) 1986-11-14

Family

ID=14241460

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60099216A Pending JPS61256723A (ja) 1985-05-10 1985-05-10 X線マスクの形成方法

Country Status (1)

Country Link
JP (1) JPS61256723A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004518990A (ja) * 2000-09-18 2004-06-24 マイクロニック レーザー システムズ アクチボラゲット 二重層レティクル素材及びその製造方法
TWI769312B (zh) * 2017-09-19 2022-07-01 日商Jsr股份有限公司 抗蝕劑圖案形成方法及基板的處理方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004518990A (ja) * 2000-09-18 2004-06-24 マイクロニック レーザー システムズ アクチボラゲット 二重層レティクル素材及びその製造方法
TWI769312B (zh) * 2017-09-19 2022-07-01 日商Jsr股份有限公司 抗蝕劑圖案形成方法及基板的處理方法

Similar Documents

Publication Publication Date Title
US5652084A (en) Method for reduced pitch lithography
KR930000293B1 (ko) 미세패턴형성방법
JP4219348B2 (ja) 微細加工方法
JPS61256723A (ja) X線マスクの形成方法
JPH07335519A (ja) パタン形成方法
JP3293803B2 (ja) 微細パターンの形成方法および半導体装置の製造方法
WO1983003485A1 (en) Electron beam-optical hybrid lithographic resist process
JPH08339985A (ja) 微細加工用のパターンの形成方法およびこの方法を用いた微細加工方法
JPS61260242A (ja) レジストパタ−ンの形成方法
JPH03283418A (ja) レジストパターン形成方法
JPH02156244A (ja) パターン形成方法
JP2506133B2 (ja) パタ―ン形成方法
JPH08328258A (ja) パターン形成方法
JP3257126B2 (ja) パターン形成方法
JPS588131B2 (ja) 半導体装置の製造方法
JPH05160105A (ja) ウエットエッチング方法
JP2666420B2 (ja) 半導体装置の製造方法
JPH0513325A (ja) パターン形成方法
JPH05315244A (ja) 半導体装置の製造方法
JPS6225424A (ja) パタ−ン形成法
JP2002207300A (ja) 半導体の製造方法及び半導体
JPS61129645A (ja) 電子線レジストパタ−ンの形成方法
JPH01218021A (ja) 微細パターン形成方法
JPS5968744A (ja) フオトマスクの製造方法
JPH05142788A (ja) レジストパターンの形成方法