JP2003066619A - レジストパターンの形成方法 - Google Patents
レジストパターンの形成方法Info
- Publication number
- JP2003066619A JP2003066619A JP2001260703A JP2001260703A JP2003066619A JP 2003066619 A JP2003066619 A JP 2003066619A JP 2001260703 A JP2001260703 A JP 2001260703A JP 2001260703 A JP2001260703 A JP 2001260703A JP 2003066619 A JP2003066619 A JP 2003066619A
- Authority
- JP
- Japan
- Prior art keywords
- resist layer
- resist
- forming
- substrate
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Photosensitive Polymer And Photoresist Processing (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Materials For Photolithography (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】
【課題】 レジストパターンの形成方法に関し、高密着
性と高解像性を両立するレジスト層を提供する。 【解決手段】 基板１上に基板１と密着性の高い第１の
レジスト層２と、高解像度の第２のレジスト層３を形成
し、放射線４を選択的に照射して少なくとも第２のレジ
スト層３を露光したのち現像する。
性と高解像性を両立するレジスト層を提供する。 【解決手段】 基板１上に基板１と密着性の高い第１の
レジスト層２と、高解像度の第２のレジスト層３を形成
し、放射線４を選択的に照射して少なくとも第２のレジ
スト層３を露光したのち現像する。
Description
【０００１】
【発明の属する技術分野】本発明はレジストパターンの
形成方法に関するものであり、特に、半導体装置におけ
る微細パターン形成工程に用いるレジスト層の高密着性
と高解像度性を両立させるためのレジスト材料の組み合
わせに特徴のあるレジストパターンの形成方法に関する
ものである。
形成方法に関するものであり、特に、半導体装置におけ
る微細パターン形成工程に用いるレジスト層の高密着性
と高解像度性を両立させるためのレジスト材料の組み合
わせに特徴のあるレジストパターンの形成方法に関する
ものである。
【０００２】
【従来の技術】近年の半導体集積回路装置の高集積度化
の進展に伴い、超高集積回路の形成に際して、より高性
能な微細加工技術やレジスト材料の開発が不可欠とな
る。ここでレジスト材料に求められる要求特性としては
高解像性、高エッチング耐性の他に、基板との密着性の
高さが挙げられる。
の進展に伴い、超高集積回路の形成に際して、より高性
能な微細加工技術やレジスト材料の開発が不可欠とな
る。ここでレジスト材料に求められる要求特性としては
高解像性、高エッチング耐性の他に、基板との密着性の
高さが挙げられる。
【０００３】即ち、密着性の低いレジストを使用した場
合、レジストパターンの剥れや倒れが生じ易くなり、例
えば、微細なラインアンドスペースパターンの場合には
隣接するラインパターン間にリンス液の表面張力に起因
する力が作用して、リンス液の乾燥時にラインパターン
同士がくっつきやすくなるという問題がある。
合、レジストパターンの剥れや倒れが生じ易くなり、例
えば、微細なラインアンドスペースパターンの場合には
隣接するラインパターン間にリンス液の表面張力に起因
する力が作用して、リンス液の乾燥時にラインパターン
同士がくっつきやすくなるという問題がある。
【０００４】そのため、微細レジストパターンの形成が
困難となるばかりでなく、パターン形成後にウエットエ
ッチングを行うと、エッチングの進行と共にレジスト層
と基板の界面にエッチャントが浸入し、微細パターンの
加工形成が不可能となる。
困難となるばかりでなく、パターン形成後にウエットエ
ッチングを行うと、エッチングの進行と共にレジスト層
と基板の界面にエッチャントが浸入し、微細パターンの
加工形成が不可能となる。
【０００５】この様な高解像性、高エッチング耐性、或
いは、基板との高密着性を改善するためにレジスト材料
の化学構造の調整が行われているが、レジスト材料の化
学構造を調整して個々の要求特性をすべて満たすことは
ほぼ不可能であり、主要な特性について最善の化学構造
を決定するとともに、その他の特性に関する不足要素は
利用技術で補うのが通常の利用形態となっている。
いは、基板との高密着性を改善するためにレジスト材料
の化学構造の調整が行われているが、レジスト材料の化
学構造を調整して個々の要求特性をすべて満たすことは
ほぼ不可能であり、主要な特性について最善の化学構造
を決定するとともに、その他の特性に関する不足要素は
利用技術で補うのが通常の利用形態となっている。
【０００６】このような問題は高エネルギービーム、即
ち、紫外線、Ｘ線、電子線、或いは、集束イオンビーム
等を利用する放射線分解型レジストにおいて顕著になる
が、現在のところ、放射線分解型レジストに高解像性と
高密着性を兼ね備えた材料は存在しないのが現状であ
る。
ち、紫外線、Ｘ線、電子線、或いは、集束イオンビーム
等を利用する放射線分解型レジストにおいて顕著になる
が、現在のところ、放射線分解型レジストに高解像性と
高密着性を兼ね備えた材料は存在しないのが現状であ
る。
【０００７】このため、従来は微細パターンを形成する
際には、例えば、下記の一般式（２）で表される構造を
含んでなる高解像度レジストと下地との間にＳｉＮ膜等
の密着強化層を挿入し、この密着強化層によって下地と
レジスト層との密着性の低さを補っていた。
際には、例えば、下記の一般式（２）で表される構造を
含んでなる高解像度レジストと下地との間にＳｉＮ膜等
の密着強化層を挿入し、この密着強化層によって下地と
レジスト層との密着性の低さを補っていた。
【化３】
【０００８】
【発明が解決しようとする課題】しかしながらこの密着
強化層の形成・除去には多大な工程を要し、スループッ
トを低下させるという問題があり、密着強化層なしに下
地と密着し、且つ、高い解像度を有するレジスト材料・
プロセス技術の開発が望まれていた。
強化層の形成・除去には多大な工程を要し、スループッ
トを低下させるという問題があり、密着強化層なしに下
地と密着し、且つ、高い解像度を有するレジスト材料・
プロセス技術の開発が望まれていた。
【０００９】したがって、本発明は、高密着性と高解像
性を両立するレジスト層を提供することを目的とする。
性を両立するレジスト層を提供することを目的とする。
【００１０】
【課題を解決するための手段】図１は本発明の原理的構
成の説明図であり、この図１を参照して本発明における
課題を解決するための手段を説明する。 図１参照 上述の目的を達成するために、本発明は、レジストパタ
ーンの形成方法において、基板１上に下記一般式（１）
で表される構造を含んでなる第１のレジスト層２を形成
する工程と、下記一般式（２）で表される構造を含んで
なる第２のレジスト層３、或いは、第１のレジスト層２
より露光用放射線４に対する感度が高いか或いは等しい
第２のレジスト層３を形成する工程と、放射線４を選択
的に照射して少なくとも第２のレジスト層３を露光した
のち現像する工程を備えていることを特徴とする。
成の説明図であり、この図１を参照して本発明における
課題を解決するための手段を説明する。 図１参照 上述の目的を達成するために、本発明は、レジストパタ
ーンの形成方法において、基板１上に下記一般式（１）
で表される構造を含んでなる第１のレジスト層２を形成
する工程と、下記一般式（２）で表される構造を含んで
なる第２のレジスト層３、或いは、第１のレジスト層２
より露光用放射線４に対する感度が高いか或いは等しい
第２のレジスト層３を形成する工程と、放射線４を選択
的に照射して少なくとも第２のレジスト層３を露光した
のち現像する工程を備えていることを特徴とする。
【化４】
【００１１】第１のレジスト層２は一般式（１）で表さ
れる構造を含んでいるため良好な密着性とある程度の解
像度を有しており、また、第２のレジスト層３は一般式
（２）で表される構造を含んでいるため高解像性を有し
ており、したがって、第１のレジスト層２で基板１との
密着性を確保し、第２のレジスト層３で高解像性を確保
することができる。
れる構造を含んでいるため良好な密着性とある程度の解
像度を有しており、また、第２のレジスト層３は一般式
（２）で表される構造を含んでいるため高解像性を有し
ており、したがって、第１のレジスト層２で基板１との
密着性を確保し、第２のレジスト層３で高解像性を確保
することができる。
【００１２】この場合、一般式（１）で表される構造を
含んでなるレジスト材料としては、放射線分解型ポリマ
ーが望ましく、例えば、ポリメチルメタクリレート（Ｐ
ＭＭＡ）、メチルメタクリレート−メタクリル酸共重合
体、メチルメタクリレート−メタクリロイルクロライド
−メタクリル酸３元共重合体等が好ましい。特に、メチ
ルメタクリレート−メタクリロイルクロライド−メタク
リル酸３元共重合体はレジストのプリベーク時に架橋反
応を伴うため、より密着性が向上することが知られてい
る。但し、密着性の向上に伴って解像性が低下し、０．
２μｍ以下のパターン形成は困難となる。
含んでなるレジスト材料としては、放射線分解型ポリマ
ーが望ましく、例えば、ポリメチルメタクリレート（Ｐ
ＭＭＡ）、メチルメタクリレート−メタクリル酸共重合
体、メチルメタクリレート−メタクリロイルクロライド
−メタクリル酸３元共重合体等が好ましい。特に、メチ
ルメタクリレート−メタクリロイルクロライド−メタク
リル酸３元共重合体はレジストのプリベーク時に架橋反
応を伴うため、より密着性が向上することが知られてい
る。但し、密着性の向上に伴って解像性が低下し、０．
２μｍ以下のパターン形成は困難となる。
【００１３】また、一般式（２）で表される構造を含ん
でなるレジスト材料としても、放射線分解型ポリマーが
望ましく、例えば、電子線レジストＺＥＰ−５２０系レ
ジスト（例えば、ＺＥＰ−５２０はオルトジクロロベン
ゼンを溶媒とし、ＺＥＰ−５２０Ａはアニソールを溶媒
とする）、或いは、ＺＥＰ−７０００系レジスト（いず
れも、日本ゼオン製商品名）が挙げられ、０．１μｍ以
下の高解像性と、芳香環の存在に起因する高いドライエ
ッチング耐性を兼ね備える。
でなるレジスト材料としても、放射線分解型ポリマーが
望ましく、例えば、電子線レジストＺＥＰ−５２０系レ
ジスト（例えば、ＺＥＰ−５２０はオルトジクロロベン
ゼンを溶媒とし、ＺＥＰ−５２０Ａはアニソールを溶媒
とする）、或いは、ＺＥＰ−７０００系レジスト（いず
れも、日本ゼオン製商品名）が挙げられ、０．１μｍ以
下の高解像性と、芳香環の存在に起因する高いドライエ
ッチング耐性を兼ね備える。
【００１４】また、基板１の表面をヘキサメチルジシラ
ザン（ＨＭＤＳ）で予め表面処理して、基板表面に存在
するＯＨ基をカップリングし、疎水性にしたのち、第１
のレジスト層２を形成することが望ましく、それによっ
て、基板１との密着性をさらに改善することができる。
なお、ＯＨ基はシリコン基板の場合に多く存在し、Ｇａ
Ａｓ基板の場合には少ないものの、ＧａＡｓ基板におい
てもある程度の密着性改善効果は期待できる。
ザン（ＨＭＤＳ）で予め表面処理して、基板表面に存在
するＯＨ基をカップリングし、疎水性にしたのち、第１
のレジスト層２を形成することが望ましく、それによっ
て、基板１との密着性をさらに改善することができる。
なお、ＯＨ基はシリコン基板の場合に多く存在し、Ｇａ
Ａｓ基板の場合には少ないものの、ＧａＡｓ基板におい
てもある程度の密着性改善効果は期待できる。
【００１５】また、第１のレジスト層２の組成、例え
ば、共重合比を調整することによって、上記第２のレジ
スト層３の感度とほぼ等しくしても良く、それによっ
て、第１のレジスト層２と第２のレジスト層３を同一の
工程で露光したのち、同一の工程で第１のレジスト層２
と第２のレジスト層３の露光部５を現像することがで
き、工程が簡素化される。或いは、現像液の組成比で調
節することが可能であり、現像液の例としてはメチルエ
チルケトン、メチルイソブチルケトン、キシレン、イソ
プロピルアルコール等が挙げられる。
ば、共重合比を調整することによって、上記第２のレジ
スト層３の感度とほぼ等しくしても良く、それによっ
て、第１のレジスト層２と第２のレジスト層３を同一の
工程で露光したのち、同一の工程で第１のレジスト層２
と第２のレジスト層３の露光部５を現像することがで
き、工程が簡素化される。或いは、現像液の組成比で調
節することが可能であり、現像液の例としてはメチルエ
チルケトン、メチルイソブチルケトン、キシレン、イソ
プロピルアルコール等が挙げられる。
【００１６】また、第２のレジスト層３を露光・現像し
たのち、第２のレジスト層３に形成したパターンをマス
クとして、第１のレジスト層２をパターニングする２段
階工程で微細パターンを形成しても良いものであり、こ
の場合には、第１のレジスト層２に対しては高感度特性
は要求されない。
たのち、第２のレジスト層３に形成したパターンをマス
クとして、第１のレジスト層２をパターニングする２段
階工程で微細パターンを形成しても良いものであり、こ
の場合には、第１のレジスト層２に対しては高感度特性
は要求されない。
【００１７】また、基板１の最表面層は、ＳｉＯ2 やセ
ラミック等の絶縁体層、金属等の導電体層、或いは、半
導体層のいずれでも良い。
ラミック等の絶縁体層、金属等の導電体層、或いは、半
導体層のいずれでも良い。
【００１８】さらに、照射する放射線４としては、レジ
ストの分解が生ずる電子ビーム等の荷電粒ビーム或いは
紫外線等の３００ｎｍより高エネルギーの電磁波であれ
ば良い。
ストの分解が生ずる電子ビーム等の荷電粒ビーム或いは
紫外線等の３００ｎｍより高エネルギーの電磁波であれ
ば良い。
【００１９】
【発明の実施の形態】ここで、図２を参照して本発明の
第１の実施の形態のレジストパターンの形成工程を説明
する。 図２（ａ）参照 まず、ＧａＡｓ基板１１上にスピンコート法を用いて、
基板との密着性が良い第１レジスト層１２を、厚さが、
例えば、０．１５μｍになるように塗布したのち、例え
ば、１８０℃で６０秒間ベークし、次いで、同じくスピ
ンコート法を用いて高解像度の第２レジスト層１３を、
厚さが、例えば、０．１５μｍになるように塗布したの
ち、例えば、１８０℃で６０秒間ベークする。
第１の実施の形態のレジストパターンの形成工程を説明
する。 図２（ａ）参照 まず、ＧａＡｓ基板１１上にスピンコート法を用いて、
基板との密着性が良い第１レジスト層１２を、厚さが、
例えば、０．１５μｍになるように塗布したのち、例え
ば、１８０℃で６０秒間ベークし、次いで、同じくスピ
ンコート法を用いて高解像度の第２レジスト層１３を、
厚さが、例えば、０．１５μｍになるように塗布したの
ち、例えば、１８０℃で６０秒間ベークする。
【００２０】この場合の第１レジスト層１２を塗布する
際には、 基材樹脂：メチルメタクリレート／メタクリル酸共重合
体（共重合比９０／１０） 溶媒：アニソール を常温において混合したものを塗布した。なお、上記の
基材樹脂となるメチルメタクリレート及びメタクリル酸
共重合体のいずれも、下記の一般式（１）で表される構
造を含んでおり、メタクリル酸共重合体の量を調整する
ことにより、第２レジスト層１３の感度とほぼ等しくし
ている。
際には、 基材樹脂：メチルメタクリレート／メタクリル酸共重合
体（共重合比９０／１０） 溶媒：アニソール を常温において混合したものを塗布した。なお、上記の
基材樹脂となるメチルメタクリレート及びメタクリル酸
共重合体のいずれも、下記の一般式（１）で表される構
造を含んでおり、メタクリル酸共重合体の量を調整する
ことにより、第２レジスト層１３の感度とほぼ等しくし
ている。
【化５】
【００２１】また、第２レジスト層１３として、下記の
一般式（２）で示される構造を含むＺＥＰ−５２０Ａ
（日本ゼオン製商品名）を用いる。
一般式（２）で示される構造を含むＺＥＰ−５２０Ａ
（日本ゼオン製商品名）を用いる。
【化６】
【００２２】図２（ｂ）参照
次いで、電子ビーム露光装置を用いて電子ビーム１４を
照射して、第２レジスト層１３及び第１レジスト層１２
に、例えば、幅が０．０８μｍのラインパターンからな
る露光部１５を形成する。
照射して、第２レジスト層１３及び第１レジスト層１２
に、例えば、幅が０．０８μｍのラインパターンからな
る露光部１５を形成する。
【００２３】図２（ｃ）参照
次いで、メチルイソブチルケトンからなる現像液を用い
て第２レジスト層１３及び第１レジスト層１２を６０秒
間現像することによって、露光部１５を除去し、幅が、
約０．０８μｍの開口部１６を形成する。
て第２レジスト層１３及び第１レジスト層１２を６０秒
間現像することによって、露光部１５を除去し、幅が、
約０．０８μｍの開口部１６を形成する。
【００２４】次いで、この開口部１６を形成した第２レ
ジスト層１３及び第１レジスト層１２をマスクとして、
リン酸（Ｈ3 ＰＯ4 ）を用いてウェット・エッチング処
理を行うことによって、エッチング液がしみ込むことな
しにエッチングが等方的に進行し、幅が０．１μｍ以下
の溝１７を形成することができる。
ジスト層１３及び第１レジスト層１２をマスクとして、
リン酸（Ｈ3 ＰＯ4 ）を用いてウェット・エッチング処
理を行うことによって、エッチング液がしみ込むことな
しにエッチングが等方的に進行し、幅が０．１μｍ以下
の溝１７を形成することができる。
【００２５】この様に、本発明の第１の実施の形態にお
いては、第２レジスト層１３の単層では密着しないＧａ
Ａｓ基板１１にレジスト層を形成することが可能にな
り、且つ、第１のレジスト層１２の単層での限界解像度
は０．２μｍであるが、第１のレジスト層１２の単層で
は形成不可能な開口幅０．０８μｍの微細パターンを形
成することができる。
いては、第２レジスト層１３の単層では密着しないＧａ
Ａｓ基板１１にレジスト層を形成することが可能にな
り、且つ、第１のレジスト層１２の単層での限界解像度
は０．２μｍであるが、第１のレジスト層１２の単層で
は形成不可能な開口幅０．０８μｍの微細パターンを形
成することができる。
【００２６】また、上述のように、メチルメタクリレー
トにメタクリル酸を共重合させることでレジストの感度
は第２のレジスト層１３であるＺＥＰ−５２０Ａと同等
まで向上し、二層のレジストに同一の幅で開口を形成す
ることができる。
トにメタクリル酸を共重合させることでレジストの感度
は第２のレジスト層１３であるＺＥＰ−５２０Ａと同等
まで向上し、二層のレジストに同一の幅で開口を形成す
ることができる。
【００２７】次に、図３を参照して、本発明の第２の実
施の形態を説明するが、図示を簡単にするために、下地
をＧａＡｓ基板１１としているが、実際には、ゲートリ
セス工程において現れたＡｌＧａＡｓキャリア供給層等
である。 図３（ａ）参照 まず、上記の第１の実施の形態の図２（ｃ）までと全く
同じ工程によって、第２レジスト層１３及び第１レジス
ト層１２に、例えば、幅が０．０８μｍの開口部１６を
形成する。
施の形態を説明するが、図示を簡単にするために、下地
をＧａＡｓ基板１１としているが、実際には、ゲートリ
セス工程において現れたＡｌＧａＡｓキャリア供給層等
である。 図３（ａ）参照 まず、上記の第１の実施の形態の図２（ｃ）までと全く
同じ工程によって、第２レジスト層１３及び第１レジス
ト層１２に、例えば、幅が０．０８μｍの開口部１６を
形成する。
【００２８】図３（ｂ）参照
次いで、全面にアルカリ現像フォトレジストＺＩＲ−Ｓ
１８５（日本ゼオン製商品名）からなる第３レジスト層
１８を０．６μｍの厚さに塗布したのち、ｉ線を用いて
０．５μｍのラインパターンを描画し、現像することに
よって逆テーパ状の開口部１９を形成する。
１８５（日本ゼオン製商品名）からなる第３レジスト層
１８を０．６μｍの厚さに塗布したのち、ｉ線を用いて
０．５μｍのラインパターンを描画し、現像することに
よって逆テーパ状の開口部１９を形成する。
【００２９】次いで、Ａｌ膜２０を蒸着したのち、第３
レジスト層１８乃至第１レジスト層１２を除去してリフ
トオフを行うことによってＴ型ゲート電極２１を形成す
る。
レジスト層１８乃至第１レジスト層１２を除去してリフ
トオフを行うことによってＴ型ゲート電極２１を形成す
る。
【００３０】この様に、本発明の第２の実施の形態にお
いては、２層構造のレジスト層を用いることによって、
微細なチャネル長のＭＥＳＦＥＴ或いはＨＥＭＴを構成
することができ、これを第３レジスト層と組み合わせる
ことによって、ゲートコンタクトを取りやすいＴ型ゲー
ト電極２１とすることができる。
いては、２層構造のレジスト層を用いることによって、
微細なチャネル長のＭＥＳＦＥＴ或いはＨＥＭＴを構成
することができ、これを第３レジスト層と組み合わせる
ことによって、ゲートコンタクトを取りやすいＴ型ゲー
ト電極２１とすることができる。
【００３１】次に、本発明の第３の実施の形態のレジス
トパターンの形成工程を説明するが、レジスト材料が異
なるだけで、工程自体は上記の第１の実施の形態と同様
であるので図示は省略する。
トパターンの形成工程を説明するが、レジスト材料が異
なるだけで、工程自体は上記の第１の実施の形態と同様
であるので図示は省略する。
【００３２】まず、ＧａＡｓ基板上にスピンコート法を
用いて、基板との密着性が良い第１レジスト層を、厚さ
が、例えば、０．１５μｍになるように塗布したのち、
例えば、１８０℃で６０秒間ベークし、次いで、同じく
スピンコート法を用いて高解像度の第２レジスト層を、
厚さが、例えば、０．１５μｍになるように塗布したの
ち、例えば、１８０℃で６０秒間ベークする。
用いて、基板との密着性が良い第１レジスト層を、厚さ
が、例えば、０．１５μｍになるように塗布したのち、
例えば、１８０℃で６０秒間ベークし、次いで、同じく
スピンコート法を用いて高解像度の第２レジスト層を、
厚さが、例えば、０．１５μｍになるように塗布したの
ち、例えば、１８０℃で６０秒間ベークする。
【００３３】この場合の第１レジスト層を塗布する際に
は、 基材樹脂：メチルメタクリレート／メタクリロイルクロ
ライド／メタクリル酸３元共重合体（共重合比９４／
１．５／４．５） 溶媒：エチルセロソルブアセテート を常温において混合したものを塗布した。なお、上記の
基材樹脂となるメチルメタクリレート及びメタクリル酸
のいずれにも、上記の一般式（１）で表される構造を含
んでおり、メタクリロイルクロライドを添加することに
よって基板との密着性を改善しているが、解像度が低下
する。
は、 基材樹脂：メチルメタクリレート／メタクリロイルクロ
ライド／メタクリル酸３元共重合体（共重合比９４／
１．５／４．５） 溶媒：エチルセロソルブアセテート を常温において混合したものを塗布した。なお、上記の
基材樹脂となるメチルメタクリレート及びメタクリル酸
のいずれにも、上記の一般式（１）で表される構造を含
んでおり、メタクリロイルクロライドを添加することに
よって基板との密着性を改善しているが、解像度が低下
する。
【００３４】また、第２レジスト層として、同じく上記
の一般式（１）で示される構造を含むポリメチルメタク
リレート（ＰＭＭＡ）を用いる。
の一般式（１）で示される構造を含むポリメチルメタク
リレート（ＰＭＭＡ）を用いる。
【００３５】以降は、上記の第１の実施の形態と同様
に、電子ビーム露光装置を用いて電子ビームを照射し
て、第２レジスト層及び第１レジスト層に、例えば、幅
が０．０８μｍのラインパターンからなる露光部を形成
したのち、現像液を用いて第２レジスト層及び第１レジ
スト層を現像することによって、露光部を除去し、幅
が、約０．１０μｍの開口部を形成する。
に、電子ビーム露光装置を用いて電子ビームを照射し
て、第２レジスト層及び第１レジスト層に、例えば、幅
が０．０８μｍのラインパターンからなる露光部を形成
したのち、現像液を用いて第２レジスト層及び第１レジ
スト層を現像することによって、露光部を除去し、幅
が、約０．１０μｍの開口部を形成する。
【００３６】この様に、第３の実施の形態においては、
一般式（１）で表される構造を含むレジスト材料の組合
せによっても、密着性と高解像度性とを両立することが
可能になる。
一般式（１）で表される構造を含むレジスト材料の組合
せによっても、密着性と高解像度性とを両立することが
可能になる。
【００３７】次に、図４を参照して、本発明の第４の実
施の形態を説明する。 図４（ａ）参照 まず、ＭＯＳＦＥＴ等のデバイスを形成したシリコン基
板３１上に厚さが１００ｎｍのＳｉＯ2 膜３２を介して
スピンコート法を用いて、密着性の良好な第１レジスト
層３３を、厚さが、例えば、０．１５μｍになるように
塗布したのち、例えば、１８０℃で１２０秒間ベーク
し、次いで、再び、スピンコート法を用いて高解像度の
第２レジスト層３４を、厚さが、例えば、０．１５μｍ
になるように塗布したのち、例えば、１８０℃で１２０
秒間ベークする。
施の形態を説明する。 図４（ａ）参照 まず、ＭＯＳＦＥＴ等のデバイスを形成したシリコン基
板３１上に厚さが１００ｎｍのＳｉＯ2 膜３２を介して
スピンコート法を用いて、密着性の良好な第１レジスト
層３３を、厚さが、例えば、０．１５μｍになるように
塗布したのち、例えば、１８０℃で１２０秒間ベーク
し、次いで、再び、スピンコート法を用いて高解像度の
第２レジスト層３４を、厚さが、例えば、０．１５μｍ
になるように塗布したのち、例えば、１８０℃で１２０
秒間ベークする。
【００３８】この場合の第１レジスト層３３を塗布する
際には、 基材樹脂：ポリメチルメタクリレート（分子量５０００
０） 溶媒：アニソール を常温において混合したものを塗布した。なお、上記の
ポリメチルメタクリレートは上記の一般式（１）で表さ
れる構造が含まれている。
際には、 基材樹脂：ポリメチルメタクリレート（分子量５０００
０） 溶媒：アニソール を常温において混合したものを塗布した。なお、上記の
ポリメチルメタクリレートは上記の一般式（１）で表さ
れる構造が含まれている。
【００３９】また、第２レジスト層３４として、上記の
第１及び第２の実施の形態と同様に、ＺＥＰ−５２０Ａ
（日本ゼオン製商品名）を用いた。
第１及び第２の実施の形態と同様に、ＺＥＰ−５２０Ａ
（日本ゼオン製商品名）を用いた。
【００４０】図４（ｂ）参照
次いで、電子ビーム露光装置を用いて電子ビーム３５を
照射して、第２レジスト層３４に、例えば、幅が０．０
８μｍのラインパターンからなる露光部３６を形成す
る。
照射して、第２レジスト層３４に、例えば、幅が０．０
８μｍのラインパターンからなる露光部３６を形成す
る。
【００４１】図４（ｃ）参照
次いで、メチルイソブチルケトン／イソプロピルアルコ
ール（重量比５０／５０）からなる現像液を用いて第２
レジスト層３４を６０秒間現像することによって、幅
が、０．０８μｍの開口部３７を形成するこの場合、ポ
リメチルメタクリレートはＺＥＰ−５２０Ａよりも低感
度であるため、ＺＥＰ５２０Ａからなる第２レジスト層
３４のみに開口部３７が形成される。
ール（重量比５０／５０）からなる現像液を用いて第２
レジスト層３４を６０秒間現像することによって、幅
が、０．０８μｍの開口部３７を形成するこの場合、ポ
リメチルメタクリレートはＺＥＰ−５２０Ａよりも低感
度であるため、ＺＥＰ５２０Ａからなる第２レジスト層
３４のみに開口部３７が形成される。
【００４２】図４（ｄ）参照
次いで、開口部３７を形成した第２レジスト層３４をマ
スクとし、ＣＦ4 プラズマ３８でプラズマエッチング処
理することによって第１レジスト層３３及びＳｉＯ2 膜
３２をエッチングして開口部３９を形成する。なお、ポ
リメチルメタクリレートとＺＥＰ−５２０ＡのＣＦ4 エ
ッチングレート比は４．５：１であるので、上記レジス
ト膜厚でＳｉＯ2 膜３２は十分に加工可能となる。
スクとし、ＣＦ4 プラズマ３８でプラズマエッチング処
理することによって第１レジスト層３３及びＳｉＯ2 膜
３２をエッチングして開口部３９を形成する。なお、ポ
リメチルメタクリレートとＺＥＰ−５２０ＡのＣＦ4 エ
ッチングレート比は４．５：１であるので、上記レジス
ト膜厚でＳｉＯ2 膜３２は十分に加工可能となる。
【００４３】この第４の実施の形態においては、露光・
現像と、プラズマエッチングとを組み合わせることによ
って、ＳｉＯ2 膜３２に０．０８μｍの微細パターンを
転写することが可能になる。
現像と、プラズマエッチングとを組み合わせることによ
って、ＳｉＯ2 膜３２に０．０８μｍの微細パターンを
転写することが可能になる。
【００４４】次に、図５を参照して、本発明の第５の実
施の形態を説明する。 図５（ａ）参照 まず、ＭＯＳＦＥＴ等のデバイスを形成したシリコン基
板４１を用意する。この場合、シリコン基板４１の表面
にはＯＨ基（水酸基）が付着しており、このＯＨ基がレ
ジスト層の密着性を低下させる原因となっている。
施の形態を説明する。 図５（ａ）参照 まず、ＭＯＳＦＥＴ等のデバイスを形成したシリコン基
板４１を用意する。この場合、シリコン基板４１の表面
にはＯＨ基（水酸基）が付着しており、このＯＨ基がレ
ジスト層の密着性を低下させる原因となっている。
【００４５】図５（ｂ）参照
次いで、シリコン基板４１の表面にヘキサメチルジシラ
ザン（ＨＭＤＳ）を含んだＨＭＤＳ溶液４２を塗布・ベ
ークして表面処理することによって、単分子膜４３を形
成してＯＨ基をカップリングする。
ザン（ＨＭＤＳ）を含んだＨＭＤＳ溶液４２を塗布・ベ
ークして表面処理することによって、単分子膜４３を形
成してＯＨ基をカップリングする。
【００４６】図５（ｃ）参照
以降は、上記の第１の実施の形態と同様に、スピンコー
ト法を用いて上記の一般式（１）で表される構造を含む
基板との密着性が良好な第１レジスト層４４を塗布し、
プリベークしたのち、上記の一般式（２）で表される構
造を含む高解像度の第２レジスト層４５を塗布し、プリ
ベークする。
ト法を用いて上記の一般式（１）で表される構造を含む
基板との密着性が良好な第１レジスト層４４を塗布し、
プリベークしたのち、上記の一般式（２）で表される構
造を含む高解像度の第２レジスト層４５を塗布し、プリ
ベークする。
【００４７】図５（ｄ）参照
次いで、電子ビーム露光装置を用いて電子ビームを照射
して、幅が０．０８μｍの露光部を形成したのち、メチ
ルイソブチルケトンからなる現像液を用いて第２レジス
ト層４５及び第１レジスト層４４を６０秒間現像するこ
とによって、露光部を除去し、幅が、約０．０８μｍの
開口部４６を形成する。
して、幅が０．０８μｍの露光部を形成したのち、メチ
ルイソブチルケトンからなる現像液を用いて第２レジス
ト層４５及び第１レジスト層４４を６０秒間現像するこ
とによって、露光部を除去し、幅が、約０．０８μｍの
開口部４６を形成する。
【００４８】この様に、本発明の第５の実施の形態にお
いては、第１レジスト層を形成する前に、ＨＭＤＳを用
いて表面処理をしているので、基板と第１レジスト層の
密着性をさらに改善することが可能になる。
いては、第１レジスト層を形成する前に、ＨＭＤＳを用
いて表面処理をしているので、基板と第１レジスト層の
密着性をさらに改善することが可能になる。
【００４９】以上、本発明の各実施の形態を説明してき
たが、本発明は、各実施の形態に記載した構成・条件に
限られるものではなく、各種の変更が可能である。例え
ば、上記の各実施の形態においては、第２レジスト層と
して高解像度で高ドライエッチング耐性のＺＥＰ−５２
０Ａを用いているが、ＺＥＰ−５２０Ａに限られるもの
ではなく、オルトジクロロベンゼンを溶媒とするＺＥＰ
−５２０を用いても良いし、或いは、ＺＥＰ−５２０よ
り高感度のＺＥＰ−７０００（いずれも、日本ゼオン製
商品名）を用いても良く、いずれにしても、第１のレジ
スト層より高解像度のレジスト材料を用いれば良い。
たが、本発明は、各実施の形態に記載した構成・条件に
限られるものではなく、各種の変更が可能である。例え
ば、上記の各実施の形態においては、第２レジスト層と
して高解像度で高ドライエッチング耐性のＺＥＰ−５２
０Ａを用いているが、ＺＥＰ−５２０Ａに限られるもの
ではなく、オルトジクロロベンゼンを溶媒とするＺＥＰ
−５２０を用いても良いし、或いは、ＺＥＰ−５２０よ
り高感度のＺＥＰ−７０００（いずれも、日本ゼオン製
商品名）を用いても良く、いずれにしても、第１のレジ
スト層より高解像度のレジスト材料を用いれば良い。
【００５０】また、上記の各実施の形態においては、現
像液として、メチルイソブチルケトン、或いは、メチル
イソブチルケトン／イソプロピルアルコール混合液を用
いているが、レジストの材料に応じてメチルエチルケト
ン、キレシン等を用いても良いものである。
像液として、メチルイソブチルケトン、或いは、メチル
イソブチルケトン／イソプロピルアルコール混合液を用
いているが、レジストの材料に応じてメチルエチルケト
ン、キレシン等を用いても良いものである。
【００５１】また、上記の各実施の形態においては、露
光源としては電子ビームを用いているが、電子ビームに
限られるものではなく、３００ｎｍ以下の波長の紫外
線、例えば、ＫｒＦエキシマレーザの２４８ｎｍの紫外
線を用いても良く、さらには、Ｘ線或いは集束イオンビ
ームを用いても良いものである。
光源としては電子ビームを用いているが、電子ビームに
限られるものではなく、３００ｎｍ以下の波長の紫外
線、例えば、ＫｒＦエキシマレーザの２４８ｎｍの紫外
線を用いても良く、さらには、Ｘ線或いは集束イオンビ
ームを用いても良いものである。
【００５２】また、上記の第５の実施の形態において
は、ＨＭＤＳ処理をシリコン基板に対して行っている
が、ＧａＡｓ等のIII-Ｖ族化合物半導体に対しても有効
であり、表面に付着しているＯＨ基は少ないものの、あ
る程度の密着性改善効果は期待できる。
は、ＨＭＤＳ処理をシリコン基板に対して行っている
が、ＧａＡｓ等のIII-Ｖ族化合物半導体に対しても有効
であり、表面に付着しているＯＨ基は少ないものの、あ
る程度の密着性改善効果は期待できる。
【００５３】また、上記の各実施の形態においては、基
板としてシリコン基板或いはＧａＡｓ基板を用いている
が、この様な基板に限られるものではなく、ＩｎＰ基
板、ＩｎＧａＡｓ基板等の他のIII-Ｖ族化合物半導体基
板、或いは、ＣｄＺｎＴｅ基板等のＩＩ−ＶＩ族化合物
半導体基板にも適用されるものであり、さらには、半導
体基板に限られるものではなく、高温酸化物超伝導体装
置等の他の電子デバイス、マスク、磁気ヘッド等におけ
る微細パターンの形成工程に適用されるものである。
板としてシリコン基板或いはＧａＡｓ基板を用いている
が、この様な基板に限られるものではなく、ＩｎＰ基
板、ＩｎＧａＡｓ基板等の他のIII-Ｖ族化合物半導体基
板、或いは、ＣｄＺｎＴｅ基板等のＩＩ−ＶＩ族化合物
半導体基板にも適用されるものであり、さらには、半導
体基板に限られるものではなく、高温酸化物超伝導体装
置等の他の電子デバイス、マスク、磁気ヘッド等におけ
る微細パターンの形成工程に適用されるものである。
【００５４】ここで、再び、図１を参照して、改めて本
発明の詳細な特徴を説明する。 図１参照 （付記１） 基板１上に下記一般式（１）で表される構
造を含んでなる第１のレジスト層２を形成する工程と、
下記一般式（２）で表される構造を含んでなる第２のレ
ジスト層３を形成する工程と、放射線４を選択的に照射
して少なくとも第２のレジスト層３を露光したのち現像
する工程を備えていることを特徴とするレジストパター
ン形成方法。
発明の詳細な特徴を説明する。 図１参照 （付記１） 基板１上に下記一般式（１）で表される構
造を含んでなる第１のレジスト層２を形成する工程と、
下記一般式（２）で表される構造を含んでなる第２のレ
ジスト層３を形成する工程と、放射線４を選択的に照射
して少なくとも第２のレジスト層３を露光したのち現像
する工程を備えていることを特徴とするレジストパター
ン形成方法。
【化７】
（付記２） 基板１上に下記一般式（１）で表される構
造を含んでなる第１のレジスト層２を形成する工程と、
前記第１のレジスト層２より露光用放射線４に対する感
度が高いか或いは等しい第２のレジスト層３を形成する
工程と、前記露光用放射線４を選択的に照射して少なく
とも第２のレジスト層３を露光したのち現像する工程を
備えていることを特徴とするレジストパターン形成方
法。
造を含んでなる第１のレジスト層２を形成する工程と、
前記第１のレジスト層２より露光用放射線４に対する感
度が高いか或いは等しい第２のレジスト層３を形成する
工程と、前記露光用放射線４を選択的に照射して少なく
とも第２のレジスト層３を露光したのち現像する工程を
備えていることを特徴とするレジストパターン形成方
法。
【化８】
（付記３） 上記基板１の表面をヘキサメチルジシラザ
ンで表面処理したのち、上記第１のレジスト層２を形成
することを特徴とする付記１または２に記載のレジスト
パターンの形成方法。 （付記４） 上記第１のレジスト層２の組成を調整する
ことによって、上記第２のレジスト層３の感光度とほぼ
等しくし、前記第１のレジスト層２と第２のレジスト層
３を同一の工程で露光したのち、同一の工程で前記第１
のレジスト層２と第２のレジスト層３の露光部５を現像
することを特徴とする付記１乃至３のいずれか１に記載
のレジストパターン形成方法。 （付記５） 上記第２のレジスト層３を露光・現像した
のち、前記第２のレジスト層３に形成したパターンをマ
スクとして、上記第１のレジスト層２をパターニングす
ることを特徴とする付記１乃至３のいずれか１に記載の
レジストパターン形成方法。 （付記６） 上記最表面層が、絶縁体層、導電体層、或
いは、半導体層のいずれかであることを特徴とする付記
１乃至３のいずれか１に記載のレジストパターン形成方
法。 （付記７） 上記照射する放射線４が、荷電粒ビーム或
いは３００ｎｍより高エネルギーの電磁波のいずれかで
あることを特徴とする付記１乃至６のいずれか１に記載
のレジストパターン形成方法。
ンで表面処理したのち、上記第１のレジスト層２を形成
することを特徴とする付記１または２に記載のレジスト
パターンの形成方法。 （付記４） 上記第１のレジスト層２の組成を調整する
ことによって、上記第２のレジスト層３の感光度とほぼ
等しくし、前記第１のレジスト層２と第２のレジスト層
３を同一の工程で露光したのち、同一の工程で前記第１
のレジスト層２と第２のレジスト層３の露光部５を現像
することを特徴とする付記１乃至３のいずれか１に記載
のレジストパターン形成方法。 （付記５） 上記第２のレジスト層３を露光・現像した
のち、前記第２のレジスト層３に形成したパターンをマ
スクとして、上記第１のレジスト層２をパターニングす
ることを特徴とする付記１乃至３のいずれか１に記載の
レジストパターン形成方法。 （付記６） 上記最表面層が、絶縁体層、導電体層、或
いは、半導体層のいずれかであることを特徴とする付記
１乃至３のいずれか１に記載のレジストパターン形成方
法。 （付記７） 上記照射する放射線４が、荷電粒ビーム或
いは３００ｎｍより高エネルギーの電磁波のいずれかで
あることを特徴とする付記１乃至６のいずれか１に記載
のレジストパターン形成方法。
【００５５】
【発明の効果】本発明によれば、基板との密着性が良好
な第１のレジスト層と高解像度の第２レジスト層を積層
して用いているので、密着性強化層を設けることなく、
基板との高い密着性を保ちつつ、解像度の高いレジスト
パターンの形成が可能になり、それによって、スループ
ットが向上し、ひいては、超高集積度半導体集積回路装
置の信頼性向上や低コスト化に寄与するところが大き
い。
な第１のレジスト層と高解像度の第２レジスト層を積層
して用いているので、密着性強化層を設けることなく、
基板との高い密着性を保ちつつ、解像度の高いレジスト
パターンの形成が可能になり、それによって、スループ
ットが向上し、ひいては、超高集積度半導体集積回路装
置の信頼性向上や低コスト化に寄与するところが大き
い。
【図１】本発明の原理的構成の説明図である。
【図２】本発明の第１の実施の形態の製造工程の説明図
である。
である。
【図３】本発明の第２の実施の形態の製造工程の説明図
である。
である。
【図４】本発明の第４の実施の形態の製造工程の説明図
である。
である。
【図５】本発明の第５の実施の形態の製造工程の説明図
である。
である。
１ 基板
２ 第１のレジスト層
３ 第２のレジスト層
４ 放射線
５ 露光部
１１ ＧａＡｓ基板
１２ 第１レジスト層
１３ 第２レジスト層
１４ 電子ビーム
１５ 露光部
１６ 開口部
１７ 溝
１８ 第３レジスト層
１９ 開口部
２０ Ａｌ膜
２１ Ｔ型ゲート電極
３１ シリコン基板
３２ ＳｉＯ2 膜
３３ 第１レジスト層
３４ 第２レジスト層
３５ 電子ビーム
３６ 露光部
３７ 開口部
３８ ＣＦ4 プラズマ
３９ 開口部
４１ シリコン基板
４２ ＨＭＤＳ溶液
４３ 単分子膜
４４ 第１レジスト層
４５ 第２レジスト層
４６ 開口部
─────────────────────────────────────────────────────
フロントページの続き
Ｆターム(参考） 2H025 AA02 AA07 AA09 AA14 AB16
AC06 AD03 BF01 BF02 BF03
BF09 BF14 DA13 FA15
2H096 AA25 BA11 EA06 GA03 KA03
KA06
5F046 NA01 NA13
Claims (5)
- 【請求項１】 基板上に下記一般式（１）で表される構
造を含んでなる第１のレジスト層を形成する工程と、下
記一般式（２）で表される構造を含んでなる第２のレジ
スト層を形成する工程と、放射線を選択的に照射して少
なくとも第２のレジスト層を露光したのち現像する工程
を備えていることを特徴とするレジストパターン形成方
法。 【化１】 - 【請求項２】 基板上に下記一般式（１）で表される構
造を含んでなる第１のレジスト層を形成する工程と、前
記第１のレジスト層より露光用放射線に対する感度が高
いか或いは等しい第２のレジスト層を形成する工程と、
前記露光用放射線を選択的に照射して少なくとも第２の
レジスト層を露光したのち現像する工程を備えているこ
とを特徴とするレジストパターン形成方法。 【化２】 - 【請求項３】 上記基板の表面をヘキサメチルジシラザ
ンで表面処理したのち、上記第１のレジスト層を形成す
ることを特徴とする請求項１または２に記載のレジスト
パターンの形成方法。 - 【請求項４】 上記第１のレジスト層の組成を調整する
ことによって、上記第２のレジスト層の感光度とほぼ等
しくし、前記第１のレジスト層と第２のレジスト層を同
一の工程で露光したのち、同一の工程で前記第１のレジ
スト層と第２のレジスト層の露光部を現像することを特
徴とする請求項１乃至３のいずれか１項に記載のレジス
トパターン形成方法 - 【請求項５】 上記第２のレジスト層を露光・現像した
のち、前記第２のレジスト層に形成したパターンをマス
クとして、上記第１のレジスト層をパターニングするこ
とを特徴とする請求項１乃至３のいずれか１項に記載の
レジストパターン形成方法
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001260703A JP4589582B2 (ja) | 2001-08-30 | 2001-08-30 | レジストパターンの形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001260703A JP4589582B2 (ja) | 2001-08-30 | 2001-08-30 | レジストパターンの形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003066619A true JP2003066619A (ja) | 2003-03-05 |
| JP4589582B2 JP4589582B2 (ja) | 2010-12-01 |
Family
ID=19087865
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001260703A Expired - Lifetime JP4589582B2 (ja) | 2001-08-30 | 2001-08-30 | レジストパターンの形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4589582B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004103040A2 (de) * | 2003-05-13 | 2004-11-25 | At & S Austria Technologie & Systemtechnik Aktiengesellschaft | Verfahren zur beschichtung von rohlingen zur herstellung von gedruckten leiterplatten (pcb) |
| JP2012150446A (ja) * | 2010-12-27 | 2012-08-09 | Hoya Corp | レジスト現像剤、レジストパターンの形成方法及びモールドの製造方法 |
| JP2015115524A (ja) * | 2013-12-13 | 2015-06-22 | 大日本印刷株式会社 | インプリントモールドの製造方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS608842A (ja) * | 1983-06-29 | 1985-01-17 | Toshiba Corp | パタ−ン形成法 |
| JPS63137227A (ja) * | 1986-11-29 | 1988-06-09 | Fujitsu Ltd | 電子線ポジレジスト |
| JPH0882703A (ja) * | 1994-09-09 | 1996-03-26 | Nikon Corp | 高アスペクト比、微細パターンの素子の製造方法 |
| JPH10313112A (ja) * | 1997-05-12 | 1998-11-24 | Ricoh Co Ltd | 半導体装置の製造方法 |
-
2001
- 2001-08-30 JP JP2001260703A patent/JP4589582B2/ja not_active Expired - Lifetime
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS608842A (ja) * | 1983-06-29 | 1985-01-17 | Toshiba Corp | パタ−ン形成法 |
| JPS63137227A (ja) * | 1986-11-29 | 1988-06-09 | Fujitsu Ltd | 電子線ポジレジスト |
| JPH0882703A (ja) * | 1994-09-09 | 1996-03-26 | Nikon Corp | 高アスペクト比、微細パターンの素子の製造方法 |
| JPH10313112A (ja) * | 1997-05-12 | 1998-11-24 | Ricoh Co Ltd | 半導体装置の製造方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004103040A2 (de) * | 2003-05-13 | 2004-11-25 | At & S Austria Technologie & Systemtechnik Aktiengesellschaft | Verfahren zur beschichtung von rohlingen zur herstellung von gedruckten leiterplatten (pcb) |
| WO2004103040A3 (de) * | 2003-05-13 | 2005-06-09 | Austria Tech & System Tech | Verfahren zur beschichtung von rohlingen zur herstellung von gedruckten leiterplatten (pcb) |
| JP2012150446A (ja) * | 2010-12-27 | 2012-08-09 | Hoya Corp | レジスト現像剤、レジストパターンの形成方法及びモールドの製造方法 |
| JP2015115524A (ja) * | 2013-12-13 | 2015-06-22 | 大日本印刷株式会社 | インプリントモールドの製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4589582B2 (ja) | 2010-12-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6255035B1 (en) | Method of creating optimal photoresist structures used in the manufacture of metal T-gates for high-speed semiconductor devices | |
| JPH0620062B2 (ja) | 半導体デバイスの製造方法 | |
| US4321317A (en) | High resolution lithography system for microelectronic fabrication | |
| JP2003066619A (ja) | レジストパターンの形成方法 | |
| JP2723260B2 (ja) | 微細パターン形成方法 | |
| JPH1154460A (ja) | 電導性構造を製造する方法 | |
| TWI238456B (en) | Composite layer method for minimizing PED effect | |
| WO1983003485A1 (en) | Electron beam-optical hybrid lithographic resist process | |
| KR100251993B1 (ko) | 티형 게이트 전도막 패턴 형성 방법 | |
| JPH06110214A (ja) | レジストパターンの形成方法 | |
| JP2002305135A (ja) | レジストパターンの形成方法 | |
| JPS6343320A (ja) | 半導体装置の製造方法 | |
| JPH0795509B2 (ja) | レジストパタ−ンの形成方法 | |
| US5212117A (en) | Method of manufacturing a semiconductor device contact structure using lift | |
| US4954424A (en) | Pattern fabrication by radiation-induced graft copolymerization | |
| JPH02156244A (ja) | パターン形成方法 | |
| EP0425957A2 (en) | Method of manufacturing a semiconductor device involving a step of patterning an insulating layer | |
| JP2856593B2 (ja) | レジストパターンの形成方法 | |
| US6350559B1 (en) | Method for creating thinner resist coating that also has fewer pinholes | |
| JP4425720B2 (ja) | パターン形成方法 | |
| US7226718B2 (en) | Non-outgassing low activation energy resist | |
| JPH0313949A (ja) | レジストパターンの形成方法 | |
| JP3735665B2 (ja) | 微細パターン形成方法 | |
| KR960002764B1 (ko) | 고해상도의 미세패턴 형성방법 | |
| JP3149601B2 (ja) | 半導体装置のコンタクトホール形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080619 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100603 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100615 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100811 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100831 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100910 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4589582 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130917 Year of fee payment: 3 |
|
| EXPY | Cancellation because of completion of term |