CN109716506B - 电子部件的制造方法 - Google Patents

电子部件的制造方法 Download PDF

Info

Publication number
CN109716506B
CN109716506B CN201880002930.7A CN201880002930A CN109716506B CN 109716506 B CN109716506 B CN 109716506B CN 201880002930 A CN201880002930 A CN 201880002930A CN 109716506 B CN109716506 B CN 109716506B
Authority
CN
China
Prior art keywords
organic resin
oxygen
resin layer
treatment
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201880002930.7A
Other languages
English (en)
Other versions
CN109716506A (zh
Inventor
广庭大辅
栗本孝志
植田昌久
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ulvac Inc
Original Assignee
Ulvac Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ulvac Inc filed Critical Ulvac Inc
Publication of CN109716506A publication Critical patent/CN109716506A/zh
Application granted granted Critical
Publication of CN109716506B publication Critical patent/CN109716506B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/34—Pretreatment of metallic surfaces to be electroplated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/10—Etching compositions
    • C23F1/12—Gaseous compositions
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F4/00—Processes for removing metallic material from surfaces, not provided for in group C23F1/00 or C23F3/00
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02—Electroplating of selected surface areas
    • C25D5/022—Electroplating of selected surface areas using masking means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32192—Microwave generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32192—Microwave generated discharge
    • H01J37/32201—Generating means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32357—Generation remote from the workpiece, e.g. down-stream
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0335—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by their behaviour during the process, e.g. soluble masks, redeposited masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Electrochemistry (AREA)
  • Analytical Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)
  • Electroplating Methods And Accessories (AREA)
  • ing And Chemical Polishing (AREA)

Abstract

本发明的一形态为一种电子部件的制造方法，在基板上形成第一金属层；在所述第一金属层上形成第二金属层；在所述第二金属层上形成由有机树脂层构成的掩模；使用含氟的反应气体经由所述掩模对所述第二金属层进行等离子蚀刻，从而在所述有机树脂层和所述第二金属层的层压膜上形成凹部；对所述凹部的内部表面进行氧灰化处理，并在进行了所述氧灰化处理后，通过电解电镀处理在所述凹部内形成第三金属层。

Description

电子部件的制造方法
技术领域
本发明涉及一种具有经电解电镀处理的金属层的电子部件的制造方法。
背景技术
近年来，提出了制造取代布线基板而形成再布线层的被称为FO(Fan-Out：扇出)的封装件(电子部件)。在FO的制造过程中，在用密封树脂密封半导体芯片之后，使半导体芯片的电路形成面露出，在该电路形成面形成再布线层(再布线形成工序)，确保宽阔的再布线区域。
再布线层通过隔着层间绝缘膜层压布线层而构成，不同的布线层通过设置于层间绝缘膜的铜过孔被电连接。例如，通过在金属层上形成具有过孔或沟槽的光致抗蚀剂图案，并通过电解电镀处理在过孔内或沟槽嵌入铜来形成铜过孔或铜布线(例如参照专利文献1、专利文献2。)。通过使用光刻法使光致抗蚀剂曝光并显影，并在光致抗蚀剂上设置过孔或沟槽，来形成具有过孔或沟槽的光致抗蚀剂图案。
以往，使用显影液通过湿法工艺在光致抗蚀剂上形成过孔，但是迫切期望利用干法工艺形成过孔。例如，在铜过孔的形成工序中，在半导体基板上依次形成由铜层、钛层、有机树脂层构成的掩模之后，使用含氟的反应气体经由掩模对钛层进行等离子蚀刻从而形成贯通钛层及有机树脂层的层压膜的过孔。然后，通过进行电解电镀处理，在过孔内嵌入铜，从而形成铜过孔。
如果使用含氟的反应气体通过等离子蚀刻形成过孔，则有机树脂层(掩模)的表面会被氟化并在表面形成氟化物。如果有机树脂层的表面被氟化，则有机树脂层的表面会表现出疏水性，并在随后的电解电镀处理时，电解电镀溶液难以进入过孔，难以获得期望形状的铜过孔，并可能会产生布线不良。
现有技术文献
专利文献
专利文献1：日本特开2013-47786号公报
专利文献2：日本特开2014-220485号公报
发明内容
发明要解决的问题
鉴于上述情况，本发明的目的在于，提供一种在电解电镀处理工序中使电解电镀溶液能够良好地进入设置于有机树脂层的孔中的电子部件的制造方法。
用于解决问题的手段
为了达成上述目的，本发明的一形态为一种电子部件的制造方法，包括：形成第一金属层；形成第二金属层；形成掩模；进行蚀刻；进行氧灰化处理；形成第三金属层。
上述第一金属层的形成工序是在基板上形成第一金属层。
上述第二金属层的形成工序是在上述第一金属层上形成第二金属层。
上述掩模的形成工序是在上述第二金属层上形成由有机树脂层构成的掩模。
上述蚀刻工序是使用含氟的反应气体经由上述掩模对上述第二金属层进行等离子蚀刻，从而在由上述有机树脂层和上述第二金属层层压而成的层压膜上形成凹部。
上述氧灰化工序是对上述有机树脂层的上述凹部的因形成有疏水性的氟化物而呈疏水性的内部表面进行通过去除所述氟化物而使其呈亲水性的氧灰化处理。
上述第三金属层的形成工序是在进行了上述氧灰化处理后，通过电解电镀处理在上述凹部内形成第三金属层。
根据本发明这样的结构，通过使用含氟的气体进行蚀刻而使表面呈疏水性的有机树脂层通过氧灰化而使表面被亲水化处理。因此，凹部的内部的有机树脂层表面被亲水化处理，因而在形成第三金属层形成时，电解电镀溶液容易进入凹部，能够形成所期望的形状的第三金属层。因此，能够制造没有布线不良的电子部件。
上述第三金属层也可以含有钛。
也可以将氧、氮及四氟化碳的混合气体用作反应气体进行上述蚀刻工序。
也可以使用以氧自由基为主的氧等离子进行上述氧灰化处理工序。
根据这样的结构，能够长期维持通过氧灰化使有机树脂层表面亲水化的效果，并能够稳定地获得没有布线不良的电子部件。
发明的效果
如以上所述，根据本发明，通过对有机树脂层进行亲水化处理，能够使电解电镀溶液良好地进入孔中，并能够提供没有布线不良的电子部件。
附图说明
图1是示出本发明的一实施方式的电子部件的制造工序(第一部分)的概要局部剖视图。
图2是示出接着图1所示的制造工序的电子部件的制造工序(第二部分)的概要局部剖视图。
图3是上述电子部件的制造流程图。
图4是执行上述电子部件的蚀刻及灰化的制造装置的概要结构图。
图5是上述制造装置的腔室的概要剖视图。
图6是示出上述电子部件在电解电镀处理工序中的状况的示意性局部剖视图。
图7是示出未进行氧灰化处理的电子部件在电解电镀处理工序中的状况的示意性局部剖视图。
图8是示出分别在蚀刻处理前、蚀刻处理后、未施加高频偏压下的氧灰化处理后、施加高频偏压下的氧灰化处理后的，电子部件的有机树脂层的表面的XPS分析结果的图。
图9是示出氧灰化处理中的高频偏压功率的大小与灰化率之间的关系的图。
图10是示出氧灰化处理时的高频偏压的功率大小与在有机树脂层的表面附着了电解电镀溶液时的接触角的随时间变化之间的关系的图。
图11是示出氧灰化处理时的基板载置台温度与在有机树脂层的表面附着了电解电镀溶液时的接触角的随时间变化之间的关系的图。
具体实施方式
以下，参照附图说明本发明的实施方式。以下，举例说明电子部件的再布线层工序的一部分工序，但是不限定于此，其中，该电子部件通过在晶片上重新配置多个已经芯片化的半导体元件，用模塑树脂覆盖这些半导体元件，并在该模塑树脂上形成将半导体彼此电连接的再布线层而构成。
以下，将在晶片上配置有半导体元件并将它们用模塑树脂覆盖的状态的基板称为半导体基板，并进行说明。
本实施方式中的电子部件在其制造工序中有蚀刻处理工序及氧灰化处理工序，以下对执行这些处理工序的制造装置进行说明。
[制造装置的结构]
图4是制造装置的概要结构图，图5是制造装置的腔室的概要剖视图。本实施方式中的制造装置能够进行蚀刻处理及灰化处理。
如图4所示，制造装置10具有腔室(处理室)11、等离子室13、输送管12、磁控管15、μ波电源16、气体导入管17、质量流控制器18a～18c、气体供给源19a～19c、真空预备室22、控制装置26、排气管24以及压力控制器25。
腔室11容纳作为被处理对象物的晶片等半导体基板W。半导体基板W在腔室11内被实施蚀刻处理及灰化处理。在腔室11内，配置有用于载置基板W的基板载置台20。预备室22经由阀门21与腔室11连接。
在腔室11的底部形成有排气口23。该排气口23经由排气管24与未图示的排气用泵连接，通过该排气用泵使腔室11内减压。在排气管24上配置有压力控制器25，通过该压力控制器25调节腔室11内的压力。
腔室11的上部经由输送管12与等离子室13连接。等离子室13经由微波导波管14与磁控管15连接。等离子室13和微波导波管14被由石英等构成的微波透过窗13a分隔。微波导波源16与磁控管15连接，由磁控管15产生的微波(μ波)经由微波导波管14被引导至等离子室13内。
等离子室13经由气体导入管17与多个(在本实施方式中为3个)质量流控制器18a～18c连接，各质量流控制器18a～18c分别与气体供给源连接。在本实施方式中，气体供给源19a积存氧(O2)，气体供给源19b积存氮(N2)，气体供给源19c积存四氟化碳(CF4)。各气体供给源19a～19c中积存的气体的流量由质量流控制器18a～18c来调节，将规定流量的氧、氮及四氟化碳混合而成的反应气体经由气体导入管17导入等离子室13内。
通过上述微波及反应气体在等离子室13内产生等离子，作为该等离子中的活性物的自由基经由输送管12被引导至腔室11内。
上述微波电源16、各质量流控制器18a～18c、压力控制器25与控制装置26连接。控制装置26具有未图示的存储装置，在该存储装置中存储有用于处理各种基板的条件的信息。控制装置26基于与运送入腔室11的基板W对应的处理条件信息，控制微波电源16、各质量流控制器18a～18c、压力控制器25。
接着，用图5说明腔室11的结构。
在与腔室11的上部连结的输送管12的下端，形成为圆盘状且具有多个通孔的喷淋板(扩散板)31以与载置半导体基板W的基板载置台20的载置面对置的方式配置。喷淋板31固定在腔室11的上部，且因喷淋板上有支撑柱而使得喷淋板以与上部内表面11a隔开规定距离的方式配置。腔室11的上部内表面11a与喷淋板31之间的距离被设定为，使得经由上述输送管12导入腔室11内的氧自由基能够通过形成在喷淋板31上的通孔，且通过喷淋板31与腔室11的上部之间从而被引导向周边。
形成为圆筒状的扩散防止壁33的上端附接到腔室11的上部内表面11a，并由该扩散防止壁33包围喷淋板31。扩散防止壁33的内径被设定为比载置于基板载置台20上的基板W的外径稍大。
基板载置台20的周边上部被基板引导件36覆盖。在基板载置台20内配置有被支撑为可在上下方向上移动的升降销37的前端，通过使该升降销37上下移动，将升降销37与未图示的输送装置之间的半导体基板W载置于基板载置台20上。
在基板载置台20与腔室11下部之间具有绝缘板38。另外，基板载置台20连接着配管39，经由该配管39向形成在基板载置台20内部的未图示的水路供给冷却水，进行基板载置台20的温度调节。此外，基板载置台20经由电容器C而与高频电源40连接，从该高频电源40向基板载置台20供给高频偏压(RF偏压)。
另一方面，上述腔室11接地，相对于从高频电源40向基板载置台20供给的高频偏压而构成电对电极。并且，该腔室11与喷淋板31的第一层经由安装构件32电连接，且与扩散防止壁33电连接。
[电子部件的制造方法]
接着，说明使用了上述制造装置的电子部件的制造方法。
在本实施方式中，举例说明形成电子部件的再布线层的工序的一部分工序即铜过孔形成工序，其中，该电子部件通过在由密封树脂覆盖的半导体芯片的电路形成面上形成再布线层而构成。
以下，用图1～5进行说明。图1及图2是示出电子部件的制造工序的概要局部剖视图。图3是电子部件的制造流程图。
首先，如图1中的(a)所示，在由密封树脂密封的半导体芯片(以下，称为半导体基板。)1的电路形成面上，例如通过溅射成膜法依次层压膜厚为100nm的作为第一金属层的铜层2、膜厚为50nm的作为第二金属层的钛层3，进而，在钛层3上形成有膜厚为6μm的有机树脂层4。有机树脂层4可以使用聚酰亚胺(PI)或聚苯并恶唑(PBO)等耐热性的有机树脂，在本实施方式中使用了PBO。
钛层3配置在铜层2与有机树脂层4之间，发挥用于提高两者的紧贴性的紧贴层的功能。此外，形成在铜层2与有机树脂层4之间的第二金属层不限定于钛，也能够使用钛的合金等，这些材料是能够使用含氟的反应气体通过等离子蚀刻进行蚀刻的材料。另外，在后续工序的电解电镀处理时作为阴极发挥功能的第一金属层不限定于铜，也能够使用银等。
接着，如图1中的(b)所示，用激光除去与后续工序中形成铜过孔的区域对应的部分的有机树脂层4(S101)，并形成由具有构成过孔的一部分的第一凹部41的有机树脂层构成的掩模42。第一凹部41不贯通有机树脂层，在形成有掩模42的铜过孔的区域，保留厚度为500nm的有机树脂层，使得位于掩模42的下层的钛层3不露出。
像这样，以仅使得形成有铜过孔的区域的厚度变得比其他区域薄的方式，用激光除去一部分有机树脂层来形成掩模42。由此，在后续的蚀刻工序中，能够控制仅在形成有铜过孔的区域露出铜层2，在除此以外的区域保留有机树脂层。另外，在掩模42的形成有铜过孔的区域中，之所以保留一部分有机树脂层，使得钛层3不露出，是由于钛层3的厚度薄，从而在激光处理时使位于钛层3的下层的铜层2不被激光所损坏。
接着，将半导体基板1送入上述制造装置的腔室11内，半导体基板1以使形成有有机树脂层42的面(处理面)朝上的方式被载置在基板载置台20上。接着，对腔室11内部进行减压，并向基板载置台20施加高频偏压(RF偏压)。另一方面，从各气体供给源19a～19c向等离子室13供给氧(O2)、氮(N2)、四氟化碳(CF4)的气体，进而经由微波导波管14向等离子室13供给由磁控管15产生的微波。在等离子室13中，由微波及O2/N2/CF4的混合气体(反应气体)产生等离子，并将作为该等离子中的活性物的氧自由基或CF自由基经由输送管12引导至腔室11内。
如图1中的(c)所示，氧自由基及CF自由基被引导至腔室11内，从而经由掩模42，使掩模42的与第一凹部41对应的有机树脂层通过氧自由基被灰化并被除去，进而，使钛层3通过CF自由基被蚀刻并被除去(S102)。由此，在构成掩模42的有机树脂层和钛层3的层压膜中，形成在该层压膜的厚度方向上贯通的作为第二凹部的过孔5。
通过蚀刻处理工序，使掩模42的与第一凹部41对应的区域的有机树脂层被除去从而形成掩模43，该掩模43形成有构成过孔5的一部分的通孔。另外，形成钛层3a，该钛层3a形成有构成过孔5的其他部分的通孔。
此外，掩模42的未形成第一凹部41的区域的有机树脂层也通过该蚀刻处理被除去，但是可以预估利用该混合气体进行的蚀刻处理中的蚀刻量，适当地设定有机树脂层4的膜厚。
利用O2/N2/CF4的混合气体进行的蚀刻处理(S102)是在如下条件下进行的，即，使基板载置台20的温度为25℃，使O2、N2、CF4的流量分别为100sccm、100sccm、300sccm，使腔室11内为35Pa，使微波功率为1500W，使RF偏压为300W，并使处理时间为30秒。
为了保证形成在半导体基板1上的芯片的质量，对于基板载置台20的温度，优选在150℃以下进行处理，更优选在15～150℃的温度下进行处理。若处理温度高于150℃，则会引起电子芯片的劣化、有机树脂膜的变质。
另外，通过增加混合气体中的CF4的比例，能够提高钛层3的蚀刻率。另外，通过使混合气体内含有N2，能够延长O2的自由基的寿命。
通过蚀刻处理时的混合气体中含有的含氟气体即CF4，在构成掩模43的有机树脂层的表面形成有氟化物71。通过该氟化物，使构成掩模43的有机树脂层的表面呈疏水性。
接着，在同一腔室11内载置有半导体基板1的状态下，停止向基板载置台20施加高频偏压(RF偏压)。另一方面，从气体供给源19a向等离子室13供给氧(O2)，进而经由微波导波管14向等离子室13供给由磁控管15产生的微波。在等离子室13中，通过微波及O2产生氧等离子，作为该氧等离子中的活性物的氧自由基经由输送管12被引导至腔室11内。
如图1中的(d)所示，氧自由基被引导至腔室11内，从而使有机树脂层的表面被氧灰化处理，并使形成在表面上的氟化物71被除去(S103)。通过该氧灰化处理，包括过孔5内部表面在内的构成掩模43的有机树脂层的表面被亲水化并呈亲水性。
氧灰化处理是在如下处理条件下进行的，即，使基板载置台20的温度为25℃，O2的流量为1600sccm，腔室11内压力为70Pa，微波功率为500W，处理时间为3秒。
为了保证形成在半导体基板1上的芯片的质量，对于基板载置台20的温度，优选在150℃以下进行处理，优选在15～150℃的温度下进行处理。
接着，半导体基板1从上述制造装置的腔室11被送出来之后，被送入电解电镀用装置，并在该装置中用电解电镀处理在半导体基板1上形成铜过孔(S104)。即，在将半导体基板1与铜源浸入电解电镀溶液中之后，以使形成在半导体基板1上的铜层2成为阴极，且使铜源成为阳极的方式，从外部电源供给直流电流。由此，如图1中的(e)所示，从铜源溶出的铜离子在铜层2上被还原，从而在过孔5内形成铜，并形成过孔用铜层6，该过孔用铜层6作为构成铜过孔的一部分的第三金属层。
在电解电镀处理工序中，通过氧灰化处理使有机树脂层43的表面被改性处理从而呈亲水性，因此使得电解电镀溶液良好地进入过孔5内。
在此，说明氧灰化处理带来的亲水性化效果。
电解电镀溶液，附着在实施了激光处理(S101)且尚未通过O2/N2/CF4的混合气体实施蚀刻处理(S102)的半导体基板1上的掩模42的有机树脂层的表面时的接触角为82.5°。
电解电镀溶液，附着在通过O2/N2/CF4的混合气体实施了蚀刻处理(S102)且尚未实施氧灰化处理(S103)的半导体基板1的掩模43的有机树脂层的表面时的接触角为100°左右。
电解电镀溶液，附着在通过O2/N2/CF4的混合气体实施了蚀刻处理(S102)且进行了氧灰化处理(S103)后的半导体基板1的掩模43的有机树脂层的表面时的接触角为5°左右。
像这样，经确认，通过实施氧灰化处理，使得通过利用O2/N2/CF4的混合气体的蚀刻处理在表面上形成氟化物而呈疏水性的有机树脂层的表面，被亲水化处理而呈亲水性。
图6是示意性地示出将经氧灰化处理的半导体基板1浸入电解电镀溶液时电解电镀溶液61进入过孔5内的形态的图。图7是示意性地示出将未实施氧灰化处理的半导体基板1浸入电解电镀溶液61时的形态的图。
在未实施氧灰化处理的半导体基板1中，由于掩模43的表面呈疏水性，因而如图7中的(a)及(b)所示，将基板1浸入电解电镀溶液时，电解电镀溶液61被排斥在掩模43的有机树脂层的表面，存在电解电镀溶液61不能顺利进入过孔5内的情况，或即使电解电镀溶液61进入过孔5内，电解电镀溶液61也可能不会到达过孔5内的各个角落从而产生空隙的情况。如果在这种状态下进行电解电镀处理，则不能获得所期望的形状的过孔用铜层，并且在一些情况下不能形成过孔用铜层，成为布线不良的电子部件。
对此，如图6所示，在经氧灰化处理且具有表面被改性而呈亲水性的掩模43的半导体基板1中，电解电镀溶液61不会被排斥在掩模43的有机树脂层的表面，电解电镀溶液61可以良好地进入过孔5内而不产生空隙，且铜的掩埋性高。因此，能够获得所期望的形状的过孔用铜层，并能够获得没有布线不良的电子部件。
接着，经电解电镀处理的半导体基板1从电解电镀用装置被送出，通过已知的湿法蚀刻或干法蚀刻除去掩模43(S105)。
接着，半导体基板1被送入蚀刻装置，通过蚀刻依次除去钛层3a、以及铜层2中的形成有过孔用铜层6的区域以外的铜层2。具体而言，用氧、氮和氟基气体的混合气体通过等离子蚀刻处理除去钛层3(S106)。然后，对铜层2通过公知的湿法蚀刻除去形成有过孔用铜层6的区域以外的铜层2(S107)。由此，如图2中的(a)所示，形成由保留在形成有过孔用铜层6的区域的铜层2a和过孔用铜层6的层压构成的铜过孔8。在进行钛层3的蚀刻工序时，由于使用含有氧及氟的反应气体，因而会在铜过孔8的表面形成氧化物及氟化物72。
上述钛层3的蚀刻工序是在如下的处理条件下进行的，即，使基板载置台的温度为25℃，O2、N2、CF4的流量分别为100sccm、100sccm、300sccm，腔室11内为35Pa，微波功率为1500W，RF偏压为300W，处理时间为30秒。
接着，对形成有铜过孔8的半导体基板1实施氮等离子处理(S108)。由此，除去形成在铜过孔8的表面的氧化物及氟化物72。氮等离子处理在如下条件下进行，即，使基板载置台的温度为50℃，N2的流量为1000sccm，腔室11内为100Pa，微波功率为0W，RF偏压为300W，且处理时间为30秒。
在此，在未对半导体基板1实施氮等离子处理(S108)的情况下，在距离铜过孔8的表面6nm深度的区域，除了铜之外还存在氧和氟。对此，如果实施氮等离子处理，则距离铜过孔8的表面深度为3nm以上时，仅存在铜，并且距离铜过孔8的表面3nm深度的区域存在的氧和氟也与未实施氮等离子处理的基板相比大幅度减少。
像这样经氮等离子处理的半导体基板1，抑制了铜的氧化且抑制了在铜过孔8的表面产生高电阻率的氧化铜，因此能够改善电子部件的电特性。
根据以上所述，形成铜过孔8。
如上述那样，使用含氟气体进行蚀刻处理后，进行氧灰化处理，从而能够对形成在半导体基板1上的有机树脂层的表面进行亲水化处理。由此，在通过后续工序的电解电镀处理形成过孔用铜层时，能够使电解电镀溶液良好地进入过孔内。因此，电解电镀溶液无空隙地进入过孔内，因而能够以所期望的形状形成由铜层构成的过孔，并能够获得没有布线不良的电子部件。
另外，通过对形成有铜过孔8的半导体基板1实施氮等离子处理，能够抑制铜过孔表面的氧化。
在上述实施方式中，在停止施加RF偏压的状态下进行氧灰化处理从而进行有机树脂层的亲水化处理，但是在施加了RF偏压的状态下进行氧灰化处理，也能够同样地获得有机树脂层表面的亲水化效果。
接着，说明由上述氧灰化处理引起的有机树脂层表面的变化。
图8是有机树脂层表面的XPS(X-Ray Photoelectron Spectroscopy)分析结果。
图8中的(a)是根据上述制造方法进行到激光处理(S101)之后的半导体基板上的有机树脂层(掩模42)的表面的XPS分析结果。
图8中的(b)是根据上述制造方法进行到利用O2/N2/CF4的混合气体进行蚀刻处理(S102)之后的半导体基板上的有机树脂层(掩模43)的表面的XPS分析结果。
图8中的(c)是根据上述制造方法进行到氧灰化处理(S103)之后的半导体基板上的有机树脂层(掩模43)的表面的XPS分析结果，氧灰化处理是在未施加RF偏压的处理条件下进行的。
图8中的(d)是大致根据上述制造方法进行到氧灰化处理(S103)之后的半导体基板上的有机树脂层(掩模43)的表面的XPS分析结果，氧灰化处理仅在施加了RF偏压的处理条件进行这点上与上述的制造方法不同。
在图8的各图中，实线是有机树脂层表面的XPS分析结果，虚线或点划线是对实线所示的有机树脂层表面的波形按每种化学键合状态进行波形分离而获得的波形。
如图8中的(a)及(b)所示，通过用O2/N2/CF4的混合气体进行蚀刻处理，在有机树脂层表面形成氟化物或氧化物，但是如图8中的(c)及(d)所示，如果进行氧灰化处理，则确认除去了形成在有机树脂层表面的氟化物。另外，从图8中的(c)及(d)可以看出，在氧灰化处理时不施加RF偏压与施加RF偏压相比，前者碳和氧的双键(C＝O)相对于碳和氧的单键(C－O)之比更大，认为这可能与后述的亲水性经时间变化有关。
接着，示出通过氧灰化处理时的RF偏压的功率的不同来评价有机树脂层表面的接触角的结果。
图9是示出氧灰化时的RF偏压的功率与树脂层的每分钟的灰化量之间的关系的图。
图10是示出氧灰化处理的有无以及使氧灰化处理时的RF偏压的功率变化时的、有机树脂层表面的接触角随时间变化的图表。
在任一图中，都准备根据上述制造方法利用O2/N2/CF4的混合气体进行至蚀刻处理(S102)之后的半导体基板，然后，将以仅改变氧灰化处理时的RF偏压的功率而使其他氧灰化条件与上述氧灰化处理(S103)的制造方法相同的方式进行了氧灰化处理的半导体基板作为样品。
如图9所示，当RF偏压的功率为0～10W的范围时，没有确认到有机树脂层的削减，当其为10W以上时，确认了灰化率即有机树脂层的削减与RF偏压的功率成比例地增加。
在图10中，从左侧开始，依次示出了未进行氧灰化处理的半导体基板(相当于图中的未处理)、RF偏压为0W即在未施加RF偏压的条件下进行了氧灰化处理的半导体基板、在RF偏压为10W的条件下进行了氧灰化处理的半导体基板、在RF偏压为30W的条件下进行了氧灰化处理的半导体基板、在RF偏压为100W的条件下进行了氧灰化处理的半导体基板，在各自被氧灰化处理1小时后、1天后、3天后的接触角。
如图10所示，在未进行氧灰化处理的半导体基板(图中的未处理的样品)中，确认了电解电镀溶液附着于有机树脂层时的接触角为78°左右，有机树脂层的表面呈疏水性。另外，确认了无论施加还是没施加RF偏压，在经氧灰化处理的半导体基板中，与未进行氧灰化处理的半导体基板相比，接触角均变小，通过氧灰化处理进行了亲水化处理。像这样，通过进行氧灰化处理，与不进行氧灰化处理的情况相比，有机树脂层的表面被亲水化，在电解电镀处理时，电解电镀溶液更良好地进入孔中。
另外，确认了当氧灰化处理时未施加RF偏压时，氧灰化处理1小时后、1天后、3天后的接触角均示出0°，继续维持亲水性的效果。当氧灰化处理时的RF偏压为10W时，在氧灰化处理1小时后，接触角表现为0°，1天后表现为大约7°左右，3天后表现为大约10°左右。当氧灰化处理时的RF偏压为30W时，在氧灰化处理1小时后，接触角表现为7.5°左右，1天后表现为大约21°左右，3天后表现为23°左右。当氧灰化处理时的RF偏压为100W时，在氧灰化处理1小时后，接触角表现为11°左右，1天后表现为大约24°左右，3天后表现为25°左右。
在氧灰化处理时的RF偏压为0～10W的处理条件下，接触角不随时间变化，或者接触角随时间的变化受到抑制，良好地维持亲水性效果。在这样的处理条件下，被氧灰化处理的半导体基板即使在氧灰化处理的工序与接下来的电解电镀处理工序之间空出时间，也能维持亲水性效果，因此，在电解电镀处理时，能够使电解电镀溶液良好地进入孔中。尤其，在未施加RF偏压的处理条件下被处理的半导体基板中，即使经过一段时间，接触角也会维持在0°，即，维持了超亲水性效果，即使在氧灰化处理工序与电解电镀处理工序之间空出时间，也能够在维持超亲水性的状态下进行电解电镀处理工序，从而能够稳定地制造没有连接不良的电子部件。
像这样，在像0～10W这样的RF偏压的功率小的处理条件下，使用以氧自由基为主的氧等离子来进行氧灰化处理行，在RF偏压为0W的处理条件下，大致仅使用氧自由基进行处理。
另外，从图10所示的结果可以确认，在氧灰化处理时，未施加RF偏压时的亲水性随时间的变化小于施加RF偏压时的变化。如上述在图8的说明中所述，在氧灰化处理时不施加RF偏压与施加RF偏压相比，碳和氧的双键(C＝O)相对于碳和氧的单键(C－O)的比值更大，可认为是碳和氧的双键(C＝O)比值越大，亲水性随时间变化越小。
在本实施方式中，亲水性是指电解电镀溶液附着于树脂层时的接触角为20°以下的情况，疏水性是指电解电镀溶液附着于树脂层时的接触角为20°以上的情况。如果电解电镀溶液附着于树脂层时的接触角为20°以下，更优选为5°以下，则电解电镀溶液能够良好地进入过孔5。接触角是使用静态液滴法求出的。将电解电镀溶液的液滴与树脂层表面接触而附着时的树脂层表面与液滴所成角度设为接触角，获取附着后的图像，解析图像从而计算出了接触角。
为了在电解电镀溶液处理工序中使电解电镀溶液良好地进入过孔，也包括接触角的随时间变化，氧灰化处理时的RF偏压的功率优选为0～30W，更优选为0～10W。通过使RF偏压的功率小于10W，能够延长亲水化效果的维持期间，且能够稳定地制造没有连接不良的电子部件。
此外，如果通过电解电镀处理埋入铜层的凹部(上述实施方式中的过孔)的宽度变窄为例如200μm以下，或者深度增加到例如10～30μm，则在不施加RF偏压的情况下进行氧灰化处理时，氧自由基难以进入到凹部的底部，会有不能够充分对凹部内部的有机树脂层表面进行亲水化处理的情况。在这种情况下，优选施加RF偏压使得氧自由基进入到凹部内部，在维持亲水性效果的同时，例如可以将RF偏压设为10～30W。
通过设为10W以上，即使在过孔形成用的孔的宽度窄，或者深度深时，氧自由基也能进入到凹部的内部，从而能够对凹部内部的树脂层表面进行亲水处理化。
另外，通过将RF偏压设为小于10W，能够延长亲水化效果的维持期间。此外，在本实施方式中，列举铜过孔的形成的例子进行了说明，但是也能够适用于铜布线的形成，此时，电解电镀溶液所进入的凹部的形状为槽形状。
在上述实施方式中，在氧灰化处理工序中，将压力设为70Pa，但是不限定于此，例如也可以在10～100Pa的范围内进行处理。在该范围内，对有机树脂层表面的亲水化的效果没有差异，能够充分获得亲水化效果。如果压力小于10Pa，则自由基的产生量不充分，而如果大于100Pa，则到达基板的自由基的量会被抑制。
另外，处理时间也可以在3秒以上的范围。如果短于3秒，则不能进行充分的亲水化处理。
另外，磁控管的功率也可以在500～1500W的范围内。如果小于500W，则能进行充分的亲水化处理。上限值由装置结构上的上限值决定，例如为1500W。
另外，在RF偏压的功率中，如上所述，不管有无施加RF偏压，都能够通过氧灰化处理获得亲水性化的效果。进而，RF偏压的功率越小，越能够良好地维持亲水性效果。
在氧灰化处理工序中，在上述实施方式中将基板载置台温度设定为25℃，但是不限定于此。
图11是示出电解电镀溶液附着在半导体基板的有机树脂层上时的接触角的图，其中该半导体基板以仅改变基板载置台温度而使其他的处理条件为相同的处理条件的方式进行了氧灰化处理。
在图11中，准备根据上述制造方法用O2/N2/CF4的混合气体进行到蚀刻处理(S102)之后的半导体基板，并将以仅改变氧灰化处理时的基板载置台温度而使其他氧灰化条件与上述氧灰化处理(S103)的制造方法相同的方式进行了氧灰化处理的半导体基板作为样品。此外，在图11中的样品中，有机树脂层的材料没有使用PBO，而使用了DOW公司制造的材料类型的SPR3012的i-线光致抗蚀剂(i-line Photo resist)。
在图11中，从左侧开始依次示出电解电镀溶液分别附着在未进行氧灰化处理的半导体基板、在氧灰化处理时的基板载置台温度为50℃的条件下处理后的半导体基板、在100℃的条件下处理后半导体基板、在150℃的条件下处理后的半导体基板、在200℃的条件下处理后的半导体基板、在250℃的条件下处理后的半导体基板的，各自的有机树脂层的表面时的接触角。
如图11所示，确认出无论板载置台温度是多少℃，通过进行氧灰化处理，与不进行氧灰化处理的情况相比，都会使接触角变小。另外，经确认，如果基板载置台温度为150℃以下，则接触角不足20°，如果为100℃以下，则接触角进一步减小至不足5°，如果为50℃以下，则接触角更进一步减小至不足3°。像这样，氧灰化处理时的处理温度越低，越能够获得接触角小的有机树脂层。
在氧灰化处理工序中，期望将基板载置台温度设为25～150℃，通过成为这样的温度条件，能够充分地进行有机树脂层的亲水化处理，能够在后续工序的电解电镀处理工序中使电解电镀溶液良好地进入过孔中。如果基板载置台温度低于150℃，则能够通过暴露于氧自由基而使C(碳)与O(氧)键合。如果基板载置台温度高于150℃，则接触角变大，不能获得充分的亲水化效果。另外，当处理对象物为具有芯片的基板时，从保持芯片质量的观点来看，优选在150°以下进行处理。
如上所述，在本发明中，在使用含氟的反应气体进行蚀刻处理后，进行氧灰化处理，从而能够使有机树脂层的表面亲水化，并能够在后续的电解电镀处理工序中使电解电镀溶液良好地进入过孔中。由此，能够获得没有布线不良的电子部件。
以上，说明了本发明的实施方式，但是本发明并非仅限定于上述的实施方式，当然，可以在不脱离本发明的主旨的范围内进行各种变更。在上述实施方式中，列举再布线层中的铜过孔形成工序为例进行了说明，但是不限定于此。提供一种将有机树脂层作为掩模并在形成于有机树脂层的凹部内通过电解电镀形成第三金属层的制造方法，能够适用于在电解电镀处理工序之前的工序中用含氟的反应气体进行等离子处理从而使有机树脂层表面呈疏水性的情况。
附图标记说明
1：半导体基板(基板)
2：铜层(第一金属层)
3：钛层(第二金属层)
4：有机树脂层(形成第一凹部前的有机树脂层)
5：过孔(第二凹部)
6：过孔用铜层(第三金属层)
20：基板载置台
41：第一凹部
42：掩模

Claims (5)

1.一种电子部件的制造方法，其特征在于，包括如下步骤：
在基板上形成第一金属层；
在所述第一金属层上形成第二金属层；
在所述第二金属层上形成由有机树脂层构成的掩模；
使用含氟的反应气体，经由所述掩模对所述第二金属层进行等离子蚀刻，从而在由所述有机树脂层和所述第二金属层层压而成的层压膜上形成凹部；
对所述有机树脂层的所述凹部的因形成有疏水性的氟化物而呈疏水性的内部表面进行通过去除所述氟化物而使其呈亲水性的氧灰化处理；
在进行了所述氧灰化处理后，通过电解电镀处理在所述凹部内形成第三金属层。
2.根据权利要求1所述的电子部件的制造方法，其特征在于，
所述第二金属层含有钛。
3.根据权利要求1或2所述的电子部件的制造方法，其特征在于，
将氧、氮及四氟化碳的混合气体用作所述反应气体，进行所述蚀刻的工序。
4.根据权利要求1或2所述的电子部件的制造方法，其特征在于，
使用以氧自由基为主的氧等离子，进行所述氧灰化处理的工序。
5.根据权利要求3所述的电子部件的制造方法，其特征在于，
使用以氧自由基为主的氧等离子，进行所述氧灰化处理的工序。
CN201880002930.7A 2017-03-27 2018-03-22 电子部件的制造方法 Active CN109716506B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017-060495 2017-03-27
JP2017060495 2017-03-27
PCT/JP2018/011362 WO2018180868A1 (ja) 2017-03-27 2018-03-22 電子部品の製造方法

Publications (2)

Publication Number Publication Date
CN109716506A CN109716506A (zh) 2019-05-03
CN109716506B true CN109716506B (zh) 2023-09-22

Family

ID=63676051

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880002930.7A Active CN109716506B (zh) 2017-03-27 2018-03-22 电子部件的制造方法

Country Status (6)

Country Link
US (1) US10619261B2 (zh)
JP (1) JP6639732B2 (zh)
KR (1) KR102137716B1 (zh)
CN (1) CN109716506B (zh)
TW (1) TWI687973B (zh)
WO (1) WO2018180868A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021009911A (ja) * 2019-07-01 2021-01-28 株式会社アルバック 電子部品の製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04196429A (ja) * 1990-11-28 1992-07-16 Nec Corp 半導体集積回路装置の製造方法
JPH1154460A (ja) * 1997-05-09 1999-02-26 Lucent Technol Inc 電導性構造を製造する方法
JP2002212779A (ja) * 2001-01-10 2002-07-31 Hitachi Ltd 表面処理方法およびそれを用いた薄膜磁気ヘッドの製造方法と薄膜磁気ヘッド
CN101114613A (zh) * 2006-07-25 2008-01-30 Nec液晶技术株式会社 制造有源矩阵基板的方法
JP2009177152A (ja) * 2007-12-25 2009-08-06 Ngk Spark Plug Co Ltd 配線基板の製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6333560B1 (en) * 1999-01-14 2001-12-25 International Business Machines Corporation Process and structure for an interlock and high performance multilevel structures for chip interconnects and packaging technologies
AU776266C (en) 2000-01-31 2006-01-05 Diagnoswiss S.A. Method for fabricating micro-structures with various surface properties in multilayer body by plasma etching
JP4050631B2 (ja) 2003-02-21 2008-02-20 株式会社ルネサステクノロジ 電子デバイスの製造方法
KR101064336B1 (ko) * 2003-10-08 2011-09-16 허니웰 인터내셔널 인코포레이티드 실릴화제를 이용한 저-ｋ 유전물질로의 손상 보수
WO2012176728A1 (ja) 2011-06-23 2012-12-27 旭化成株式会社 微細パタン形成用積層体及び微細パタン形成用積層体の製造方法
JP5783142B2 (ja) 2011-07-25 2015-09-24 信越化学工業株式会社 化学増幅ポジ型レジスト材料及びパターン形成方法
KR101338225B1 (ko) 2011-10-26 2013-12-10 주식회사 케이씨씨 메틸클로로실란의 직접합성법에서 부산물로 생성되는 고비점 잔류물의 재분배 방법
KR20140130915A (ko) 2013-05-02 2014-11-12 삼성전자주식회사 범프를 갖는 반도체 소자를 제조하는 방법
KR102504833B1 (ko) * 2017-11-16 2023-03-02 삼성전자 주식회사 식각 가스 혼합물과 이를 이용한 패턴 형성 방법과 집적회로 소자의 제조 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04196429A (ja) * 1990-11-28 1992-07-16 Nec Corp 半導体集積回路装置の製造方法
JPH1154460A (ja) * 1997-05-09 1999-02-26 Lucent Technol Inc 電導性構造を製造する方法
JP2002212779A (ja) * 2001-01-10 2002-07-31 Hitachi Ltd 表面処理方法およびそれを用いた薄膜磁気ヘッドの製造方法と薄膜磁気ヘッド
CN101114613A (zh) * 2006-07-25 2008-01-30 Nec液晶技术株式会社 制造有源矩阵基板的方法
JP2009177152A (ja) * 2007-12-25 2009-08-06 Ngk Spark Plug Co Ltd 配線基板の製造方法

Also Published As

Publication number Publication date
JPWO2018180868A1 (ja) 2019-06-27
WO2018180868A1 (ja) 2018-10-04
CN109716506A (zh) 2019-05-03
JP6639732B2 (ja) 2020-02-05
TW201841223A (zh) 2018-11-16
US20190177865A1 (en) 2019-06-13
KR20190019158A (ko) 2019-02-26
KR102137716B1 (ko) 2020-07-24
US10619261B2 (en) 2020-04-14
TWI687973B (zh) 2020-03-11

Similar Documents

Publication Publication Date Title
TWI398923B (zh) 灰化裝置
US7462565B2 (en) Method of manufacturing semiconductor device
KR20070096956A (ko) 저 유전율막의 데미지 수복 방법, 반도체 제조 장치, 및기억 매체
KR101094424B1 (ko) 애싱 시스템
CN109716506B (zh) 电子部件的制造方法
JP6217465B2 (ja) 配線構造の作製方法、配線構造、及びこれを用いた電子機器
US20060216432A1 (en) Plasma treatment method and method of manufacturing semiconductor device
KR20200098386A (ko) 드라이 에칭 방법 및 드라이 에칭 장치
US20060199393A1 (en) H20 plasma and h20 vapor methods for releasing charges
JP2021009911A (ja) 電子部品の製造方法
CN109479375B (zh) 布线基板的加工方法
US20220130680A1 (en) Method for structuring a substrate
JP3584785B2 (ja) フッ素樹脂膜の形成方法および半導体装置並びにその製造方法
CN107919267B (zh) 一种半导体器件及其制作方法
KR20240050474A (ko) 인쇄 회로 기판 제조 공정 및 인쇄 회로 기판
KR20230029463A (ko) 기판 처리 장치 및 이를 이용한 기판 처리 방법
JP2003191132A (ja) 電解研磨方法および半導体装置の製造方法
KR0172739B1 (ko) 반도체 소자의 스핀-온-글래스막 제조방법
CN115552574A (zh) 含钌材料的选择性移除
JP2001267422A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant