KR20230029463A - 기판 처리 장치 및 이를 이용한 기판 처리 방법 - Google Patents

기판 처리 장치 및 이를 이용한 기판 처리 방법 Download PDF

Info

Publication number
KR20230029463A
KR20230029463A KR1020210131720A KR20210131720A KR20230029463A KR 20230029463 A KR20230029463 A KR 20230029463A KR 1020210131720 A KR1020210131720 A KR 1020210131720A KR 20210131720 A KR20210131720 A KR 20210131720A KR 20230029463 A KR20230029463 A KR 20230029463A
Authority
KR
South Korea
Prior art keywords
substrate processing
shower head
region
process chamber
gas
Prior art date
Application number
KR1020210131720A
Other languages
English (en)
Inventor
이우림
강성길
김민형
김인성
박석영
안상진
정인혜
최규식
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to US17/749,800 priority Critical patent/US20230071985A1/en
Priority to CN202210991671.3A priority patent/CN115938901A/zh
Publication of KR20230029463A publication Critical patent/KR20230029463A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67017Apparatus for fluid treatment
    • H01L21/67063Apparatus for fluid treatment for etching
    • H01L21/67069Apparatus for fluid treatment for etching for drying etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32431Constructional details of the reactor
    • H01J37/32458Vessel
    • H01J37/32477Vessel characterised by the means for protecting vessels or internal parts, e.g. coatings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32431Constructional details of the reactor
    • H01J37/32532Electrodes
    • H01J37/32559Protection means, e.g. coatings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32431Constructional details of the reactor
    • H01J37/32798Further details of plasma apparatus not provided for in groups H01J37/3244 - H01J37/32788; special provisions for cleaning or maintenance of the apparatus
    • H01J37/32853Hygiene
    • H01J37/32862In situ cleaning of vessels and/or internal parts
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Health & Medical Sciences (AREA)
  • Epidemiology (AREA)
  • Public Health (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명의 실시예에 따른 기판 처리 장치는, 플라즈마 처리 공간을 포함하는 공정 챔버, 상기 공정 챔버 내로 가스를 공급하는 가스 공급부, 상기 공정 챔버 내에 플라즈마를 생성하기 위한 파워 공급부, 상기 공정 챔버 내에 배치되며, 기판을 지지하는 기판 지지 부재, 상기 공정 챔버 내에서, 상기 기판 지지 부재 상에 배치되는 샤워 헤드, 상기 공정 챔버 내에서, 상기 샤워 헤드 상에 배치되는 적어도 하나의 가스 분배 플레이트, 및 상기 샤워 헤드, 상기 적어도 하나의 가스 분배 플레이트, 및 상기 공정 챔버 중 적어도 일부의 표면을 덮고, 인(P)을 함유하는 니켈(Ni)을 포함하는 코팅층을 포함한다.

Description

기판 처리 장치 및 이를 이용한 기판 처리 방법{SUBSTRATE PROCESSING APPARATUS AND SUBSTRATE PROCESSING METHOD USING THE SAME}
본 발명은 기판 처리 장치 및 이를 이용한 기판 처리 방법에 관한 것으로, 플라즈마를 이용한 기판 처리 장치 및 이를 이용한 기판 처리 방법에 관한 것이다.
반도체 소자를 제조하기 위하여, 증착, 식각, 세정 등의 일련의 공정들이 진행될 수 있다. 이러한 공정들은 공정 챔버를 구비한 증착, 식각, 또는 세정 장치와 같은 기판 처리 장치를 통해 이루어질 수 있다. 예를 들어, 플라즈마 처리 기술을 이용한 식각 공정의 경우, 용량 결합 플라즈마(Capacitively Caoupled Plasma, CCP) 또는 유도 결합 플라즈마(Inductively Caoupled Plasma, ICP)와 같은 플라즈마를 이용하여 기판 상의 물질층을 식각하거나, 또는 공정 챔버의 외부에서 생성된 원격 플라즈마 소스(Remote Plasma Source, RPS)를 이용하여 기판 상의 물질층을 식각하는 기판 처리 장치가 이용되고 있다.
본 발명이 이루고자 하는 기술적 과제 중 하나는, 식각 선택성이 향상된 기판 처리 장치 및 이를 이용한 기판 처리 방법을 제공하는 것이다.
예시적인 실시예들에 따른 기판 처리 장치는, 플라즈마가 생성되는 플라즈마 생성 영역, 상기 플라즈마 생성 영역으로 공정 가스를 공급하는 가스 공급 영역, 상기 플라즈마 생성 영역으로부터의 라디칼들이 공급되고, 상기 라디칼들이 재결합(recombination)되어 식각제(etchant)가 생성되는 가스 믹싱 영역, 상기 식각제에 의해 기판에 대한 처리가 수행되는 기판 처리 영역, 상기 가스 믹싱 영역과 상기 기판 처리 영역의 사이에 위치하며, 상기 식각제를 상기 기판 처리 영역으로 공급하는 샤워 헤드, 상기 샤워 헤드의 표면을 덮고, 인(P)을 함유하는 니켈(Ni)을 포함하는 코팅층, 및 상기 샤워 헤드의 표면 온도를 조절하기 위한 히터부를 포함할 수 있다.
예시적인 실시예들에 따른 기판 처리 장치는, 플라즈마가 생성되는 플라즈마 생성 영역, 상기 플라즈마 생성 영역으로부터의 라디칼들이 공급되고, 상기 라디칼들이 재결합되어 식각제가 생성되는 가스 믹싱 영역, 상기 식각제에 의해 기판에 대한 처리가 수행되는 기판 처리 영역, 상기 가스 믹싱 영역과 상기 기판 처리 영역의 사이에 위치하며, 상기 식각제를 상기 기판 처리 영역으로 공급하는 샤워 헤드, 및 상기 샤워 헤드의 상면을 포함하는 표면의 적어도 일부를 덮고, 인(P)을 함유하는 코팅층을 포함할 수 있다.
예시적인 실시예들에 따른 기판 처리 장치는, 플라즈마 처리 공간을 포함하는 공정 챔버, 상기 공정 챔버 내로 가스를 공급하는 가스 공급부, 상기 공정 챔버 내에 플라즈마를 생성하기 위한 파워 공급부, 상기 공정 챔버 내에 배치되며, 기판을 지지하는 기판 지지 부재, 상기 공정 챔버 내에서, 상기 기판 지지 부재 상에 배치되는 샤워 헤드, 상기 공정 챔버 내에서, 상기 샤워 헤드 상에 배치되는 적어도 하나의 가스 분배 플레이트, 및 상기 샤워 헤드, 상기 적어도 하나의 가스 분배 플레이트, 및 상기 공정 챔버 중 적어도 일부의 표면을 덮고, 인(P)을 함유하는 니켈(Ni)을 포함하는 코팅층을 포함할 수 있다.
예시적인 실시예들에 따른 기판 처리 방법은, 공정 챔버의 플라즈마 생성 영역에 불소(F)를 함유하는 제1 공정 가스를 공급하는 단계, 상기 플라즈마 생성 영역에 RF 파워를 인가하여 플라즈마를 생성하는 제1 플라즈마 생성 단계, 상기 공정 챔버의 내부를 배기하는 단계, 상기 공정 챔버 내의 기판 처리 영역의 기판 지지 부재 상에 기판을 투입하는 단계, 상기 플라즈마 생성 영역에 불소(F)를 함유하는 제2 공정 가스를 공급하는 단계, 상기 플라즈마 생성 영역에 RF 파워를 인가하여 플라즈마를 생성하는 제2 플라즈마 생성 단계, 및 상기 공정 챔버 내에서 생성된 불소(F2)를 포함하는 식각제를 상기 공정 챔버의 샤워 헤드를 통해 상기 기판 처리 영역으로 공급하여 기판을 처리하는 단계를 포함하고, 상기 샤워 헤드의 표면은 인(P)을 함유하는 니켈(Ni)을 포함하는 코팅층으로 덮이고, 상기 제1 플라즈마 생성 단계에서 생성된 불소 라디칼들은, 상기 코팅층의 표면에 흡착된 후, 상기 제2 플라즈마 생성 단계에서 생성된 불소 라디칼들과 재결합되어 불소(F2)를 포함하는 상기 식각제를 형성할 수 있다.
본 발명의 실시예들에 따르면, 식각 선택성이 향상된 기판 처리 장치 및 이를 이용한 기판 처리 방법이 제공될 수 있다.
본 발명의 다양하면서도 유익한 장점과 효과는 상술한 내용에 한정되지 않으며, 본 발명의 구체적인 실시예를 설명하는 과정에서 보다 쉽게 이해될 수 있을 것이다.
도 1은 예시적인 실시예들에 따른 기판 처리 장치의 개략적인 단면도이다.
도 2는 예시적인 실시예들에 따른 기판 처리 장치의 부분 확대도이다.
도 3a 내지 도 3d는 예시적인 실시예들에 따른 기판 처리 장치의 부분 확대도들이다.
도 4a 및 도 4b는 예시적인 실시예들에 따른 기판 처리 장치의 개략적인 단면도들이다.
도 5는 예시적인 실시예들에 따른 기판 처리 방법을 설명하기 위한 흐름도이다.
도 6a 및 도 6b는 예시적인 실시예들에 따른 기판 처리 방법을 설명하기 위한 도면들이다.
도 7은 예시적인 실시예들에 따른 기판 처리 방법을 설명하기 위한 그래프이다.
도 8a 및 도 8b는 예시적인 실시예들에 따른 기판 처리 방법을 설명하기 위한 그래프들이다.
도 9는 예시적인 실시예들에 따른 기판 처리 장치 및 방법을 이용하여 제조한 반도체 소자의 단면도이다.
도 10은 예시적인 실시예들에 따른 반도체 소자의 제조 방법을 설명하기 위한 흐름도이다.
도 11a 내지 도 11c는 예시적인 실시예들에 따른 반도체 소자의 제조 방법을 설명하기 위하여 공정 순서에 따라 도시한 도면들이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예들을 다음과 같이 설명한다.
특별히 다른 설명이 없는 한, 본 명세서에서, '상부', '상면', '하부', '하면', '측면' 등의 용어는 도면을 기준으로 한 것이며, 실제로는 소자가 배치되는 방향에 따라 달라질 수 있을 것이다.
도 1은 예시적인 실시예들에 따른 기판 처리 장치의 개략적인 단면도이다.
도 2는 예시적인 실시예들에 따른 기판 처리 장치의 부분 확대도이다. 도 2는 도 1의 'A' 부분을 확대하여 도시한다.
도 1 및 도 2를 참조하면, 기판 처리 장치(100)는, 공정 챔버(110), 기판 지지부(120), 샤워 헤드(130), 코팅층(140), 제1 내지 제3 가스 분배 플레이트들(152, 154, 156)을 포함하는 가스 분배부(150), 가스 공급부(172), 파워 공급부(174), 및 제1 및 제2 펌프들(180, 190)을 포함할 수 있다. 기판 처리 장치(100)는, 유전체 부재(160), 히터부(165), 제1 및 제2 압력 조절기들(185, 195), 및 밸브들(198)을 더 포함할 수 있다.
또한, 도 2에 도시된 것과 같이, 기판 처리 장치(100)는, 제1 가스 분배 플레이트(152)와 제2 가스 분배 플레이트(154) 사이의 영역을 포함하는 가스 공급 영역(R1), 제2 가스 분배 플레이트(154)와 제3 가스 분배 플레이트(156) 사이의 플라즈마 생성 영역(R2), 제3 가스 분배 플레이트(156)와 샤워 헤드(130) 사이의 가스 믹싱 영역(R3), 및 샤워 헤드(130) 아래의 기판 처리 영역(R4)을 포함할 수 있다.
기판 처리 장치(100)는 기판 지지부(120) 상에 제공되는 기판(10)에 대해서 플라즈마를 이용하여 식각 공정을 수행하는 건식 식각 장치일 수 있다. 실시예들에 따라, 기판 처리 장치(100)는 식각 세정을 수행하는 건식 세정 장치일 수도 있다. 본 실시예에서, 기판 처리 장치(100)는 용량 결합 플라즈마(Capacitively Caoupled Plasma, CCP) 방식을 이용하는 경우를 예시하였으나, 기판 처리 장치(100)의 플라즈마 형성 방식은 이에 한정되지는 않는다. 기판(10)은 예를 들어, 반도체 집적 회로(IC)와 같은 반도체 소자의 제조에 사용되는 실리콘 웨이퍼일 수 있다.
공정 챔버(110)는 플라즈마가 형성되는 공간 및 식각 공정이 진행되는 공간을 제공할 수 있다. 공정 챔버(110)는 기판(10)이 처리되는 밀폐된 내부 공간을 제공할 수 있다. 공정 챔버(110)는 상기 플라즈마가 형성되는 공간을 둘러싸는 상부 챔버(112) 및 식각 공정이 진행되는 공간을 둘러싸는 하부 챔버(114)를 포함할 수 있으나, 공정 챔버(110)의 구성은 이에 한정되지는 않는다. 공정 챔버(110)에는 일 측에 기판(10)이 반입 및 반출되는 통로가 제공될 수 있다. 또는, 하부 챔버(114)가 상부 챔버(112)로부터 분리되면서 기판(10)이 반입 및 반출될 수 있다. 공정 챔버(110)는 금속 물질로 이루어질 수 있으며, 예를 들어 알루미늄(Al) 또는 이의 합금을 포함할 수 있다.
기판 지지부(120)는 공정 챔버(110)의 하부에 위치하며, 기판(10)에 대한 처리가 수행되는 동안 기판(10)을 지지할 수 있다. 기판 지지부(120)는 예를 들어, 정전 척, 히터, 및 서셉터를 포함할 수 있다. 예를 들어, 기판 지지부(120)는 상기 정전 척에 의해 기판(10)을 진공 흡착하여 지지하도록 구성될 수 있다. 기판 지지부(120)는 기판(10)을 가열 또는 냉각함으로써, 기판(10)의 온도를 조절하는 기능을 수행할 수 있다. 실시예들에 따라, 기판 지지부(120)는 상승 및 하강하도록 구성될 수 있다.
가스 공급부(172)는 플라즈마 생성에 필요한 공정 가스를 공급할 수 있으며, 상기 공정 가스는 가스 공급 영역(R1)을 통해 플라즈마 생성 영역(R2)으로 공급될 수 있다. 가스 공급 영역(R1)은 가스 공급부(172)와 제2 가스 분배 플레이트(154) 사이의 영역 중 적어도 일부를 포함할 수 있다. 파워 공급부(174)는 플라즈마 생성에 필요한 파워를 공급할 수 있다. 예를 들어, 파워 공급부(174)는 소정 주파수 및 세기를 갖는 전자기파 형태의 RF(Radio Frequency) 파워를 제2 가스 분배 플레이트(154)에 인가할 수 있다. 제3 가스 분배 플레이트(156)는 그라운드에 연결될 수 있다. 이에 의해, 제2 가스 분배 플레이트(154)와 제3 가스 분배 플레이트(156)의 사이에 플라즈마 생성 영역(R2)이 형성될 수 있다.
가스 분배부(150)는 가스 공급부(172)로부터 공급된 공정 가스를 아래의 샤워 헤드(130)로 공급할 수 있다. 가스 분배부(150)는 복수의 제1 내지 제3 가스 분배 플레이트들(152, 154, 156)을 포함할 수 있다. 제1 및 제3 가스 분배 플레이트들(152, 156)은 상술한 것과 같이 플라즈마 생성을 위한 파워가 인가되는 전극 플레이트로 기능할 수 있다. 제1 내지 제3 가스 분배 플레이트들(152, 154, 156)은 가스 또는 플라즈마를 통과시키기 위하여 각각 복수의 제1 내지 제3 관통 홀들(PH1, PH2, PH3)을 포함할 수 있다. 제1 내지 제3 가스 분배 플레이트들(152, 154, 156)은 금속 물질을 포함할 수 있으며, 예를 들어 가공성이 용이한 알루미늄(Al)을 포함할 수 있다. 예시적인 실시예들에서, 가스 분배부(150)의 가스 분배 플레이트들의 개수는 다양하게 변경될 수 있다. 예를 들어, 제1 가스 분배 플레이트(152)가 생략되는 것도 가능할 것이다.
유전체 부재(160)는 제2 및 제3 가스 분배 플레이트들(154, 156)의 사이에 배치되어, 제2 및 제3 가스 분배 플레이트들(154, 156)의 사이를 전기적으로 절연시킬 수 있다. 유전체 부재(160)는 절연 물질, 예를 들어 세라믹을 포함할 수 있다.
샤워 헤드(130)는 제3 가스 분배 플레이트(156)의 아래에서 기판 처리 영역(R4) 상에 배치될 수 있다. 샤워 헤드(130)는 가스 믹싱 영역(R3)으로부터의 플라즈마를 기판 처리 영역(R4)으로 분배하여 공급할 수 있다. 샤워 헤드(130)는 예를 들어, 원형 플레이트 형상의 분배 플레이트 및 상기 분배 플레이트에 형성된 복수개의 제4 관통 홀들(PH4)을 포함할 수 있다. 제4 관통 홀들(PH4)은 식각제 등을 통과시키도록 구성되며, 제4 관통 홀들(PH4)을 통해 상기 식각제는 공정 챔버(110) 내의 기판 처리 영역(R4)으로 분사될 수 있다. 샤워 헤드(130)는 금속 물질을 포함할 수 있으며, 예를 들어 가공성이 용이한 알루미늄(Al)을 포함할 수 있다.
히터부(165)는 샤워 헤드(130)의 표면 온도를 일정하게 유지하기 위하여 샤워 헤드(130)의 주변에 구비될 수 있다. 예를 들어, 히터부(165)는 샤워 헤드(130) 또는 제3 가스 분배 플레이트(156)의 둘레를 따라 배치되거나, 샤워 헤드(130)에 인접한 하부 챔버(114) 내에 배치될 수 있다. 히터부(165)에 의해 샤워 헤드(130)의 표면 온도는, 예를 들어, 약 50 ℃ 내지 약 200 ℃의 범위에서 조절될 수 있다. 다만, 실시예들에 따라, 히터부(165)가 배치되는 형태 및 위치는 다양하게 변경될 수 있다.
제1 및 제2 펌프들(180, 190)은 하부 챔버(114)에 연결될 수 있다. 제1 및 제2 펌프들(180, 190)은 예를 들어, 하부 챔버(114)의 캐비티 등을 통해 공정 챔버(110)의 내부와 연결될 수 있다. 제1 및 제2 펌프들(180, 190)은 하부 챔버(114)의 캐비티 등을 통해 공정 챔버(110) 내의 잔여 가스를 포함하는 가스를 배기하고 압력을 제어할 수 있다. 제1 및 제2 펌프들(180, 190)은 진공 범프를 포함할 수 있으며, 예를 들어, 드라이 펌프, 로터리 펌프, 확산 펌프, 터보 분자 펌프, 이온 펌프 등을 포함할 수 있다. 예를 들어, 제1 펌프(180)는 터보 분자 펌프를 포함하고, 제2 펌프(190)는 드라이 펌프를 포함할 수 있다. 이 경우, 제1 펌프(180)는 제2 펌프(190)보다 배기 속도가 높을 수 있으며, 작동에 따른 압력 범위가 낮을 수 있다.
제1 및 제2 압력 조절기들(185, 195)은 제1 및 제2 펌프들(180, 190)에 연결되어 제1 및 제2 펌프들(180, 190)에 의한 공정 챔버(110) 내의 압력을 조절할 수 있다. 제1 및 제2 압력 조절기들(185, 195)은 예를 들어, 자동 압력 제어기(Automatic Pressure Controller, APC)를 포함할 수 있다. 밸브들(198)은 제1 및 제2 펌프들(180, 190)의 사이 및 제2 펌프(190)와 제2 압력 조절기(195)의 사이에 배치되어, 가스의 흐름을 조절할 수 있다. 다만, 예시적인 실시예들에서, 배기 어셈블리를 이루는 제1 및 제2 펌프들(180, 190), 제1 및 제2 압력 조절기들(185, 195), 및 밸브들(198)의 종류, 개수, 배치 형태 등은 다양하게 변경될 수 있다.
코팅층(140)은 공정 챔버(110)의 내표면, 기판 처리 영역(R4)을 통해 노출되는 기판 지지부(120)의 표면, 샤워 헤드(130)의 표면, 및 제1 내지 제3 가스 분배 플레이트들(152, 154, 156)의 표면의 적어도 일부를 덮을 수 있다. 코팅층(140)은 특히 플라즈마 생성 영역(R2)의 아래에 위치한 구성들 중 적어도 하나의 표면 상에 위치할 수 있다. 코팅층(140)은 라디칼, 예컨대, 불소(F) 라디칼의 흡착률을 높이기 위한 층일 수 있으며, 이에 의해, 가스 믹싱 영역(R3)에서 생성되는 식각제의 양을 확보할 수 있다. 이에 대해서는 하기에 더욱 상세히 설명한다. 코팅층(140)은 약 3㎛ 이상, 예를 들어, 약 5 ㎛ 내지 약 30 ㎛의 범위의 두께를 가질 수 있다.
코팅층(140)은, 예를 들어, 무전해 도금된 금속층 또는 쿼츠(quartz)와 같은 비금속층을 포함할 수 있다. 코팅층(140)이 금속층인 경우, 코팅층(140)은 예를 들어, 니켈(Ni), 구리(Cu), 및 스테인레스강(Stainless Steel)인 서스(SUS) 중 어느 하나를 포함할 수 있다. 코팅층(140)은 인(P)을 더 포함할 수 있다.
일 실시예에서, 코팅층(140)은 인(P)을 함유하는 니켈(Ni) 도금층을 포함할 수 있다. 이 경우, 코팅층(140)에서, 니켈(Ni)과 불소(F) 사이의 결합 에너지(binding energy)보다 니켈(Ni)과 인(P) 사이의 결합 에너지가 낮으며, 인(P)의 함유량이 높을수록 불소(F) 라디칼의 흡착에 필요한 활성화 에너지(activation energy)가 낮아질 수 있다. 따라서, 니켈(Ni) 내의 인(P) 함유량이 증가할수록 불소(F) 라디칼들의 흡착률이 높아질 수 있으며, 이에 의해 불소(F) 라디칼들로부터 생성되는 불소(F2) 식각제의 양 또는 농도가 확보될 수 있다.
코팅층(140)의 인(P) 함유량은 약 3 % 내지 약 16 %의 범위일 수 있다. 본 명세서에서, 인(P) 함유량은, 다른 설명이 없는 경우, 원자비(atomic percent, at. %)를 의미할 수 있다. 코팅층(140)의 인(P) 함유량을 조절함으로써, 기판(10) 처리 시의 식각비(etch selectivity)를 조절할 수 있다. 이에 대해서는, 하기에 도 6a 내지 도 8b를 참조하여 더욱 상세히 설명한다. 코팅층(140)의 인(P) 함유량이 상기 범위보다 낮으면, 식각비가 충분히 확보되지 못할 수 있고, 코팅층(140)의 인(P) 함유량이 상기 범위보다 높으면, 식각 효율이 낮아질 수 있다.
기판 처리 장치(100)에서, 가스 공급 영역(R1)으로부터 플라즈마 생성 영역(R2)으로 상기 공정 가스가 공급되면, 파워 공급부(174)는 제2 가스 분배 플레이트(154)에 파워를 인가하여 플라즈마 생성 영역(R2)에 플라즈마를 생성할 수 있다. 플라즈마 생성 영역(R2)에서 생성된 플라즈마는 복수의 성분들을 포함할 수 있다. 예를 들어, 플라즈마는 라디칼(radical), 이온, 전자, 자외선 등을 포함할 수 있다.
플라즈마 생성 영역(R2)에서 생성된 플라즈마는 가스 믹싱 영역(R3)으로 공급될 수 있다. 일 실시예에서, 플라즈마의 성분들 중 라디칼들만이 가스 믹싱 영역(R3)으로 제공되고, 이온, 전자 등의 성분들은 가스 믹싱 영역(R3)으로 제공되지 않고 제거될 수 있다. 예를 들어, 제3 가스 분배 플레이트(156)를 통과하지 못하고 차단될 수 있으나, 이에 한정되지는 않는다. 가스 믹싱 영역(R3)을 포함하는 영역들에서는, 제공된 라디칼들이 샤워 헤드(130)에 흡착되어 있던 라디칼과 반응하여 재결합(recombination)되어 식각제가 생성될 수 있다. 라디칼들의 재결합은 주로 가스 믹싱 영역(R3)에서 이루어질 수 있으나, 라디칼들의 재결합이 이루어지는 영역은 가스 믹싱 영역(R3)에만 한정되지 않는다. 생성된 식각제 가스는 기판 처리 영역(R4)으로 분사되어 기판(10)에 식각 공정 또는 세정 공정이 수행될 수 있다. 구체적인 기판 처리 방법에 대해서는 하기에 도 5를 참조하여 더욱 상세히 설명한다.
도 3a 내지 도 3d는 예시적인 실시예들에 따른 기판 처리 장치의 부분 확대도들이다.
도 3a를 참조하면, 기판 처리 장치(100a)에서는, 도 1 및 도 2의 실시예에서와 달리, 코팅층(140a)이 샤워 헤드(130)의 표면에만 배치될 수 있다. 샤워 헤드(130)는 상부에서 생성된 라디칼들이 마지막으로 통과하는 구성이므로, 샤워 헤드(130)의 표면에서의 라디칼들의 흡착률이 상대적으로 중요할 수 있다. 따라서, 코팅층(140a)은 샤워 헤드(130)의 전체 표면을 덮도록 형성될 수 있다. 다만, 실시예들에 따라, 코팅층(140a)은 샤워 헤드(130)의 표면 중 일부만 덮을 수도 있을 것이다. 예를 들어, 일 실시예에서, 제4 관통 홀들(PH4)의 크기가 상대적으로 작은 경우, 코팅층(140a)은 샤워 헤드(130)의 제4 관통 홀들(PH4)의 내측벽은 덮지 않고, 상면 및 하면만 덮도록 배치될 수 있다.
또한, 실시예들에 따라, 코팅층(140a)은 샤워 헤드(130)의 아래에서, 기판 처리 영역(R4)을 통해 노출되는 공정 챔버(110) 및 기판 지지부(120)의 표면들에 더 배치될 수 있다.
도 3b를 참조하면, 기판 처리 장치(100b)에서는, 도 3a의 실시예에서와 달리, 코팅층(140b)이 샤워 헤드(130)의 표면 중 상면을 포함하는 일부를 덮도록 배치될 수 있다. 또한, 코팅층(140b)은 샤워 헤드(130)와 함께 가스 믹싱 영역(R3)을 이루는 제1 가스 분배 플레이트(152)의 하면을 포함하는 일부를 덮도록 배치될 수 있다. 이에 따라, 가스 믹싱 영역(R3)을 마주하는 샤워 헤드(130) 및 제1 가스 분배 플레이트(152)의 표면들에 코팅층(140b)이 배치될 수 있다.
가스 믹싱 영역(R3)은 라디칼들이 재결합하여 식각제를 생성하는 주된 영역이므로, 가스 믹싱 영역(R3)을 통해 노출된 구성들의 표면에서의 라디칼들의 흡착률이 상대적으로 중요할 수 있다. 따라서, 본 실시예에서와 같이 코팅층(140b)은 가스 믹싱 영역(R3)을 중심으로 배치될 수 있다.
도 3c를 참조하면, 기판 처리 장치(100c)에서는, 도 3a의 실시예에서와 달리, 코팅층(140c)이 샤워 헤드(130) 및 제1 가스 분배 플레이트(152)의 표면들만을 덮도록 배치될 수 있다. 즉, 도 3a의 실시예에 비하여, 코팅층(140c)은 제1 가스 분배 플레이트(152)의 표면 상에 더 배치될 수 있다.
또한, 실시예들에 따라, 코팅층(140c)은 샤워 헤드(130)의 아래에서, 기판 처리 영역(R4)을 통해 노출되는 공정 챔버(110) 및 기판 지지부(120)의 표면들에 더 배치될 수 있다.
도 3d를 참조하면, 기판 처리 장치(100d)에서는, 도 2의 실시예에서와 달리, 코팅층(140d)이 제1 및 제2 코팅층들(142, 144)을 포함할 수 있다. 제2 코팅층(144)은 샤워 헤드(130)의 표면을 덮고, 제1 코팅층(142)은 샤워 헤드(130) 외의 구성들의 표면을 덮을 수 있다. 제1 및 제2 코팅층들(142, 144)은 인(P) 함유량이 서로 다를 수 있다. 예를 들어, 제1 코팅층(142)의 인(P) 함유량은 약 3 % 내지 약 9 %의 범위일 수 있고, 제2 코팅층(144)의 인(P) 함유량은 약 9 % 내지 약 16 %의 범위일 수 있다. 이에 의하면, 샤워 헤드(130)에서는 상대적으로 인(P) 함유량이 높은 코팅층을 적용하여 라디칼들의 흡착률을 확보하고, 그 외의 구성들에서는 상대적으로 인(P) 함유량이 낮은 코팅층을 적용하여 라디칼 등의 물질 흡착으로 인한 식각량 감소를 최소화할 수 있다.
도 3a 내지 도 3c의 실시예들에서와 같이, 코팅층(140a, 140b, 140c)은 샤워 헤드(130) 및 가스 믹싱 영역(R3)을 중심으로 배치될 수 있으며, 도 1 및 도 2의 실시예에서와 같이, 그 외의 영역들에 더 배치될 수 있다. 또한, 도 3d의 실시예에서와 같이, 코팅층(140d)은 샤워 헤드(130)를 표면과 그 외의 구성들의 표면에서 서로 다른 인(P) 함유량을 갖도록 배치될 수 있다. 예를 들어, 도 3a 내지 도 3c의 실시예들에서 코팅층이 배치되지 않은 영역에, 상대적으로 인(P) 함유량이 낮은 코팅층이 더 배치될 수도 있을 것이다.
도 4a 및 도 4b는 예시적인 실시예들에 따른 기판 처리 장치의 개략적인 단면도들이다. 도 4a 및 도 4b에서는 도 1의 'A' 부분을 중심으로 주요 구성만 간략히 도시한다.
도 4a를 참조하면, 기판 처리 장치(100e)는 원격 플라즈마 소스(Remote Plasma Source, RPS) 방식을 이용하는 장치일 수 있다. 기판 처리 장치(100e)는 플라즈마 생성 영역(R2)을 이루는 플라즈마 생성부(170)를 포함하고, 제1 및 제2 가스 분배 플레이트들(152, 154)을 포함하는 가스 분배부(150e)를 포함할 수 있다.
플라즈마 생성부(170)는 내부에 한 쌍의 전극들을 포함할 수 있으며, 가스 공급 영역(R1)으로부터 공급되는 가스를 이용하여, 상기 전극들의 사이의 플라즈마 생성 영역(R2)에서 플라즈마를 생성할 수 있다. 가스 분배부(150e)에서, 제1 및 제2 가스 분배 플레이트들(152, 154)은 중심부가 상하로 이격되어 배치될 수 있으며, 각각 관통 홀들을 가질 수 있다. 본 실시예에서, 가스 믹싱 영역(R3)은 플라즈마 생성부(170)와 샤워 헤드(130)의 사이의 영역에 해당할 수 있다.
코팅층(140e)은 공정 챔버(110)의 내표면, 기판 처리 영역(R4)을 통해 노출되는 기판 지지부(120)의 표면, 샤워 헤드(130)의 표면, 및 제1 및 제2 가스 분배 플레이트들(152, 154)의 표면의 적어도 일부을 덮도록 배치될 수 있다. 다만, 예시적인 실시예들에서, 코팅층(140e)의 배치 형태는, 적어도 샤워 헤드(130)의 표면의 일부를 덮도록 배치되는 범위에서, 상술한 것과 같이 다양하게 변경될 수 있다.
도 4b를 참조하면, 기판 처리 장치(100f)는 유도 결합 플라즈마(Inductively Caoupled Plasma, ICP) 방식을 이용하는 장치일 수 있다. 기판 처리 장치(100f)에서는 플라즈마 생성 영역(R2)을 둘러싸는 별도의 코일에 의해 플라즈마 생성 영역(R2) 내에 플라즈마가 생성될 수 있다. 상기 코일은 상부 챔버(112) 내 또는 상부 챔버(112)의 외측에 배치될 수 있다. 기판 처리 장치(100f)는 가스 분배부(150f)를 포함할 수 있다. 본 실시예에서, 가스 분배부(150f)는 하나의 가스 분배 플레이트를 포함하는 구조로 도시되었으나, 가스 분배부(150f)의 구성은 이에 한정되지는 않는다.
코팅층(140f)은 공정 챔버(110)의 내표면, 기판 처리 영역(R4)을 통해 노출되는 기판 지지부(120)의 표면, 샤워 헤드(130)의 표면, 및 가스 분배부(150f)의 표면의 적어도 일부를 덮도록 배치될 수 있다. 다만, 예시적인 실시예들에서, 코팅층(140f)의 배치 형태는, 적어도 샤워 헤드(130)의 표면의 일부를 덮도록 배치되는 범위에서, 상술한 것과 같이 다양하게 변경될 수 있다.
도 4a 및 도 4b의 실시예들에서와 같이, 코팅층(140e, 140f)은 다양한 플라즈마 방식을 이용한 기판 처리 장치들(100e, 100f)에 적용될 수 있다.
도 5는 예시적인 실시예들에 따른 기판 처리 방법을 설명하기 위한 흐름도이다. 이하에서는, 기판 처리 방법에 대하여, 도 1 및 도 2의 기판 처리 장치(100)를 함께 참조하여 설명한다.
도 6a 및 도 6b는 예시적인 실시예들에 따른 기판 처리 방법을 설명하기 위한 도면들이다.
도 1, 도 2, 및 도 5를 참조하면, 기판 처리 방법은, 전처리 단계(S10) 및 메인 공정 단계(S20)를 포함할 수 있다. 전처리 단계(S10)를 수행한 후, 기판(10)을 공정 챔버(110) 내로 투입하고(S160), 메인 공정 단계(S20)를 수행한 후, 기판(10)을 공정 챔버(110)로부터 반출(S230)할 수 있다. 따라서, 전처리 단계(S10)는 기판(10)이 투입되기 전에 공정 챔버(110) 내에서 수행되는 단계들일 수 있다.
전처리 단계(S10)는, 불소 함유 가스를 포함하는 제1 공정 가스 및 비활성 가스 공급 단계(S110), 공정 챔버(110)의 내부 압력 조절 단계(S120), RF 파워를 인가하여 플라즈마를 발생시켜 불소 라디칼들을 생성하는 단계(S130), 불소 라디칼들이 코팅층(140) 표면에 흡착되는 단계(S140), 및 공정 챔버(110) 내부를 배기하는 단계(S150)를 포함할 수 있다.
구체적으로, 먼저 가스 공급부(172)로부터 공정 챔버(110) 내에 불소 함유 가스를 포함하는 제1 공정 가스 및 비활성 가스를 공급할 수 있다(S110). 상기 제1 공정 가스는 예를 들어, NF3, SiF6, 및 CF4 중 적어도 하나일 수 있다. 상기 가스들을 공급한 후, 제1 및 제2 압력 조절기들(185, 195) 및 밸브들(198)을 조절하여 제1 및 제2 펌프들(180, 190)에 의한 배기량을 제어함으로써, 공정 챔버(110)의 내부 압력을 목표 압력으로 조절할 수 있다(S120). 상기 목표 압력은, 예를 들어, 수 Torr 내지 수십 Torr이 범위일 수 있다.
다음으로, 파워 공급부(174)에 의해 RF 파워를 인가하여 플라즈마 생성 영역(R2)에서 플라즈마를 발생시켜 불소 라디칼들을 생성할 수 있다(S130). 본 단계에서는, 예를 들어, 고주파 파워를 이용함으로써, 불소 라디칼들을 다량으로 생성할 수 있다. 생성된 불소 라디칼들은 공정 챔버(110)의 내부 유동에 따라 배기부를 향하여 이동하면서 일부가 코팅층(140) 표면에 흡착될 수 있다(S140). 불소 라디칼들은 특히, 플라즈마 생성 영역(R2) 및 그 아래에 위치하는 코팅층(140)의 표면에 흡착될 수 있다. 도 6a에 도시된 것과 같이, 예를 들어, 불소 라디칼들은 샤워 헤드(130)의 표면 상의 코팅층(140)에 흡착될 수 있다. 코팅층(140)에 대한 불소 라디칼의 흡착률은 코팅층(140) 내의 인(P) 함유량에 의해 조절될 수 있다. 코팅층(140) 표면에 흡착되지 않은 잔여 라디칼들 및 잔여 가스들은 제1 및 제2 펌프들(180, 190)에 의해 배기될 수 있다(S150).
메인 공정 단계(S20)는, 공정 챔버(110) 내로 기판(10)을 투입(S160)한 후 수행될 수 있다. 메인 공정 단계(S20)는, 불소 함유 가스를 포함하는 제2 공정 가스 및 비활성 가스 공급 단계(S170), 공정 챔버(110)의 내부 압력 조절 단계(S180), RF 파워를 인가하여 플라즈마를 발생시켜 불소 라디칼들을 생성하는 단계(S190), 코팅층(140) 주변에서 불소 가스가 형성되는 단계(S200), 불소 가스를 이용하여 기판(10)을 처리하는 단계(S210), 및 공정 챔버(110) 내부를 배기하는 단계(S220)를 포함할 수 있다.
구체적으로, 먼저 가스 공급부(172)로부터 공정 챔버(110) 내에 불소 함유 가스를 포함하는 제2 공정 가스 및 비활성 가스를 공급할 수 있다(S170). 상기 제2 공정 가스는 예를 들어, NF3, SiF6, 및 CF4 중 적어도 하나일 수 있다. 상기 가스들을 공급한 후, 제1 및 제2 압력 조절기들(185, 195) 및 밸브들(198)을 조절하여 제1 및 제2 펌프들(180, 190)에 의한 배기량을 제어함으로써, 공정 챔버(110)의 내부 압력을 목표 압력으로 조절할 수 있다(S180). 상기 목표 압력은, 예를 들어, 수 Torr 내지 수십 Torr이 범위일 수 있다.
다음으로, 파워 공급부(174)에 의해 RF 파워를 인가하여 플라즈마 생성 영역(R2)에서 플라즈마를 발생시켜 불소 라디칼들을 생성할 수 있다(S190). 본 단계에서는, 예를 들어, 고주파 파워를 이용함으로써, 불소 라디칼들을 다량으로 생성할 수 있다. 생성된 불소 라디칼들은 공정 챔버(110)의 내부 유동에 따라 이동하면서, 상기 S140 단계에서 코팅층(140) 표면에 흡착되었던 불소 라디칼들과 코팅층(140) 주변에서 결합되어 불소 가스(F2)가 형성될 수 있다(S200). 도 6b에 도시된 것과 같이, 예를 들어, 불소 라디칼들은 코팅층(140)에 흡착된 불소 라디칼들과 결합하여 불소 가스(F2)를 형성할 수 있다. 불소 가스(F2)는 플라즈마 생성 영역(R2) 및 그 아래에서 생성될 수 있다. 불소 가스(F2)는 가스 믹싱 영역(R3)에서 주로 형성될 수 있으나, 이에 한정되지는 않는다.
다음으로, 불소 가스(F2)를 식각제로 이용하여 기판(10)을 처리할 수 있다(S210). 예를 들어, 기판(10)이 저농도 게르마늄(Ge)을 포함하는 제1 SiGe층 및 고농도 게르마늄(Ge)을 포함하는 제2 SiGe층을 포함하는 경우, 상기 제1 SiGe층에 대하여 선택적으로 제2 SiGe층을 식각하여 제거할 수 있다. 만약 식각제로 불소 가스(F2)를 직접 공급하는 경우, 기판 처리 장치(100) 내의 가스 배송로 등을 부식시키고 이에 의해 기판(10)을 오염시키는 등의 문제가 있을 수 있다. 이에 비하여, 실시예들의 기판 처리 방법에 의하면, 불소 가스(F2)를 직접 공급하지 않으면서도 불소 가스(F2)를 식각제로 이용할 수 있다. 식각 공정 수행 후, 잔여 가스들은 제1 및 제2 펌프들(180, 190)에 의해 배기될 수 있다(S220).
전처리 단계(S10) 및 메인 공정 단계(S20)의 수행 시에, 히터부(165)에 의해 적어도 일부 구성들, 예컨대 샤워 헤드(130)의 표면 온도를 약 50 ℃ 내지 약 200 ℃의 범위, 예를 들어, 약 90 ℃ 내지 약 110 ℃의 범위로 유지할 수 있다. 코팅층(140) 표면의 온도에 따라 불소(F2) 생성율이 결정될 수 있으며, 상기 온도 범위에서 불소(F2)의 생성율이 최대화될 수 있다.
도 7은 예시적인 실시예들에 따른 기판 처리 방법을 설명하기 위한 그래프이다.
도 7을 참조하면, X-선 광전자 분광법(X-ray Photoelectron. Spectroscopy; XPS)에 의한 코팅층의 표면 분석 결과가 도시된다. 분석에 사용된 코팅층은 니켈층이고, 코팅층 내의 인(P) 함유량이 제1 내지 제3 함유량인 경우에 대하여 분석이 수행되었다. 상기 제1 내지 제3 함유량은 각각 4.4 %, 7.3 %, 및 13.9 %이다. 상기 제1 내지 제3 함유량의 인(P)을 갖는 코팅층의 표면에서, 불소 원소 대 니켈 원소의 비율(F/Ni)은 각각 2.1, 3.1, 및 4.4로 측정되었다. 이에 따르면, 니켈 코팅층 내의 인 함유량이 증가하는 경우, 코팅층 표면에 흡착된 불소 라디칼의 농도도 선형적으로 증가함을 알 수 있다.
도 8a 및 도 8b는 예시적인 실시예들에 따른 기판 처리 방법을 설명하기 위한 그래프들이다.
도 8a 및 도 8b를 참조하면, 실시예에 따른 기판 처리 방법을 이용하여 SiGe 박막층들을 식각하는 경우의 식각량, 식각 선택성, 및 공정 재현성 분석 결과가 도시된다. 기판 처리에 사용된 박막층들은, 게르마늄(Ge)의 함유량이 각각 15.0 %, 25.0 %, 및 31.5 %이다. 기판 처리 장치의 경우, 도 3d와 같은 기판 처리 장치(100d)를 사용하였다. 코팅층은 샤워 헤드를 제외한 구성들에는 약 7.3 %의 인(P)을 함유하는 니켈층을 사용하고, 샤워 헤드에는 제1 내지 제3 함유량의 인(P)을 갖는 니켈층을 사용하여 분석하였다. 상기 제1 내지 제3 인(P) 함유량은 각각 약 4.4 %, 약 7.3 %, 및 약 13.9 %이다. 히터부(165)(도 1 참조)는 100 ℃로 세팅하고, 기판 지지부(120)(도 1 참조)는 5 ℃로 유지하였다.
도 8a에 도시된 것과 같이, 제1 내지 제3 함유량의 인(P)을 갖는 니켈층을 코팅층으로 적용한 경우 모두에서, SiGe 박막층 내의 게르마늄 함유량이 증가할수록 박막층의 식각량도 증가한다.
도 8b에는 선택비가 도시된다. 실리콘(Si)층에 대한 선택비의 경우, 게르마늄(Ge)의 함유량이 15.0 %, 25.0 %, 및 31.5 %인 SiGe층에 대한 식각량을 이용하여 계산하여 산출하였다. 도 8b에 도시된 것과 같이, 인(P) 함유량이 증가할수록 Si에 대한 31.5 % SiGe의 식각 선택비가 증가한다. 이는 코팅층 내의 인(P) 함유량이 증가할수록 생성되는 불소 가스(F2) 식각제의 양이 증가하기 때문일 수 있다.
아래의 표 1은, Si층 및 10 % 게르마늄(Ge)을 포함하는 SiGe층 각각에 대하여, 31.5% 게르마늄(Ge)을 포함하는 SiGe층의 식각 선택비를 나타내며, 이를 코팅층 내의 인(P) 함유량에 따라 분석한 값을 나타낸다. SiGe 31.5%: Si의 식각비의 경우, 제3 인(P) 함유량의 코팅층을 사용한 경우 약 3044로 높게 나타나며, 제1 인(P) 함유량의 경우에 비하여 2배 이상인 선택비 값을 나타낸다. SiGe 31.5%: SiGe 10%의 식각비의 경우도, 인 함유량이 증가함에 따라, 95에서 148.6으로 증가하여 1.5 배 이상 개선된다.
샤워 헤드 코팅층 내의 인(P) 함유량에 따른 SiGe 식각 선택비
선택비 제1 P 함유량 제2 P 함유량 제3 P 함유량
SiGe 31.5 %: Si 1452 1974.5 3044.3
SiGe 31.5 %: SiGe 10 % 95 109.6 148.6
표 2는 샤워 헤드 코팅층 내의 인(P) 함유량에 따른 SiGe 식각량의 표준 편차를 나타낸다. 표 2 및 도 8b를 참조하면, 코팅층 내의 인(P) 함유량이 증가함에 따라 식각량의 표준 편차가 감소한다. 인(P) 함유량이 제1 함유량인 경우에 비하여, 제3 함유량인 경우 약 44 % 또는 그 이상 표준 편차가 감소하였다. 표준 편차가 작은 것은 공정 재현성이 높은 것으로 이해될 수 있다. 이러한 공정 재현성 결과는 인(P) 함유량이 상대적으로 높은 경우, 불소 라디칼들의 재결합률이 증가하여, 식각제 농도가 보다 일정하게 유지될 수 있기 때문으로 해석될 수 있다. 또한, 배기 속도가 상대적으로 높은 터보 분자 펌프와 같은 제1 펌프(180)(도 1 참조)를 포함하는 복수의 펌프를 이용하여 공정 챔버 내부의 압력을 일정하게 유지한 것도 공정 재현성을 더욱 향상시키는 요인일 수 있다.
샤워 헤드 코팅층 내의 인(P) 함유량에 따른 SiGe 식각량의 표준 편차
표준 편차 제1 P 함유량 제2 P 함유량 제3 P 함유량
SiGe 15.0 % 1.1 1.1 0.5
SiGe 25.0 % 14.1 14.2 7.5
SiGe 31.5 % 18.9 19.1 10.2
상기 결과들에 의하면, 게르마늄(Ge) ?t량이 높은 SiGe층을 Si층에 대하여 선택적으로 식각해야하는 경우, 인(P) 함유량이 높은 코팅층을 샤워 헤드 등에 적용할 수 있다. 선택비 및 공정 재현성을 충분히 확보하기 위하여, 인(P)은 약 3 % 내지 약 16 %의 범위로 코팅층에 함유될 수 있으며, 예를 들어, 약 9 % 내지 약 16 %의 범위로 함유될 수 있다. 이와 달리, 라디칼 흡착률이 높은 경우 시간당 식각량이 감소할 수 있으므로, 시간당 식각량을 확보하는 것이 중요한 공정에 대해서는, 코팅층 내의 인(P) 함유량을 상대적으로 낮아지도록 조절할 수도 있을 것이다.
도 9는 예시적인 실시예들에 따른 기판 처리 장치 및 방법을 이용하여 제조한 반도체 소자의 단면도이다.
도 10은 예시적인 실시예들에 따른 반도체 소자의 제조 방법을 설명하기 위한 흐름도이다.
도 11a 내지 도 11c는 예시적인 실시예들에 따른 반도체 소자의 제조 방법을 설명하기 위하여 공정 순서에 따라 도시한 도면들이다.
도 9를 참조하면, 반도체 소자(200)는, 기판(201), 기판(201) 상의 활성 영역(205), 활성 영역(205) 상에 서로 수직하게 이격되어 배치되는 제1 내지 제4 채널층들(241, 242, 243, 244: 241-244)을 포함하는 채널 구조물들(240), 활성 영역들(205)과 교차하여 연장되는 게이트 전극(265)을 포함하는 게이트 구조물(260), 제1 내지 제4 채널층들(241-244)과 접촉되는 소스/드레인 영역들(250), 및 소스/드레인 영역들(250)에 연결되는 콘택 플러그들(295)을 포함할 수 있다. 반도체 소자(200)는, 소자 분리층(210), 내부 스페이서층들(230), 게이트 유전층(262), 게이트 스페이서층들(264), 및 층간 절연층(290)을 더 포함할 수 있다.
반도체 소자(200)에서는, 활성 영역(205)이 핀(fin) 구조를 갖고, 게이트 전극(270)이 활성 영역(205)과 채널 구조물들(240)의 사이, 채널 구조물들(240)의 제1 내지 제4 채널층들(241-244)의 사이, 및 채널 구조물들(240)의 상부에 배치될 수 있다. 이에 따라, 반도체 소자(200)는 게이트-올-어라운드(Gate-All-Around)형 전계 효과 트랜지스터인 MBCFETTM(Multi Bridge Channel FET) 구조의 트랜지스터를 포함할 수 있다.
도 10을 참조하면, 반도체 소자(200)는, 기판(201) 상에 희생층들(220)(도 11a 참조) 및 제1 내지 제4 채널층들(241-244)을 교대로 적층하는 단계(S310), 희생층들(220), 제1 내지 제4 채널층들(241-244), 및 기판(201)의 일부를 제거하여 활성 구조물을 형성하는 단계(S320), 상기 활성 구조물 상에 희생 게이트 구조물(SG)(도 11a 참조) 및 게이트 스페이서층들(264)을 형성하는 단계(S330), 노출된 희생층들(220) 및 제1 내지 제4 채널층들(241-244)을 일부 제거하고, 소스/드레인 영역들(250)을 형성하는 단계(S340), 희생층들(220) 및 희생 게이트 구조물(SG)을 제거하는 단계(S350), 및 게이트 구조물(260)을 형성하는 단계(S360)를 포함할 수 있다.
상기 단계들 중, 희생층들(220)을 제거하는 공정(S350)에, 예시적인 실시예들에 따른 기판 처리 장치 및 방법이 이용될 수 있다. 따라서, 이하에서는 상기 공정을 중심으로 반도체 소자의 제조 방법을 설명한다.
도 11a를 참조하면, 기판(201) 상에 희생층들(220) 및 제1 내지 제4 채널층들(241-244)을 교대로 적층하고(S310), 기판(201)의 일부를 제거하여 활성 구조물을 형성하고(S320), 상기 활성 구조물 상에 희생 게이트 구조물(SG) 및 게이트 스페이서층들(264)을 형성할 수 있다(S330).
희생층들(220)은 후속 공정을 통해 도 9와 같이 게이트 유전층(262) 및 게이트 전극(265)으로 교체되는 층일 수 있다. 희생층들(220)은 제1 내지 제4 채널층들(241-244)에 대하여 각각 식각 선택성을 갖는 물질로 이루어질 수 있다. 본 실시예에서, 희생층들(220)은 제1 게르마늄(Ge) 농도를 갖는 실리콘 게르마늄(SiGe)을 포함하고, 제1 내지 제4 채널층들(241-244)은 제1 게르마늄(Ge) 농도보다 낮은 제2 게르마늄(Ge) 농도를 갖는 게르마늄(SiGe) 또는 실리콘(Si)을 포함할 수 있다. 예를 들어, 상기 제1 게르마늄(Ge) 농도은 약 28 at. % 내지 약 35 at. %의 범위일 수 있다.
상기 활성 구조물들은 서로 교대로 적층되는 희생층들(220) 및 제1 내지 제4 채널층들(241-244)을 포함할 수 있으며, 기판(201)의 일부가 제거되어 기판(201)으로부터 돌출되도록 형성되는 활성 영역들(205)을 더 포함할 수 있다. 상기 활성 구조물들은 일 방향, 예를 들어, x 방향으로 연장되는 라인 형태로 형성될 수 있다.
희생 게이트 구조물(SG)은, 후속 공정을 통해 도 9와 같이, 채널 구조물들(240)의 상부에서 게이트 유전층(262) 및 게이트 전극(265)이 배치되는 영역에 형성되는 희생 구조물일 수 있다. 희생 게이트 구조물(SG)은 순차적으로 적층되는 제1 및 제2 희생 게이트층들(202, 205) 및 마스크 패턴층(206)을 포함할 수 있다. 희생 게이트 구조물(SG)은 예를 들어, y 방향으로 연장될 수 있다.
도 11b를 참조하면, 희생층들(220) 및 제1 내지 제4 채널층들(241-244)을 일부 제거하고, 소스/드레인 영역들(250)을 형성할 수 있다(S340).
희생 게이트 구조물(SG) 및 게이트 스페이서층들(264)을 마스크로 이용하여, 노출된 희생층들(220) 및 제1 내지 제4 채널층들(241-244)의 일부를 제거하여 리세스 영역들을 형성할 수 있다. 상기 리세스 영역들을 통해 노출된 희생층들(220)을 측면으로부터 일부 제거하고 내부 스페이서층들(230)을 형성할 수 있다. 소스/드레인 영역들(250)은 활성 영역들(205) 및 채널 구조물들(240)의 측면들로부터 예를 들어, 선택적 에피택셜 공정에 의해 성장되어 형성될 수 있다.
도 11c를 참조하면, 희생층들(220) 및 희생 게이트 구조물(SG)을 제거할 수 있다(S350).
먼저, 희생 게이트 구조물(SG) 및 소스/드레인 영역들(250)을 덮는 층간 절연층(290)을 형성할 수 있다. 희생층들(220) 및 희생 게이트 구조물(SG)은, 게이트 스페이서층들(264), 층간 절연층(290), 채널 구조물들(240), 및 내부 스페이서층들(230)에 대하여 선택적으로 제거될 수 있다. 먼저 희생 게이트 구조물(SG)을 제거하여 상부 갭 영역들(UR)을 형성한 후, 상부 갭 영역들(UR)을 통해 노출된 희생층들(220)을 제거하여 하부 갭 영역들(LR)을 형성할 수 있다.
특히, 희생층들(220)은 게르마늄(Ge) 농도가 높은 제1 내지 제4 채널층들(241-244)에 대하여 선택적으로 식각될 수 있다. 상기 식각 공정은, 도 1 내지 도 4b를 참조하여 상술한 코팅층을 포함하는 기판 처리 장치를 이용하고 도 5를 참조하여 상술한 기판 처리 방법에 따라 수행될 수 있다. 상기 코팅층의 인(P) 함유량은 예를 들어, 약 6 at. % 내지 약 16 at. %의 범위, 예를 들어, 약 9 at. % 내지 약 16 at. %의 범위일 수 있다. 이에 따라, 희생층들(220)은 건식 식각에 의해 제거되면서도, 높은 식각 선택비로 제거될 수 있다.
다음으로, 도 10을 참조하면, 게이트 구조물(260)을 형성하고(S360), 콘택 플러그들(295)을 형성할 수 있다.
상부 갭 영역들(UR) 및 하부 갭 영역들(LR)을 채우도록 게이트 유전층(262) 및 게이트 전극(265)은 형성함으로써, 게이트 구조물(260)을 형성할 수 있다. 콘택 플러그들(295)은, 층간 절연층(290)을 패터닝하여 소스/드레인 영역들(250)을 노출시키는 콘택 홀들을 형성하고, 상기 콘택 홀들에 도전성 물질을 채워 형성할 수 있다. 이에 의해, 도 10의 반도체 소자(200)가 제조될 수 있다.
본 발명은 상술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니며 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
110: 공정 챔버
120: 기판 지지부
130: 샤워 헤드
140: 코팅층
150: 가스 분배 플레이트
160: 유전체 부재
172: 가스 공급부
174: 파워 공급부
180: 제1 펌프
190: 제2 펌프

Claims (20)

  1. 플라즈마가 생성되는 플라즈마 생성 영역;
    상기 플라즈마 생성 영역으로 공정 가스를 공급하는 가스 공급 영역;
    상기 플라즈마 생성 영역으로부터의 라디칼들이 공급되고, 상기 라디칼들이 재결합(recombination)되어 식각제(etchant)가 생성되는 가스 믹싱 영역;
    상기 식각제에 의해 기판에 대한 처리가 수행되는 기판 처리 영역;
    상기 가스 믹싱 영역과 상기 기판 처리 영역의 사이에 위치하며, 상기 식각제를 상기 기판 처리 영역으로 공급하는 샤워 헤드;
    상기 샤워 헤드의 표면을 덮고, 인(P)을 함유하는 니켈(Ni)을 포함하는 코팅층; 및
    상기 샤워 헤드의 표면 온도를 조절하기 위한 히터부를 포함하는 기판 처리 장치.
  2. 제1 항에 있어서,
    상기 코팅층의 인(P) 함유량은 3 at. % 내지 16 at. %의 범위인 기판 처리 장치.
  3. 제1 항에 있어서,
    상기 샤워 헤드는 알루미늄(Al)을 포함하는 기판 처리 장치.
  4. 제1 항에 있어서,
    상기 라디칼은 불소 라디칼이고, 상기 식각제는 불소(F2)인 기판 처리 장치.
  5. 제1 항에 있어서,
    상기 플라즈마 생성 영역과 상기 가스 믹싱 영역의 사이에 위치하며, 상기 라디칼들을 상기 가스 믹싱 영역으로 공급하는 가스 분배 플레이트; 및
    상기 가스 분배 플레이트의 표면을 덮고, 인(P)을 함유하는 니켈(Ni)을 포함하는 플레이트 코팅층을 더 포함하는 기판 처리 장치.
  6. 제5 항에 있어서,
    상기 코팅층의 제1 인(P) 함유량은 상기 플레이트 코팅층의 제2 인(P) 함유량은 보다 높은 기판 처리 장치.
  7. 제6 항에 있어서,
    상기 제1 인(P) 함유량은 9 at. % 내지 16 at. %의 범위인 기판 처리 장치.
  8. 제1 항에 있어서,
    상기 기판 처리 영역을 둘러싸는 공정 챔버; 및
    상기 공정 챔버의 내표면을 덮고, 인(P)을 함유하는 니켈(Ni)을 포함하는 챔버 코팅층을 더 포함하는 기판 처리 장치.
  9. 제1 항에 있어서,
    상기 샤워 헤드의 표면 온도는, 상기 히터부에 의해 50 ℃ 내지 200 ℃의 범위의 온도로 조절되는 기판 처리 장치.
  10. 제1 항에 있어서,
    상기 공정 가스는 NF3, SiF6, 및 CF4 중 적어도 하나인 기판 처리 장치.
  11. 플라즈마가 생성되는 플라즈마 생성 영역;
    상기 플라즈마 생성 영역으로부터의 라디칼들이 공급되고, 상기 라디칼들이 재결합되어 식각제가 생성되는 가스 믹싱 영역;
    상기 식각제에 의해 기판에 대한 처리가 수행되는 기판 처리 영역;
    상기 가스 믹싱 영역과 상기 기판 처리 영역의 사이에 위치하며, 상기 식각제를 상기 기판 처리 영역으로 공급하는 샤워 헤드; 및
    상기 샤워 헤드의 상면을 포함하는 표면의 적어도 일부를 덮고, 인(P)을 함유하는 코팅층을 포함하는 기판 처리 장치.
  12. 제11 항에 있어서,
    상기 코팅층은 인(P) 및 니켈(Ni)로 이루어진 기판 처리 장치.
  13. 제11 항에 있어서,
    상기 샤워 헤드의 상기 상면은 상기 가스 믹싱 영역을 향하는 면인 기판 처리 장치.
  14. 제11 항에 있어서,
    상기 플라즈마 생성 영역과 상기 가스 믹싱 영역의 사이에 위치하는 가스 분배 플레이트를 더 포함하고,
    상기 코팅층은, 상기 가스 믹싱 영역을 향하는 상기 가스 분배 플레이트의 하면 및 상기 가스 믹싱 영역을 향하는 상기 샤워 헤드의 상면을 덮는 기판 처리 장치.
  15. 플라즈마 처리 공간을 포함하는 공정 챔버;
    상기 공정 챔버 내로 가스를 공급하는 가스 공급부;
    상기 공정 챔버 내에 플라즈마를 생성하기 위한 파워 공급부;
    상기 공정 챔버 내에 배치되며, 기판을 지지하는 기판 지지 부재;
    상기 공정 챔버 내에서, 상기 기판 지지 부재 상에 배치되는 샤워 헤드;
    상기 공정 챔버 내에서, 상기 샤워 헤드 상에 배치되는 적어도 하나의 가스 분배 플레이트; 및
    상기 샤워 헤드, 상기 적어도 하나의 가스 분배 플레이트, 및 상기 공정 챔버 중 적어도 일부의 표면을 덮고, 인(P)을 함유하는 니켈(Ni)을 포함하는 코팅층을 포함하는 기판 처리 장치.
  16. 제15 항에 있어서,
    상기 코팅층은 플라즈마가 생성되는 영역의 아래에 위치하는 기판 처리 장치.
  17. 제15 항에 있어서,
    상기 샤워 헤드의 표면 온도를 조절하도록, 상기 샤워 헤드에 인접하게 배치되는 히터부를 더 포함하는 처리 장치.
  18. 제15 항에 있어서,
    상기 공정 챔버에 연결되어 상기 공정 챔버 내부의 가스를 배기하는 복수의 진공 펌프들을 더 포함하는 기판 처리 장치.
  19. 공정 챔버의 플라즈마 생성 영역에 불소(F)를 함유하는 제1 공정 가스를 공급하는 단계;
    상기 플라즈마 생성 영역에 RF 파워를 인가하여 플라즈마를 생성하는 제1 플라즈마 생성 단계;
    상기 공정 챔버의 내부를 배기하는 단계;
    상기 공정 챔버 내의 기판 처리 영역의 기판 지지 부재 상에 기판을 투입하는 단계;
    상기 플라즈마 생성 영역에 불소(F)를 함유하는 제2 공정 가스를 공급하는 단계;
    상기 플라즈마 생성 영역에 RF 파워를 인가하여 플라즈마를 생성하는 제2 플라즈마 생성 단계; 및
    상기 공정 챔버의 가스 믹싱 영역에서 생성된 불소(F2)를 포함하는 식각제를 상기 공정 챔버의 샤워 헤드를 통해 상기 기판 처리 영역으로 공급하여 기판을 처리하는 단계를 포함하고,
    상기 샤워 헤드의 표면은 인(P)을 함유하는 니켈(Ni)을 포함하는 코팅층으로 덮이고,
    상기 제1 플라즈마 생성 단계에서 생성된 불소 라디칼들은, 상기 코팅층의 표면에 흡착된 후, 상기 제2 플라즈마 생성 단계에서 생성된 불소 라디칼들과 재결합되어 불소(F2)를 포함하는 상기 식각제를 형성하는 기판 처리 방법.
  20. 제19 항에 있어서,
    상기 기판은, 제1 게르마늄 함유량을 갖는 제1 SiGe층 및 상기 제1 게르마늄 함유량보다 낮은 제2 게르마늄 함유량을 갖는 제2 SiGe층을 포함하고,
    상기 기판을 처리하는 단계에서, 상기 제1 SiGe층을 상기 제2 SiGe층에 대하여 선택적으로 제거하는 기판 처리 방법.
KR1020210131720A 2021-08-24 2021-10-05 기판 처리 장치 및 이를 이용한 기판 처리 방법 KR20230029463A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US17/749,800 US20230071985A1 (en) 2021-08-24 2022-05-20 Substrate processing apparatus and substrate processing method using the same
CN202210991671.3A CN115938901A (zh) 2021-08-24 2022-08-18 基底处理设备

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20210111702 2021-08-24
KR1020210111702 2021-08-24

Publications (1)

Publication Number Publication Date
KR20230029463A true KR20230029463A (ko) 2023-03-03

Family

ID=85510206

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210131720A KR20230029463A (ko) 2021-08-24 2021-10-05 기판 처리 장치 및 이를 이용한 기판 처리 방법

Country Status (1)

Country Link
KR (1) KR20230029463A (ko)

Similar Documents

Publication Publication Date Title
US9443701B2 (en) Etching method
KR102385488B1 (ko) 피처리체를 처리하는 방법
JP6382055B2 (ja) 被処理体を処理する方法
KR102309941B1 (ko) 피처리체를 처리하는 방법
US9277637B2 (en) Apparatus for plasma treatment and method for plasma treatment
KR102309936B1 (ko) 피처리체를 처리하는 방법
US11075057B2 (en) Device for treating an object with plasma
US11289308B2 (en) Apparatus and method for processing substrate and method of manufacturing semiconductor device using the method
KR20180012697A (ko) 복잡한 3-d 구조체들을 에칭하기 위한 압력 퍼지 에칭 방법
KR100794308B1 (ko) 반도체 플라즈마 장치
CN108735597B (zh) 成膜方法
KR102562634B1 (ko) 에칭 방법
TW202002014A (zh) 基板處理方法及基板處理裝置
KR101240818B1 (ko) 플라즈마 처리 방법 및 플라즈마 처리 장치
JP7418632B2 (ja) プラズマ処理装置
US20230071985A1 (en) Substrate processing apparatus and substrate processing method using the same
KR20230029463A (ko) 기판 처리 장치 및 이를 이용한 기판 처리 방법
US20040261714A1 (en) Plasma processing apparatus
JP2010267670A (ja) プラズマ処理方法
JP2024087498A (ja) プラズマ処理装置および半導体装置の製造方法
KR20240111459A (ko) 기판 처리 장치
KR20240044141A (ko) 기판 처리 장치, 기판 처리 방법 및 반도체 소자의 제조 방법
KR20230103419A (ko) 기판 처리 방법 및 기판 처리 장치
CN114121587A (zh) 等离子体蚀刻系统

Legal Events

Date Code Title Description
A201 Request for examination