JP2003191132A - 電解研磨方法および半導体装置の製造方法 - Google Patents
電解研磨方法および半導体装置の製造方法Info
- Publication number
- JP2003191132A JP2003191132A JP2001394332A JP2001394332A JP2003191132A JP 2003191132 A JP2003191132 A JP 2003191132A JP 2001394332 A JP2001394332 A JP 2001394332A JP 2001394332 A JP2001394332 A JP 2001394332A JP 2003191132 A JP2003191132 A JP 2003191132A
- Authority
- JP
- Japan
- Prior art keywords
- counter electrode
- polished
- electrolytic polishing
- polishing
- electrolytic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Electrical Discharge Machining, Electrochemical Machining, And Combined Machining (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
(57)【要約】
【課題】 高い研磨選択比で表面の凸部を除去する電解
研磨方法およびこれを備える半導体装置の製造方法を提
供する。 【解決手段】 電解液中で研磨対象物２４の表面の近傍
に対極２を配置し、対極２とアノード電極４との間に電
圧を印加する。研磨の進行に応じて被電解研磨材料の表
面が後退すると、対極２をこれに追従させ、対向面と被
研磨材料の凸部表面との短い距離ｄを維持する。
研磨方法およびこれを備える半導体装置の製造方法を提
供する。 【解決手段】 電解液中で研磨対象物２４の表面の近傍
に対極２を配置し、対極２とアノード電極４との間に電
圧を印加する。研磨の進行に応じて被電解研磨材料の表
面が後退すると、対極２をこれに追従させ、対向面と被
研磨材料の凸部表面との短い距離ｄを維持する。
Description
【０００１】
【発明の属する技術分野】本発明は、電解研磨方法およ
び半導体装置の製造方法に関し、特に、金属ダマシン技
術に関するものである。
び半導体装置の製造方法に関し、特に、金属ダマシン技
術に関するものである。
【０００２】
【従来の技術】まず、図９および図１０を参照しながら
電解研磨方法の原理について説明する。
電解研磨方法の原理について説明する。
【０００３】図９は、特願２００１−３０７６０８号に
記載された電解研磨方法の説明図である。同図に示す電
解研磨技術によれば、アノード電極５４と対極５２との
間に電圧を印加し、基板Ｓ上の絶縁膜１４に形成された
配線溝１８内にバリア層２２を介して埋め込まれた研磨
対象物である金属配線材料２４の表面から対極５２を離
隔させたままで、アノード電極５４を金属配線材料２４
の表面と接触させながら走査する。これにより、金属配
線材料２４をイオン化して電解液中に溶解させて研磨し
ていた。電解液としては、例えば高濃度のリン酸を用
い、基板の近傍で発生する濃度勾配により基板表面の凸
部を選択的にエッチングしていた。これにより、例えば
図１０（ａ）に示すような段差であれば、研磨対象物８
０の平坦部分近傍では電解液が高濃度の電解液８２とな
り、この一方、凸部Ｐ１，Ｐ２の頂部近傍では電解液が
低濃度の電解液８４となり、このような濃度勾配により
パターンに依存する段差を緩和することができた。
記載された電解研磨方法の説明図である。同図に示す電
解研磨技術によれば、アノード電極５４と対極５２との
間に電圧を印加し、基板Ｓ上の絶縁膜１４に形成された
配線溝１８内にバリア層２２を介して埋め込まれた研磨
対象物である金属配線材料２４の表面から対極５２を離
隔させたままで、アノード電極５４を金属配線材料２４
の表面と接触させながら走査する。これにより、金属配
線材料２４をイオン化して電解液中に溶解させて研磨し
ていた。電解液としては、例えば高濃度のリン酸を用
い、基板の近傍で発生する濃度勾配により基板表面の凸
部を選択的にエッチングしていた。これにより、例えば
図１０（ａ）に示すような段差であれば、研磨対象物８
０の平坦部分近傍では電解液が高濃度の電解液８２とな
り、この一方、凸部Ｐ１，Ｐ２の頂部近傍では電解液が
低濃度の電解液８４となり、このような濃度勾配により
パターンに依存する段差を緩和することができた。
【０００４】
【発明が解決しようとする課題】しかしながら、従来の
電解研磨方法では、例えば図１０（ｂ）に示すようにな
だらかなうねりを有する基板上では、濃度勾配も基板の
うねりに依存するため、研磨対象物自身の表面形状に依
存する段差を緩和することができなかった。
電解研磨方法では、例えば図１０（ｂ）に示すようにな
だらかなうねりを有する基板上では、濃度勾配も基板の
うねりに依存するため、研磨対象物自身の表面形状に依
存する段差を緩和することができなかった。
【０００５】本発明は上記事情に鑑みてなされたもので
あり、その目的は、高い研磨選択比で研磨対象物表面の
凸部を除去できる電解研磨方法およびこれを備える半導
体装置の製造方法を提供することにある。
あり、その目的は、高い研磨選択比で研磨対象物表面の
凸部を除去できる電解研磨方法およびこれを備える半導
体装置の製造方法を提供することにある。
【０００６】
【課題を解決するための手段】本発明は、以下の手段に
より上記課題の解決を図る。
より上記課題の解決を図る。
【０００７】即ち、本発明の第１の態様によれば、電解
液中でアノード電極と対極との間に電圧を印加して被電
解研磨材料を研磨する電解研磨方法であって、前記対極
と前記被電解研磨材料との電気的短絡を防止しながら電
解研磨の進行に応じた被研磨面の後退に前記対極を追従
させることを特徴とする電解研磨方法が提供される。
液中でアノード電極と対極との間に電圧を印加して被電
解研磨材料を研磨する電解研磨方法であって、前記対極
と前記被電解研磨材料との電気的短絡を防止しながら電
解研磨の進行に応じた被研磨面の後退に前記対極を追従
させることを特徴とする電解研磨方法が提供される。
【０００８】また、本発明の第２の態様によれば、上記
電解研磨方法を備えることを特徴とする半導体装置の製
造方法が提供される。
電解研磨方法を備えることを特徴とする半導体装置の製
造方法が提供される。
【０００９】
【発明の実施の形態】以下、本発明の実施の一形態につ
いて図面を参照しながら説明する。以下では、本発明に
かかる電解研磨方法の実施の一形態を用いて半導体装置
の埋め込み配線を形成する方法を説明し、これにより、
本発明にかかる半導体装置の製造方法の実施の一形態を
説明する。
いて図面を参照しながら説明する。以下では、本発明に
かかる電解研磨方法の実施の一形態を用いて半導体装置
の埋め込み配線を形成する方法を説明し、これにより、
本発明にかかる半導体装置の製造方法の実施の一形態を
説明する。
【００１０】図１乃至図５は、本実施形態の半導体装置
の製造方法を説明する略示断面図である。
の製造方法を説明する略示断面図である。
【００１１】まず、図１に示すように、半導体基板Ｓの
表面に通常のプラズマＣＶＤ（Checmical Vapour Depos
ition）法によりＬｏｗ−ｋプラズマ酸化シリコンから
なる絶縁膜１４を０．６μｍの厚さで形成する。次に、
通常のフォトリソグラフィ法によりフォトレジストマス
ク１６を絶縁膜１４上に形成した後、通常のＲＩＥ（Re
active Ion Etching）により所定パターンの配線溝１８
を０．４μｍの深さ絶縁膜１４内に形成する。
表面に通常のプラズマＣＶＤ（Checmical Vapour Depos
ition）法によりＬｏｗ−ｋプラズマ酸化シリコンから
なる絶縁膜１４を０．６μｍの厚さで形成する。次に、
通常のフォトリソグラフィ法によりフォトレジストマス
ク１６を絶縁膜１４上に形成した後、通常のＲＩＥ（Re
active Ion Etching）により所定パターンの配線溝１８
を０．４μｍの深さ絶縁膜１４内に形成する。
【００１２】次に、図２に示すように、通常の酸化プラ
ズマアッシング法によりフォトレジストマスク１６を除
去した後、通常のＣＶＤ法により、配線溝１８の内壁お
よび絶縁膜１４表面上にＴｉＮバリア層２２を２０ｎｍ
の厚さで形成する。その後、図３に示すように、通常の
ＣＶＤ法により、配線溝１８を埋め込むようにルテニウ
ムからなる金属配線材料２４を堆積させ、さらに絶縁膜
１４表面のＴｉＮバリア層２２の高さを超えて配線溝１
８の底面から０．６μｍの厚さを有するまで堆積させ
る。
ズマアッシング法によりフォトレジストマスク１６を除
去した後、通常のＣＶＤ法により、配線溝１８の内壁お
よび絶縁膜１４表面上にＴｉＮバリア層２２を２０ｎｍ
の厚さで形成する。その後、図３に示すように、通常の
ＣＶＤ法により、配線溝１８を埋め込むようにルテニウ
ムからなる金属配線材料２４を堆積させ、さらに絶縁膜
１４表面のＴｉＮバリア層２２の高さを超えて配線溝１
８の底面から０．６μｍの厚さを有するまで堆積させ
る。
【００１３】次に、配線溝１８内に存在するルテニウム
を除くルテニウムを電解研磨する。本実施形態では、図
４に示すように、研磨対象となるルテニウム２４の領域
を覆うように広幅の平行平板型対極２を用い、スペーサ
として機能する樹脂膜６（ＰＶＡ：ポリビニルアルコー
ル）を介してルテニウム２４を押圧するように近接させ
て配置する。アノード電極４は、例えばルテニウム２４
の側面側に接触させる。この状態でアノード電極４−対
極２間に電圧を印加すると、対極２が被研磨材料に近接
して配置されているので従来の技術と比較して溶液抵抗
の値が小さくなり、これにより、表面の凸部がより迅速
に研磨される。
を除くルテニウムを電解研磨する。本実施形態では、図
４に示すように、研磨対象となるルテニウム２４の領域
を覆うように広幅の平行平板型対極２を用い、スペーサ
として機能する樹脂膜６（ＰＶＡ：ポリビニルアルコー
ル）を介してルテニウム２４を押圧するように近接させ
て配置する。アノード電極４は、例えばルテニウム２４
の側面側に接触させる。この状態でアノード電極４−対
極２間に電圧を印加すると、対極２が被研磨材料に近接
して配置されているので従来の技術と比較して溶液抵抗
の値が小さくなり、これにより、表面の凸部がより迅速
に研磨される。
【００１４】図５に示すように表面の凸部が研磨されて
いくと、ルテニウム２４の表面形状は、基板Ｓ自身の形
状に依存する凹凸を有するようになる。ここで、前述し
たように、対極２は、樹脂膜６を介してルテニウム２４
の表面に押圧されているので（図５の矢印参照）、その
対向面は、ルテニウム２４表面の後退に追随する。これ
により、対極２が被電解研磨材料に常に近接したままで
あるので、高いレートでの研磨が実現される。本実施形
態では、ＴｉＮバリア層２２の上のルテニウム２４が除
去されるまで行う。
いくと、ルテニウム２４の表面形状は、基板Ｓ自身の形
状に依存する凹凸を有するようになる。ここで、前述し
たように、対極２は、樹脂膜６を介してルテニウム２４
の表面に押圧されているので（図５の矢印参照）、その
対向面は、ルテニウム２４表面の後退に追随する。これ
により、対極２が被電解研磨材料に常に近接したままで
あるので、高いレートでの研磨が実現される。本実施形
態では、ＴｉＮバリア層２２の上のルテニウム２４が除
去されるまで行う。
【００１５】図６は、本実施形態の電解研磨方法の基本
原理を説明する模式図である。同図に示すように、研磨
対象物（ルテニウム２４）の凸部と凹部との段差をｈと
し、凸部と対極２との距離をｄとすると、凹部と対極２
との距離はｄ＋ｈとなる。
原理を説明する模式図である。同図に示すように、研磨
対象物（ルテニウム２４）の凸部と凹部との段差をｈと
し、凸部と対極２との距離をｄとすると、凹部と対極２
との距離はｄ＋ｈとなる。
【００１６】ここで、電解研磨のされ易さ（＝電気の流
れ易さ）は、溶液抵抗（＝溶液抵抗率×（基板−対極間
の距離））に依存する。研磨対象物自身や反応の抵抗を
無視すれば、研磨レートと距離ｄ，ｈとの間には次式の
関係が成立する。
れ易さ）は、溶液抵抗（＝溶液抵抗率×（基板−対極間
の距離））に依存する。研磨対象物自身や反応の抵抗を
無視すれば、研磨レートと距離ｄ，ｈとの間には次式の
関係が成立する。
【００１７】
凸部研磨レート/凹部研磨レート＝（ｈ+ｄ）/ｄ
従って、凸部と対極２との距離をｄ→０（ｄ≠０）とす
ることにより研磨選択比は最大になる。ただし、ｄ＝０
でアノード電極４と対極２とがショートし、この場合は
溶解反応が起こらないので適用外となる。また、対極２
と研磨対象物とを固定した状態で電解研磨を行うと、電
解研磨中は研磨対象物が削られ、研磨中にｄが次第に大
きくなり、この結果研磨選択比が低下してしまう。そこ
で、研磨中は、研磨対象物の薄膜化に伴い、ｄ→０（ｄ
≠０）になるよう対極２を追従させれば、高い研磨選択
比を得ることが可能になる。距離ｄは、電解液が浸透し
つつ対極２／研磨対象物間に立体障害となる物質を配置
すれば、容易に制御できる。この物質として、本実施形
態では樹脂膜６（ＰＶＡ）を用いたが、これに限ること
なく、高抵抗の物質であってスペーサとして機能し、電
解液を通過させるスポンジ状のものであればいかなる物
質も利用可能である。
ることにより研磨選択比は最大になる。ただし、ｄ＝０
でアノード電極４と対極２とがショートし、この場合は
溶解反応が起こらないので適用外となる。また、対極２
と研磨対象物とを固定した状態で電解研磨を行うと、電
解研磨中は研磨対象物が削られ、研磨中にｄが次第に大
きくなり、この結果研磨選択比が低下してしまう。そこ
で、研磨中は、研磨対象物の薄膜化に伴い、ｄ→０（ｄ
≠０）になるよう対極２を追従させれば、高い研磨選択
比を得ることが可能になる。距離ｄは、電解液が浸透し
つつ対極２／研磨対象物間に立体障害となる物質を配置
すれば、容易に制御できる。この物質として、本実施形
態では樹脂膜６（ＰＶＡ）を用いたが、これに限ること
なく、高抵抗の物質であってスペーサとして機能し、電
解液を通過させるスポンジ状のものであればいかなる物
質も利用可能である。
【００１８】その後は、通常のＣＭＰ（Chemical Mecha
nical Polishing）技術によりＴｉＮバリア層２２と、
配線溝１８の表面部のルテニウム２４のうちバリア層２
２の厚さに相当する部分を除去する。
nical Polishing）技術によりＴｉＮバリア層２２と、
配線溝１８の表面部のルテニウム２４のうちバリア層２
２の厚さに相当する部分を除去する。
【００１９】図７は、本実施形態で用いる電解研磨方法
の効果を説明するグラフであり、同図（ａ）は図９に示
した電解研磨方法の一例による測定結果を表し、また、
同図（ｂ）は、本実施形態の電解研磨方法による測定結
果を表す。図７（ａ）に示すように、図９に示した方法
によれば、電解研磨の開始直後は研磨対象物の厚さも段
差も大幅に解消されるが、その後は研磨効率が緩慢にな
り、特に段差がほとんど解消されていないことが分か
る。この一方、本実施形態の電解研磨方法によれば、研
磨対象物の厚さはほぼ線形に減少しており、かつ、研磨
対象物の被研磨面における段差も時間の経過に従って確
実に緩和されていることが分かる。
の効果を説明するグラフであり、同図（ａ）は図９に示
した電解研磨方法の一例による測定結果を表し、また、
同図（ｂ）は、本実施形態の電解研磨方法による測定結
果を表す。図７（ａ）に示すように、図９に示した方法
によれば、電解研磨の開始直後は研磨対象物の厚さも段
差も大幅に解消されるが、その後は研磨効率が緩慢にな
り、特に段差がほとんど解消されていないことが分か
る。この一方、本実施形態の電解研磨方法によれば、研
磨対象物の厚さはほぼ線形に減少しており、かつ、研磨
対象物の被研磨面における段差も時間の経過に従って確
実に緩和されていることが分かる。
【００２０】本実施形態で用いられる電解研磨方法を実
現する電解研磨装置の一例を図８に示す。図８に示す電
解研磨装置１は、例えばグローバル配線を備える半導体
装置の製造に用いられ、同図に示す例では、図示しない
ローカル配線構造が形成された半導体基板Ｓ上のシード
金属（Ｃｕ）層４２上に形成されたメッキ金属（Ｃｕ）
層４４の電解研磨を行う。電解研磨装置１が備える対極
２の表面のうち図示しないスペーサを介して被研磨材料
に対向する面は、図４および図５に示す対極と同様に、
被研磨領域よりも大きな面積を有する。図８には一端部
のみを示したが、電解研磨装置１が備えるアノード電極
４は、その各端部がシード金属層４２の端部にそれぞれ
接触するように配置される。アノード電極４の両端部に
は、シール３２が設けられ、これにより、アノード電極
４の両端が電解液に接触することが防止される。また、
シール３２は、電解研磨によるメッキ金属層４４の後退
に対極２が容易に追従できるように、テーパ構造となっ
ている。アノード電極４の表面のうち対極２側の面は、
対極２側の電解液に影響を及ぶことを防止するため、絶
縁材料３４で覆われている。
現する電解研磨装置の一例を図８に示す。図８に示す電
解研磨装置１は、例えばグローバル配線を備える半導体
装置の製造に用いられ、同図に示す例では、図示しない
ローカル配線構造が形成された半導体基板Ｓ上のシード
金属（Ｃｕ）層４２上に形成されたメッキ金属（Ｃｕ）
層４４の電解研磨を行う。電解研磨装置１が備える対極
２の表面のうち図示しないスペーサを介して被研磨材料
に対向する面は、図４および図５に示す対極と同様に、
被研磨領域よりも大きな面積を有する。図８には一端部
のみを示したが、電解研磨装置１が備えるアノード電極
４は、その各端部がシード金属層４２の端部にそれぞれ
接触するように配置される。アノード電極４の両端部に
は、シール３２が設けられ、これにより、アノード電極
４の両端が電解液に接触することが防止される。また、
シール３２は、電解研磨によるメッキ金属層４４の後退
に対極２が容易に追従できるように、テーパ構造となっ
ている。アノード電極４の表面のうち対極２側の面は、
対極２側の電解液に影響を及ぶことを防止するため、絶
縁材料３４で覆われている。
【００２１】以上、本発明の実施の一形態について説明
したが、本発明は上記実施形態に限定されるものでは決
して無い。上述した実施形態における電解研磨方法につ
いても、埋め込み配線の形成に限ることなく、被電解研
磨材料の電解研磨一般に適用できることは勿論である。
したが、本発明は上記実施形態に限定されるものでは決
して無い。上述した実施形態における電解研磨方法につ
いても、埋め込み配線の形成に限ることなく、被電解研
磨材料の電解研磨一般に適用できることは勿論である。
【００２２】
【発明の効果】以上詳述したとおり、本発明によれば、
高い選択比で被電解研磨材料の凸部を除去できる電解研
磨方法およびこれを備える半導体装置の製造方法が提供
される。
高い選択比で被電解研磨材料の凸部を除去できる電解研
磨方法およびこれを備える半導体装置の製造方法が提供
される。
【図１】本発明にかかる半導体装置の製造方法の実施の
一形態を説明する略示断面図である。
一形態を説明する略示断面図である。
【図２】本発明にかかる半導体装置の製造方法の実施の
一形態を説明する略示断面図である。
一形態を説明する略示断面図である。
【図３】本発明にかかる半導体装置の製造方法の実施の
一形態を説明する略示断面図である。
一形態を説明する略示断面図である。
【図４】本発明にかかる半導体装置の製造方法の実施の
一形態を説明する略示断面図である。
一形態を説明する略示断面図である。
【図５】本発明にかかる半導体装置の製造方法の実施の
一形態を説明する略示断面図である。
一形態を説明する略示断面図である。
【図６】図１乃至図５に示す製造方法に用いられる電解
研磨方法の基本原理を説明する模式図である。
研磨方法の基本原理を説明する模式図である。
【図７】図１乃至図５に示す製造方法に用いられる電解
研磨方法の効果の説明図である。
研磨方法の効果の説明図である。
【図８】図１乃至図５に示す製造方法に用いられる電解
研磨方法を実現する電解研磨装置の一例の概略図であ
る。
研磨方法を実現する電解研磨装置の一例の概略図であ
る。
【図９】電解研磨方法の一例の説明図である。
【図１０】図９に示される電解研磨方法の問題点の説明
図である。
図である。
１ 電解研磨装置
２ 対極
４ アノード電極
６ 樹脂膜（スペーサ）
１４ 絶縁膜
１６ フォトレジストマスク
１８ 配線溝
２２ ＴｉＮバリア層
２４ 金属配線材料
３２ シール
３４ 絶縁材料
Ｓ 半導体基板
フロントページの続き
Ｆターム(参考） 3C058 AA01 AA07 AA09 CA01 CB03
DA12
3C059 AA02 AB03 CH10 CH13
5F033 HH07 HH33 MM01 MM12 MM13
PP06 QQ09 QQ13 QQ46 QQ48
RR04 SS15 XX01
Claims (7)
- 【請求項１】電解液中でアノード電極と対極との間に電
圧を印加して被電解研磨材料を研磨する電解研磨方法で
あって、 前記対極と前記被電解研磨材料との電気的短絡を防止し
ながら電解研磨の進行に応じた被研磨面の後退に前記対
極を追従させることを特徴とする電解研磨方法。 - 【請求項２】スペーサを介して前記対極により前記被研
磨面を押圧することを特徴とする請求項１に記載の電解
研磨方法。 - 【請求項３】前記スペーサは、有機樹脂からなることを
特徴とする請求項２に記載の電解研磨方法。 - 【請求項４】前記対極は、前記被研磨面に対して略平行
に配置される平板型対極であることを特徴とする請求項
１乃至３のいずれかに記載の電解研磨方法。 - 【請求項５】前記対極の前記被研磨面に対向する面の面
積は、前記被研磨面の研磨対象領域の面積以上であるこ
とを特徴とする請求項１乃至４のいずれかに記載の電解
研磨方法。 - 【請求項６】請求項１乃至５のいずれかに記載の電解研
磨方法を備えることを特徴とする半導体装置の製造方
法。 - 【請求項７】前記電解研磨方法により研磨された前記被
研磨面に対して化学的・機械的研磨を行う工程をさらに
備えることを特徴とする請求項６に記載の半導体装置の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001394332A JP2003191132A (ja) | 2001-12-26 | 2001-12-26 | 電解研磨方法および半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001394332A JP2003191132A (ja) | 2001-12-26 | 2001-12-26 | 電解研磨方法および半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003191132A true JP2003191132A (ja) | 2003-07-08 |
Family
ID=27601097
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001394332A Withdrawn JP2003191132A (ja) | 2001-12-26 | 2001-12-26 | 電解研磨方法および半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003191132A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009034802A (ja) * | 2007-08-03 | 2009-02-19 | Tokyo Seimitsu Co Ltd | 電解加工方法並びに電解加工装置 |
| JP2016537803A (ja) * | 2013-09-17 | 2016-12-01 | シャー，カンミン | 表面を研磨するシステム及び方法 |
-
2001
- 2001-12-26 JP JP2001394332A patent/JP2003191132A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009034802A (ja) * | 2007-08-03 | 2009-02-19 | Tokyo Seimitsu Co Ltd | 電解加工方法並びに電解加工装置 |
| JP2016537803A (ja) * | 2013-09-17 | 2016-12-01 | シャー，カンミン | 表面を研磨するシステム及び方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW441015B (en) | Dual-damascene interconnect structures and methods for fabricating same | |
| US7932175B2 (en) | Method to form a via | |
| TWI619281B (zh) | 製造元件之方法 | |
| US20080057709A1 (en) | Method and apparatus for workpiece surface modification for selective material deposition | |
| US20020115283A1 (en) | Planarization by selective electro-dissolution | |
| JP2006261553A (ja) | 半導体装置及びその製造方法 | |
| JPH11312669A (ja) | 配線の形成方法及びプラズマアッシング装置 | |
| JP2004526304A (ja) | 半導体基板上の銅皮膜を研磨するための電気化学的方法 | |
| CN101868849B (zh) | 为增强湿法边缘清洁而进行斜面等离子体加工 | |
| JP2003191132A (ja) | 電解研磨方法および半導体装置の製造方法 | |
| US7247560B1 (en) | Selective deposition of double damascene metal | |
| JP2004247738A (ja) | 半導体基板上に導電金属ラインの形成方法 | |
| TW511135B (en) | Method for integrated in-situ cleaning and subsequent atomic layer deposition within a single processing chamber | |
| JP2000164718A (ja) | 導電性構造および半導体装置を形成するためのプロセス | |
| CN109887880B (zh) | 一种半导体连接结构及其制作方法 | |
| CN109716506B (zh) | 电子部件的制造方法 | |
| CN112366177B (zh) | 半导体器件及其形成方法 | |
| US6753265B2 (en) | Method for manufacturing bit line | |
| KR20010017211A (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| JPH07130733A (ja) | 半導体装置の埋め込み配線の形成方法 | |
| JP3833603B2 (ja) | 半導体素子の製造方法 | |
| KR101101192B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR100731082B1 (ko) | 반도체 소자 제조 방법 | |
| JP4485783B2 (ja) | 半導体装置の製造方法 | |
| KR100561285B1 (ko) | 반도체 장치의 금속 배선 구조 및 금속배선 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20050301 |