JP2006261553A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2006261553A JP2006261553A JP2005079638A JP2005079638A JP2006261553A JP 2006261553 A JP2006261553 A JP 2006261553A JP 2005079638 A JP2005079638 A JP 2005079638A JP 2005079638 A JP2005079638 A JP 2005079638A JP 2006261553 A JP2006261553 A JP 2006261553A
- Authority
- JP
- Japan
- Prior art keywords
- hole
- film
- thin film
- semiconductor substrate
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
- H01L21/76888—By rendering at least a portion of the conductor non conductive, e.g. oxidation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
低温プロセスで良質の絶縁膜を孔の側壁に形成することが可能な半導体装置の製造方法を提供すること。
【解決手段】
本発明の半導体装置の製造方法は、半導体基板に形成された孔の側壁に酸化物が絶縁性を有する金属薄膜を形成し、この金属薄膜を酸化して絶縁性の金属酸化膜を形成する工程を有することを特徴とする。
【選択図】図2
Description
まず、図5(a)に示すように、半導体基板10の上面に素子形成部11を形成する。
次に、図5(b)に示すように、フォトレジストパターン12を形成し、フォトレジストパターン12をマスクとして用いて、反応性イオンエッチング(RIE)等の方法により素子形成部11及び半導体基板10を順次エッチングし、基板表面から100μm程度の孔13を形成する。
次に、図5(c)に示すように、素子形成部11上と孔13の側壁面にLPCVD法を用いてシリコン酸化膜14を形成する。
次に、電気めっきの陰極となるシード膜15をシリコン酸化膜14上に堆積する。そして、これを陰極として孔13の内部をCu16で充填する。さらに、CMPを用いて孔13以外のCu16とシード膜15とシリコン酸化膜14を除去し、図5(d)に示す構造を得る。
次に、図5(e)に示すように、半導体基板10の裏面を研削し、Cu16を裏面に露出させる。
次に、図5(f)に示すように、半導体基板10の裏面にSiNやSiO2等の裏面絶縁膜17を形成する。
以上の工程により、貫通電極を有する半導体装置が得られる。
本発明によれば、まず金属薄膜を孔の側壁に形成し、これを酸化することによって孔の側壁に絶縁膜を形成する。金属薄膜は、低温プロセスでも均一に形成することが可能であり、金属薄膜の酸化は、低温で行うことができるため、本発明によれば、低温プロセスで良質の絶縁膜を孔の側壁に形成することが可能でき、絶縁膜形成時に半導体装置に熱ダメージを与えることを防止することができる。
本発明の第1実施形態の半導体装置の製造方法は、半導体基板に形成された孔の側壁に酸化物が絶縁性を有する金属薄膜を形成し、この金属薄膜を酸化して絶縁性の金属酸化膜を形成する工程を有することを特徴とする。
本発明の第2実施形態の半導体装置の製造方法は、半導体基板に形成された孔の側壁及び基板表面に酸化物が絶縁性を有する金属薄膜を形成し、この金属薄膜の基板表面上の一部を酸化防止膜で覆い、金属薄膜の露出した部分を酸化して絶縁性の金属酸化膜を形成する工程を有することを特徴とする。
酸化防止膜で覆われた部分は、酸化されないので、酸化工程の後でも導電性を保っている。従って、この部分を配線等として利用することができる。酸化防止膜は、酸化を防止する機能を有していればよく、例えばフォトレジストパターンからなる。
本発明の第3実施形態の半導体装置の製造方法は、半導体基板に形成された貫通孔の側壁及び基板裏面に酸化物が絶縁性を有する金属薄膜を形成し、この金属薄膜を酸化して絶縁性の金属酸化膜を形成する工程を有することを特徴とする。
本実施形態では、貫通孔の側壁及び基板裏面に金属薄膜を形成し、この薄膜を酸化するので、側壁の絶縁膜と裏面の絶縁膜とを同時に形成することができる。
本発明の第4実施形態の半導体装置は、半導体基板に貫通孔が形成され、前記貫通孔側壁には絶縁性の金属酸化膜が形成され、前記貫通孔内には導電材料が充填されていることを特徴とする。
この半導体装置は、上記第1〜第3実施形態の何れの製造方法を用いても製造することができる。従って、本実施形態の半導体装置は、均一な側壁の絶縁膜を有しており、高い歩留まりで製造することができる。
次に、図2(b)に示すように、フォトレジストパターン12を形成し、フォトレジストパターン12をマスクとして用いて、反応性イオンエッチング(RIE)等の方法により素子形成部11及び半導体基板10を順次エッチングし、基板表面から100μm程度の孔13を形成する。この時の条件としては、素子形成部11のシリコン酸化膜は、CF4/O2系ガスでエッチングし、半導体基板10のシリコンは、SF6/O2系ガスでエッチングする。エッチング温度は、100℃以下とする。なお、本実施例では、孔13は、非貫通孔としているが、貫通孔としてもよい。
次に、図2(g)に示すように、半導体基板10の裏面にSiNやSiO2等の裏面絶縁膜17を形成する。
まず、図3(a)に示すように、半導体基板10の上面に素子形成部11を形成する。次に、図3(b)に示すように、フォトレジストパターン12を形成し、フォトレジストパターン12をマスクとして用いて、反応性イオンエッチング(RIE)等の方法により素子形成部11及び半導体基板10を順次エッチングし、基板表面から100μm程度の孔13を形成する。この時の条件は、素子形成部11のシリコン酸化膜は、CF4/O2系ガスでエッチングする。半導体基板10のシリコンは、SF6/O2系ガスでエッチングする。エッチング温度は、100℃以下とする。
11 素子形成部
12、20 フォトレジストパターン
13 孔
13a 貫通孔
14 絶縁膜
15 シード膜
16 金属、Cu
17 裏面絶縁膜
18 アルミニウム薄膜
19 陽極酸化膜
Claims (13)
- 半導体基板に形成された孔の側壁に酸化物が絶縁性を有する金属薄膜を形成し、この金属薄膜を酸化して絶縁性の金属酸化膜を形成する工程を有することを特徴とする半導体装置の製造方法。
- 半導体基板に形成された孔の側壁及び基板表面に酸化物が絶縁性を有する金属薄膜を形成し、この金属薄膜の基板表面上の一部を酸化防止膜で覆い、金属薄膜の露出した部分を酸化して絶縁性の金属酸化膜を形成する工程を有することを特徴とする半導体装置の製造方法。
- 半導体基板に形成された貫通孔の側壁及び基板裏面に酸化物が絶縁性を有する金属薄膜を形成し、この金属薄膜を酸化して絶縁性の金属酸化膜を形成する工程を有することを特徴とする半導体装置の製造方法。
- 金属薄膜は、スパッタ法によって形成される請求項1〜3の何れか1つに記載の方法。
- 金属薄膜は、アルミニウム又はタンタルからなる請求項1〜3の何れか1つに記載の方法。
- 金属薄膜の酸化は、陽極酸化法によって行なわれる請求項1〜3の何れか1つに記載の方法。
- 孔の内部に金属酸化膜を介して導電材料を充填する工程をさらに備える請求項1〜3の何れか1つに記載の方法。
- 充填した導電材料が裏面に露出するように、半導体基板の裏面を研削する工程をさらに備える請求項7に記載の方法。
- 半導体基板は、表面に素子形成部が形成されている請求項1〜3の何れか1つに記載の方法。
- 孔は、貫通孔又は非貫通孔からなる請求項1又は2に記載の方法。
- 酸化防止膜は、フォトレジストパターンからなる請求項2に記載の方法。
- 半導体基板に貫通孔が形成され、前記貫通孔側壁には絶縁性の金属酸化膜が形成され、前記貫通孔内には導電材料が充填されていることを特徴とする半導体装置。
- 前記金属酸化膜は、アルミニウム又はタンタルの酸化物からなる請求項12に記載の装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005079638A JP4199206B2 (ja) | 2005-03-18 | 2005-03-18 | 半導体装置の製造方法 |
EP06251390A EP1703553A3 (en) | 2005-03-18 | 2006-03-15 | Via in semiconductor substrate and its fabrication method |
US11/376,089 US20060211269A1 (en) | 2005-03-18 | 2006-03-16 | Semiconductor device and its fabrication method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005079638A JP4199206B2 (ja) | 2005-03-18 | 2005-03-18 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006261553A true JP2006261553A (ja) | 2006-09-28 |
JP4199206B2 JP4199206B2 (ja) | 2008-12-17 |
Family
ID=36572246
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005079638A Expired - Fee Related JP4199206B2 (ja) | 2005-03-18 | 2005-03-18 | 半導体装置の製造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20060211269A1 (ja) |
EP (1) | EP1703553A3 (ja) |
JP (1) | JP4199206B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010510664A (ja) * | 2006-11-21 | 2010-04-02 | フリースケール セミコンダクター インコーポレイテッド | ダイの裏面に接点を形成する方法 |
JP2011523202A (ja) * | 2008-05-02 | 2011-08-04 | アイメック | 酸化層の形成方法 |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20080122040A1 (en) * | 2006-06-29 | 2008-05-29 | Icemos Technology Corporation | Varying Pitch Adapter and a Method of Forming a Varying Pitch Adapter |
US8409901B2 (en) * | 2008-03-11 | 2013-04-02 | The Royal Institution For The Advancement Of Learning/Mcgill University | Low temperature wafer level processing for MEMS devices |
KR20100079200A (ko) * | 2008-12-30 | 2010-07-08 | 주식회사 동부하이텍 | 반도체 소자의 제조 방법 |
US8883539B2 (en) | 2010-05-11 | 2014-11-11 | Stichting Energieonderzoek Centrum Nederland | Solar cell and method of its manufacture |
NL2004698C2 (en) * | 2010-05-11 | 2011-11-15 | Stichting Energie | Solar cell and method of manufacturing such a solar cell. |
US10373930B2 (en) * | 2012-08-10 | 2019-08-06 | Cyntec Co., Ltd | Package structure and the method to fabricate thereof |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5217995B2 (ja) * | 1972-02-18 | 1977-05-19 | ||
US5098860A (en) * | 1990-05-07 | 1992-03-24 | The Boeing Company | Method of fabricating high-density interconnect structures having tantalum/tantalum oxide layers |
US6809421B1 (en) * | 1996-12-02 | 2004-10-26 | Kabushiki Kaisha Toshiba | Multichip semiconductor device, chip therefor and method of formation thereof |
JP4011695B2 (ja) * | 1996-12-02 | 2007-11-21 | 株式会社東芝 | マルチチップ半導体装置用チップおよびその形成方法 |
JP3974284B2 (ja) * | 1999-03-18 | 2007-09-12 | 株式会社東芝 | 半導体装置の製造方法 |
JP3648480B2 (ja) * | 2001-12-26 | 2005-05-18 | 株式会社東芝 | 半導体装置およびその製造方法 |
US6897148B2 (en) * | 2003-04-09 | 2005-05-24 | Tru-Si Technologies, Inc. | Electroplating and electroless plating of conductive materials into openings, and structures obtained thereby |
-
2005
- 2005-03-18 JP JP2005079638A patent/JP4199206B2/ja not_active Expired - Fee Related
-
2006
- 2006-03-15 EP EP06251390A patent/EP1703553A3/en not_active Withdrawn
- 2006-03-16 US US11/376,089 patent/US20060211269A1/en not_active Abandoned
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010510664A (ja) * | 2006-11-21 | 2010-04-02 | フリースケール セミコンダクター インコーポレイテッド | ダイの裏面に接点を形成する方法 |
JP2011523202A (ja) * | 2008-05-02 | 2011-08-04 | アイメック | 酸化層の形成方法 |
Also Published As
Publication number | Publication date |
---|---|
EP1703553A2 (en) | 2006-09-20 |
US20060211269A1 (en) | 2006-09-21 |
EP1703553A3 (en) | 2006-11-08 |
JP4199206B2 (ja) | 2008-12-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4199206B2 (ja) | 半導体装置の製造方法 | |
CN100481380C (zh) | 半导体元件中内连线结构的制造方法 | |
US7932175B2 (en) | Method to form a via | |
US7247542B2 (en) | Fabrication method of spiral inductor on porous glass substrate | |
WO2011013600A1 (ja) | 半導体装置、半導体装置の製造方法、及び表示装置 | |
TW200845347A (en) | Chip carrier substrate including capacitor and method for fabrication thereof | |
JP2004022990A (ja) | シリコン基板のスルーホールプラギング方法 | |
US20130319734A1 (en) | Package substrate and method of manufacturing the same | |
TWI546845B (zh) | 半導體裝置及其形成方法 | |
Menk et al. | Galvanostatic plating with a single additive electrolyte for bottom-up filling of copper in mesoscale TSVs | |
JPH11274157A (ja) | 微細配線形成方法 | |
US6384484B1 (en) | Semiconductor device | |
JP2013524019A (ja) | ミクロスケール構造中でのシード層堆積 | |
JP2006222138A (ja) | 貫通電極の形成方法 | |
US6727138B2 (en) | Process for fabricating an electronic component incorporating an inductive microcomponent | |
US20160268206A1 (en) | Interconnection structure and manufacturing method thereof | |
EP1587348A1 (en) | Conductive base board | |
US20110086507A1 (en) | Method for providing oxide layers | |
KR101913843B1 (ko) | 비아 콘택 형성 방법 | |
JP2012253333A (ja) | 貫通電極を備えた配線基板とその製造方法 | |
US20030098767A1 (en) | Process for fabricating an electronic component incorporating an inductive microcomponent | |
US8883632B2 (en) | Manufacturing method and manufacturing apparatus of device | |
KR101913842B1 (ko) | 비아 콘택 형성 방법 | |
KR100327564B1 (ko) | 주사전자현미경관찰용시료제작방법 | |
JP2005294655A (ja) | 導電層を表面に有する異形材の作製方法、及びヒートシンク |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080215 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080715 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080903 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080930 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081002 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111010 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121010 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131010 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |