CN101114613A - 制造有源矩阵基板的方法 - Google Patents

Abstract

本发明提供了一种有源矩阵基板的制造方法，其中通过单掩模处理形成了多个接触孔，使得到达金属膜，该金属膜存在于绝缘层中的不同深度位置，并且通过采用含氟气体的干法蚀刻而不蒸发。所述方法包括：采用CHF₃、CF₄和O₂的混合气体进行干法蚀刻以形成多个接触孔的步骤；对所述多个接触孔进行氧灰化的步骤；和在多个接触孔中形成透明导电膜的步骤。

Description

制造有源矩阵基板的方法

本申请要求于2006年7月25日提交的日本专利申请2006-202263号和于2007年6月11日提交的日本专利申请2007-154003号的优先权的权益，这两个专利申请的公开内容都通过引用而将它们的全部内容结合在此。

技术领域

本发明涉及一种有源矩阵基板的制造方法，其中，在绝缘层中形成接触孔，以在半导体装置或液晶显示器中，在电极、布线或端子(以下，简称为“电极”)和安装于其上的上部电极之间提供电连接，所述的电极和上部电极之间插入有绝缘层。本发明特别涉及一种适于在电极由Cr膜或Cr合金膜(以下，简称为“Cr膜”)，或Al膜或Al合金膜(以下，简称为“Al膜”)组成时使用的有源矩阵基板的制造方法。

背景技术

通常，当通过单掩模处理在硅绝缘层中形成多个接触孔时进行单独采用氟气体例如CF₄或SF₆的RIE(反应离子蚀刻)类型的干法蚀刻，以到达由Cr或Al膜形成的并且位于硅绝缘层中不同深度位置的多个电极。此类型的接触孔的形成方法公开于例如，日本公开专利公布2001-102362(专利文件1)和2001-308182(专利文件2)中。

图1表示根据与专利文件1和2中所公开的那些技术相类似的相关技术的接触孔形成方法的图示。

参考图1，由Cr膜形成的第一电极62和同样由Cr膜形成的第二电极64位于玻璃基板61上(on)和之上(above)的不同深度位置。在第一电极62上安置硅绝缘层63和另一个硅绝缘层65。硅绝缘层65位于第二电极64上。进行单独采用SF₆气体的RIE干法蚀刻，以在硅绝缘层63和65中形成接触孔，使得穿过抗蚀剂层66分别到达第一电极62和第二电极64。

相反，当在硅绝缘层中形成接触孔以到达由Al膜等形成的并且位于硅绝缘层中的电极时，进行采用CHF₃和CF₄的混合气体的RIE干法蚀刻。此类型的接触孔的形成方法公开于例如，日本公开专利公布H07-37866号(专利文件3)和WO 00/039845(专利文件4)中。

发明内容

当根据专利文件1或专利文件2进行单独采用氟气体例如CF₄或SF₆的RIE干法蚀刻时，由Cr膜或Al膜形成的电极和形成于接触孔中的透明导电膜之间的接触电阻增加。特别是当形成具有不同深度的多个接触孔时，在更浅的接触孔中的电极更易受到离子损伤，并且接触电阻变得大大高于设计值。

为了降低透明导电膜和Cr膜或Al膜之间的接触电阻，有效的是在干法蚀刻的过程中提高气体压力，由此降低自偏压。然而，如果在单独采用SF₆气体的干法蚀刻过程中，将气体压力增大至约30Pa或更高，则在位于深位置的电极上的硅绝缘层(栅极绝缘层)和在浅位置的电极上的硅绝缘层(保护膜)之间的界面处发生由SF₅自由基而产生各向同性蚀刻。结果，该界面部分以楔形形式而被过度蚀刻。当单独采用CF₄气体时，同样产生此问题。因此，对于单独采用氟气体例如CF₄或SF₆的RIE干法蚀刻，难以提供用于同时实现接触电阻的适宜控制和具有需要形状的接触孔的形成的最佳条件。

Cr膜或Al膜和透明导电膜之间的接触电阻取决于Cr或Al膜的表面条件。据推测，Cr或Al膜的表面条件的确定，取决于Cr或Al膜所遭受的任何损伤，该损伤归因于在蚀刻的过程中应用在膜表面的离子，即归因于离子注入的原子混合或粗糙表面；并且取决于对这样的损伤的保护效果，该保护效果是由归因于蚀刻的次级反应而在Cr或Al膜表面上的沉积而赋予的。

当单独采用SF₆气体时，由于硅的质量数很大，同时氟的键合数也很大，于是在等离子体中产生了重离子。为了去除在去除硅绝缘层以后，存在于Cr或Al膜表面上的Cr硅化物层或Al硅化物层，需要最小程度的离子蚀刻。由于SF₆重，因此在短的时间期间中将Cr硅化物去除。另外，与含碳气体不同，由SF₆气体产生的化学物种不导致覆盖Cr或Al膜表面的沉积。因而，Cr或Al膜表面被氟化。结果，增大了接触电阻。

当单独将CF₄气体用作主要成分时，难以选择性地产生对于硅类蚀刻剂来说重要的CF³⁺，而是生成大量的有助于含碳聚合反应的副产物(例如C⁺、CF⁺和CF²⁺)，并且高度反应性的氟自由基。结果，在Cr膜表面上的沉积反应或氟反应的影响变得过强，以致蚀刻小孔中的蚀刻速率发生变化，或者增大接触电阻。

如果增大干法蚀刻压力以降低接触电阻，则离子与分子冲撞的可能性增大。因此，在Cr或Al膜的表面上，构成RIE干法蚀刻的优势的各向异性蚀刻效应变弱，同时对各向同性蚀刻的自由基物种的贡献变得更显著。因此，在两个硅绝缘层之间的界面中趋向于产生异常蚀刻。结果，对接触孔蚀刻形状的控制变得困难。如果这样的异常蚀刻发展，形成于接触孔中的透明导电膜被分开，以致在采用有源矩阵基板的液晶显示器中导致形成点缺陷。

根据专利文件1和2中所公开的单独采用氟气体例如CF₄或SF₆的RIE干法蚀刻方法，如上所述，为了减小接触电阻的目的，需要增加不同的工艺处理步骤。

因此，本发明的一个示例性目标是提供一种有源矩阵基板的制造方法，该方法采用简单的处理，并且还能够减小在由Cr膜或Al膜形成的电极和形成于接触孔中的透明导电膜之间的接触电阻。

本发明的一个示例性方面涉及一种有源矩阵基板的制造方法，其中通过单掩模处理形成了多个接触孔，使得到达金属膜，所述的金属膜存在于绝缘层中不同深度位置并且通过采用含氟气体的干法蚀刻而不蒸发，以及该方法包括以下步骤：采用CHF₃、CF₄和O₂的混合气体进行干法蚀刻以形成多个接触孔；对该多个接触孔进行氧灰化；和在多个接触孔中形成透明导电膜。

附图说明

图1为用于解释作为比较例的，根据有关技术在有源矩阵基板中形成接触孔的方法的图示；

图2为用于解释根据本发明在有源矩阵基板中形成接触孔的方法中的干法蚀刻处理的图示；

图3为用于解释根据本发明在有源矩阵基板中形成接触孔的方法中的灰化处理的图示；

图4A至4G为用于解释根据本发明一个实例性实施方案，形成接触孔的方法的图示；

图5为表示对通过本发明所获得的接触阻力和通过比较例所获得的接触阻力的测量结果的图示；和

图6为表示在RIE干法蚀刻设备中的自偏压随时间的变化的图示。

具体实施方式

(第一示例性实施方案)

通过参考附图，将详细描述本发明的第一实例性实施方案。

根据本发明的第一实例性实施方案的有源矩阵基板的制造方法为这样一种方法：通过单掩模处理形成多个接触孔，使得到达多个电极，所述的多个电极位于硅绝缘层中的不同深度位置，并且由例如可以与透明导电膜直接接触的Cr膜或Al-Ni合金膜形成。

参考图2，由Cr膜或Al膜(Al-Ni合金膜)形成的第一电极12和由Cr膜或Al膜(Al-Ni合金膜)形成的第二电极14，位于玻璃基板11上和之上的不同深度位置。硅绝缘层13和硅绝缘层15安置在第一电极12上。硅绝缘层15安置在第二电极14上。

此方法特别包括表示在图2中的步骤：采用CHF₃、CF₄和O₂(CHF₃/CF₄/O₂气体)的混合气体进行干法蚀刻，以在硅绝缘层中形成两个接触孔，使得穿过抗蚀剂层16而分别到达第一电极12和第二电极14；和表示在图3中的步骤：进行氧灰化，以从抗蚀剂层16和Cr膜或Al膜(Al-Ni合金膜)的表面上去除含碳聚合物沉积物17。

这里，如图3中所示，通过使用在O₂放电等离子体中的O₂自由基，进行氧灰化。

这里采用的干法蚀刻为例如RIE干法蚀刻方法。氧灰化为等离子体蚀刻(PE)方法。

此方法能够减小在位于不同深度并且由Cr膜或Al膜(Al-Ni合金膜)形成的相应电极12和14与为到达电极12和14而形成的接触孔中形成的透明导电膜(未显示)之间的接触电阻。此外，接触孔以需要的正向锥形形状而形成。对此点将进行详细的说明。

在Cr膜或Al膜(Al-Ni合金膜)形成的电极12和14与形成于接触孔中以到达Cr膜或Al膜(Al-Ni合金膜)的透明导电膜之间的接触电阻取决于Cr膜或Al膜的表面条件。据推测，接触电阻受在蚀刻的过程中发生在Cr或Al膜的表面上的离子损伤的影响，例如归因于离子注入的原子混合，或粗糙表面；并且还受对例如损伤的保护效果的影响，该保护效果是由归因于蚀刻的次级反应而在Cr或Al膜表面上的沉积而提供的。

在此实施方案中，通过采用易于选择地生成对蚀刻反应来说重要的CF³⁺的CHF₃，和对于沉积反应来说重要的CF₄和O₂的混合气体，来抑制离子损伤。在本发明的干法蚀刻过程中，形成了含碳聚合物沉积物17。此含碳聚合物沉积物17提供保护Cr或Al膜的功能，并且在不再需要保护功能时，能够容易地通过O₂灰化去除(见图3)。

CF₄为沉积气体材料。如图2中所示，O₂用来将含碳聚合物沉积物17以CO₂的形式去除到某种程度，并且抑制过度沉积。

如果在蚀刻气体中不包含O₂，那么沉积反应就变得过强，以致阻碍了蚀刻，或在Cr或Al膜表面上形成了难以去除的含碳沉积物。因此，O₂对于控制该沉积反应是至关重要的。

根据此实施方案，在干法蚀刻方法中采用的CHF₃/CF₄/O₂气体主要包含一个碳原子，并且氟键合数也小(1至3)。因此，在等离子体中生成的离子的质量比在现有技术中从SF₆衍生而来的离子的质量更小。因此，可以减小离子损伤。

另外，含碳气体导致了作为次级反应，从CF_x沉积含碳聚合物在Cr或Al膜上的现象。因此，在蚀刻处理的过程中，由含碳聚合物沉积物17保护Cr膜或Al膜的表面。

结果，需要比采用SF₆气体的常规方法更长的蚀刻时间，来去除在Cr或Al膜的表面上的受影响层。另一方面，硅绝缘层13和15的蚀刻时间基本上是固定的，而不论任何沉积物的存在与否。这意味着，即使进行足够时间的蚀刻处理以形成深的接触孔，也可以减少对在浅的接触孔中暴露的电极的离子损伤。以此方式，可以使浅的接触孔中的离子损伤最小化。

相反，当根据相关技术而将SF₆蚀刻气体用于Cr或Al电极时，离子重，并且没有含碳沉积物产生。因此，在蚀刻的终点以后的短时间期间去除了Cr或Al膜的表面上的受影响层。从而，必须优化蚀刻条件，以基本上在蚀刻的终点完成蚀刻。

另外，根据本实施方案，将含碳聚合物还沉积在接触孔的侧壁上，使得抑制各向同性蚀刻的发展。结果，将接触孔形成为需要的正向锥形形状。

如果在CHF₃/CF₄/O₂气体中，CF₄的量大于CHF₃，就倾向于发生与单独采用CF₄气体时相同的问题。因此，优选设置CHF₃/CF₄/O₂气体中CHF₃和CF₄之间的比例，使得CHF₃＞CF₄。

考虑到在Cr或Al膜表面上的受影响层的可去除性和含碳聚合物沉积物17的影响，电极表面上的过度蚀刻时间优选落入约60至300秒的范围。

另外，当要形成的接触孔是深的，或为了提高生产量时，可以在干法蚀刻以前，将湿法蚀刻进行到某种程度。

然而，在已经覆盖了硅绝缘层13、15的Cr或Al膜的表面上存在高度抗蚀性的受影响层。通过湿法蚀刻处理不能容易地将此受影响层去除。因此，Cr或Al膜表面经常必须通过干法蚀刻处理而处理。作为离子蚀刻处理的RIE干法蚀刻法的使用对于受影响层的去除是特别有效的。而且，由于湿法蚀刻各向同性地发展，仅通过湿法蚀刻处理不能控制接触孔的形状。另外，由于耐抗蚀性对于长时间期间进行的湿法蚀刻并不足够高，对于湿法蚀刻不可缺少的是与RIE干法蚀刻法结合使用。

当结合使用干法蚀刻和湿法蚀刻处理时，由于归因于硅逃避到蚀刻溶液中或蚀刻溶液的蒸发，湿法蚀刻恶化了蚀刻溶液，出现蚀刻速率变化的问题。结果，在干法蚀刻的过程中，剩余的硅绝缘层的厚度发生变化。为了避免此问题，考虑在干法蚀刻处理的过程中，通过监测等离子体发射或电极电压来检测蚀刻终点，以检测暴露Cr或Al膜表面之前和之后的等离子体组成的变化。然而，在用于形成具有低孔比率的接触孔的干法蚀刻的情况，蚀刻完成之前和之后的监测值的变化过小，以致于不能精确地检测蚀刻终点。因此，应当考虑充足的过度蚀刻时间，通过适当的时间设置来解决蚀刻速率变化的问题。

根据采用CHF₃/CF₄/O₂气体的此实施方案，如上所述，几乎不能通过蚀刻时间来影响在Cr或Al膜和透明导电膜之间的接触电阻。因此，考虑到绝缘层厚度的变化和蚀刻溶液的恶化，可以设置充分长的过度蚀刻时间。因此，此实施方案提供了可以将接触电阻稳定地控制在在低水平的优势。

接触孔中形成的含碳聚合物沉积物17如果留在原处会导致接触电阻的增大，但是可以通过在蚀刻处理以后进行的O₂灰化来去除(见图3)。根据本发明的O₂灰化优选进行比常规O₂灰化方法更长的时期，因为需要去除在蚀刻的过程中形成在Cr或Al膜的表面上的含碳聚合物沉积物17。具体地，O₂灰化的时间优选落入约120至240秒的范围内。

接触电阻显著地受到对Cr或Al膜表面进行蚀刻的时间以及指定氧灰化时间的影响。如果干法蚀刻时间过长，含碳沉积发展过多，使得后来的氧灰化步骤需要更长的时间。考虑到生产设备的能力，这些步骤的时间应当尽可能短。

O₂灰化处理在某些区域表现了它的最佳效果。虽然在O₂灰化处理的初始状态中去除含碳聚合物沉积物17，但是如果它在长时间期间内继续，就会进行Cr或Al膜表面的氧化。最佳O₂灰化时间定义为通过O₂等离子体来去除通过采用CHF₃/CF₄/O₂气体的蚀刻处理而形成在Cr或Al膜表面上的含碳聚合物沉积物17所需要的时间。如果O₂灰化时间比最佳时间更长或更短，则在Cr或Al膜和透明导电膜之间的接触电阻增大。如果它过长，就不能充分地去除含碳聚合物沉积物17。如果它过短，Cr或Al膜的表面的氧化就影响接触电阻。然而，可以通过采用能够抑制氧离子对Cr或Al膜冲击的PE方法来充分稳定地控制最佳O₂灰化时间。以此方式，如上所提及的时间范围构成用于同时保证高的生产量和稳定操作的条件之一。

根据此实施方案，可以获得固定的接触电阻，而与在RIE干法蚀刻设备中的自偏压的变化无关。

通常，自偏压为影响离子加速能量从而影响对电极表面的离子损伤的参数。电极表面的离子损伤影响接触电阻。

图6表示了在以标准方式运行的RIE干法蚀刻设备中，自偏压随时间的变化。如图6中所示，自偏压由于电极构件的置换而显著改变，然后在约一个月的跨度后相对显著地变化。同样，自偏压持续地变化，而与电极构件的置换无关。自偏压的生成归因于在高频放电等离子体的形成过程中，阳极电极和阴极电极之间有效面积的不同。因此，当改变电极有效面积时，自偏压发生变化。当从抗蚀剂蒸发的成分沉积在阳极和阴极电极由Al等形成的构件的表面上时；或者当为防止电极构件的腐蚀而提供的耐酸铝膜受到磨损时，电极的有效面积可以发生变化。

常规采用SF₆蚀刻气体的RIE干法蚀刻方法倾向于导致对电极表面的离子损伤。因此，如图6中所示的自偏压的变化造成离子损伤发生变化。从而，也改变了接触电阻。

相反，根据其中几乎不产生离子损伤的采用CHF₃/CF₄/O₂气体的本实施方案，即使自偏压如图6中所示变化，也可以稳定地控制接触电阻。

通过参考附图，将具体地描述根据本发明的第一实例性实施方案的有源矩阵基底的制造方法。

此实施方案为根据本发明有源矩阵基板的制造方法的一个优选实例。

有源矩阵基板的制造方法将参考图4A至4G来描述。

在第一步骤中，在RIE干法蚀刻设备中，通过溅射方法在玻璃基板11(约360mm×470mm)上形成Cr膜或Al膜(Al-Ni合金膜)。将该Cr膜或Al膜(Al-Ni合金膜)图案化，以形成栅极电极12a、栅极布线(未示出)和栅极端子电极12b，如图4A中所示。

随后，如图4B中所示，通过等离子体CVD方法，依次形成作为栅极绝缘层的硅绝缘层13、本征半导体(a-Si:H)层18和欧姆(n+a-Si:H)层19。对这些层图案化以形成半导体(n+a-Si:H/a-Si:H)层。

随后，通过溅射方法形成Cr膜或Al膜(Al-Ni合金膜)。将该Cr膜或Al膜(Al-Ni合金膜)图案化，以形成源极-漏极电极14a、漏极布线(未示出)和漏极端子电极14b，如图4C中所示。

然后将欧姆层19蚀刻掉以形成沟道，如图4D中所示。

然后，通过等离子体CVD方法，形成作为保护层的硅绝缘层15，来保护沟道的表面，如图4E中所示。

随后，在硅绝缘层15上形成如图4F中所示的具有预定图案的抗蚀剂层16。

随后，如图4F中所示，形成分别到达栅极端子电极12b、源极-漏极电极14a或漏极端子电极14b的多个接触孔。如下所述，存在于栅极端子电极12b上的硅绝缘层具有与存在于源极-漏极电极14a和漏极端子电极14b上的硅绝缘层的厚度(ii)不同的厚度(i)。

(i)(在栅极端子电极12b上的硅绝缘层的厚度)＝(硅绝缘层13的残余厚度)+(形成的硅绝缘层15的最初厚度)

(ii)(在源极-漏极电极14a和漏极端子电极14b上的硅绝缘层的厚度)＝(形成的硅绝缘层15的最初厚度)

如此处所采用的术语“硅绝缘层13的残余厚度”是指，由于在蚀刻半导体(n+a-Si:H/a-Si:H)层的过程中，蚀刻掉了部分的硅绝缘层13，因此所形成硅绝缘层13的原始厚度并不保持完全。在氢化非晶硅TFT的制造过程中，在去除半导体(n+a-Si:H/a-Si:H)层时蚀刻掉的硅绝缘层的量通常为几十纳米。

如图4F中所示，通过采用CHF₃/CF₄/O₂的RIE干法蚀刻，在硅绝缘层13和硅绝缘层15中形成接触孔，使得分别到达栅极端子电极12b、源极-漏极电极14a和漏极端子电极14b。该RIE干法蚀刻是在以下条件下进行的：设定CHF₃/CF₄/O₂气体的流率为120/40/40sccm、压力为10Pa和放电功率为1500W。将栅极端子电极12b的表面暴露于等离子体约60秒。将源极-漏极电极14a和漏极端子电极14b的表面暴露于等离子体约200秒。

在接触孔的形成步骤中，在干法蚀刻以前也采用了湿法蚀刻方法。

相继地，通过O₂灰化(见图3)去除抗蚀剂层16，并且将基板11从RIE干法蚀刻设备中取出。例如，在133Pa的压力下进行O₂灰化处理200秒。

随后，通过溅射方法形成ITO(氧化铟锡)、IZO(氧化铟锌)等的透明导电膜。然后如图4G中所示，将该透明导电膜图案化，以形成：作为像素电极连接至源极-漏极电极14a的源极电极的透明导电膜24a；作为连接电极连接至栅极端子电极12b的透明导电膜22b；和作为连接电极连接至漏极端子电极14b的透明导电膜24b。

最后，进行退火，以完成用于驱动液晶的氢化非晶硅TFT的制造。

图5表示在具有表示于图4G中的结构的氢化非晶硅TFT中的接触电阻，该氢化非晶硅TFT通过应用本实施方案的接触孔形成方法制造，在本实施方案的接触孔形成方法中，RIE干法蚀刻处理是采用CHF₃/CF₄/O₂气体进行的。此处的接触电阻值是通过将具有10μm×10μm的尺寸的180个接触孔连接而获得的值。

作为比较例，图5还表示了通过应用表示于图1中的有关接触孔形成方法而制造的氢化非晶硅TFT中的接触电阻，在图1中的有关接触孔形成方法中，RIE干法蚀刻处理是采用SF₆/He气体进行的。

比较例基于以下条件。基板的尺寸为约360mm×470mm。RIE干法蚀刻是在以下条件下进行的，例如，SF₆/He气体的流率为50/250sccm，压力为30Pa，并且放电功率为1200W。将电极62的表面暴露于等离子体约60秒。将电极64的表面暴露于等离子体约200秒。电极表面暴露于等离子体的时间优选落入60至300秒的范围内。PEO₂灰化处理在133Pa的压力下进行200秒。O₂灰化时间优选落入120至240秒的范围内。比较例的接触电阻值也是通过将具有10μm×10μm的尺寸的180个接触孔连接而获得的。

如从图5中所见，对于在RIE干法蚀刻处理的过程中，暴露于等离子体相对短的时间的栅极端子电极12b(见图4G)或电极62(见图1)来说，其在本实施方案中采用CHF₃/CF₄/O₂气体的接触电阻表现了与采用SF₆/He气体的比较例中的接触电阻相等的值。另一方面，对于暴露于等离子体相对长的时间的源极-漏极电极14a、漏极端子电极14b(见图4G)或电极64(见图1)来说，其在本实施方案中的接触电阻基本上低于在比较例中的接触电阻。

根据采用CHF₃/CF₄/O₂气体的此实施方案，即使例如将源极-漏极电极14a和漏极端子电极14b暴露于等离子体300秒，接触电阻也在具有与当其暴露于等离子体少于300秒时相同数目的数字的值是稳定的。

另外，根据采用CHF₃/CF₄/O₂气体的此实施方案，即使将压力设定在5至30Pa的范围内，接触电阻也在具有相同数目的数字的值保持稳定。

(其它实例性实施方案)

根据第二个实例性实施方案，将Cr膜、主要由Cr构成的合金膜、Al膜或主要由Al构成的合金膜用作金属膜，该金属膜位于绝缘层中的不同深度位置，并且通过采用含氟气体的干法蚀刻而不蒸发。

根据第三个实例性实施方案，由CHF₃、CF₄和O₂构成的混合气体中的CHF₃和CF₄的气体流率满足CHF₃＞CF₄的关系。

根据第四个实例性实施方案，在干法蚀刻的过程中，通过接触孔暴露的金属膜暴露于等离子体的持续时间落入60至300秒的范围内。

根据第五个实例性实施方案，进行氧灰化的持续时间落入120至240秒的范围内。

根据第六个实例性实施方案，该方法具有在干法蚀刻处理以前进行的湿法蚀刻的步骤。

根据第七个实例性实施方案，在干法蚀刻处理中，由CHF₃、CF₄和O₂的混合气体衍生的含碳聚合物沉积物形成在接触孔的表面上和通过接触孔暴露的金属膜的表面上。

根据第八个实例性实施方案，在干法蚀刻处理的过程中，接触孔和通过接触孔暴露的金属膜是过度蚀刻的。

根据本发明的接触孔形成方法采用了简单的处理，但是仍然能够减小由Cr膜或Al膜形成的电极和形成在接触孔中的透明导电膜之间的接触电阻。

应当理解的是，本发明并不限制于以上所述实施方案，但是在后附权利要求的范围内可以进行不同的变化和更改。

例如，对于通过单掩模处理形成三个或更多个接触孔使得到达存在于三个或更多个不同深度位置的电极、布线或端子的方法，本发明也是适用的。

在本发明中，可以将通过等离子体生成的主要成分为CF³⁺的这样高极(high order)的PFC或HFC用作干法蚀刻处理中使用的蚀刻气体。

此外，绝缘层可以或者是无机膜例如SiN，或者是有机膜例如丙烯酸类树脂。

此外，本发明并不限制于如图4A至4G中所示的五掩模处理，而是还可应用于制造具有夹层分离结构的TFT的四掩模处理。应当注意，不论采用四掩模处理或五掩模处理，接触孔的形成都是通过采用单掩模处理来进行的。

Claims (8)

1.一种制造有源矩阵基板的方法，其中通过单掩模处理形成了多个接触孔，使得到达金属膜，所述金属膜位于绝缘层中的不同深度位置，并且通过采用含氟气体的干法蚀刻而不蒸发，所述方法包括以下步骤：

采用CHF₃、CF₄和O₂的混合气体进行干法蚀刻以形成多个接触孔；

对所述多个接触孔进行氧灰化；和

在多个接触孔中形成透明导电膜。

2.按照权利要求1所述的方法，其中：

所述金属膜为Cr膜、主要由Cr构成的合金膜、Al膜或主要由Al构成的合金膜。

3.按照权利要求1所述的方法，其中：

由CHF₃、CF₄和O₂构成的所述混合气体中的CHF₃和CF₄的气体流率满足CHF₃＞CF₄的关系。

4.按照权利要求1所述的方法，其中：

在所述干法蚀刻的过程中，通过接触孔暴露的所述金属膜暴露于等离子体的持续时间落入60至300秒的范围内。

5.按照权利要求1所述的方法，其中：

进行所述氧灰化的持续时间落入120至240秒的范围内。

6.按照权利要求1所述的方法，进一步包括以下步骤：

在干法蚀刻处理以前进行湿法蚀刻。

7.按照权利要求1所述的方法，其中：

在干法蚀刻处理中，由CHF₃、CF₄和O₂的所述混合气体衍生的含碳聚合物沉积物形成在所述接触孔的表面上和通过接触孔暴露的所述金属膜的表面上。

8.按照权利要求1所述的方法，其中：

在干法蚀刻中，所述接触孔和通过所述接触孔暴露的所述金属膜是过度蚀刻的。

Images