CN103928401B - 阵列基板及其制备方法、显示装置 - Google Patents

阵列基板及其制备方法、显示装置 Download PDF

Info

Publication number
CN103928401B
CN103928401B CN201410129048.2A CN201410129048A CN103928401B CN 103928401 B CN103928401 B CN 103928401B CN 201410129048 A CN201410129048 A CN 201410129048A CN 103928401 B CN103928401 B CN 103928401B
Authority
CN
China
Prior art keywords
layer
pixel electrode
array base
base palte
data line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410129048.2A
Other languages
English (en)
Other versions
CN103928401A (zh
Inventor
郭建
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Beijing BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Beijing BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Beijing BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201410129048.2A priority Critical patent/CN103928401B/zh
Publication of CN103928401A publication Critical patent/CN103928401A/zh
Priority to US14/492,709 priority patent/US9899433B2/en
Application granted granted Critical
Publication of CN103928401B publication Critical patent/CN103928401B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259Multistep manufacturing methods
    • H01L27/1288Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明涉及显示技术领域,特别涉及一种阵列基板及其制备方法、显示装置,所述阵列基板的制备方法包括以下步骤:S1.在衬底基板上形成包括栅极、栅极绝缘层、有源层和源漏电极的图案;S2.在完成步骤S1的衬底基板上形成透明导电层,通过一次构图工艺同时形成包括像素电极和数据线的图案。本发明提供的阵列基板通过一次构图工艺同时形成像素电极和数据线,减少的制造工艺步骤,节省了生产成本,提高了生产效率;进一步,使用石墨烯或纳米银线材料制作透明导电层并形成像素电极和数据线,使像素电极和数据线均具有较低电阻值和较高的光透过率的性能,从而提升了阵列基板的性能。

Description

阵列基板及其制备方法、显示装置
技术领域
本发明涉及显示技术领域,特别涉及一种阵列基板及其制备方法、显示装置。
背景技术
在薄膜晶体管-液晶显示器的阵列基板的制程中,包括在衬底基板上形成栅极和栅线、栅极绝缘层、栅极绝缘层过孔、有源层、源漏电极层和数据线,以及像素电极等。在形成像素电极层的步骤中,一般由氧化铟锡ITO,氧化铟锌IZO等材料制作,其透过率好,但是电阻值偏大;而数据线层一般采用钼,铝等金属制成,这些金属具有阻值低的优点,但是光透过率很差。为了保证像素电极和数据线各自的功能,像素电极层和数据线层分步骤由不同的掩模制作而形成像素电极和数据线,不能实现数据线和像素电极的同时形成。因而,导致阵列基板的制作过程增加了工艺步骤,增加了生产成本,并且降低了生产效率。
为了解决以上问题,本发明做了有益改进。
发明内容
(一)要解决的技术问题
本发明的目的是提供了一种能够降低生产成本、提高生产效率的阵列基板及其制备方法、显示装置。
(二)技术方案
本发明是通过以下技术方案实现的:一种阵列基板的制备方法,包括以下步骤:
S1.在衬底基板上形成包括栅极、栅极绝缘层、有源层和源漏电极的图案;
S2.在完成步骤S1的衬底基板上形成透明导电层,通过一次构图工艺同时形成包括像素电极和数据线的图案。
其中,所述步骤S1中,在衬底基板上形成栅极,还同时包括形成栅线以及栅线连接线的图案。
进一步,还包括以下步骤:
S3.在完成步骤S2的衬底基板上形成钝化层。
优选地,所述步骤S2中,所述透明导电层采用纳米银材料形成。
其中,所述步骤S2具体包括:
在完成步骤S1的衬底基板上依次形成透明导电层和平坦化层,然后通过一次构图工艺同时形成包括所述像素电极和数据线的图案。
进一步,所述步骤S2具体包括以下步骤:
在完成步骤S1的衬底基板上依次形成透明导电层和平坦化层;
在所述平坦化层上形成光刻胶层,对所述光刻胶层进行曝光、显影以形成光刻胶保留区域和光刻胶去除区域,所述光刻胶保留区域对应待形成的数据线和像素电极的图案,剩余的为所述光刻胶去除区域;对所述光刻胶去除区域对应的所述平坦化层采用干法刻蚀,使所述平坦化层形成与待形成的像素电极和数据线的图案对应的图案;
再对所述光刻胶去除区域对应的已刻蚀掉的平坦化层下方的所述透明导电层采用湿法刻蚀,使所述透明导电层形成包括数据线和像素电极的图案,之后去除所述光刻胶保留区域的光刻胶。
优选地,所述平坦化层采用有机树脂材料形成。
进一步,所述有机树脂材料为非感光性树脂。
优选地,所述步骤S2中:所述透明导电层采用石墨烯材料制成。
其中,所述步骤S2具体包括:
在完成步骤S1的衬底基板上形成透明导电层;
在所述透明导电层上形成光刻胶层,对所述光刻胶层进行曝光、显影以形成光刻胶保留区域和光刻胶去除区域,所述光刻胶保留区域对应待形成的数据线和像素电极的图案,剩余的为所述光刻胶去除区域;对所述光刻胶去除区域对应的所述透明电极层采用干法刻蚀,使所述透明电极层形成包括所述像素电极和数据线的图案,之后去除所述光刻胶保留区域的光刻胶。
其中,所述干法刻蚀所使用的刻蚀气体为CF6和CF4中的一种或二者的混合物。
进一步,所述步骤S2中,在完成步骤S1的衬底基板上形成包括像素电极和数据线的图案同时还形成用于保护栅线连接线的保护层的图案。
本发明还提供一种阵列基板,采用如上所述的阵列基板的制备方法制成;所述阵列基板包括衬底基板,所述衬底基板上设置有栅极、栅极绝缘层、有源层、源漏电极、像素电极和数据线,其中,所述像素电极和数据线均采用纳米银材料制成,或者像素电极和数据线均采用石墨烯材料制成。
其中,在所述像素电极和数据线的材质均为纳米银材料时,所述像素电极和数据线上还设有与所述像素电极和数据线相对应的平坦化层。
进一步,所述阵列基板还包括与所述栅极同层的栅线连接线。
再进一步,所述栅线连接线上设置有保护层,所述保护层采用纳米银材料或者石墨烯材料制成。
本发明还提供一种显示装置,其包括如上所述的阵列基板。
(三)有益效果
与现有技术和产品相比,本发明有如下优点:
1、本发明提供的阵列基板通过一次构图工艺同时形成像素电极和数据线,减少的制造工艺步骤,节省了生产成本,提高了生产效率;
2、本发明中进一步使用石墨烯或纳米银线材料制作透明导电层并形成像素电极和数据线,使像素电极和数据线均具有较低电阻值和较高的光透过率的性能,从而提升了阵列基板的性能。
附图说明
图1是本发明实施例一和二中的阵列基板截面结构示意图一;
图2是本发明实施例一中的阵列基板截面结构示意图二;
图3是本发明实施例一和二中的阵列基板的平面结构示意图;
图4是本发明的阵列基板的制备方法的步骤示意图。
附图中,各标号所代表的组件列表如下:
1-衬底基板;2-栅极;3-栅线连接线;4-栅极绝缘层;5-保护层;6-像素电极;7-漏极;8-源极;9-平坦化层;10-有源层;11-数据线;12-栅线。
具体实施方式
下面结合附图对本发明的具体实施方式做一个详细的说明。
如图4所示,本发明提供一种阵列基板的制备方法,包括以下步骤:
S1.在衬底基板上形成包括栅极、栅极绝缘层、有源层和源漏电极的图案;
具体地,制作阵列基板的过程中,栅极和源极、漏极采用金属等导电材料制成,有源层采用非晶硅(a-Si)制成。栅极绝缘层采用SiO2、SiNx等透明非晶氧化物制成;所述栅极、栅极绝缘层、有源层、源极和漏极分别通过构图工艺而制成。
进一步,步骤S1中,在衬底基板上形成栅极,还同时形成栅线以及栅线连接线。
S2.在完成步骤S1的衬底基板上形成透明导电层,通过一次构图工艺同时形成包括像素电极和数据线的图案。
其中,透明导电层可采用纳米银或石墨烯等材料制成,具有低电阻值和较高的光透过率。
进一步,所述步骤S2具体包括,在完成步骤S1的衬底基板上形成包括像素电极和数据线的图案的同时还形成用于保护栅线连接线的保护层的图案。
S3.在完成步骤S2的衬底基板上形成钝化层。钝化层可以选用氧化物、氮化物或者氧氮化合物制成。
本实施例中提供的阵列基板的制备方法通过一次构图工艺同时形成像素电极和数据线,减少的制造工艺步骤,节省了生产成本,提高了生产效率。
实施例一、
本实施例提供一种阵列基板的制备方法,具体方法如下:
S1.如图1所示,在衬底基板1上形成包括栅极2、栅极绝缘层4、有源层10、源极8和漏极7的图案;
进一步,步骤S1中可在形成栅极2的同时,还形成如图3所示的栅线12以及如图1所示的栅线连接线3;
具体地,制作阵列基板的过程中,栅极和源极、漏极采用金属等导电材料制成,有源层采用非晶硅(a-Si)制成。栅极绝缘层采用SiO2、SiNx等透明非晶氧化物制成;所述栅线、栅线连接线、栅极、栅极绝缘层、有源层、源极和漏极分别通过构图工艺而制成。
S2.在完成步骤S1的衬底基板1上,依次形成透明导电层和平坦化层9,然后通过一次构图工艺同时形成包括所述像素电极6和如图3所示的数据线11的图案,或者是此时通过一次构图工艺同时形成包括所述像素电极6、如图3所示的数据线11和用于保护栅线连接线3的保护层5的图案。
具体地,可通过等离子体增强化学气相淀积PEVCD方法沉积一层纳米银材料的透明导电层,再沉积一层平坦化层9;
当采用纳米银材料沉积透明导电层时,由于纳米银形成的透明导电层表面凹凸不平,需要以有机树脂作为顶层平坦化层。该平坦化层按照透明电极的图案进行构图工艺。在构图工艺中,在对纳米银材质的透明导电层可采用湿法刻蚀方法进行刻蚀,而刻蚀液所用的硝酸浓度较高,对一般的感光性有机树脂有较大的腐蚀。本实施例中采用有机树脂材料涂覆形成平坦化层,有机树脂材料可采用苯并环丁烯等感光性树脂材料,但是本实施例中优选采用非感光性树脂材料,如二氧化硅基底的有机树脂,或者Si-C碳硅基底的有机树脂,可以耐受高浓度硝酸的腐蚀。
其中,步骤S2具体包括以下步骤:
在完成步骤S1的衬底基板1上依次形成透明导电层和平坦化层9;
在所述平坦化层9上形成光刻胶层,对所述光刻胶层进行曝光、显影以形成光刻胶保留区域和光刻胶去除区域,所述光刻胶保留区域对应待形成的数据线和像素电极的图案(或者是所述光刻胶保留区域对应待形成的数据线、像素电极和用于保护栅线连接线3的保护层5的图案),剩余的为所述光刻胶去除区域,对所述光刻胶去除区域对应的所述平坦化层9采用干法刻蚀,使所述平坦化层9形成与待形成的像素电极6和数据线11的图案对应的图案(或者是使平坦化层9形成与所述光刻胶保留区域对应待形成的数据线、像素电极和用于保护栅线连接线3的保护层5的图案对应的图案),如图3所示;
再对所述光刻胶去除区域对应的已刻蚀掉的平坦化层9下方的所述透明导电层采用湿法刻蚀,使所述透明导电层形成包括数据线11和像素电极6的图案,之后去除所述光刻胶保留区域的光刻胶。
其中,所述步骤S2可具体包括:在完成步骤S1的衬底基板1上,依次形成透明导电层和平坦化层9,通过一次构图工艺同时形成包括像素电极6和数据线11的图案(或者是通过一次构图工艺同时形成包括数据线、像素电极和用于保护栅线连接线3的保护层5的图案),如图1和图2所示。
S3.在完成步骤S2的衬底基板1上形成钝化层。在完成步骤S2的衬底基板1上,通过PECVD方法沉积而形成钝化层。钝化层可以选用氧化物、氮化物或者氧氮化合物,硅的氧化物对应的反应气体可以为SiH4,N2O;氮化物或者氧氮化合物对应气体是SiH4,NH3,N2或SiH2Cl2,NH3,N2;钝化层也可以使用Al2O3,或者双层的阻挡结构。
本实施例还提供一种阵列基板,采用如上所述的阵列基板的制备方法制成;所述阵列基板包括衬底基板,所述衬底基板上设置有栅极、栅极绝缘层、有源层、源漏电极、像素电极和数据线,其中,所述像素电极和数据线均采用纳米银材料制成。
其中,所述像素电极和数据线上设有平坦化层。进一步,所述平坦化层的材质为非感光性树脂材料,如二氧化硅基底的有机树脂,或者Si-C碳硅基底的有机树脂。
所述阵列基板还包括与所述栅极同层的栅线连接线。进一步,所述栅线连接线上设置有保护层,所述保护层采用纳米银材料材料制成。
所述阵列基板使用纳米银线材料制作透明导电层并形成像素电极和数据线,使像素电极和数据线均具有较低电阻值和较高的光透过率的性能。
本实施例中还提供一种显示装置,本实施例的显示装置可以为:液晶面板、电子纸、有机发光二极管OLED(Organic Light-Emitting Diode,简称OLED)面板、液晶电视、液晶显示器、数码相框、手机、平板电脑等任何具有显示功能的产品或部件,该显示装置包括上述的阵列基板。
实施例二
本实施例提供一种阵列基板的制备方法,包括以下步骤:
S1.如图1所示,在衬底基板1上形成栅极2、储存电容底电极3、栅极绝缘层4、有源层10、源极8和漏极7;
进一步,步骤S1中可在形成栅极2的同时,还形成如图3所示的栅线12以及如图1所示的栅线连接线3;
S2.在完成步骤S1的衬底基板1上,通过溅射方法连续沉积一层石墨烯材料的透明导电层;通过一次构图工艺同时形成包括像素电极6和数据线11的透明导电层图案(或者是通过一次构图工艺同时形成包括数据线、像素电极和用于保护栅线连接线3的保护层5的图案)。
步骤S2具体包括:
在完成步骤S1的衬底基板1上形成透明导电层;当涂覆透明导电层材料为石墨烯时,由于石墨烯时单层原子结构,厚度很薄,且平坦化好,则无需在其上表面形成平坦化层。
在所述透明导电层上形成光刻胶层,对所述光刻胶层进行曝光、显影以形成光刻胶保留区域和光刻胶去除区域,所述光刻胶保留区域对应待形成的数据线和像素电极的图案(或者是所述光刻胶保留区域对应待形成的数据线、像素电极和用于保护栅线连接线3的保护层5的图案),剩余的为所述光刻胶去除区域,对所述光刻胶去除区域对应的所述透明电极层采用干法刻蚀,使所述透明电极层形成包括如图3所示的像素电极6和数据线11的图案(或者是形成包括数据线、像素电极6和用于保护栅线连接线3的保护层5的图案),之后去除所述光刻胶保留区域的光刻胶,如图1和图3所示。
本实施例中,干法刻蚀方法,需要注意刻蚀对底层的栅极绝缘层和有源层的侵蚀。因此,刻蚀气体一般使用刻蚀气体为CF6和CF4中的一种或二者的混合物,而不包括一般刻蚀工艺中使用的O2,Cl2等。以SF6或CF4的物理轰击,刻蚀掉石墨烯的碳结构,同时,由于刻蚀气体不含有O2和Cl2,对底层栅极绝缘层和有源层也有很好的选择比,可以有效保护底层栅极绝缘层。
S3.在完成步骤S2的衬底基板1上形成钝化层。在完成步骤S3的衬底基板1上,通过PECVD方法沉积而形成钝化层。钝化层可以选用氧化物、氮化物或者氧氮化合物,硅的氧化物对应的反应气体可以为SiH4,N2O。
本实施例还提供一种阵列基板,采用如上所述的阵列基板的制备方法制成;所述阵列基板包括衬底基板,所述衬底基板上设置有栅极、栅极绝缘层、有源层、源漏电极、像素电极和数据线,其中,所述像素电极和数据线均采用石墨烯材料制成。
所述阵列基板还包括与所述栅极同层的栅线连接线,进一步,所述栅线连接线上设置有保护层,所述保护层采用石墨烯材料制成。
所述阵列基板使用石墨烯材料制作透明导电层并形成像素电极和数据线,使像素电极和数据线均具有较低电阻值和较高的光透过率的性能。
本实施例中还提供一种显示装置,本实施例的显示装置可以为:液晶面板、电子纸、有机发光二极管OLED(Organic Light-Emitting Diode,简称OLED)面板、液晶电视、液晶显示器、数码相框、手机、平板电脑等任何具有显示功能的产品或部件,该显示装置包括上述的阵列基板。
在本发明中,构图工艺,可只包括光刻工艺,或,包括光刻工艺以及刻蚀步骤,同时还可以包括打印、喷墨等其他用于形成预定图形的工艺;光刻工艺,是指包括成膜、曝光、显影等工艺过程的利用光刻胶、掩模板、曝光机等形成图形的工艺。可根据本发明中所形成的结构选择相应的构图工艺。
以上实施方式仅用于说明本发明,而并非对本发明的限制,有关技术领域的普通技术人员,在不脱离本发明的精神和范围的情况下,还可以做出各种变化和变型,因此所有等同的技术方案也属于本发明的范畴,本发明的专利保护范围应由权利要求限定。

Claims (11)

1.一种阵列基板的制备方法,其特征在于,包括以下步骤:
S1.在衬底基板上形成包括栅极、栅极绝缘层、有源层和源漏电极的图案;
S2.在完成步骤S1的衬底基板上形成透明导电层,通过一次构图工艺同时形成包括像素电极和数据线的图案;
所述步骤S2中,所述透明导电层采用纳米银材料形成;
所述步骤S2具体包括:
在完成步骤S1的衬底基板上依次形成透明导电层和平坦化层,然后通过一次构图工艺同时形成包括所述像素电极和数据线的图案;
所述步骤S2具体包括以下步骤:
在完成步骤S1的衬底基板上依次形成透明导电层和平坦化层;
在所述平坦化层上形成光刻胶层,对所述光刻胶层进行曝光、显影以形成光刻胶保留区域和光刻胶去除区域,所述光刻胶保留区域对应待形成的数据线和像素电极的图案,剩余的为所述光刻胶去除区域;对所述光刻胶去除区域对应的所述平坦化层采用干法刻蚀,使所述平坦化层形成与待形成的像素电极和数据线的图案对应的图案;
再对所述光刻胶去除区域对应的已刻蚀掉的平坦化层下方的所述透明导电层采用湿法刻蚀,使所述透明导电层形成包括数据线和像素电极的图案,之后去除所述光刻胶保留区域的光刻胶。
2.根据权利要求1所述的阵列基板的制备方法,其特征在于,所述步骤S1中,在衬底基板上形成栅极,还同时包括形成栅线以及栅线连接线的图案。
3.根据权利要求1所述的阵列基板的制备方法,其特征在于,还包括以下步骤:
S3.在完成步骤S2的衬底基板上形成钝化层。
4.根据权利要求1所述的阵列基板的制备方法,其特征在于,所述平坦化层采用有机树脂材料形成。
5.根据权利要求4所述的阵列基板的制备方法,其特征在于,所述有机树脂材料为非感光性树脂。
6.根据权利要求1-5中任一项所述的阵列基板的制备方法,其特征在于,所述步骤S2中,在完成步骤S1的衬底基板上形成包括像素电极和数据线的图案同时还形成用于保护栅线连接线的保护层的图案。
7.一种阵列基板,其特征在于,采用如权利要求1所述的阵列基板的制备方法制成;所述阵列基板包括衬底基板,所述衬底基板上设置有栅极、栅极绝缘层、有源层、源漏电极、像素电极和数据线,其中,所述像素电极和数据线均采用纳米银材料制成。
8.根据权利要求7所述的阵列基板,其特征在于,在所述像素电极和数据线的材质均为纳米银材料时,所述像素电极和数据线上还设有与所述像素电极和数据线相对应的平坦化层。
9.根据权利要求7所述的阵列基板,其特征在于,所述阵列基板还包括与所述栅极同层的栅线连接线。
10.根据权利要求9所述的阵列基板,其特征在于,所述栅线连接线上设置有保护层,所述保护层采用纳米银材料制成。
11.一种显示装置,其特征在于,包括如权利要求7~10任一项所述的阵列基板。
CN201410129048.2A 2014-04-01 2014-04-01 阵列基板及其制备方法、显示装置 Active CN103928401B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201410129048.2A CN103928401B (zh) 2014-04-01 2014-04-01 阵列基板及其制备方法、显示装置
US14/492,709 US9899433B2 (en) 2014-04-01 2014-09-22 Array substrate and method for preparing the same, and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410129048.2A CN103928401B (zh) 2014-04-01 2014-04-01 阵列基板及其制备方法、显示装置

Publications (2)

Publication Number Publication Date
CN103928401A CN103928401A (zh) 2014-07-16
CN103928401B true CN103928401B (zh) 2017-01-18

Family

ID=51146577

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410129048.2A Active CN103928401B (zh) 2014-04-01 2014-04-01 阵列基板及其制备方法、显示装置

Country Status (2)

Country Link
US (1) US9899433B2 (zh)
CN (1) CN103928401B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104576758A (zh) 2015-01-22 2015-04-29 合肥京东方光电科技有限公司 薄膜晶体管、阵列基板及其制作方法
CN106842663A (zh) * 2017-02-17 2017-06-13 上海天马微电子有限公司 一种阵列基板及制造方法、触控显示面板和触控显示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1411322A (zh) * 2002-11-22 2003-04-16 中国科学院长春应用化学研究所 有机晶体管有源矩阵有机发光显示装置及制造方法
CN102651339A (zh) * 2011-09-29 2012-08-29 京东方科技集团股份有限公司 一种tft阵列基板及其制造方法和显示装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5077083A (en) * 1989-12-04 1991-12-31 Dow Corning Corporation Epoxy-silanol functional UV curable polymers
US6884495B2 (en) * 2000-05-02 2005-04-26 Bridgestone Corporation Antireflection film
US7566971B2 (en) * 2005-05-27 2009-07-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5521270B2 (ja) * 2007-02-21 2014-06-11 凸版印刷株式会社 薄膜トランジスタアレイ、薄膜トランジスタアレイの製造方法、および薄膜トランジスタアレイを用いたアクティブマトリクス型ディスプレイ
KR101480004B1 (ko) * 2008-02-21 2015-01-08 삼성디스플레이 주식회사 표시판 및 그 제조 방법
US20130100390A1 (en) * 2011-10-25 2013-04-25 Yewen Wang Liquid Crystal Substrate and Manufacturing Method thereof, and Liquid Crystal Display Device
US20130153911A1 (en) * 2011-12-15 2013-06-20 Boe Technology Group Co., Ltd. Array substrate, manufacturing method thereof and display device
KR20140067600A (ko) * 2012-11-27 2014-06-05 삼성디스플레이 주식회사 스위칭 소자, 이를 포함하는 표시 기판 및 이의 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1411322A (zh) * 2002-11-22 2003-04-16 中国科学院长春应用化学研究所 有机晶体管有源矩阵有机发光显示装置及制造方法
CN102651339A (zh) * 2011-09-29 2012-08-29 京东方科技集团股份有限公司 一种tft阵列基板及其制造方法和显示装置

Also Published As

Publication number Publication date
CN103928401A (zh) 2014-07-16
US20150279875A1 (en) 2015-10-01
US9899433B2 (en) 2018-02-20

Similar Documents

Publication Publication Date Title
TWI674338B (zh) 用於銀薄層的蝕刻劑組合物,使用其形成金屬圖案的方法和使用其製作陣列基板的方法
CN103236419B (zh) 阵列基板的制备方法、阵列基板以及显示装置
CN103227148B (zh) 一种阵列基板制备方法及阵列基板和显示装置
CN103715267A (zh) 薄膜晶体管、tft阵列基板及其制造方法和显示装置
CN105070684B (zh) 阵列基板的制备方法、阵列基板及显示装置
CN104600083B (zh) 薄膜晶体管阵列基板及其制备方法、显示面板和显示装置
CN104409360A (zh) 薄膜晶体管与其形成方法
US9171941B2 (en) Fabricating method of thin film transistor, fabricating method of array substrate and display device
CN103887245B (zh) 一种阵列基板的制造方法
CN103545221B (zh) 金属氧化物薄膜晶体管及其制备方法
KR20100051499A (ko) 플렉시블 표시장치 제조방법
CN106784014A (zh) 薄膜晶体管及其制作方法、显示基板、显示装置
CN103048840B (zh) 阵列基板及其制作方法、液晶显示面板和显示装置
CN104241296B (zh) 一种阵列基板及其制作方法和显示装置
JP2016520205A (ja) アレイ基板およびその製作方法、当該アレイ基板を備える表示装置
CN102629592A (zh) 阵列基板及其制作方法、显示装置
US9716117B2 (en) Method for producing a via, a method for producing an array substrate, an array substrate, and a display device
CN104269413A (zh) 阵列基板及其制作方法、液晶显示装置
CN108807556A (zh) 一种光学传感器件及其制作方法、显示器件、显示设备
CN106504987B (zh) 用于银层的蚀刻溶液组合物、使用其制作金属图案的方法和制作显示基板的方法
CN103820784A (zh) 刻蚀剂组合物、金属图案的形成方法和阵列基板的制法
CN103094204B (zh) 制造液晶显示装置的阵列基板的方法
CN103928401B (zh) 阵列基板及其制备方法、显示装置
KR20100019233A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
CN102610564B (zh) Tft阵列基板的制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant