CN103094204B - 制造液晶显示装置的阵列基板的方法 - Google Patents

制造液晶显示装置的阵列基板的方法 Download PDF

Info

Publication number
CN103094204B
CN103094204B CN201210269111.3A CN201210269111A CN103094204B CN 103094204 B CN103094204 B CN 103094204B CN 201210269111 A CN201210269111 A CN 201210269111A CN 103094204 B CN103094204 B CN 103094204B
Authority
CN
China
Prior art keywords
conductive material
material layer
layer
substrate
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201210269111.3A
Other languages
English (en)
Other versions
CN103094204A (zh
Inventor
李柱兰
李政润
赵恒燮
张斗熙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of CN103094204A publication Critical patent/CN103094204A/zh
Application granted granted Critical
Publication of CN103094204B publication Critical patent/CN103094204B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/134309Electrodes characterised by their geometrical arrangement
    • G02F1/134363Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)

Abstract

一种制造液晶显示装置的阵列基板的方法,包括:在基板上形成彼此交叉的栅线和数据线以限定像素区域;形成与所述栅线和所述数据线连接的薄膜晶体管;在具有所述栅线、所述数据线和所述薄膜晶体管的所述基板上形成钝化层;在所述钝化层上形成第一导电材料层并且所述第一导电材料层与所述薄膜晶体管的漏极连接;氧化所述第一导电材料层的表面;在所氧化的第一导电材料层上形成第二导电材料层;在所述第二导电材料层上形成光刻胶图案;使用所述光刻胶图案蚀刻所述第一导电材料层和第二导电材料层,以形成像素电极和公共电极,所述像素电极和公共电极交替布置在所述像素区域并产生共面电场;以及去除所述光刻胶图案。

Description

制造液晶显示装置的阵列基板的方法
相关申请的交叉引用
本申请要求享有2011年11月1日在韩国提交的韩国专利申请第10-2011-0112724号的优先权,为了所有目的在此援引该专利申请的全文内容作为参考。
技术领域
本发明涉及一种液晶显示装置,尤其涉及一种制造液晶显示装置的阵列基板的方法。
背景技术
直到最近,显示装置还典型地使用阴极射线管(CRT)。然而,目前正投入很多努力和研究来发展各种类型的作为CRT的代替品的平板显示装置,如液晶显示(LCD)装置、等离子显示面板(PDP)、场致发射显示装置以及电致发光显示装置(ELD)。在这些平板显示装置中,LCD装置具有很多优点,如分辨率高、重量轻、外形纤薄、尺寸紧凑以及所需电源电压低等。
一般来说,LCD装置包括彼此隔开并且互相面对的两个基板,在所述两个基板之间夹有液晶材料。所述两个基板包括互相面对的电极,使得在电极之间施加的电压产生穿过液晶材料的电场。液晶材料中的液晶分子的取向根据所产生的电场的强度改变为所产生的电场的方向,由此改变LCD装置的光透射率。因此,LCD装置通过改变所产生的电场的强度来显示图像。
使用在垂直方向上产生的电场的LCD装置在视角方面具有缺陷。为解决该问题,提出了使用共面电场的共面切换(IPS)模式LCD装置。
图1是图解根据现有技术的IPS模式LCD装置的示意性剖面图。
参照图1,IPS模式LCD装置包括阵列基板1、滤色器基板3以及液晶层5。
阵列基板1包括产生共面电场L的像素电极25和公共电极21。液晶层5由电场L操控。这种构造使视角变宽。
像素电极和公共电极具有大约2.2μm或者更窄的宽度以改善开口率(aperture ratio),并且具有使用不同导电材料的双层结构,以降低对环境光的反射率且提高环境对比度。然而,所述双层结构导致如下一些问题。
参照图2,图2是示出根据现有技术的未被蚀刻而以颗粒状残留物残留下来的部分第二导电材料的照片,颗粒状残留物不仅残留在像素电极25和公共电极21之上,而且还残留在除了像素电极25和公共电极21以外的大面积之上。因此,这些颗粒状残留物影响了电场对液晶层5的操控,并且因而降低了液晶的响应速度。还有,由于颗粒状残留物起到混浊(haze)成分的作用,所以降低了亮度。
再有,颗粒状残留物还导致了摩擦在像素电极25和公共电极21上形成的取向层的缺陷。
发明内容
因此,本发明的实施方式涉及一种制造液晶显示装置的阵列基板的方法,所述方法基本上克服了由于现有技术的局限和缺陷所导致的一个或多个问题,并具有其它的优点。
本发明的实施方式的一个优点是提供一种液晶显示装置的阵列基板,以及制造所述阵列基板的方法,所述阵列基板能够改善开口率、降低环境光的反射率以及改善生产效率。本发明实施方式的其它特征和优点将在随后的描述中列出,其中一部分将由描述的内容明显看出,或者可以在实施本发明时习得。本发明的这些和其它优点将通过文字说明、权利要求书和附图中特别指明的结构来实现和获得。
为了实现这些和其它优点,根据本发明的目的,如在此具体和概括描述的那样,本发明提供了一种制造液晶显示装置的阵列基板的方法,所述方法包括:在基板上形成彼此交叉的栅线和数据线以限定像素区域;形成与所述栅线和数据线连接的薄膜晶体管;在具有所述栅线、数据线和薄膜晶体管的所述基板上形成钝化层;在所述钝化层上形成第一导电材料层并且所述第一导电材料层与所述薄膜晶体管的漏极连接;氧化所述第一导电材料层的表面;在所氧化的第一导电材料层上形成第二导电材料层;在所述第二导电材料层上形成光刻胶图案;使用所述光刻胶图案蚀刻所述第一导电材料层和第二导电材料层以形成像素电极和公共电极,所述像素电极和公共电极交替布置在所述像素区域并产生共面电场;以及去除所述光刻胶图案。
而且,在上述方法中,所述氧化步骤可以包括在空气中暴露所述第一导电材料层的所述表面。
而且,在上述方法中,所述氧化步骤可以包括在氧气(O2)中暴露所述第一导电材料层的所述表面。
而且,在上述方法中,所述氧化步骤可以包括在氧(O2)等离子体中暴露所述第一导电材料层的所述表面。
在另一方面,在上述方法中,所述第一导电材料层可以由不透明导电材料形成,所述第二导电材料层可以由透明材料形成。
而且,在上述方法中,所述不透明导电材料可以是钼(Mo),钼-钛(MoTi),铜(Cu)或者氮化铜(CuNx),所述透明材料可以是氧化铟锡(ITO),氧化铟锌(IZO)或者铝掺杂氧化锌(AZO)。
而且,在上述方法中,所述第二导电材料层可以比所述第一导电材料层厚。
此外,在上述方法中,所述氧化步骤可以在用于形成所述第一导电材料层的腔室中进行,并且所述氧化步骤在形成所述第一导电材料层之后进行。
此外,在上述方法中,所述氧化步骤可以在用于形成所述第二导电材料层的腔室中进行,并且所述氧化步骤在形成所述第二导电材料层之前进行。
而且,在上述方法中,在氧(O2)等离子体中暴露所述第一导电材料层的所述表面的步骤可以在氧流速为大约10sccm至大约20sccm中进行大约40秒至大约100秒。
而且,在上述方法中,在氧(O2)等离子体中暴露所述第一导电材料层的所述表面的步骤可以在真空度为大约80mTorr至大约120mTorr下进行。
在另一方面,在上述方法中,所述蚀刻所述第一导电材料层和第二导电材料层的步骤使用包括过氧化氢(H2O2),氟化铵(NH4F)和苯并三唑(BTA)的蚀刻剂,或者使用包括过氧化氢(H2O2),氟化铵(NH4F)和氨基四唑(ATZ)的蚀刻剂。
应理解的是,上述概括说明、接下来的详细说明以及所附附图都是示例性的和解释性的,意在对要求保护的发明提供进一步的解释。本发明可以允许其它同样有效的实施方式。
附图说明
所包括的附图用以给本发明提供进一步的理解,被包含在说明书内,并组成说明书一部分,附图图解了本发明的实施方式并与说明书一起用于解释本发明的原理。
在附图中:
图1是图解根据现有技术的IPS模式LCD装置的示意性剖面图。
图2是示出根据现有技术的未被蚀刻而以颗粒状残留物残留下来的部分第二导电材料的照片。
图3是图解根据本发明实施方式的IPS模式LCD装置的剖面图。
图4是示出根据本发明实施方式的无颗粒状残留物残留自第二导电材料层的照片。
图5A至5K是图解根据本发明实施方式制造LCD装置的方法的剖面图。
图6A和6B是图解根据本发明的实施方式使用流水线型(inline)溅射设备形成像素电极和公共电极的工艺的示意图。
图7是图解根据本发明的另一实施方式使用流水线型溅射装置形成像素电极和公共电极的工艺的示意图。
具体实施方式
现在将详细描述本发明的示例性实施方式,所述示例性实施方式在附图中示出。
图3是图解根据本发明的实施方式的IPS模式LCD装置的剖面图。
参照图3,LCD装置包括阵列基板、对向基板以及在所述阵列基板与对向基板之间的液晶层。
阵列基板包括在基板101上彼此交叉以限定像素区域P的栅线和数据线,以及与所述栅线隔开且平行的公共线。
薄膜晶体管Tr位于靠近栅线与数据线的交叉部份的开关区域TrA中,并与所述栅线和数据线连接。在作为用以显示图像的有效区域的显示区域AA中,像素电极114和公共电极112交替布置,以产生共面电场。
薄膜晶体管Tr包括栅极111、栅绝缘层113、半导体层115和源极117及漏极119。半导体层115包括由本征非晶硅形成的有源层115a以及由掺杂非晶硅层形成的欧姆接触层115b。
钝化层116形成在薄膜晶体管Tr上,像素电极114与漏极119连接。
由于共面电场在像素电极114与公共电极112之间产生,故能够实现宽视角。
本实施方式的像素电极114和公共电极112都具有使用不同导电材料的双层结构。
像素电极114和公共电极112的每个的下层210可以由不透明导电材料形成,例如钼(Mo)、钼-钛(MoTi)、铜(Cu)或者氮化铜(CuNx)。像素电极114和公共电极112的每个的上层220可以由透明导电材料形成,例如氧化铟锡(ITO)、氧化铟锌(IZO)或者铝掺杂氧化锌(AZO)。
因此,像素电极114和公共电极112形成为具有大约0.5μm至大约2.2μm的狭窄宽度,从而能够提高开口率。
换句话说,由于液晶被像素电极114与公共电极112之间的电场所操控,而位于像素电极114和公共电极112上方的液晶无法被操控。因此,被像素电极114和公共电极112所占据的面积降低了开口率。然而,所述像素电极114和公共电极112被形成具有狭窄宽度,则被像素电极114和公共电极112所占据的面积就减少了。因此,能够提高LCD装置的开口率。
如上所述,双层的像素电极114和公共电极112使用不同的导电材料。因此,利用伽伐尼现象(galvanic phenomenon)进行形成像素电极114和公共电极112的构图工艺,伽伐尼现象是一种当不同的金属暴露给诸如蚀刻剂这样的腐蚀液时,由于两种不同导电材料之间产生的电位差而发生在更活跃的导电材料中的重腐蚀现象。因此像素电极和公共电极能够被形成为具有狭窄宽度。
而且,能够减少对环境光的反射率,从而能够提高环境对比度。换句话说,当使用涂有不同厚度和不同折射系数的不同导电材料构造所述双层结构时,所述不同产生了抗反射涂层效果,即从所述双层结构反射的光经历相消干涉,因而能够降低从LCD装置反射的光的强度。
另外,在本实施方式中,当形成像素电极114和公共电极112时,取消了将下层210暴露给空气的步骤。因此,能够提高生产效率,并且能够防止上层220沿下层210的结晶生长的方向生长。
因此,如图4中所示,在蚀刻工艺中,能够防止第二导电材料(制成像素电极114和公共电极112的上层220的材料)的一部分未被蚀刻而以颗粒状残留物残留下来。因而,能够防止液晶响应速度的降低、亮度的降低以及由于残留物所导致的摩擦取向层的缺陷。
图5A至图5K是图解根据本发明实施方式制造LCD装置的方法的剖面图。出于解释的目的,将其中形成有薄膜晶体管Tr的区域定义为开关区域TrA,将用以显示图像的有效区域定义为显示区域AA。
参照图5A,在基板101上沉积第一金属以形成第一金属层。该第一金属可以是钼(Mo)、铝(Al)、铝合金(例如AlNd)、铜和铜合金中的至少一种。
然后,进行第一掩模工艺以构图第一金属层,并形成沿第一方向的栅线以及与所述栅线连接的栅极111。所述第一掩模工艺可包括形成光刻胶层、使用光掩模曝光所述光刻胶层、显影所述光刻胶层以形成光刻胶图案、使用所述光刻胶图案蚀刻所述第一金属层和剥离所述光刻胶图案。
第一金属层可具有单层或多层结构。在形成栅线和栅极111期间,可以形成公共线。
然后,参照图5B,在具有栅极111的基板101上形成栅绝缘层113。栅绝缘层113可以由无机绝缘材料形成,例如二氧化硅(SiO2)或者氮化硅(SiNx)。
然后,在所述栅绝缘层113上顺序形成本征非晶硅层114a和掺杂非晶硅层114b。
然后,在掺杂非晶硅层114b上形成第二金属层118。所述第二金属层118可以由铜(Cu)、铝(Al)、钼(Mo)和铜合金中的至少一种形成。铜(Cu)的电阻率小于铝(Al)和钼(Mo)的电阻率,能够减小由铜(Cu)形成的第二金属层118的电阻。
然后,参照图5C,进行第二掩模工艺以构图所述第二金属层118、掺杂非晶硅层114b和本征非晶硅层114a,并且由此形成数据线、源极117和漏极119以及半导体层115。数据线沿与栅极线的第一方向交叉的第二方向形成,从而限定像素区域P。源极117和漏极119彼此隔开。被构图的本征非晶硅层114a成为有源层115a。
然后,利用源极117和漏极119作为蚀刻掩模进一步蚀刻已构图的掺杂非晶硅层114b,使得被构图的掺杂非晶硅层114b对应于源极117和漏极119之间的区域的部分被蚀刻掉。从而,形成欧姆接触层115b。
上述形成的栅极111、栅绝缘层113、包括有源层115a和欧姆接触层115b的半导体层115、源极117和漏极119形成了薄膜晶体管Tr。
然后,参照图5D,在具有源极117和漏极119的基板101上形成钝化层116。所述钝化层116可以由无机绝缘材料形成,例如氧化硅(SiO2)或者氮化硅(SiNx),或者由有机绝缘材料形成,例如苯环丁烯(BCB)或者光丙烯树脂(photo acrylic)。
然后,参照图5E,进行第三掩模工艺,以构图所述钝化层116并且形成暴露漏极119的漏极接触孔116a。
在第三掩模工艺中,进一步形成了暴露所述公共线的公共线接触孔。
然后,参照图5F,在钝化层116上形成第一导电材料层230。第一导电材料层230可以由不透明导电材料形成,例如钼(Mo)、钼-钛(MoTi)、铜(Cu)或者氮化铜(CuNx)。第一导电材料层230可具有大约至大约的厚度。
然后,氧化所述第一导电材料层230的表面。所述氧化可以通过以下方式之一来进行:将第一导电材料层230暴露给大气条件、即空气条件,将第一导电材料层230暴露给氧气,以及用氧等离子体处理第一导电材料层230。图5G示出了通过氧等离子体处理第一导电材料层230的步骤。
参照图5G,将具有第一导电材料层230的基板101置于能够产生等离子体的处理腔室(图7的330或340)中,并对所述第一导电材料层230上进行氧处理。
当第一导电材料层230暴露给氧等离子体时,发生氧化反应,由此第一导电材料层230的表面被氧化。
然后,参照图5H,在被氧化的第一导电材料层230上形成第二导电材料层240。该第二导电材料层240可由透明导电材料形成,例如氧化铟锡(ITO)、氧化铟锌(IZO)或者铝掺杂氧化锌(AZO)。第二导电材料层240可具有大约至大约的厚度。该第二导电材料层240可比第一导电材料层230厚。
通过抗反射涂层效果能够实现降低光反射率。换言之,当使用以不同厚度沉积的具有不同折射系数的两种不同材料来构造所述双层结构时,这些不同产生抗反射涂层效果,即从所述双层反射的光经历相消干涉,因而能够降低从LCD装置反射的光的强度。优选地,所述第二导电材料层比第一导电材料层厚,以便进一步降低光反射率。
在本实施方式中,O2等离子体处理可以在用于形成第一导电材料层230的第一处理腔室330中进行,或者在用于形成第二导电材料层240的第二处理腔室340中进行(参见图6A、图6B和图7)。
更具体地,在使用第一处理腔室330的例子中,在第一处理腔室330中形成第一导电材料层230,然后向该第一处理腔室330中供O2气体,接着在第一处理腔室330中氧化所述第一导电材料层230。在使用第二处理腔室340的替代例子中,在第一处理腔室330中形成第一导电材料层230,然后将具有第一导电材料层230的基板101传送至第二处理腔室340,然后在形成第二导电材料层240之前,在第二处理腔室340中对第一导电材料层230进行O2等离子体处理。
在第一处理腔室330或者第二处理腔室340中进行的O2等离子体处理可以在如下条件下实施:真空度大约80mTorr至大约120mTorr、功率大约800W至大约1000W、O2流速大约10sccm至大约20sccm、处理时间大约40秒至大约100秒。然而,本发明并不局限于此。
当将第一导电材料层230暴露给O2气体时,腔室330或340的条件,即真空度、功率和流速与O2等离子体的条件范围相似或相同。
由于对第一导电材料层230进行了O2等离子体处理,所以能够防止第二导电材料层240沿第一导电材料层230的结晶生长的方向生长。
更具体地,当如现有技术那样,第二导电材料形成在第一导电材料上而没有氧化该第一导电材料层时,第二导电材料沿第一导电材料的结晶生长方向生长。因此,在蚀刻工艺中,第二导电材料的一部分未被蚀刻,而以颗粒状残留物残留下来。然而,由于所述氧化工艺,防止了第二导电材料沿第一导电材料的结晶生长的方向生长。因此,能够防止第二导电材料层240的一部分未被蚀刻而以颗粒状残留物残留下来。因而,能够防止液晶响应速度的降低、亮度的降低以及由于残留物所导致的摩擦取向层的缺陷。
而且,能够提高生产效率,这将在下文中作更详细地说明。
接着,参照图5I,在第二导电材料层240上形成光刻胶,并进行第四掩模工艺。因此,对应于形成像素电极和公共电极(图5K的114和112)的区域形成光刻胶图案150。光刻胶图案150具有大约3.1μm的宽度,所述宽度是曝光设备的光分辨率允许的最小尺寸。
然后,参照图5J,使用光刻胶图案150对第一导电材料层230和第二导电材料层240进行蚀刻工艺。所述蚀刻工艺可以利用混合蚀刻剂进行,以同时蚀刻所述第一导电材料层230和第二导电材料层240。例如,可以使用包括过氧化氢(H2O2)、氟化铵(NH4F)和苯并三唑(BTA)的蚀刻剂,或者包括过氧化氢(H2O2)、氟化铵(NH4F)和氨基四唑(ATZ)的蚀刻剂。蚀刻工艺可以进行大约100秒至大约300秒。
当第一导电材料层230和第二导电材料层240暴露给蚀刻剂时,由于不同导电材料之间的电位差而发生伽伐尼现象,所以第二导电材料层240在光刻胶图案150的下方以相对较快的速率向内横向蚀刻,而第一导电材料层230以相对较慢的速率蚀刻。
因此,第一导电材料层230的侧表面和顶部周围表面暴露,通过这种暴露,在具有大约3.1μm宽度的光刻胶图案150的下面发生侧向蚀刻。因此,能够形成分别具有双层结构并且宽度为大约0.9μm至大约2.6μm的像素电极114和公共电极112,所述宽度小于在所述电极上的光刻胶图案150的宽度。
像素电极114通过漏极接触孔116a与漏极119连接。公共电极112通过公共接触孔与公共线连接。
然后,参照图5K,剥离并去除在像素电极114和公共电极112上的光刻胶图案150。因此,能够制造用于LCD装置的阵列基板。
将阵列基板贴合于例如滤色器基板的对向基板并使液晶层位于阵列基板与对向基板之间来制造LCD装置。
如上所述,像素电极114和公共电极112形成为具有使用了不同导电材料的双层结构。因此,像素电极114和公共电极112具有狭窄宽度,因而能够提高开口率。而且,能够降低环境光的反射率,因而能够提高环境对比度。
此外,在形成所述双层的像素电极114和公共电极112时,使用O2等离子体处理来氧化第一导电材料层230。因此,能够防止将第一导电材料层230暴露于空气,因而能够提高生产效率。
还有,能够防止第二导电材料层240沿第一导电材料层230的结晶生长的方向生长。因此,能够防止第二导电材料层240的一部分未被蚀刻而以颗粒状残留物残留下来。因此,能够防止液晶响应速度的降低、亮度的降低以及由于残留物导致的摩擦取向层的缺陷。
图6A和6B是图解根据本发明的实施方式使用流水线型溅射设备形成像素电极和公共电极的工艺的示意图。图7是图解根据本发明的另一实施方式使用流水线型溅射设备形成像素电极和公共电极的工艺的示意图。
参照图6A、图6B和图7,溅射装置包括装载部分310a、卸载部分310b、装载锁定腔室320、第一处理腔室330和第二处理腔室340。基板101可以以流水线型的方式传送。
换言之,加载到装载部分310a的基板101可以从装载部分310a起,按照装载锁定腔室320、第一处理腔室330、第二处理腔室340的顺序传送,然后以相反的顺序传送至卸载部分310b。
装载锁定腔室320起到防止在装载部分310a及卸载部分310b与第一处理腔室330之间环境变化的缓冲器的作用,所述环境例如真空度、温度、气体条件等。第一处理腔室330和第二处理腔室340分别起到沉积第一导电材料和第二导电材料的作用。
装载锁定腔室320可以包括加热器,所述加热器预热基板101,以提高第一处理腔室330和第二处理腔室340的沉积效率。
第一处理腔室330和第二处理腔室340能够旋转基板101,以使基板101以第一处理腔室330(或者,第二处理腔室340和第一处理腔室330)、装载锁定腔室320、卸载部分310b的顺序返回。当基板101到达卸载部分310b时,使基板101离开卸载部分310b。
可以通过将基板101放置在载体上而在溅射设备中传送所述基板101。
下面更详细地说明使用溅射设备形成具有不同导电材料的双层结构的像素电极和公共电极(图5K的114和112)的工艺。
参照图6A,通过装载部分310a和装载锁定腔室320将形成有钝化层(图5K的116)的基板传送至第一处理腔室330,然后进行沉积第一导电材料层230的工艺。
一旦沉积工艺完成,就通过卸载部分310b将具有第一导电材料层230的基板101移出溅射设备,并且将第一导电材料层230暴露给空气。因此,第一导电材料层230的表面被氧化。
然后,参照图6B,通过装载部分310a和装载锁定腔室320将基板101传送至第二处理腔室340,然后在被氧化的第一导电材料层230上进行沉积第二导电材料层240的工艺。
一旦第二导电材料层240的沉积工艺完成,就将基板101移出溅射设备。通过上述工艺,完成了第一导电材料层230和第二导电材料层240的沉积。
如上所述,将第一导电材料层230暴露给空气,使得能够防止第二导电材料层240沿第一导电材料层230的结晶生长的方向生长。
然而,在上述沉积工艺的例子中,可替代的工艺可以是,在形成第一导电材料层230之后,对装载锁定腔室320进行排气,以将第一导电材料层230暴露给空气,然后所述装载锁定腔室320处于真空状态,以在被氧化的第一导电材料层230上形成第二导电材料层。
然而,上述将第一导电材料层暴露给空气的步骤、对装载锁定腔室320的排气工艺和真空形成工艺需要非常长的时间,并增加了生产成本。这导致生产效率的降低。
为提高生产效率,可以采用图7中示出的另一种实施方式。
参照图7,通过装载部分310a和装载锁定腔室320将形成有钝化层(图5K的116)的基板传送至第一处理腔室330,然后进行沉积第一导电材料层230的工艺。
一旦沉积工艺完成,就将具有第一导电材料层230的基板101传送至第二处理腔室340,然后进行O2等离子体处理,以氧化所述第一导电材料层230,然后在被氧化的第一导电材料层230上进行形成第二导电材料层240的工艺。
或者,可以在第一处理腔室330中进行O2等离子体处理,然后将具有被氧化的第一导电材料层230的基板101传送至第二处理腔室340,以在被氧化的第一导电材料层230上形成第二导电材料层240。
一旦第一导电材料层230和第二导电材料层240的沉积工艺完成,就将基板101移出溅射设备。
如上所述,在另一种实施方式中,在处理腔室330或340中使用O2等离子体处理来氧化第一导电材料层230。因此,取消了将第一导电材料层230暴露给空气的步骤,因而能够提高生产效率。而且,能够防止第二导电材料层240沿第一导电材料层230的结晶生长的方向生长。
因此,能够防止第二导电材料的一部分并未蚀刻而以颗粒状残留物残留下来。从而能够防止液晶响应速度的降低、亮度的降低以及摩擦取向层的缺陷。
在不脱离本发明的实质或范围的情况下,本领域技术人员可以显而易见地在本发明中作出各种修改和变化。因而,本发明意在覆盖对本发明所作的修改和变化,只要它们落入了所附权利要求书范围及其等同方式范围内。

Claims (12)

1.一种制造液晶显示装置的阵列基板的方法,包括:
在基板上形成彼此交叉的栅线和数据线以限定像素区域;
形成与所述栅线和数据线连接的薄膜晶体管;
在具有所述栅线、数据线和薄膜晶体管的所述基板上形成钝化层;
在所述钝化层上形成第一导电材料层并且所述第一导电材料层与所述薄膜晶体管的漏极连接;
氧化所述第一导电材料层的表面;
在被氧化的第一导电材料层上形成第二导电材料层;
在所述第二导电材料层上形成光刻胶图案;
使用所述光刻胶图案蚀刻所述第一导电材料层和所述第二导电材料层以形成像素电极和公共电极,所述像素电极和所述公共电极交替布置在所述像素区域中并产生共面电场;以及
去除所述光刻胶图案,
其中所述氧化所述第一导电材料层的表面的步骤在形成所述第一导电材料层的步骤之后并且在形成所述第二导电材料层的步骤之前进行。
2.根据权利要求1所述的方法,其中所述氧化步骤包括在空气中暴露所述第一导电材料层的所述表面。
3.根据权利要求1所述的方法,其中所述氧化步骤包括在氧气(O2)中暴露所述第一导电材料层的所述表面。
4.根据权利要求1所述的方法,其中所述氧化步骤包括在氧(O2)等离子体中暴露所述第一导电材料层的所述表面。
5.根据权利要求1至4中任意一项所述的方法,其中所述第一导电材料层由不透明导电材料形成,所述第二导电材料层由透明材料形成。
6.根据权利要求5所述的方法,其中所述不透明导电材料是钼(Mo)、钼-钛(MoTi)、铜(Cu)或者氮化铜(CuNx),所述透明材料是氧化铟锡(ITO)、氧化铟锌(IZO)或者铝掺杂氧化锌(AZO)。
7.根据权利要求1所述的方法,其中所述第二导电材料层比所述第一导电材料层厚。
8.根据权利要求1所述的方法,其中所述氧化步骤在用于形成所述第一导电材料层的腔室中进行。
9.根据权利要求1所述的方法,其中所述氧化步骤在用于形成所述第二导电材料层的腔室中进行。
10.根据权利要求4所述的方法,其中所述在氧(O2)等离子体中暴露所述第一导电材料层的所述表面的步骤以10sccm至20sccm的氧气流速进行40秒至100秒。
11.根据权利要求4所述的方法,其中所述在氧(O2)等离子体中暴露所述第一导电材料层的所述表面的步骤在80mTorr至120mTorr的真空度下进行。
12.根据权利要求1至4中任意一项所述的方法,其中所述蚀刻所述第一导电材料层和所述第二导电材料层的步骤使用包括过氧化氢(H2O2)、氟化铵(NH4F)和苯并三唑(BTA)的蚀刻剂,或者使用包括过氧化氢(H2O2)、氟化铵(NH4F)和氨基四唑(ATZ)的蚀刻剂。
CN201210269111.3A 2011-11-01 2012-07-30 制造液晶显示装置的阵列基板的方法 Expired - Fee Related CN103094204B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020110112724A KR101850066B1 (ko) 2011-11-01 2011-11-01 횡전계방식 액정표시장치용 어레이기판의 제조방법
KR10-2011-0112724 2011-11-01

Publications (2)

Publication Number Publication Date
CN103094204A CN103094204A (zh) 2013-05-08
CN103094204B true CN103094204B (zh) 2015-01-28

Family

ID=48172814

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210269111.3A Expired - Fee Related CN103094204B (zh) 2011-11-01 2012-07-30 制造液晶显示装置的阵列基板的方法

Country Status (3)

Country Link
US (1) US8647902B2 (zh)
KR (1) KR101850066B1 (zh)
CN (1) CN103094204B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102507796B1 (ko) * 2015-12-31 2023-03-07 엘지디스플레이 주식회사 액정 표시 장치
CN111640763B (zh) * 2016-06-14 2023-08-29 群创光电股份有限公司 显示装置及显示装置的制造方法
CN106814513A (zh) * 2017-04-01 2017-06-09 深圳市华星光电技术有限公司 Ips型阵列基板及液晶显示面板
CN108183132A (zh) * 2017-12-27 2018-06-19 深圳市华星光电半导体显示技术有限公司 一种igzo薄膜晶体管制备方法
CN110676222A (zh) 2019-10-10 2020-01-10 合肥鑫晟光电科技有限公司 显示基板的制造方法、显示基板和显示装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1667477A (zh) * 2004-03-11 2005-09-14 Lg.菲利浦Lcd株式会社 板内切换模式液晶显示器件及其制造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3420135B2 (ja) * 1999-10-26 2003-06-23 日本電気株式会社 アクティブマトリクス基板の製造方法
US7223641B2 (en) * 2004-03-26 2007-05-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for manufacturing the same, liquid crystal television and EL television
KR20060104708A (ko) * 2005-03-31 2006-10-09 엘지.필립스 엘시디 주식회사 횡전계 방식 액정표시장치용 어레이 기판과 그 제조방법
US8067762B2 (en) * 2006-11-16 2011-11-29 Macronix International Co., Ltd. Resistance random access memory structure for enhanced retention
KR100839428B1 (ko) * 2007-05-17 2008-06-19 삼성에스디아이 주식회사 식각액, 및 이를 이용한 박막트랜지스터를 갖는 기판의제조 방법
KR101499227B1 (ko) * 2008-08-20 2015-03-06 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
JP2010135771A (ja) * 2008-11-07 2010-06-17 Semiconductor Energy Lab Co Ltd 半導体装置及び当該半導体装置の作製方法
US8405810B2 (en) * 2009-07-23 2013-03-26 Lg Display Co., Ltd. Liquid crystal display and fabricating method thereof

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1667477A (zh) * 2004-03-11 2005-09-14 Lg.菲利浦Lcd株式会社 板内切换模式液晶显示器件及其制造方法

Also Published As

Publication number Publication date
KR20130047908A (ko) 2013-05-09
CN103094204A (zh) 2013-05-08
US8647902B2 (en) 2014-02-11
US20130109114A1 (en) 2013-05-02
KR101850066B1 (ko) 2018-04-19

Similar Documents

Publication Publication Date Title
CN100576550C (zh) 薄膜晶体管阵列基板及其制造方法
CN102955301B (zh) 用于液晶显示装置的阵列基板及其制造方法
CN101814455B (zh) 制造阵列基板的方法
CN103489877B (zh) 阵列基板及其制造方法和显示装置
CN102116984B (zh) 液晶显示设备及其制造方法
CN102263111B (zh) 阵列基板及制造该阵列基板的方法
CN106783871B (zh) 一种阵列基板、显示面板及制作方法
US20140097006A1 (en) Etchant composition, metal wiring, and method of manufacturing a display substrate
CN103094204B (zh) 制造液晶显示装置的阵列基板的方法
KR20130094161A (ko) 박막트랜지스터, 박막트랜지스터 어레이 기판 및 이의 제조방법
CN103227148B (zh) 一种阵列基板制备方法及阵列基板和显示装置
CN101170086A (zh) 制备薄膜晶体管基底的方法
CN102723279A (zh) 一种金属氧化物薄膜晶体管的制作方法
CN103236419A (zh) 阵列基板的制备方法、阵列基板以及显示装置
US8586406B1 (en) Method for forming an oxide thin film transistor
CN106504987B (zh) 用于银层的蚀刻溶液组合物、使用其制作金属图案的方法和制作显示基板的方法
CN104241296A (zh) 一种阵列基板及其制作方法和显示装置
CN103820784A (zh) 刻蚀剂组合物、金属图案的形成方法和阵列基板的制法
CN103165528B (zh) 制造阵列基板的方法
CN102610564B (zh) Tft阵列基板的制作方法
CN102236204B (zh) 具有薄膜晶体管的透反射液晶显示装置及其制造方法
CN104681626A (zh) 氧化物薄膜晶体管及其制作方法、阵列基板
JP4763568B2 (ja) トランジスタ基板
CN102254861A (zh) 薄膜晶体管矩阵基板及显示面板的制造方法
CN105280552A (zh) 一种阵列基板的制备方法、阵列基板和显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20150128

Termination date: 20200730