KR20130047908A - 횡전계방식 액정표시장치용 어레이기판의 제조방법 - Google Patents
횡전계방식 액정표시장치용 어레이기판의 제조방법 Download PDFInfo
- Publication number
- KR20130047908A KR20130047908A KR1020110112724A KR20110112724A KR20130047908A KR 20130047908 A KR20130047908 A KR 20130047908A KR 1020110112724 A KR1020110112724 A KR 1020110112724A KR 20110112724 A KR20110112724 A KR 20110112724A KR 20130047908 A KR20130047908 A KR 20130047908A
- Authority
- KR
- South Korea
- Prior art keywords
- conductive material
- material layer
- liquid crystal
- layer
- crystal display
- Prior art date
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 65
- 239000000758 substrate Substances 0.000 title claims abstract description 58
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 239000004020 conductor Substances 0.000 claims abstract description 107
- 238000000034 method Methods 0.000 claims abstract description 54
- 230000008569 process Effects 0.000 claims abstract description 43
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 29
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 22
- 239000001301 oxygen Substances 0.000 claims abstract description 22
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 22
- 238000005530 etching Methods 0.000 claims abstract description 14
- 238000009832 plasma treatment Methods 0.000 claims abstract description 14
- 230000001590 oxidative effect Effects 0.000 claims abstract description 8
- 239000010410 layer Substances 0.000 claims description 172
- 230000005684 electric field Effects 0.000 claims description 41
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 16
- 229910052750 molybdenum Inorganic materials 0.000 claims description 16
- 239000011733 molybdenum Substances 0.000 claims description 16
- 239000010409 thin film Substances 0.000 claims description 15
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 claims description 14
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 claims description 11
- 239000010408 film Substances 0.000 claims description 8
- 239000011241 protective layer Substances 0.000 claims description 8
- 239000004065 semiconductor Substances 0.000 claims description 7
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 claims description 4
- LDDQLRUQCUTJBB-UHFFFAOYSA-N ammonium fluoride Chemical compound [NH4+].[F-] LDDQLRUQCUTJBB-UHFFFAOYSA-N 0.000 claims description 4
- 229910001882 dioxygen Inorganic materials 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 238000002161 passivation Methods 0.000 claims description 2
- 229910016027 MoTi Inorganic materials 0.000 claims 1
- 238000012545 processing Methods 0.000 description 23
- 229910052751 metal Inorganic materials 0.000 description 16
- 239000002184 metal Substances 0.000 description 16
- 229910021417 amorphous silicon Inorganic materials 0.000 description 11
- 238000005137 deposition process Methods 0.000 description 9
- 238000000427 thin-film deposition Methods 0.000 description 9
- 238000004544 sputter deposition Methods 0.000 description 8
- 239000013078 crystal Substances 0.000 description 7
- 239000012535 impurity Substances 0.000 description 7
- 239000010949 copper Substances 0.000 description 6
- 238000000151 deposition Methods 0.000 description 6
- 230000007547 defect Effects 0.000 description 5
- 238000000059 patterning Methods 0.000 description 5
- 239000002210 silicon-based material Substances 0.000 description 5
- 239000000463 material Substances 0.000 description 4
- 230000004044 response Effects 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 239000007769 metal material Substances 0.000 description 3
- 229910000881 Cu alloy Inorganic materials 0.000 description 2
- 229910017855 NH 4 F Inorganic materials 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000004148 unit process Methods 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- -1 acryl Chemical group 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 230000036632 reaction speed Effects 0.000 description 1
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 1
- 229910001887 tin oxide Inorganic materials 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
- G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Mathematical Physics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Geometry (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Liquid Crystal (AREA)
Abstract
본 발명은 액정표시장치에 관한 것으로, 특히 공통전극 및 화소전극이 이중층 구조로 이루어지는 횡전계방식 액정표시장치용 어레이기판의 제조방법에 관한 것이다.
본 발명의 특징은 공통전극과 화소전극을 이종(異種)의 도전성 물질로 이루어지는 이중층 구조로 형성하는 과정에서, 몰리티타늄(MoTi)으로 이루어지는 제 1 도전성 물질층을 산소 플라즈마 처리를 통해 산화시킴으로써, 제 1 도전성 물질층을 대기중에 노출시키는 공정을 삭제할 수 있어 공정의 효율성을 향상시킬 수 있는 동시에 상부층에 형성되는 인듐-틴-옥사이드(ITO)가 하부층에 형성되는 몰리티타늄(MoTi)의 결정 성장 방향을 따라 성장하는 것을 방지할 수 있다.
따라서, 투명한 금속층의 알갱이 형태의 잔사가 잔존하게 되는 것을 방지할 수 있어, 이를 통해, 액정구동의 반응속도가 감소되거나, 액정표시장치의 휘도가 감소하게 되는 문제가 발생하는 것을 방지할 수 있으며, 러빙불량이 야기되는 것을 방지할 수 있다.
본 발명의 특징은 공통전극과 화소전극을 이종(異種)의 도전성 물질로 이루어지는 이중층 구조로 형성하는 과정에서, 몰리티타늄(MoTi)으로 이루어지는 제 1 도전성 물질층을 산소 플라즈마 처리를 통해 산화시킴으로써, 제 1 도전성 물질층을 대기중에 노출시키는 공정을 삭제할 수 있어 공정의 효율성을 향상시킬 수 있는 동시에 상부층에 형성되는 인듐-틴-옥사이드(ITO)가 하부층에 형성되는 몰리티타늄(MoTi)의 결정 성장 방향을 따라 성장하는 것을 방지할 수 있다.
따라서, 투명한 금속층의 알갱이 형태의 잔사가 잔존하게 되는 것을 방지할 수 있어, 이를 통해, 액정구동의 반응속도가 감소되거나, 액정표시장치의 휘도가 감소하게 되는 문제가 발생하는 것을 방지할 수 있으며, 러빙불량이 야기되는 것을 방지할 수 있다.
Description
본 발명은 액정표시장치에 관한 것으로, 특히 공통전극 및 화소전극이 이중층 구조로 이루어지는 횡전계방식 액정표시장치용 어레이기판의 제조방법에 관한 것이다.
동화상 표시에 유리하고 콘트라스트비(contrast ratio)가 큰 특징을 보여 TV, 모니터 등에 활발하게 이용되는 액정표시장치(liquid crystal display device : LCD)는 액정의 광학적이방성(optical anisotropy)과 분극성질(polarization)에 의한 화상구현원리를 나타낸다.
이러한 액정표시장치는 나란한 두 기판(substrate) 사이로 액정층을 개재하여 합착시킨 액정패널(liquid crystal panel)을 필수 구성요소로 하며, 액정패널 내의 전기장으로 액정분자의 배열방향을 변화시켜 투과율 차이를 구현한다.
최근에는 상-하로 형성된 전기장으로 액정을 구동하는 능동행렬 액정표시장치가 해상도 및 동영상 구현능력이 우수하여 많이 사용되고 있으나, 상-하로 걸리는 전기장에 의한 액정구동은 시야각 특성이 떨어지는 단점을 가지고 있다.
이에, 시야각이 좁은 단점을 극복하기 위해 여러 가지 방법이 제시되고 있는데, 그 중 횡전계에 의한 액정 구동방법이 주목받고 있다.
도 1은 일반적인 횡전계방식 액정표시장치의 액정패널을 간략하게 나타낸 단면도이다.
도시한 바와 같이, 어레이기판인 하부기판(1)과 컬러필터기판인 상부기판(3)이 서로 이격되어 대향하고 있으며, 이 상부 및 하부기판(1, 3)사이에는 액정층(5)이 개재되어 있다.
하부기판(1) 상에는 공통전극(21) 및 화소전극(25)이 동일 평면상에 형성되어 있으며, 액정층(5)은 공통전극(21) 및 화소전극(25)에 의한 수평전계(L)에 의해 작동된다.
이와 같이 횡전계방식 액정표시장치는 하부기판(1) 상에 공통전극(21) 및 화소전극(25)을 형성하고, 두 전극(21, 25) 사이에 수평전계(L)를 생성하여 액정분자가 기판(1, 3)에 평행한 수평전계(L)와 나란하게 배열되도록 함으로써, 액정표시장치의 시야각을 넓게 할 수 있다.
한편, 이러한 횡전계방식 액정표시장치는 개구율 향상을 위하여 공통전극(21) 및 화소전극(25)이 2.2㎛ 이하의 미세 선폭을 가지며, 외부광에 대한 반사율을 낮춰 명암 대비비(ambient contrast ratio)를 향상시키고자, 이종(異種)의 도전성 물질로 이중층 구조를 이뤄 형성할 수 있는데, 공통전극(21)과 화소전극(25)을 이종(異種)의 도전성 물질의 이중층 구조로 형성할 경우 몇가지 문제점을 초래하게 된다.
먼저, 하부에 형성되는 제 1 도전성 물질 상부로 제 2 도전성 물질이 형성되는 과정에서, 상부에 형성되는 제 2 도전성 물질이 제 1 도전성 물질의 결정 성장 방향을 따라 성장하게 됨으로써, 식각 공정 시, 상부에 형성되는 제 2 도전성 물질 중 일부가 식각되지 않고 알갱이 형태의 잔사로 존재하게 되는 문제점을 야기하게 된다.
알갱이 형태의 잔사는 도 2에 도시한 바와 같이 공통전극(21) 및 화소전극(25) 상부 외에도 넓은 면적에 걸쳐 퍼져 잔존하게 되므로, 이는, 액정층(5)의 액정구동을 위한 전계에 영향을 미치게 되어 액정구동의 반응속도를 감소시키거나, 알갱이 형태가 헤이즈 성분으로 작용함으로써, 어레이기판인 하부기판(1)의 배면에 위치하는 백라이트(미도시)의 휘도를 감소시키게 된다.
특히, 알갱이 형태의 잔사는 공통전극(21)과 화소전극(25) 상부에 형성되는 배향막(미도시)의 러빙공정에서, 러빙불량을 야기하게 된다.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로, 개구율 향상 및 외부광 반사율을 낮출수 있는 횡전계방식 액정표시장치를 제공하고자 하는 것을 제 1 목적으로 한다.
또한, 공정의 효율성을 향상시키고자 하는 것을 제 2 목적으로 한다.
전술한 바와 같은 목적을 달성하기 위해, 본 발명은 다수의 화소영역이 정의된 기판 상에 서로 교차하는 게이트배선과 데이터배선과 상기 게이트배선과 나란한 공통배선을 형성하는 단계와; 상기 각 화소영역 내에 박막트랜지스터를 형성하는 단계와; 상기 박막트랜지스터 상부로 보호층을 형성하는 단계와; 상기 보호층 상부로 상기 박막트랜지스터의 드레인전극 및 상기 공통배선과 접촉하는 제 1 도전성 물질층을 형성하는 단계와; 상기 제 1 도전성 물질층을 산소 플라즈마(O2 plasma)처리하여, 그 표면을 산화처리하는 단계와; 상기 제 1 도전성 물질층 상부로 제 2 도전성 물질층을 형성하는 단계와; 상기 제 2 도전성 물질층 상부로 포토레지스트층을 형성한 후, 이에 대해 노광마스크를 이용하여 노광을 실시하고 현상하여 포토레지스트 패턴을 형성하는 단계와; 상기 포토레지스트 패턴 외부로 노출된 상기 제 1 도전성 물질층과 상기 제 2 도전성 물질층을 식각하여, 상기 포토레지스트 패턴 하부로 서로 교대하며 이격하는 화소전극과 공통전극을 형성하는 단계와; 상기 포토레지스트 패턴을 제거하는 단계를 포함하는 횡전계방식 액정표시장치용 어레이기판의 제조방법을 제공한다.
이때, 상기 제 1 도전성 물질층은 몰리티타늄(MoTi)으로 이루어지며, 상기 제 2 도전성 물질층은 인듐-틴-옥사이드(ITO)로 이루어지며, 상기 산소 플라즈마(O2 plasma) 처리는 상기 제 1 도전성 물질층을 형성하는 챔버 내에서, 상기 제 1 도전성 물질층 형성 후에 진행한다.
그리고, 상기 산소 플라즈마(O2 plasma) 처리는 상기 제 2 도전성 물질층을 형성하는 챔버 내에서, 상기 제 2 도전성 물질층 형성 전에 진행하며, 상기 산소 플라즈마(O2 plasma)처리는 산소 가스를 10 ~ 20sccm의 유량으로 공급한 상태에서 40 ~ 100 초 동안 진행한다.
그리고, 상기 산소 플라즈마(O2 plasma)처리는 80 ~ 120mTorr의 진공도를 갖는 챔버 내부에서 진행하며, 상기 식각은 과산화수소(H2O2)와 H2O2, NH4F를 포함하거나 또는 H2O2, NH4F를 포함하는 혼합 에천트를 이용한다.
또한, 상기 화소전극은 상기 드레인전극과 전기적으로 연결되며, 상기 공통전극은 상기 공통배선과 전기적으로 연결되며, 상기 박막트랜지스터는 게이트전극과, 게이트절연막, 반도체층, 소스 및 드레인전극을 포함한다.
위에 상술한 바와 같이, 본 발명에 따라 공통전극과 화소전극을 이종(異種)의 도전성 물질로 이루어지는 이중층 구조로 형성하는 과정에서, 몰리티타늄(MoTi)으로 이루어지는 제 1 도전성 물질층을 산소 플라즈마 처리를 통해 산화시킴으로써, 제 1 도전성 물질층을 대기중에 노출시키는 공정을 삭제할 수 있어 공정의 효율성을 향상시킬 수 있는 효과를 갖는다.
또한, 상부층에 형성되는 인듐-틴-옥사이드(ITO)가 하부층에 형성되는 몰리티타늄(MoTi)의 결정 성장 방향을 따라 성장하는 것을 방지할 수 있다. 따라서, 투명한 금속층의 알갱이 형태의 잔사가 잔존하게 되는 것을 방지할 수 있어, 이를 통해, 액정구동의 반응속도가 감소되거나, 액정표시장치의 휘도가 감소하게 되는 문제가 발생하는 것을 방지할 수 있는 효과가 있으며, 러빙불량이 야기되는 것을 방지할 수 있는 효과가 있다.
도 1은 일반적인 횡전계방식 액정표시장치의 액정패널을 간략하게 나타낸 단면도.
도 2는 제 2 도전성 물질 중 일부가 식각되지 않고 알갱이 형태의 잔사로 존재하는 모습을 나타낸 사진.
도 3은 본 발명의 실시예에 따른 횡전계방식 액정표시장치의 하나의 화소영역을 개략적으로 도시한 단면도.
도 4는 본 발명의 실시예에 따라 횡전계방식 액정표시장치를 형성함에 따라, 알갱이 형태의 잔사가 존재하지 않는 모습을 나타낸 사진.
도 5a ~ 5k는 본 발명의 실시예에 따른 횡전계방식 액정표시장치용 어레이기판의 제조 단계별 공정 단면도.
도 6a ~ 6b와 도 7은 공통전극 및 화소전극의 박막증착공정을 위한 인라인형 스퍼터링장치를 개략적으로 나타낸 블록도.
도 2는 제 2 도전성 물질 중 일부가 식각되지 않고 알갱이 형태의 잔사로 존재하는 모습을 나타낸 사진.
도 3은 본 발명의 실시예에 따른 횡전계방식 액정표시장치의 하나의 화소영역을 개략적으로 도시한 단면도.
도 4는 본 발명의 실시예에 따라 횡전계방식 액정표시장치를 형성함에 따라, 알갱이 형태의 잔사가 존재하지 않는 모습을 나타낸 사진.
도 5a ~ 5k는 본 발명의 실시예에 따른 횡전계방식 액정표시장치용 어레이기판의 제조 단계별 공정 단면도.
도 6a ~ 6b와 도 7은 공통전극 및 화소전극의 박막증착공정을 위한 인라인형 스퍼터링장치를 개략적으로 나타낸 블록도.
이하, 도면을 참조하여 본 발명에 따른 실시예를 상세히 설명한다.
도 3은 본 발명의 실시예에 따른 횡전계방식 액정표시장치의 하나의 화소영역을 개략적으로 도시한 단면도이다.
도시한 바와 같이, 횡전계방식 액정표시장치용 어레이기판(101)에는 소정간격 이격되어 평행하게 구성된 다수의 게이트배선(미도시)과 게이트배선(미도시)에 근접하여 게이트배선(미도시)과 평행하게 구성된 공통배선(미도시)과, 두 배선(미도시, 미도시)과 교차하며 특히 게이트배선(미도시)과는 교차하여 화소영역(P)을 정의하는 데이터배선(미도시)이 구성되어 있다.
이때, 각 화소영역(P)의 게이트배선(미도시)과 데이터배선(미도시)의 교차지점인 스위칭영역(TrA)에는 박막트랜지스터(Tr)가 형성되며, 실질적으로 화상이 구현되는 표시영역(AA)에는 공통전극(112)과 화소전극(114)이 형성되어 있다.
여기서, 박막트랜지스터(Tr)는 게이트전극(111), 게이트절연막(113), 반도체층(115), 소스 및 드레인전극(117, 119)으로 이루어진다.
이때, 반도체층(115)은 순수 비정질 실리콘의 액티브층(115a)과 불순물을 포함하는 비정질 실리콘의 오믹콘택층(115b)으로 구성된다.
그리고, 박막트랜지스터(Tr)를 포함하는 어레이기판(101)의 전면에는 보호층(116)이 형성되어 있으며, 화소전극(114)은 박막트랜지스터(Tr)의 드레인전극(119)과 전기적으로 연결된다.
그리고, 표시영역(AA)의 화소전극(114)의 일측에는 일정간격 이격하여 공통전극(112)이 형성되어, 화소전극(114)과 공통전극(112)은 교대로 위치하며, 그사이에 수평전계를 발생시킨다.
이와 같이 횡전계방식 액정표시장치는 어레이기판(101) 상에 공통전극(112)과 화소전극(114)을 형성하고, 두 전극(112, 114) 사이에 수평전계를 생성하여 액정분자가 기판(101)에 평행한 수평전계와 나란하게 배열되도록 함으로써, 액정표시장치의 시야각을 넓게 할 수 있다.
한편, 본 발명의 횡전계방식 액정표시장치는 공통전극(112) 및 화소전극(114)이 이종(異種)의 도전성 물질로 이중층 구조를 이루어지는 것을 특징으로 한다.
이때, 이중층 구조를 갖는 공통전극(112) 및 화소전극(114) 각각의 하부층(210)은 몰리티타늄(MoTi)으로 이루어지며, 각각의 상부층(220)은 인듐-틴-옥사이드(indium tin oxide : ITO)로 형성한다.
따라서, 본 발명의 중앙부의 공통전극(112)과 화소전극(114)은 0.5 ~ 2.2㎛의 미세 선폭을 갖도록 형성할 수 있어, 개구율이 향상되는 장점을 갖게 된다.
즉, 횡전계방식 액정표시장치는 공통전극(112)과 화소전극(114) 사이의 수평 전계에 의해 액정이 구동되므로 공통전극(112)과 화소전극(114) 상부에 위치하는 액정은 구동이 불가능하다. 따라서, 공통전극(112)과 화소전극(114)의 면적만큼 개구율이 감소하게 되는데, 본 발명의 횡전계방식 액정표시장치는 중앙부의 공통전극(112)과 화소전극(114)이 미세 선폭을 갖도록 형성할 수 있어, 공통전극(112) 및 화소전극(114) 상의 액정이 비구동되는 영역이 줄어들어 개구율이 향상된다.
이때, 본 발명의 횡전계방식 액정표시장치는 공통전극(112) 및 화소전극(114)을 이종(異種)의 도전성 물질로 이루어지는 하부층(210) 및 상부층(220)의 이중층 구조로 형성함으로써, 갈바닉 현상 즉, 이종 금속이 부식성 용액에 노출될 때 발생되는 두 금속간의 전위차로 인하여 더 활성적인 금속이 빠르게 식각(부식)되는 현상을 통해 공통전극(112) 및 화소전극(114)을 패터닝할 수 있다.
여기서, 갈바닉 현상을 통해 공통전극(112) 및 화소전극(114)을 패터닝함으로써 단일층의 금속층을 패터닝하는 것에 비해 임계치수의 편차(critical dimension bias)가 증가하게 됨으로써, 미세 선폭을 형성할 수 있게 되는 것이다.
또한, 외부광에 대한 반사율을 낮출 수 있어, 외부 명암 대비비(ambient contrast ratio)를 향상시키게 된다.
즉, 공통전극(112) 및 화소전극(114)을 이종(異種)의 도전성 물질로 이루어지는 하부층(210) 및 상부층(220)의 이중층 구조로 형성함으로써, 각 물질층은 그 내부에서의 굴절율 차이를 가지며, 이러한 굴절율 차이에 의해 각 하부층(210) 및 상부층(220)의 표면에서 반사되는 빛은 상쇄간섭을 일으키게 되는 반-반사 코팅(anti-reflection coating) 효과에 의해 반사되는 빛의 강도를 저감시킬 수 있게 되는 것이다.
특히, 본 발명은 공통전극(112)과 화소전극(114)을 이종(異種)의 도전성 물질로 이루어지는 하부층(210) 및 상부층(220)의 이중층 구조로 형성하는 과정에서, 하부층(210)을 대기 중에 노출시키는 공정을 삭제할 수 있어 공정의 효율성을 향상시킬 수 있는 동시에 상부층(220)에 형성되는 인듐-틴-옥사이드(ITO)가 하부층(210)에 형성되는 몰리티타늄(MoTi)의 결정 성장 방향을 따라 성장하는 것을 방지할 수 있다.
따라서, 도 4에 도시한 바와 같이 상부층의 인듐-틴-옥사이드(ITO) 중 일부가 식각되지 않아 알갱이 형태의 잔사가 잔존하게 되는 것을 방지할 수 있다.
이를 통해, 알갱이 형태의 잔사에 의한 액정구동의 반응속도가 감소되는 문제와, 액정표시장치의 휘도가 감소하게 되는 문제 그리고, 러빙불량이 야기되는 것을 방지할 수 있다.
이에 대해 아래 본 발명의 실시예에 따른 횡전계방식 액정표시장치용 어레이기판의 제조방법에 대해 설명하는 과정에서 좀더 자세히 살펴보도록 하겠다.
도 5a ~ 5k는 본 발명의 실시예에 따른 횡전계방식 액정표시장치용 어레이기판의 제조 단계별 공정 단면도이다.
이때, 설명의 편의를 위하여 각 화소영역(P) 내의 박막트랜지스터(Tr)가 형성될 부분을 스위칭영역(TrA), 그리고 실질적으로 화상이 구현되는 부분을 표시영역(AA)이라 정의하도록 하겠다.
우선, 도 5a에 도시한 바와 같이, 투명한 절연기판(101) 상에 저저항 특성을 갖는 제 1 금속물질 예를 들면 몰리브덴(Mo), 알루미늄(Al), 알루미늄 합금(AlNd), 구리(Cu), 구리합금 중 선택된 물질을 전면에 증착하여 제 1 금속층(미도시)을 형성한다.
이후 포토레지스트(미도시)의 도포, 포토 마스크(미도시)를 이용한 노광, 노광된 포토레지스트(미도시)의 현상, 제 1 금속층(미도시)의 식각 및 포토레지스트(미도시)의 스트립(strip) 등의 일련의 단위 공정을 포함하는 제 1 마스크 공정을 진행하여, 제 1 금속층(미도시)을 패터닝함으로써 제 1 방향으로 연장하는 다수의 게이트배선(미도시)을 형성하고, 동시에 스위칭영역(TrA)에 게이트배선(미도시)과 연결된 게이트전극(111)을 형성한다.
이때, 제 1 금속층(미도시)을 서로 다른 금속물질을 연속 증착하여 이중층 이상으로 형성하고 이를 패터닝함으로써, 이중충 또는 삼중층 구조의 게이트배선(미도시)과 게이트전극(111)을 형성할 수도 있다.
동시에, 도면에는 도시하지 않았지만, 게이트배선과 나란하게 소정간격 이격하여 공통배선을 형성한다.
다음으로 도 5b에 도시한 바와 같이, 게이트배선(미도시)과 게이트전극(111) 그리고 공통배선(미도시) 상부에 무기절연물질 예를 들면 산화실리콘(SiO2) 또는 질화실리콘(SiNx)을 증착하여 기판(101) 전면에 게이트절연막(113)을 형성한다.
그리고, 연속하여 게이트절연막(113) 상부로 순수 비정질 실리콘과 불순물 비정질 실리콘을 순차적으로 증착함으로써, 순수 비정질 실리콘 물질층(114a)과 불순물 비정질 실리콘 물질층(114b)을 형성한다.
이후, 불순물 비정질 실리콘 물질층(114b) 상부로 저저항 특성을 갖는 금속물질인 구리(Cu), 알루미늄(Al), 몰리브덴(Mo), 구리합금 중 선택된 물질을 전면에 증착하여 제 2 금속층(116)을 형성한다.
여기서, 구리(Cu)는 알루미늄(Al)이나 몰리브덴(Mo) 보다 비저항이 작아 제 2 금속층(116)의 배선 저항을 감소시키게 된다.
이후, 도 5c에 도시한 바와 같이, 포토레지스트(미도시)의 도포, 포토 마스크(미도시)를 이용한 노광, 노광된 포토레지스트(미도시)의 현상, 제 2 금속층(도 5b의 116)의 식각 및 포토레지스트(미도시)의 스트립(strip) 등의 일련의 단위 공정을 포함하는 제 2 마스크 공정을 진행하여, 제 2 금속층(도 5b의 116)을 패터닝함으로써 제 2 방향으로 연장되어 게이트배선(미도시)과 교차하여 화소영역(P)을 정의하는 다수의 데이터배선(미도시)을 형성한다.
이때, 데이터배선(미도시) 하부에는 순수 및 불순물 비정질 실리콘 물질로 이루어지는 이중층 구조의 반도체패턴이 위치한다.
이와 동시에, 스위칭영역(TrA)에 있어 서로 이격하는 소스 및 드레인전극(117, 119)을 형성하고, 소스 및 드레인전극(117, 119)을 마스크로 하여 불순물 비정질 실리콘 물질층(도 5b의 114b)을 식각하여 제거함으로써, 액티브층(115a)을 노출시키는 오믹콘택층(115b)을 형성한다.
이로써, 게이트전극(111)과, 게이트절연막(113)과, 순수 비정질 실리콘의 액티브층(115a)과 불순물 비정질 실리콘의 오믹콘택층(115b)으로 이루어진 반도체층(115)과, 서로 이격하는 소스 및 드레인전극(117, 119)으로 이루어지는 박막트랜지스터(Tr)가 형성된다.
다음으로 도 5d에 도시한 바와 같이, 기판(101)의 전면에 무기절연물질 예를 들면 산화실리콘(SiO2) 또는 질화실리콘(SiNx) 중 선택되는 하나 또는 유기절연물질 예를 들면 벤조사이클로부텐(BCB) 또는 포토아크릴(photo acryl)로 이루어지는 보호층(116)을 형성한다.
다음으로 도 5e에 도시한 바와 같이, 제 3 마스크 공정을 진행하여 보호층(116)을 패터닝함으로써, 드레인전극(119)을 노출하는 드레인콘택홀(116a)을 형성한다.
동시에, 도면에 도시하지는 않았지만 보호층(116)의 하부에 위치하는 게이트절연막(113)까지 패터닝함으로써, 공통배선(미도시)을 노출시키는 공통배선 콘택홀(미도시)을 형성한다.
다음으로, 도 5f에 도시한 바와 같이, 보호층(116) 상부로 몰리티타늄(MoTi)을 기판(101)의 전면에 증착함으로써, 50 ~ 300?의 두께를 갖는 제 1 도전성 물질층(230)을 형성한다.
다음으로 도 5g에 도시한 바와 같이 제 1 도전성 물질층(230)이 형성된 기판(101)을 플라즈마 형성이 가능한 처리챔버(330, 340, 도 7 참조) 내부에 위치시킨 후, 산소 플라즈마(O2 plasma) 처리한다.
산소 플라즈마에 제 1 도전성 물질층(230)이 노출되면, 제 1 도전성 물질층(230)의 표면에서는 제 1 도전성 물질층(230) 내부에 있는 수소가 빠져나오고, 이를 대신하여 산소가 채워지는 산화반응이 발생하게 된다.
즉, 제 1 도전성 물질층(230)의 표면은 산화처리된다.
다음으로 도 5h에 도시한 바와 같이, 산소 플라즈마에 의해 표면이 산화처리된 제 1 도전성 물질층(230) 상부로 200 ~ 600?의 두께를 갖는 투명 도전성 물질인 인듐-틴-옥사이드(ITO)를 증착함으로써, 제 2 도전성 물질층(240)을 형성한다.
이때, 산소 플라즈마 처리는 제 1 도전성 물질층(230)과 동일한 처리챔버(330, 도 7 참조) 내부에서 진행되거나, 제 2 도전성 물질층(240)과 동일한 처리챔버(340, 도 7 참조) 내부에서 진행될 수 있다.
즉, 제 1 처리챔버(330, 도 7 참조) 내부에서 기판(101) 상에 제 1 도전성 물질층(230)을 형성한 후, 제 1 처리챔버(330, 도 7 참조) 내부로 산소 가스를 공급하여, 제 1 도전성 물질층(230)의 표면을 산화처리하거나, 제 1 도전성 물질층(230)이 형성된 기판(101)을 제 2 도전성 물질층(240)을 형성하기 위한 제 2 처리챔버(340, 도 7 참조)로 이송시킨 후, 제 2 도전성 물질층(240)을 형성하기 전에 산소 플라즈마 처리를 진행한다.
여기서, 산소 플라즈마 처리는 일예로 80 ~ 120mTorr의 진공도를 갖는 챔버(330, 340, 도 7 참조)내부에서 800 ~ 1000W 정도의 파워를 가하고, 산소 가스를 10 ~ 20sccm 정도의 유량으로 공급한 상태에서 40 ~ 100 초간 플라즈마 상태를 유지하도록 진행한다.
이와 같이, 제 1 도전성 물질층(230)의 표면을 산화처리 함으로써, 제 1 도전성 물질층(230)의 상부에 형성되는 제 2 도전성 물질층(240)이 하부에 형성된 제 1 도전성 물질층(230)의 결정 성장 방향을 따라서 성장하게 되는 것을 방지할 수 있다.
이를 통해, 제 2 도전성 물질층(240) 중 일부가 식각되지 않은 투명한 금속층의 알갱이 형태의 잔사가 잔존하게 되는 것을 방지할 수 있다.
이를 통해, 알갱이 형태의 잔사에 의한 액정구동의 반응속도가 감소되는 문제와, 액정표시장치의 휘도가 감소하게 되는 문제 그리고, 러빙불량이 야기되는 것을 방지할 수 있다.
특히, 공정의 효율성을 향상시킬 수 있다. 이에 대해 차후 좀더 자세히 살펴보도록 하겠다.
다음으로 도 5i에 도시한 바와 같이, 제 2 도전성 물질층(240) 상부에 포토레지스트층(미도시)을 형성하고, 제 4 마스크 공정으로 마스크를 이용한 노광, 노광된 포토레지스트(미도시)의 현상 공정을 진행함으로써, 공통전극(도 3의 112)과 화소전극(도 3의 114)이 형성되어야 할 부분에 대응하여 노광 해상력을 고려하여 구현할 수 있는 최소 크기인 3.1㎛의 선폭을 갖는 포토레지스트 패턴(150)을 형성한다.
다음으로 도 5j에 도시한 바와 같이, 포토레지스트 패턴(150)을 외부로 노출된 제 1 도전성 물질층(도 5i의 230)과 제 2 도전성 물질층(도 5i의 240)의 식각공정을 진행하는데, 식각공정은 제 1 도전성 물질층(도 5i의 230)인 몰리티타늄(MoTi)과 제 2 도전성 물질층(도 5i의 240)인 인듐-틴-옥사이드(ITO)를 동시에 식각할 수 있는 과산화수소(H2O2)와 H2O2, NH4F를 포함하거나 또는 H2O2, NH4F를 포함하는 혼합 에천트를 이용하여 100초 내지 300초 정도 식각을 진행한다.
이러한 혼합 에천트에 제 2 도전성 물질층(도 5i의 240)과 그 하부의 제 1 도전성 물질층(도 5i의 230)이 노출되면, 이종(異種)의 금속층 간에 전위차에 의해 발생되는 갈바닉 효과에 기인하여 상대적으로 인듐-틴-옥사이드(ITO)로 이루어진 제 2 도전성 물질층(도 5i의 240)이 더 빠른 식각속도를 가지며 포토레지스트 패턴(150) 하부에서 측면 식각이 이루어지고, 몰리티타늄(MoTi)으로 이루어진 제 1 도전성 물질층(도 5i의 230)은 상대적으로 늦게 식각이 진행된다.
따라서, 포토레지스트 패턴(150) 하부에 위치하는 몰리티타늄(MoTi)으로 이루어진 제 1 도전성 물질층(도 5i의 230) 측면과 상면 가장자리가 노출되며 이러한 작용에 의해 3.1㎛ 정도의 선폭을 갖는 포토레지스트 패턴(150) 하부로 사이드 식각이 진행됨으로써 포토레지스트 패턴(150)보다 0.9㎛ 내지 2.6㎛ 정도 더 작은 선폭을 갖는 이중층 구조의 중앙부 화소전극(114)과 공통전극(112)을 형성하게 된다.
이때, 화소전극(114)은 드레인콘택홀(도 5f의 116a)을 통해 드레인전극(119)과 전기적으로 연결되며, 공통전극(112)은 공통배선콘택홀(미도시)을 통해 공통배선(미도시)과 전기적으로 연결된다.
다음, 도 5k에 도시한 바와 같이 하부층(210)과 상부층(220)의 이중층 구조의 화소전극(114)과 공통전극(112) 상부에 남아있는 포토레지스트 패턴(도 5j의 150)을 현상하여 제거함으로써, 본 발명의 실시예에 따른 횡전계방식 액정표시장치용 어레이기판을 완성한다.
전술한 바와 같이, 본 발명의 횡전계방식 액정표시장치는 공통전극(112)과 화소전극(114)을 이종(異種)의 도전성 물질로 하부층(210)과 상부층(220)의 이중층 구조로 형성함으로써, 공통전극(112)과 화소전극(114)을 미세 선폭을 갖도록 형성할 수 있어, 개구율이 향상되는 장점을 갖게 된다. 또한, 외부광에 대한 반사율을 낮출 수 있어, 외부 명암 대비비(ambient contrast ratio)를 향상시키게 된다.
특히, 본 발명은 공통전극(112)과 화소전극(114)을 이종(異種)의 도전성 물질로 이루어지는 이중층 구조로 형성하는 과정에서, 몰리티타늄(MoTi)으로 이루어지는 제 1 도전성 물질층(도 5i의 230)을 산소 플라즈마 처리를 통해 산화시킴으로써, 제 1 도전성 물질층(도 5i의 230)을 대기 중에 노출시키는 공정을 삭제할 수 있어 공정의 효율성을 향상시킬 수 있는 동시에 상부층(220)에 형성되는 인듐-틴-옥사이드(ITO)가 하부층(210)에 형성되는 몰리티타늄(MoTi)의 결정 성장 방향을 따라 성장하는 것을 방지할 수 있다.
따라서, 상부층의 인듐-틴-옥사이드(ITO) 중 일부가 식각되지 않아 알갱이 형태의 잔사가 잔존하게 되는 것을 방지할 수 있다.
이를 통해, 알갱이 형태의 잔사에 의한 액정구동의 반응속도가 감소되는 문제와, 액정표시장치의 휘도가 감소하게 되는 문제 그리고, 러빙불량이 야기되는 것을 방지할 수 있다.
도 6a ~ 6b는 본 발명의 실시예에 따라 공통전극 및 화소전극의 박막증착공정을 위한 인라인형 스퍼터링장치를 개략적으로 나타낸 블록도이며, 도 7은 또 다른 실시예에 따라 공통전극 및 화소전극의 박막증착공정을 위한 인라인형 스퍼터링장치를 개략적으로 나타낸 블록도이다.
도시한 바와 같이, 인라인형 스퍼터링장치는 로딩 및 언로딩부(310a, 310b), 로드락챔버(320), 제 1 및 제 2 처리챔버(330, 340)로 구성되는데, 여기서, 로드/언로드부(310a, 310b), 로드락챔버(320), 제1 및 제 2 처리챔버(330, 340)는 인라인(in-line) 방식으로 기판(101)을 이송한다.
즉, 외부에서 공급된 기판(101)은 최초 로딩부(310a)를 통해, 로드락챔버(320), 제 1 및 제 2 처리챔버(330, 340)의 순으로 이송된 후 다시 역순으로 이송된다.
이중 로드락챔버(320)는 로딩 및 언로딩부(310a, 310b)와 제 1 처리챔버(330) 사이의 환경변화 즉, 진공도를 비롯한 온도와 가스분위기 등에 대해 완충 역할을 하고, 제 1 및 제 2 처리챔버(330, 340)는 기판(101)을 대상으로 공통전극(도 5k의 112)과 화소전극(도 5k의 114)의 박막증착공정을 수행한다.
이때, 로드락챔버(320) 내부에는 기판(101)을 예열하여 제 1 및 제 2 처리챔버(330, 340)에서의 증착 공정시 증착효율을 높이기 위한 히터(미도시)가 마련된다.
그리고, 제 1 및 제 2 처리챔버(330, 340)는 기판(101)이 다시 제 1 및 제 2 처리챔버(330, 340), 로드락챔버(320), 언로딩부(310b)의 순으로 역진행되도록 기판(101)을 회전시키고, 이를 통해 최종의 기판(101)은 언로딩부(310b)를 통해 외부로 반출된다.
이때, 기판(101)은 캐리어(미도시)에 안착되어, 각 챔버(320, 330, 340)로 이송된다.
여기서 이종(異種)의 도전성 물질로 이루어지는 이중층 구조의 공통전극(도 5k의 112) 및 화소전극(도 5k의 114)을 형성하는 과정을 좀더 자세히 살펴보면, 먼저 도 6a에 도시한 바와 같이, 보호막(도 5k의 116)이 형성된 기판(101)은 로딩부(310a)를 통해, 로드락챔버(320)와 제 1 처리챔버(330)로 이송한 후, 제 1 처리챔버(330)에서 몰리티타늄(MoTi)으로 이루어지는 제 1 도전성 물질층(230)을 증착하는 증착공정을 진행한다.
제 1 처리챔버(330)에서 제 1 도전성 물질층(230)의 증착공정이 완료되면, 기판(101)은 언로딩부(310b)를 통해 인라인형 스퍼터링장치의 외부로 반출되어, 기판(101) 상에 형성된 제 1 도전성 물질층(230)이 대기 중에 노출되도록 한다.
이를 통해, 제 1 도전성 물질층(230)의 표면을 산화시킨 후, 다시 도 6b에 도시한 바와 같이 기판(101)을 로딩부(310a)를 통해 로드락챔버(320)와 제 2 처리챔버(340)로 이송한 후, 표면이 산화처리된 제 1 도전성 물질층(230) 상부에 인듐-틴-옥사이드(ITO)로 이루어지는 제 2 도전성 물질층(240)을 형성하게 된다.
그리고, 제 2 도전성 물질층(240)의 증착공정이 완료되면, 기판(101)을 인라인형 스퍼터링장치의 외부로 반송함으로써, 공통전극(도 5k의 112) 및 화소전극(도 5k의 114) 형성을 위한 박막증착공정을 완료하게 된다.
이와 같이, 제 1 도전성 물질층(230)이 형성된 기판(101)을 대기 중에 노출시킴으로써, 제 1 도전성 물질층(230) 상부에 형성되는 제 2 도전성 물질층(240)이 제 1 도전성 물질층(230)의 결정 성장 방향을 따라 형성되는 것을 방지할 수 있다.
그러나, 이와 같은 박막증착공정은 기판(101) 상에 제 1 도전성 물질층(230)을 형성한 후, 기판(101)을 대기 중에 노출시키기 위해서 진공분위기의 인라인형 스퍼터링장치의 로드락챔버(320) 내부를 배기(排氣)한 후, 다시 제 1 도전성 물질층(230) 상부로 제 2 도전성 물질층(240)을 형성하기 위해서 배기된 로드락챔버(320) 내부를 다시 진공분위기로 조성해야 한다.
이와 같이, 챔버(320) 내부를 진공분위기로 조성하고, 배기하는 공정은 매우 오랜 시간이 소요되며, 공정비용 증가 등을 통해 공정의 효율성을 저하시키게 된다.
따라서, 도 7에 도시한 바와 같이, 본 발명의 또 다른 실시예에 따른 공통전극(도 5k의 112) 및 화소전극(도 5k의 114)의 형성하기 위한 박막증착공정은 보호막(도 5k의 116)이 형성된 기판(101)을 로딩부(310a)를 통해, 로드락챔버(320)와 제 1 처리챔버(330)로 이송한 후, 제 1 처리챔버(330)에서 몰리티타늄(MoTi)으로 이루어지는 제 1 도전성 물질층(230)을 증착하는 증착공정을 진행한다.
다음으로, 제 1 처리챔버(330)에서 제 1 도전성 물질층(230)의 증착공정이 완료되면, 제 1 도전성 물질층(230)이 형성된 기판(101)을 제 2 처리챔버(340)로 이송하여, 산소 플라즈마 처리를 한 후, 산소 플라즈마 처리를 통해 제 1 도전성 물질층(230)의 표면이 산화되면, 제 1 도전성 물질층(230) 상부에 제 2 도전성 물질층(240)의 증착공정을 진행한다.
이때, 산소 플라즈마 처리는 제 1 처리챔버(330)에서 제 1 도전성 물질층(230)의 증착공정 완료 후에 진행할 수도 있다.
제 2 도전성 물질층(240)의 증착공정이 완료되면, 기판(101)을 인라인형 스퍼터링장치의 외부로 반송함으로써, 공통전극(도 5k의 112) 및 화소전극(도 5k의 114) 형성을 위한 박막증착공정을 완료하게 된다. 따라서, 본 발명의 실시예에 따른 공통전극(도 5k의 112) 및 화소전극(도 5k의 114)의 형성하기 위한 박막증착공정은 몰리티타늄(MoTi)으로 이루어지는 제 1 도전성 물질층(230)을 산소 플라즈마 처리를 통해 산화시킴으로써, 제 1 도전성 물질층(230)을 대기 중에 노출시키는 공정을 삭제할 수 있어 공정의 효율성을 향상시킬 수 있는 동시에 상부층(도 5k의 220)에 형성되는 인듐-틴-옥사이드(ITO)가 하부층(도 5k의 210)에 형성되는 몰리티타늄(MoTi)의 결정 성장 방향을 따라 성장하는 것을 방지할 수 있다.
따라서, 인듐-틴-옥사이드(ITO)의 알갱이 형태의 잔사가 잔존하게 되는 것을 방지할 수 있어, 이를 통해, 액정구동의 반응속도가 감소되거나, 액정표시장치의 휘도가 감소하게 되는 문제가 발생하는 것을 방지할 수 있으며, 러빙불량이 야기되는 것을 방지할 수 있다.
본 발명은 상기 실시예로 한정되지 않고, 본 발명의 취지를 벗어나지 않는 한도 내에서 다양하게 변경하여 실시할 수 있다.
101 : 어레이기판, 111 : 게이트전극, 113 : 게이트절연막, 112 : 공통전극
114 : 화소전극, 115 : 반도체층(115a : 액티브층, 115b : 오믹콘택층)
116 :보호층, 117 : 소스전극, 119 : 드레인전극
210 : 제 1 도전성 금속층
Tr : 박막트랜지스터, TrA : 스위칭영역, P : 화소영역
114 : 화소전극, 115 : 반도체층(115a : 액티브층, 115b : 오믹콘택층)
116 :보호층, 117 : 소스전극, 119 : 드레인전극
210 : 제 1 도전성 금속층
Tr : 박막트랜지스터, TrA : 스위칭영역, P : 화소영역
Claims (9)
- 다수의 화소영역이 정의된 기판 상에 서로 교차하는 게이트배선과 데이터배선과 상기 게이트배선과 나란한 공통배선을 형성하는 단계와;
상기 각 화소영역 내에 박막트랜지스터를 형성하는 단계와;
상기 박막트랜지스터 상부로 보호층을 형성하는 단계와;
상기 보호층 상부로 상기 박막트랜지스터의 드레인전극 및 상기 공통배선과 접촉하는 제 1 도전성 물질층을 형성하는 단계와;
상기 제 1 도전성 물질층을 산소 플라즈마(O2 plasma)처리하여, 그 표면을 산화처리하는 단계와;
상기 제 1 도전성 물질층 상부로 제 2 도전성 물질층을 형성하는 단계와;
상기 제 2 도전성 물질층 상부로 포토레지스트층을 형성한 후, 이에 대해 노광마스크를 이용하여 노광을 실시하고 현상하여 포토레지스트 패턴을 형성하는 단계와;
상기 포토레지스트 패턴 외부로 노출된 상기 제 1 도전성 물질층과 상기 제 2 도전성 물질층을 식각하여, 상기 포토레지스트 패턴 하부로 서로 교대하며 이격하는 화소전극과 공통전극을 형성하는 단계와;
상기 포토레지스트 패턴을 제거하는 단계
를 포함하는 횡전계방식 액정표시장치용 어레이기판의 제조방법.
- 제 1 항에 있어서,
상기 제 1 도전성 물질층은 몰리티타늄(MoTi)으로 이루어지며, 상기 제 2 도전성 물질층은 인듐-틴-옥사이드(ITO)로 이루어지는 횡전계방식 액정표시장치용 어레이기판의 제조방법.
- 제 1 항에 있어서,
상기 산소 플라즈마(O2 plasma) 처리는 상기 제 1 도전성 물질층을 형성하는 챔버 내에서, 상기 제 1 도전성 물질층 형성 후에 진행하는 횡전계방식 액정표시장치용 어레이기판의 제조방법.
- 제 1 항에 있어서,
상기 산소 플라즈마(O2 plasma) 처리는 상기 제 2 도전성 물질층을 형성하는 챔버 내에서, 상기 제 2 도전성 물질층 형성 전에 진행하는 횡전계방식 액정표시장치용 어레이기판의 제조방법.
- 제 1 항에 있어서,
상기 산소 플라즈마(O2 plasma)처리는 산소 가스를 10 ~ 20sccm의 유량으로 공급한 상태에서 40 ~ 100 초 동안 진행하는 횡전계방식 액정표시장치용 어레이기판의 제조방법.
- 제 1 항에 있어서,
상기 산소 플라즈마(O2 plasma)처리는 80 ~ 120mTorr의 진공도를 갖는 챔버 내부에서 진행하는 횡전계방식 액정표시장치용 어레이기판의 제조방법.
- 제 1 항에 있어서,
상기 식각은 과산화수소(H2O2)와 H2O2, NH4F를 포함하거나 또는 H2O2, NH4F를 포함하는 혼합 에천트를 이용하는 횡전계방식 액정표시장치용 어레이기판의 제조방법.
- 제 1 항에 있어서,
상기 화소전극은 상기 드레인전극과 전기적으로 연결되며, 상기 공통전극은 상기 공통배선과 전기적으로 연결되는 횡전계방식 액정표시장치용 어레이기판의 제조방법.
- 제 1 항에 있어서,
상기 박막트랜지스터는 게이트전극과, 게이트절연막, 반도체층, 소스 및 드레인전극을 포함하는 횡전계방식 액정표시장치용 어레이기판의 제조방법.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020110112724A KR101850066B1 (ko) | 2011-11-01 | 2011-11-01 | 횡전계방식 액정표시장치용 어레이기판의 제조방법 |
| CN201210269111.3A CN103094204B (zh) | 2011-11-01 | 2012-07-30 | 制造液晶显示装置的阵列基板的方法 |
| US13/563,917 US8647902B2 (en) | 2011-11-01 | 2012-08-01 | Method of manufacturing array substrate for liquid crystal display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020110112724A KR101850066B1 (ko) | 2011-11-01 | 2011-11-01 | 횡전계방식 액정표시장치용 어레이기판의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20130047908A true KR20130047908A (ko) | 2013-05-09 |
| KR101850066B1 KR101850066B1 (ko) | 2018-04-19 |
Family
ID=48172814
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020110112724A KR101850066B1 (ko) | 2011-11-01 | 2011-11-01 | 횡전계방식 액정표시장치용 어레이기판의 제조방법 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US8647902B2 (ko) |
| KR (1) | KR101850066B1 (ko) |
| CN (1) | CN103094204B (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20170080295A (ko) * | 2015-12-31 | 2017-07-10 | 엘지디스플레이 주식회사 | 액정 표시 장치 |
| CN111627924A (zh) * | 2016-06-14 | 2020-09-04 | 群创光电股份有限公司 | 显示装置及显示装置的制造方法 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106814513A (zh) * | 2017-04-01 | 2017-06-09 | 深圳市华星光电技术有限公司 | Ips型阵列基板及液晶显示面板 |
| CN108183132A (zh) * | 2017-12-27 | 2018-06-19 | 深圳市华星光电半导体显示技术有限公司 | 一种igzo薄膜晶体管制备方法 |
| CN110676222A (zh) * | 2019-10-10 | 2020-01-10 | 合肥鑫晟光电科技有限公司 | 显示基板的制造方法、显示基板和显示装置 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3420135B2 (ja) * | 1999-10-26 | 2003-06-23 | 日本電気株式会社 | アクティブマトリクス基板の製造方法 |
| KR20050091291A (ko) * | 2004-03-11 | 2005-09-15 | 엘지.필립스 엘시디 주식회사 | 횡전계방식 액정표시장치 및 그 제조방법 |
| US7223641B2 (en) * | 2004-03-26 | 2007-05-29 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, method for manufacturing the same, liquid crystal television and EL television |
| KR20060104708A (ko) * | 2005-03-31 | 2006-10-09 | 엘지.필립스 엘시디 주식회사 | 횡전계 방식 액정표시장치용 어레이 기판과 그 제조방법 |
| US8067762B2 (en) * | 2006-11-16 | 2011-11-29 | Macronix International Co., Ltd. | Resistance random access memory structure for enhanced retention |
| KR100839428B1 (ko) * | 2007-05-17 | 2008-06-19 | 삼성에스디아이 주식회사 | 식각액, 및 이를 이용한 박막트랜지스터를 갖는 기판의제조 방법 |
| KR101499227B1 (ko) * | 2008-08-20 | 2015-03-06 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
| TWI467663B (zh) * | 2008-11-07 | 2015-01-01 | Semiconductor Energy Lab | 半導體裝置和該半導體裝置的製造方法 |
| US8405810B2 (en) * | 2009-07-23 | 2013-03-26 | Lg Display Co., Ltd. | Liquid crystal display and fabricating method thereof |
-
2011
- 2011-11-01 KR KR1020110112724A patent/KR101850066B1/ko active IP Right Grant
-
2012
- 2012-07-30 CN CN201210269111.3A patent/CN103094204B/zh not_active Expired - Fee Related
- 2012-08-01 US US13/563,917 patent/US8647902B2/en active Active
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20170080295A (ko) * | 2015-12-31 | 2017-07-10 | 엘지디스플레이 주식회사 | 액정 표시 장치 |
| CN111627924A (zh) * | 2016-06-14 | 2020-09-04 | 群创光电股份有限公司 | 显示装置及显示装置的制造方法 |
| CN111627924B (zh) * | 2016-06-14 | 2023-05-16 | 群创光电股份有限公司 | 显示装置及显示装置的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103094204A (zh) | 2013-05-08 |
| KR101850066B1 (ko) | 2018-04-19 |
| CN103094204B (zh) | 2015-01-28 |
| US20130109114A1 (en) | 2013-05-02 |
| US8647902B2 (en) | 2014-02-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101338115B1 (ko) | 저저항 배선구조 및 이를 이용한 액정표시장치의 제조방법 | |
| KR101218090B1 (ko) | 산화물 박막 트랜지스터 및 그 제조방법 | |
| US9461077B2 (en) | Active matrix substrate and method for manufacturing the same | |
| US8735883B2 (en) | Oxide thin film transistor and method of fabricating the same | |
| JP5214858B2 (ja) | Ｔｆｔアレイ基板及びその製造方法 | |
| KR20100130098A (ko) | 산화물 박막 트랜지스터의 제조방법 | |
| KR101921164B1 (ko) | 횡전계방식 액정표시장치용 어레이기판의 제조방법 | |
| KR101622733B1 (ko) | 산화물 박막 트랜지스터의 제조방법 | |
| KR101850066B1 (ko) | 횡전계방식 액정표시장치용 어레이기판의 제조방법 | |
| JP5727118B2 (ja) | 薄膜トランジスタ基板、その製造方法、及びこれを有する表示パネル | |
| JP2007027710A (ja) | コンタクトホール形成方法及びこれ用いた薄膜トランジスタ基板の製造方法 | |
| KR101697586B1 (ko) | 산화물 박막 트랜지스터 및 그 제조방법 | |
| CN108646487B (zh) | Ffs型阵列基板的制作方法及ffs型阵列基板 | |
| JP4763568B2 (ja) | トランジスタ基板 | |
| JP4800236B2 (ja) | 薄膜トランジスタの製造方法およびこれを用いた液晶表示装置 | |
| KR101605723B1 (ko) | 산화물 박막 트랜지스터의 제조방법 | |
| US9881938B2 (en) | Substrate for display device and method for manufacturing display device | |
| JP2008304830A (ja) | 表示デバイスの製造方法 | |
| US9366922B2 (en) | Thin film transistor array and method for manufacturing the same | |
| KR101875940B1 (ko) | 산화물 박막 트랜지스터 및 그 제조방법 | |
| JP6120794B2 (ja) | 薄膜トランジスタ基板およびその製造方法 | |
| JP2012242839A (ja) | アレイ基板及びその製造方法 | |
| US7079217B2 (en) | Method of fabricating a liquid crystal display panel | |
| KR20020076932A (ko) | 박막 트랜지스터의 제조방법 | |
| US20130200377A1 (en) | Thin film transistor array substrate and method for manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |