CN103165528B - 制造阵列基板的方法 - Google Patents

制造阵列基板的方法 Download PDF

Info

Publication number
CN103165528B
CN103165528B CN201210539707.0A CN201210539707A CN103165528B CN 103165528 B CN103165528 B CN 103165528B CN 201210539707 A CN201210539707 A CN 201210539707A CN 103165528 B CN103165528 B CN 103165528B
Authority
CN
China
Prior art keywords
gas
dry etching
flow velocity
electrode
admixture
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210539707.0A
Other languages
English (en)
Other versions
CN103165528A (zh
Inventor
郑英燮
李濬熙
安贞铉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of CN103165528A publication Critical patent/CN103165528A/zh
Application granted granted Critical
Publication of CN103165528B publication Critical patent/CN103165528B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02C—CAPTURE, STORAGE, SEQUESTRATION OR DISPOSAL OF GREENHOUSE GASES [GHG]
    • Y02C20/00—Capture or disposal of greenhouse gases
    • Y02C20/30—Capture or disposal of greenhouse gases of perfluorocarbons [PFC], hydrofluorocarbons [HFC] or sulfur hexafluoride [SF6]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Liquid Crystal (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

一种制造阵列基板的方法，该方法包括：在限定了像素区域的基板上形成线或者电极，在线或者电极上形成保护层，所述保护层由氮化硅（SiNX）形成；在所述保护层上形成光刻胶图案；以及将具有所述光刻胶图案的基板加载到干法蚀刻设备的腔体中，并且使用包含三氟化氮（NF3）气体的第一气体混合物对在所述光刻胶图案之间露出的保护层进行第一干法蚀刻处理以形成露出所述线或者所述电极的接触孔。

Description

制造阵列基板的方法
技术领域
本公开涉及包括使用三氟化氮（NF3）气体的干法蚀刻处理的制造阵列基板的方法。
背景技术
最近几年，随着面向信息社会的前进，被配置为处理和显示大量信息的显示设备领域迅速发展。液晶显示器（LCD）或者有机发光二极管（OLED）已经作为具有诸如厚度小、重量轻和功耗低这样的优异性能的平板显示器（FPD）开发，并且已经超过现有的阴极射线管（CRT）。
在LCD中，包括具有作为能够控制每一个像素的开/关电压的开关元件的TFT的阵列基板的有源矩阵（AM）型LCD可以具有优异的分辨率和实现运动图像的能力。
另外，由于OLED是具有高亮度和低工作电压特性的发光显示器，OLED具有高对比度并且可以被制造的超薄。另外，OLED由于几微秒（μs）的响应时间可以容易能够实现运动图像，具有不受限的观看角，在低温度稳定，并且在约5到15V的低的直流（DC）电压操作，因而促进驱动电路的制造和设计。由于以上原因，OLED作为FPD最近吸引了很多注意。
LCD和OLED同样要求具有用作用于开启和关闭各个像素区域的开关元件薄膜晶体管（TFT）的阵列基板。
图1是LCD或者OLED的现有的阵列基板11的截面图，其例示形成在一个像素区域中的TFT。
如图1所示，可以在阵列基板11上形成了多个选通线（未示出）和多个数据线33，并且选通线和数据线33的交叉处限定了多个像素区域P。可以在多个显示区域P的每一个的开关区域TrA中形成栅极15。另外，可以在得到的结构的整个表面上形成栅绝缘层18以覆盖栅极15，并且可以在栅绝缘层18上顺序地形成包括由纯非晶硅（a-Si）形成的有源层22和由掺杂a-Si形成的欧姆接触层26的半导体层28。可以在欧姆接触层26上形成对应于栅极15并且彼此隔开的源极36和漏极38。在此情况下，可以叠置在开关区域TrA上的栅极15、栅绝缘层18、半导体层28和源极36和漏极38可以组成TFT Tr。
此外，可以在得到的结构的整个表面上形成包括露出漏极38的漏接触孔45的保护层42，以覆盖源极36和漏极38和露出的有源层22。可以在保护层42上的每一个像素区域P中单独地形成像素电极50，并且像素电极50通过漏接触孔45与漏极38接触。
具有上述构造的阵列基板11的制造可以涉及掩模处理。
掩模处理可以包括多个单位处理，诸如在用于构图处理要求的材料层上涂覆光刻胶，使用曝光掩模露出光刻胶，将露出的光刻胶显影，蚀刻材料层，并且剥离光刻胶。
例如，可以进行掩模处理以对由无机绝缘材料形成的保护层42构图，并且形成用于露出TFT Tr的漏极38的漏接触孔45。
一般地，保护层42可以由诸如氮化硅（SiNX）这样的无机绝缘材料形成。由氮化硅形成的保护层42的构图可以包括使用反应气在真空腔中进行干法蚀刻处理。包含六氟化硫（SF6）气体的气体混合物可以被用作用于干法蚀刻处理的反应气。
然而，为了防止全球暖化，进行了禁止使用导致全球暖化的气体（在下文，称为“温室气体”）或者建议温室气体的使用量的努力。
具体地，作为禁止全球暖化的措施的示例，温室气体排放贸易系统将在2015年生效，并且温室气体目标管理系统将在2012年生效。
然而，用作干法蚀刻氮化硅（SiNX）的反应气的六氟化硫气体具有23900的全球暖化潜势（GWP），并且被分类到温室气体中具有最高GWP的温室气体。在此，GWP是温室气体导致的全球暖化的相对测量值，二氧化碳的GWP被标准化为1。
因此，使用六氟化硫的使用被抑制。当六氟化硫气体连续使用并且超过决定量时，应额外地购买对应于超出量的温室发展权（GDR），或者超出的六氟化硫气体应被重处理并且修改为非温室气体或者具有低GWP的气体并且被排放。
为了将六氟化硫气体修改为非温室气体或者具有低GWP的气体，应额外地准备温室气体重处理系统，诸如热分解系统，并且操作该系统可能造成额外成本。因此，最终产品的制造成本可能增加导致价格竞争力退化。
因此，必须用另一种反应气代替六氟化硫气体，或者降低六氟化硫气体在用于对氮化硅形成的保护层42构图的干法蚀刻处理中使用量。
发明内容
因此，本发明旨在提供一种基本避免了由于现有技术的限制和缺点造成的一个或者更多个问题的显示设备。
本公开的目的是提供一种制造阵列基板的方法，该方法可以不使用作为温室气体的六氟化硫（SF6），而使用非温室气体作为反应气，能够对氮化硅（SiNX）族的绝缘层构图以禁止使用作为温室气体的六氟化硫或者减少六氟化硫的使用量。同时，根据本发明的制造阵列基板的方法可以允许反应气具有与当前使用的六氟化硫气体大约相同的蚀刻速率，以获得与六氟化硫大约相同的单位时间产量。此外，根据本发明的制造阵列基板的方法可以防止反应气影响通过漏接触孔露出的基于金属的线或者电极。
本发明的其它特征及优点将在以下的说明书中进行阐述，并且一部分根据本说明书将是清楚的，或者可以从本发明的实践获知。本发明的这些目的和其它优点可以通过在本书面描述及其权利要求书及附图中具体指出的结构来实现和获得。
为了实现这些和其它优点，并且根据本发明的目的，如这里所具体实施和广泛描述的，一种制造阵列基板的方法，所述方法包括：在限定了像素区域的基板上形成线或者电极；在线或者电极上形成保护层，所述保护层由氮化硅（SiNX）形成；在所述保护层上形成光刻胶图案；以及将具有所述光刻胶图案的基板加载到干法蚀刻设备的腔体中，并且使用包含三氟化氮（NF3）气体的第一气体混合物对在所述光刻胶图案之间露出的保护层进行第一干法蚀刻处理以形成露出所述线或者所述电极的接触孔。
应当理解的是，前面的一般描述和后面的具体描述都是示例性和解释性的，并旨在对所要求保护的本发明提供进一步的解释。
附图说明
附图被包括进来以提供对本发明的进一步理解，并结合到本申请中且构成本申请的一部分，这些附图例示了本发明的实施方式，并与说明书一起用于解释本发明的原理。在附图中：
图1是液晶显示器（LCD）或者有机发光二极管（OLED）的现有的阵列基板11的截面图，其例示在一个像素区域中形成的薄膜晶体管（TFT）；
图2A到图2O是示出根据本发明的第一实施方式的制造阵列基板的一个像素区域的方法的过程的截面图；
图3是例示在根据本发明的第二实施方式的制造阵列基板的方法中在保护层中形成接触孔的处理的截面图；
图4是图3的区域A的放大图；以及
图5是例示在根据本发明的第三实施方式的制造阵列基板的方法中在保护层中形成接触孔的处理的截面图。
具体实施方式
本发明的实施方式的一个特征是使用三氟化氮（NF3）而不是六氟化硫（SF6）进行干法蚀刻处理以便在由氮化硅（SiNX）形成的保护层上形成接触孔。
由于三氟化氮具有17200的全球暖化潜势，其为六氟化硫的约2/3，并且在腔体中使用等离子体进行的干法蚀刻处理期间具有97%的自分解率，仅仅3%的三氟化氮可以向全球暖化贡献，与使用六氟化硫相比，可以极大地降低温室排放。
在使用等离子体的干法蚀刻处理中在腔体中，六氟化硫具有23900的GWP和约70%的自分解率。因而，使用的六氟化硫的量的30%会影响全球暖化。
因此，假定使用了与六氟化硫相同量的三氟化氮，具有六氟化硫的约2/3的GWP和97%的自分解率的三氟化氮的排放会远小于六氟化硫的排放，从而三氟化氮能够在抑制全球暖化上产生明显效果。另外，可以降低分解设备上的投资，因而降低生产成本。
现在详细说明本发明的优选实施方式，在附图中说明了这些实施方式的示例。
实施方式1
图2A到图2I是示出根据本发明的第一实施方式的制造阵列基板的一个像素区域的方法的过程的截面图。在此情况下，每一个像素区域P的形成了薄膜晶体管（TFT）Tr的一部分将被定义为开关区域TrA。
首先，如图2A所示，具有低电阻特性的金属材料，例如，铝（Al）、铝合金（例如，铝钕（AlNd）、钼（Mo）和钼钛（MoTi））中至少一种，可以被沉积在透明绝缘基板101上，以形成具有单层或者多层结构的第一金属层。
另外，可以在第一金属层上涂覆光刻胶，并且可以使用曝光掩模进行曝光和显影处理，以形成具有预定形状的光刻胶图案（未示出）。露出在光刻胶图案外部的第一金属层可以被蚀刻从而可以在基板101上形成在一个方向上延伸的选通线（未示出）。同时，栅极105可以在每一个显示区域P的开关区域TrA中形成，并且连接到选通线。
图2A示例性地例示选通线和栅极105形成单层结构。
接着，如图2B所示，无机绝缘材料（例如，氧化硅（SiO2）或者氮化硅（SiNX））可以沉积在选通线和栅极105上，从而可以在基板101的整个表面上形成栅绝缘层109。
接着，如图2C所示，纯非晶硅（a-Si）和掺杂a-Si可以被顺序地沉积在栅绝缘层109上，因而形成纯a-Si层115和掺杂a-Si层116。
随后，具有低电阻特性的金属材料（例如，铝、铝合金、钼和钼钛中至少一种材料）可以被沉积在掺杂a-Si层116上，因而形成具有单层或者多层结构的第二金属层129。
之后，可以在第二金属层129上涂覆光刻胶以形成光刻胶层191。包括光阻挡区域BA、透明区域TA和具有比透明区域TA更小的光透射率的半透明区域HTA的曝光掩模195可以被布置在第二光刻胶层191上方。
在此情况下，包括数据线（参照图2E的130）的曝光掩模195可以被定位为光阻挡区域BA可以对应于将形成源极和漏极（参照图2G中的135和137）的区域，源极135和漏极137彼此隔开的开关区域TrA的区域可以对应于半透明区域HTA，并且不形成数据线130以及源极135和漏极137的部分可以对应于透明区域TA。
接着，参照图2D，如上所述，光刻胶层（参照图2C中的191）可以通过布置在对应于光刻胶层191的位置处的曝光掩模（参照图2C中的195）露出，接着被显影。因而，具有第一厚度的第一光刻胶图案191a可以形成在第二金属层129上以对应于将形成数据线130以及源极135和漏极137的部分。同时，具有第二厚度的第二光刻胶图案191b可以形成在第二金属层129上以对应于栅极105并且对应于源极135和漏极137彼此隔开的区域。光刻胶层191可以被从第二金属层129的其余部分去除，以露出第二金属层129。使用包括具有多个狭缝的半透明区域（图2D的HTA）的曝光掩模195来形成具有不同厚度的第一光刻胶图案191a和第二光刻胶图案191b而进行的一次曝光处理可以被称为衍射曝光处理。
另外，除了上述衍射曝光处理，形成具有第一厚度和第二厚度的光刻胶图案191a和191b的方法可以包括使用包括具有用于控制透射光的量的多个涂层代替狭缝的半透明区域HTA的曝光掩模的半色调曝光处理。即使进行了半色调曝光处理，但是可以获得与以上描述相同的结果。
本发明的第一实施方式涉及正型光刻胶被使用的示例从而与曝光掩模（参照图2C的195）的透明区域（参照图2C的TA）相对应的光刻胶层的一部分（参照图2C中的191）可以在显影处理期间被去除。然而，具有相反特性的负型光刻胶可以被使用为使得与透明区域相对应的光刻胶部分在显影处理之后保留。在此情况下，通过使用其中透明区域和光阻挡区域的位置互换的曝光掩模进行曝光处理，可以获得与以上描述的相同的结果。
参照图2E，可以在包括具有第一厚度和第二厚度的第一光刻胶图案191a和第二光刻胶图案191b的基板101上进行蚀刻处理，使得露出在第一光刻胶图案191和第二光刻胶图案191b外部的第二金属层（参照图2D中的129）和布置在其下方的掺杂a-Si层（参照图2D中的116）和纯a-Si层（参照图2D中的115）可以被顺序地去除以露出栅绝缘层109。
在此情况下，使用第一光刻胶图案191a和第二光刻胶图案191b作为蚀刻掩模，布置在第一光刻胶图案191a和第二光刻胶图案191b下方的第二金属层129、掺杂a-Si层116和纯a-Si层115可以不被蚀刻而是保留原封不动。
在此情况下，保留在第一光刻胶图案191a和第二光刻胶图案191b下方的第二金属层129可以形成彼此连接的源/漏图案131和数据线130，掺杂a-Si层116可以形成连接的掺杂a-Si图案123，并且纯a-Si层115可以形成有源层122。在此情况下，由于处理特性，掺杂a-Si图案125b和纯a-Si图案125a可以还保留在数据线130下方。
参照图2F，可以在第一光刻胶图案191a和第二光刻胶（未示出）上进行灰化处理，以去除具有第二厚度的第二光刻胶图案（未示出）。在此情况下，形成为比第二光刻胶图案更厚的厚度的第一光刻胶图案191a由于蚀刻可以变薄，并且仍保留在源/漏图案131和数据线130上。
参照图2G，使用第一光刻胶图案191a的剩余部分作为蚀刻掩模，在开关区域TrA中形成的第一光刻胶图案191a之间露出的源/漏图案（参照图2F中的131）可以被蚀刻。之后，可以使用干法蚀刻处理去除布置在源/漏图案131下方的掺杂a-Si图案（参照图2F中的123），因而露出布置在掺杂a-Si图案下方的纯a-Si有源层122。
在此情况下，由于开关区域TrA中的第一光刻胶图案191a而不被蚀刻的剩余的源/漏图案131可以形成彼此隔开的源极135和漏极137。
此外，在源极135和漏极137下方彼此隔开布置的掺杂a-Si图案可以形成欧姆接触层124，其可以与布置在欧姆接触层124下方的纯a-Si有源层122组成半导体层120。
另外，栅极105、栅绝缘层109、包括a-si有源层122的半导体层120和具有彼此隔开的部分的掺杂a-si欧姆接触层124、以及单独形成的源极135和漏极137可以顺序地叠置在开关区域TrA的基板101上，并且组成TFT Tr。
之后，参照图2F，使用剥离处理，剩余在数据线130以及源极135和漏极137上的第一光刻胶图案（参照图2G的191a）可以被去除，以露出数据线130以及源极135和漏极137。
参照图2I，无机绝缘材料（例如氮化硅（SiNX））可以被沉积在数据线130以及源极135和漏极137上，因而在基板101的整个表面上形成保护层150。
参照图2I，光刻胶可以涂覆在保护层150上以形成光刻胶层（未示出），并且可以使用具有透明区域（未示出）和光阻挡区域（未示出）的曝光掩模（未示出）在光刻胶层上进行曝光处理。之后，可以在露出的光刻胶层上进行显影处理，使得可以在对应于TFT Tr的漏极137的位置处形成第三光刻胶图案193，以露出保护层150。
参照图2J、图2K、图2L和图2M，在保护层150上形成了第三光刻胶图案193的基板101可以被加载到配置为用于对保护层150干法刻蚀的干法蚀刻系统（未示出）的腔体197中。
之后，腔体197的内部可以被调整为真空环境，例如，具有约350mTorr到约450mTorr的压力的真空环境。之后，在施加约1700W到1900W的功率，通过交替提供包含三氟化氮（NF3）、氧气（O2）和氦气（He）的第一气体混合物和包含三氟化氮和氧气的第二气体混合物，可以进行使用等离子体的干法蚀刻处理。
在下文，在干法蚀刻处理期间提供到腔体197中的第一气体混合物的每一个元素的单位时间内流速的分析中，当单位时间内氦气的流速被定义为1时，单位时间内三氟化氮的流速与单位时间内氧气的流速的比可以从1.15:3.6到1.2:4.5。
在第二干法蚀刻处理期间提供的第二气体混合物中，单位时间内三氟化氮的流速对单位时间内氧气的流速的比可以从1:10到约1:11。
本发明的第一实施方式的一个特征可以是通过每次交替第一气体混合物和第二气体混合物进行干法蚀刻处理。具体地，可以在第一气体混合物的环境中进行第一干法蚀刻处理，在将更换腔体197的内部气体环境改变为第二气体混合物的环境之后，可以进行第二干法蚀刻处理，并且在将腔体197的内部气体环境改变为第一气体混合物之后可以进行第三干法蚀刻处理。
当根据本发明的第一实施方式的保护层150的干法蚀刻包括在保护层150上进行第一到第三干法蚀刻处理并且交替地提供第一气体混合物和第二气体混合物时，通过干法蚀刻处理的积累可以防止干法蚀刻速率降低。
当使用在现有的制造阵列基板的方法中使用的六氟化硫（SF6）气体以及包含氧气和氦气的气体混合物对由氮化硅（SiNX）形成的保护层150干法蚀刻时，即使干法蚀刻量在腔体197中积累，也不会不发生干法蚀刻速率降低。
当具有六氟化硫的约2/3的GWP以及97%的自分解率或者更高的三氟化氮（NF3）气体代替导致全球暖化的温室气体中的具有相对高的GWP的六氟化硫被用作用于干法蚀刻由氮化硅形成的保护层150的反应气时，三氟化氮NF3中包含的氮可以与作为第三光刻胶图案193中包含的有机材料碳（C）元素反应，以形成C-N化合物（Cx+Nx）。随着时间经过，腔体197中的C-N化合物（Cx+Nx）的浓度会增大，并且单位时间内在氮化硅制成的保护层150的表面上吸收的C-N化合物（Cx+Nx）的量会增大，因而降低干法蚀刻速率。
因此，在根据本发明的第一实施方式的制造阵列基板101的方法中，使用包含三氟化氮的气体混合物而不是六氟化硫作为用于腔体197的反应气，可以通过交替地注入第一气体混合物和第二气体混合物进行干法蚀刻处理，从而可以防止干法蚀刻速率随着时间而降低。第一气体混合物可以包含氦气（He）气体并且包含流速比为1.15:3.6到1.2:4.5的三氟化氮（NF3）和氧气（O2），假定氦气的流速为1。第二气体混合物可以包含三氟化氮和氧气而不包含氦气，并且包含单位时间流速比1:10到1:11的氟化氮和氧气。
在此情况下，在使用第一气体混合物的第一和第三干法蚀刻处理期间，氦气可以被以约145标准立方厘米每分钟（sccm）到约155sccm的流速注入腔体197中，并且氧气（O2）可以被以约522sccm到约698sccm的流速注入。另外，在使用第二气体混合物的第二干法蚀刻处理期间，三氟化氮可以被以约47sccm到约59sccm的流速注入腔体197中，并且氧气可以被以约522sccm到约698sccm的流速注入。
另外，使用第一气体混合物的第一和第三干法蚀刻处理的每一个可以进行使用第二气体混合物的第二干法蚀刻处理时间长度约两到三倍的时间长度。在此情况下，第二蚀刻处理可以进行约15秒到约20秒。
表1示出在本发明的第一实施方式中由氮化硅（SiNX）形成的保护层150的剩余厚度的测量值，在该第一实施方式中使用第一和第二气体混合物进行第一、第二和第三干法蚀刻处理，使得第一和第三干法蚀刻处理的每一个进行第二干法蚀刻处理长度约两到三倍的长度；第一比较示例中，其中仅仅使用第一气体混合物进行干法蚀刻处理；以及在第二比较示例中，其中通过交替注入第一和第二气体混合物进行第一、第二和第三干法蚀刻处理使得第一和第三干法蚀刻处理的每一个进行小于第二干法蚀刻处理长度两倍的长度。在此情况下，还在表1中示出了在干法蚀刻之前测量的保护层150的厚度、干法蚀刻量、蚀刻时间和单位时间的蚀刻速率。
[表1]
参照表1，可见在本发明的第一实施方式的干法蚀刻处理之后没有剩余保护层150。然而，当仅仅使用第一气体混合物进行干法蚀刻处理而不使用第二气体混合物进行干法蚀刻处理时，作为形成光刻胶图案的元素碳与氮反应产生的由C-N化合物（Cx+Nx）形成的副产品被吸收在保护层150的表面上以妨碍干法蚀刻处理。结果，蚀刻量明显减少，使得保护层150被留下到等于或者大于其1/2原始厚度的厚度。
类似地，在第二比较示例中，其中使用第二气体混合物的第二干法蚀刻处理不充分进行，尽管比其中仅仅使用第一气体混合物进行干法蚀刻处理的第一比较示例中更大量的保护层150被蚀刻，保护层150仍留下到约的厚度。
因此，可见在根据本发明的第一实施方式的制造阵列基板101的方法中，其中在使用包含三氟化氮、氧气和氦气的第一气体混合物干法蚀刻处理之间，使用无He的、使用三氟化氮作为反应气并且包含1到10或者更大的流速比的三氟化氮和氧气的第二气体混合物干法蚀刻处理进行了适当时间，使得由氮化硅形成的保护层150的构图效率优异。
另外，在使用上述处理在保护层150中形成露出TFT Tr的漏极137的漏接触孔155之后，如图2N所示，可以使用剥离处理去除保留在保护层150上的第三光刻胶图案193。
接着，如图2O所示，可以在具有漏接触孔155的保护层150上沉积透明导电材料，诸如氧化铟锡（ITO）或者氧化铟锌（IZO），并且用掩模处理构图。因而，可以在每一个像素电极P中形成通过漏接触孔155接触漏极137的像素电极160，因而形成阵列基板101。
尽管图2O例示在完成的阵列基板101上的每一个像素区域P中仅仅形成像素电极160，但是还可以在每一个像素电极Ｐ中的保护层150上形成公共电极（未示出）。在此情况下，还可以在与选通线同一层平行于选通线（未示出）并且从其隔开形成公共线（未示出）。另外，还可以在保护层150和栅绝缘层109中形成露出公共电极的公共接触孔（未示出），并且公共电极可以通过公共接触孔与公共线接触。
在此情况下，在根据本发明的修改示例的阵列基板（未示出）中，可以使用与上述相同的方法在漏接触孔155的形成期间形成公共接触孔。
在本发明的另一个修改示例中，可以通过将绝缘层（未示出）夹在像素电极160和公共电极之间而在阵列基板101上的每一个像素电极P中形成具有多个条形开口（未示出）的公共电极（未示出）。
在根据本发明的第一实施方式和修改示例的制造阵列基板的方法中，可以使用三氟化氮而不是作为温室气体的六氟化硫对由氮化硅形成的保护层150干法蚀刻。由于三氟化氮比六氟化硫对全球暖化具有更小的影响并且由于在干法蚀刻处理期间产生的等离子体而具有97%的高的自分解率，使用六氟化硫可以被抑制，因而降低促进全球暖化的温室气体排放。
此外，由于根据本发明的第一实施方式的由于制造阵列基板101的方法减少使用温室气体，不必须额外地安装用于将作为温室气体的六氟化硫重处理为具有低GWP的气体的热分解设备，并且也不必须为了允许使用温室气体而购买将在2015年生效的温室发展权（GDR）。因而，可以抑制产品的制造成本升高。
在根据本发明的第一实施方式的制造阵列基板101的方法中，可以在与六氟化硫气体大约相同的蚀刻速率使用三氟化氮气体作为反应气进行干法蚀刻处理。另外，随着积累的干法蚀刻量导致蚀刻速率降低的因素可以被去除，因而提高单位时间产量。
实施方式2
另外，低电阻线的形成最近变得成为问题，由于显示装置的规模扩大，也就是说，形成30英寸以上的大面积显示装置。
由于30英寸以上的大面积显示装置具有更长的线，可能发生信号延迟。
为了减少上述问题，线可以由具有相对低的单位面积电阻的金属材料形成。铜（Cu）或者铜合金具有低的单位面积电阻并且比用于通常的阵列基板的线的铝（Al）或者铝合金（例如，铝钕（AlNd））更便宜，因此变为铝或者铝合金的替代品。
本发明的第二实施方式涉及制造阵列基板的方法，其中当使用具有低电阻的铜或者铜合金形成线时，可以防止在使用包含三氟化氮的反应气对保护层150的干法蚀刻期间对铜或者铜合金形成的线或者电极的损坏。
在此情况下，第二实施方式与第一实施方式相同，其区别在于选通线、栅极、数据线、以及源极和漏极包括铜或者铜合金形成的单层，或者包括具有高粘性金属以改进对基板的粘接的第一层和在第一层上的由铜或者铜合金形成的第二层的双层结构，并且使用不同的干法蚀刻处理形成保护层。因而，仅仅将参照图3和图4详细描述不同于第一实施方式的对保护层的干法蚀刻的处理。
图3是例示在根据本发明的第二实施方式的制造阵列基板的方法中在保护层中形成接触孔的处理的截面图；以及图4是图3的区域A的放大图。为了简化，使用相同附图标记来代表与第一实施方式中相同的元件。
首先，可以通过在基板101上的由氮化硅形成的保护层150上涂覆光刻胶来形成光刻胶层（未示出），在基板101上，保护层150形成在由铜或者铜合金形成的数据线130以及源极135和漏极137上。可以使用具有透明区域和光阻挡区域的曝光掩模在光刻胶层上进行曝光处理，并且可以在露出的光刻胶层上进行显影处理，使得可以形成对应于TFT Tr的漏极137的露出保护层150的光刻胶图案193。
接着，在保护层150上形成了光刻胶图案193的基板101可以被加载到配置为用于对保护层150干法蚀刻的干法蚀刻设备的腔体197中。
之后，腔体197的内部可以被调整为真空环境，例如，具有约350mTorr到约450mTorr的压力的真空环境。在施加约1700W到1900W的功率，通过交替提供包含三氟化氮、氧气和氦气的第一气体混合物和包含三氟化氮和氧气的第二气体混合物，可以进行使用等离子体的干法蚀刻处理。
在此情况下，在干法蚀刻处理期间提供到腔体197中的第一气体混合物的每一个元素的单位时间内流速的分析中，当单位时间内氦气的流速被定义为1时，单位时间内三氟化氮的流速与单位时间内氧气的流速的比可以从1.15:2.875到1.2:3.6。
第二实施方式与第一实施方式不同在于氧气的流速相对小。
根据第一实施方式，其中线是由铝、铝合金（例如，AlNd）、钼（Mo）或者钼合金（例如，钼钛（MoTi））形成，在干法蚀刻处理中使用的第一气体混合物中，除了氦气之外的三氟化氮的流速与氧气的流速的比可以从1.15:3.6到1.2:4.5，其大于1:3。
然而，根据第二实施方式，其中线或者电极是由铜或者铜合金形成的，在对保护层150的干法蚀刻中使用的第一气体混合物中，当氦气的单位时间流速被定义为1时，三氟化氮的流速与氧气的流速的比可以从1.15:2.875到1.2:3.6，其基本上小于或者等于1:3。
当线或者电极由铜或者铜合金形成时，在对保护层150的干法蚀刻期间，第一气体混合物中包含的三氟化氮的流速与氧气的流速的比可以被调整为1:3或者更小，以防止由铜或者铜合金形成的线或者电极的表面的损坏。
具体地，当在保护层150中形成露出作为由铜或者铜合金形成的线或者电极的示例的漏极137的漏接触孔155时，由于第一气体混合物，在光刻胶图案193之间露出的保护层150可以被干法蚀刻，以露出漏极137的表面。在此情况下，当氧气的流速高时，漏极137的表面可以被氧化以形成氧化铜（CuOX）层。漏极137的表面可以被氧化铜层损坏，因而使漏极137和随后形成的像素电极（未示出）之间的接触特性退化。
因此，为了防止上述现象，在根据本发明的第二实施方式在对由氮化硅形成的保护层150的干法蚀刻期间使用的包含氦气、三氟化氮和氧气的第一气体混合物中，三氟化氮的流速与氧气的流速的比可以被调整为1:3或者更小，更具体地，在1:2.5to1:3的范围。
当第一气体混合物被提供到腔体197中时，氦气、三氟化氮和氧气可以被分别大致以约145sccm到约155sccm的流速、约166sccm到约186sccm的流速和约417sccm到约558sccm的流速提供到腔体197中。
在第二干法蚀刻处理中，由于三氟化氮的流速与氧气的流速的比从1:10到1:11，似乎氧气被以高流速提供。然而，在第二干法蚀刻处理期间提供到腔体197中的氧气的流速被维持在第一和第三干法蚀刻处理期间提供到腔体197中的氧气的相同流速，并且仅仅三氟化氮的流速降低。因而，腔体197中包含的氧气的量被维持在大致恒定程度，并且进行第二干法蚀刻花费的时间是进行第一和第二干法蚀刻处理的每一个的时间的约1/3到1/2。另外，第二干法蚀刻处理没有问题，因为由铜或者铜合金形成的线或者电极大致不被露出。
另外，在第二实施方式的修改示例中，在对由氮化硅形成的保护层150的第一干法蚀刻处理期间，由铜或者铜合金形成的线或者电极可以大致不被露出。具体地，如在第一实施方式中描述的，当第一气体混合物中包含的氦气的流速被定义为1时，可以通过将三氟化氮的流速与氧气的流速的比调整为1.15:3.6到1.2:4.5来进行第一干法蚀刻处理。
另外，当根据本发明的第二实施方式通过蚀刻去除保护层150时，具体地在第三干法蚀刻处理期间，通过进一步降低提供到腔体197中的第一气体混合物中包含的氧气的流速，可以防止通过形成接触孔155而露出的由铜或者铜合金形成的线或者电极的表面损坏。然而，三氟化氮的流速与氧气的流速的比可以不小1:2.5，使得接触孔155的内侧表面与电极或者线形成的角θ是75°，更具体地，从45°到75°。
接触孔155的内侧表面与电极或者线形成的角θ是大于75°时，当之后在保护层150上像素电极（未示出）时，由于台阶覆盖特性，像素电极可能在保护层150中形成的接触孔155内被切割。为了防止像素电极在接触孔155内被切割，接触孔155的内侧表面可以与通过接触孔155露出的线或者电极的表面形成约75°或者更小的角。
在此情况下，当氧气的流速高于其他气体的流速时，在干法蚀刻处理期间受提供到腔体197的气体混合物中包含的氧气影响的接触孔155的内侧表面的角度可以是低的。
在用于在由氮化硅形成的保护层150中形成接触孔155的干法蚀刻处理中，随着用于气体混合物的氧气的流速增加，接触孔155的内侧表面可以具有更锥形的结构。然而，由于通过接触孔155露出的线或者电极是由铜或者铜合金形成，由于第二实施方式的特征，在干法蚀刻处理期间使用的氧气的流速的增加会导致线或者电极的露出的表面损坏。
因此，当制造包括由铜或者铜合金形成的电极或者线的阵列基板101时，接触孔155的内侧表面的锥角θ（约75°或者更小）可以与防止线的损坏就用于在保护层150中形成接触孔155的干法蚀刻处理中使用的氧气的流速而言具有妥协关系。在根据本发明的第二实施方式的对保护层150的干法蚀刻期间，三氟化氮的流速与氧气的流速的比可以被调整为1:2.5到1:3，具体地，在使用第一气体混合物的第一和第二干法蚀刻处理期间，使得接触孔155的内侧表面的锥角可以是75°或者更小，并且可以防止由铜或者铜合金形成的线或者电极的表面损坏。
由于随后处理与第一实施方式相同，省略其描述。
本发明的第二实施方式也使用三氟化氮代替作为温室气体的六氟化硫，使得可以禁止使用六氟化硫来降低促进全球暖化的温室气体排放。
此外，由于根据本发明的第二实施方式的由于制造阵列基板101的方法减少使用温室气体，不必须额外地安装用于将作为温室气体的六氟化硫重处理为具有低GWP的气体的热分解设备，并且也不必须为了允许使用温室气体而购买将在2015年生效的GDR。因而，可以抑制产品的制造成本升高。
实施方式3
本发明的第三实施方式提供制造阵列基板的方法，使用比上述第一和第二实施方式中更大量的六氟化硫，但是与仅仅使用作为温室气体的六氟化硫对由氮化硅形成的保护层进行干法蚀刻的制造阵列基板的现有方法相比，可以降低使用的六氟化硫的量。
由于本发明的第三实施方式仅仅在对保护层的干法蚀刻上不同于第一实施方式，将仅仅描述对保护层构图的处理，并且形成其它元件的处理将被省略。
图5是例示在根据本发明的第三实施方式的制造阵列基板101的方法中在保护层中形成接触孔的处理的截面图。
如图5所示，不同于第一实施方式，根据本发明的第三实施方式的制造阵列基板101的方法可以包括在保护层150上仅仅进行第一干法蚀刻处理。在此情况下，在第一干法蚀刻处理期间可以使用与第一实施方式中不同的气体混合物。
也就是说，本发明的第三实施方式中使用的用于干法蚀刻处理的气体混合物可以包含六氟化硫、三氟化氮、氧气和氦气。在此情况下，在干法蚀刻处理期间提供到腔体197中的气体混合物的每一个元素的单位时间内流速的分析中，当提供到腔体197的单位时间内氦气的流速被定义为1时，六氟化硫的流速与三氟化氮的流速的比可以从0.95:1到1:0.95。
在第三实施方式中使用的气体混合物中，当数据线130以及源极135和漏极137由不同于铜或者铜合金的低电阻金属例如从由铝、铝合金（例如，铝钕）、钼和钼钛组成的组中选择的至少一种材料形成时，三氟化氮和六氟化硫的总流速可以等于第一实施方式中使用的第一气体混合物中包含的三氟化氮的流速，并且氦气的流速和氧气的流速也可以等于第一实施方式中使用的第一气体混合物的氦气的流速和氧气的流速。
也就是说，可以在约166sccm到约186sccm的总流速提供三氟化氮和六氟化硫，可以在约145sccm到约155sccm的流速提供氦气，并且可以在约522sccm到约698sccm的流速提供氧气。在此情况下，由于六氟化硫的流速与三氟化氮的流速的比从0.95:1到1:0.95，可以在约79sccm到约98sccm的流速大致提供六氟化硫。
在根据本发明的第三实施方式的制造阵列基板101的方法中，当数据线130以及源极130和漏极137包括由铜或者铜合金形成的单层或者包括具有由铜或者铜合金形成的上层的多层结构时，三氟化氮和六氟化硫的总流速可以等于第二实施方式使用中的第一气体混合物中包含的三氟化氮的流速，并且氦气的流速和氧气的流速还可以等于第二实施方式使用中的第一气体混合物中包含的氦气的流速和氧气的流速。
也就是说，可以在约166sccm到约186sccm的总流速提供三氟化氮和六氟化硫，可以在约145sccm到约155sccm的流速提供氦气，并且可以在约417sccm到约558sccm的流速提供氧气。在此情况下，由于六氟化硫的流速与三氟化氮的流速的比从0.95:1到1:0.95，可以在约79sccm到约98sccm的流速大致提供六氟化硫。
在根据本发明的第三实施方式的制造阵列基板101的方法中，与包括单独使用六氟化硫作为主反应气的干法蚀刻处理的制造阵列基板的现有方法相比，可以减少使用的温室气体的量的约50%。
在根据本发明的第三实施方式的对保护层150的干法蚀刻中，实验显示该实施方式的干法蚀刻速率比单独使用六氟化硫作为主反应气的现有方法的蚀刻速率更高。这种增效作用是由于六氟化硫和三氟化氮的混合。
当其它条件（例如，腔体197中的真空程度、施加的功率和除了主反应气的反应气（例如，氦气和氧气）的流速）维持恒定时，由于使用六氟化硫作为反应气的现有的干法蚀刻处理，保护层被以约/秒的蚀刻速率蚀刻；而由于根据本发明的第三实施方式的干法蚀刻处理，保护层150被以约/秒的蚀刻速率蚀刻。因此，可见保护层150的干法蚀刻速率（或者保护层150的厚度降低的速率）提高了/sec这么多。
因此，根据本发明的第三实施方式的制造阵列基板101的方法与制造阵列基板的现有方法相比，可以降低作为为全球暖化的重要因素的温室效应，并且提高单位时间的干法蚀刻处理的产量。
根据如上所述的本发明的实施方式，使用三氟化氮气体代替作为加速全球暖化的温室气体的六氟化硫可以通过干法蚀刻对由氮化硅形成的绝缘层构图。因而，可以减少温室气体排放。
此外，由于本发明减少使用温室气体，不必须额外地安装用于重处理六氟化硫的热分解设备，并且也不必须为了允许使用温室气体而购买将在2015年生效的GDR。因而，可以抑制产品的制造成本升高。
在本发明中，可以在与六氟化硫气体大约相同的蚀刻速率使用三氟化氮气体作为反应气进行干法蚀刻处理。另外，随着积累的干法蚀刻量导致蚀刻速率降低的因素可以被去除，因而提高单位时间产量。
另外，由于可以抑制对用于实现大面积显示装置的由铜或者铜合金形成的线或者电极的表面的损坏，可以降低制造故障。
另外，当三氟化氮和六氟化硫的混合物被用作干法蚀刻处理的主反应气时，与单独使用六氟化硫作为主反应气的现有情况相比，可以提高单位时间的干法蚀刻速率。
对于本领域技术人员而言，很明显，可以在不脱离本发明的精神或范围的情况下对本公开的显示设备做出各种修改和变化。因此，本发明旨在涵盖本发明的落入所附权利要求及其等同物范围内的这些修改和变化。
本申请要求2011年12月13日在韩国提交的韩国专利申请No.10-2011-0133760的优先权，在此以其整体通过引用并入。

Claims (12)

1.一种制造阵列基板的方法，所述方法包括：
在限定了像素区域的基板上形成线或者电极；
在所述线或者电极上形成保护层，所述保护层由氮化硅(SiNX)形成；
在所述保护层上形成光刻胶图案；以及
将具有所述光刻胶图案的基板加载到干法蚀刻设备的腔体中，并且使用包含三氟化氮(NF3)气体的第一气体混合物对在所述光刻胶图案之间露出的保护层进行第一干法蚀刻处理以形成露出所述线或者电极的接触孔，
其中，所述第一气体混合物包括氧气(O2)和氦气(He)以及所述三氟化氮气体，
其中，在第一干法蚀刻处理期间提供到所述腔体中的所述第一气体混合物中，当单位时间氦气的流速被定义为1时，三氟化氮的流速与氧气的流速的比在1.15:2.875到1.2:3.6或1.15:3.6到1.2:4.5的范围。
2.根据权利要求1所述的方法，其中，当三氟化氮的流速与氧气的流速的比在1.15:2.875到1.2:3.6的范围时，所述线或者电极包括由铜(Cu)或者铜合金形成的单层，或者包括具有由铜或者铜合金形成的最上层的多层结构。
3.根据权利要求1所述的方法，其中，单位时间氦气的流速在145sccm到155sccm的范围。
4.根据权利要求1所述的方法，所述方法还包括：
在进行第一干法蚀刻处理达第一时间量之后，通过用包含三氟化氮和氧气的第二气体混合物替代第一气体混合物进行第二干法蚀刻处理达第二时间量；以及
在进行第二干法蚀刻处理之后，通过用所述第一气体混合物代替所述第二气体混合物来进行第三干法蚀刻处理达第三时间量。
5.根据权利要求4所述的方法，其中，所述第一时间量和所述第三时间量中的每一个是所述第二时间量的两到三倍，并且所述第二时间量在15秒到20秒范围。
6.根据权利要求4所述的方法，其中，在第二干法蚀刻处理期间提供到腔体中的第二气体混合物中，三氟化氮的流速与氧气的流速的比在1:10到1:11的范围。
7.根据权利要求6所述的方法，其中，在第二干法蚀刻处理期间，提供到所述腔体中的氧气(O2)的流速等于在第一干法蚀刻处理期间提供的氧气的流速，并且三氟化氮的流速在47sccm到59sccm的范围。
8.根据权利要求1所述的方法，其中，所述接触孔的内侧表面相对于所述线或者电极的表面形成锥形结构，并且所述接触孔的内侧表面与所述线或者电极的表面形成的角在45°到75°的范围。
9.根据权利要求1所述的方法，其中，在限定了像素区域的基板上形成所述线或者电极的步骤包括：
在所述基板上沉积第一金属材料，以及对第一金属材料构图以形成在一个方向上延伸的选通线并且在所述像素区域中形成栅极；
在所述选通线和所述栅极上形成栅绝缘层；以及
在所述栅绝缘层上形成数据线以与所述选通线交叉并且限定所述像素区域，并且同时形成与所述栅极相对应的半导体层以及源极和漏极，所述源极和漏极形成为在所述半导体层上彼此隔开。
10.根据权利要求9所述的方法，其中，所述接触孔是露出所述漏极的漏接触孔，
所述方法还包括：在所述像素区域中在所述保护层上形成通过所述漏接触孔与所述漏极接触的像素电极。
11.一种制造阵列基板的方法，所述方法包括：
在限定了像素区域的基板上形成线或者电极；
在所述线或者电极上形成保护层，所述保护层由氮化硅(SiNX)形成；
在所述保护层上形成光刻胶图案；以及
将具有所述光刻胶图案的基板加载到干法蚀刻设备的腔体中，并且使用包含三氟化氮(NF3)气体的气体混合物对在所述光刻胶图案之间露出的保护层进行干法蚀刻处理以形成露出所述线或者电极的接触孔，
其中，所述气体混合物包含六氟化硫(SF6)、氧气(O2)和氦气(He)以及三氟化氮，
其中，在所述干法蚀刻处理期间提供到所述腔体中的所述气体混合物中，当单位时间氦气的流速被定义为1时，三氟化氮+六氟化硫的流速与氧气的流速的比在1.15:3.6到1.2:4.5的范围。
12.根据权利要求11所述的方法，其中，在所述干法蚀刻处理期间提供到所述腔体中的所述气体混合物中，三氟化氮的流速与六氟化硫的流速的比为从0.95:1到1:0.95的范围。
CN201210539707.0A 2011-12-13 2012-12-13 制造阵列基板的方法 Active CN103165528B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020110133760A KR101987688B1 (ko) 2011-12-13 2011-12-13 어레이 기판의 제조방법
KR10-2011-0133760 2011-12-13

Publications (2)

Publication Number Publication Date
CN103165528A CN103165528A (zh) 2013-06-19
CN103165528B true CN103165528B (zh) 2015-07-08

Family

ID=48572341

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210539707.0A Active CN103165528B (zh) 2011-12-13 2012-12-13 制造阵列基板的方法

Country Status (3)

Country Link
US (1) US9236451B2 (zh)
KR (1) KR101987688B1 (zh)
CN (1) CN103165528B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102523717B1 (ko) 2016-05-29 2023-04-19 도쿄엘렉트론가부시키가이샤 선택적 실리콘 질화물 에칭 방법
CN106898578B (zh) * 2017-03-30 2019-08-06 合肥鑫晟光电科技有限公司 一种显示基板的制备方法、阵列基板及显示装置
CN108803910B (zh) 2017-04-28 2021-08-06 京东方科技集团股份有限公司 触控基板及其制作方法、触控显示装置
JP7084386B2 (ja) * 2017-05-18 2022-06-14 株式会社半導体エネルギー研究所 表示装置の作製方法
CN113066802B (zh) * 2021-03-19 2023-04-18 合肥京东方显示技术有限公司 一种显示基板的制备方法、显示基板和显示装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7307025B1 (en) * 2005-04-12 2007-12-11 Lam Research Corporation Lag control

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010109610A (ko) * 2000-05-31 2001-12-12 박종섭 반도체 소자의 강유전체 캐패시터 형성방법
US7361607B2 (en) * 2003-06-27 2008-04-22 Lam Research Corporation Method for multi-layer resist plasma etch
KR100583311B1 (ko) * 2003-10-14 2006-05-25 엘지.필립스 엘시디 주식회사 액정표시패널 및 그 제조 방법
US7632689B2 (en) * 2006-10-03 2009-12-15 Spansion Llc Methods for controlling the profile of a trench of a semiconductor structure
KR101320651B1 (ko) * 2006-11-28 2013-10-22 엘지디스플레이 주식회사 수평 전계 인가형 액정표시패널의 제조방법
KR101609727B1 (ko) * 2008-12-17 2016-04-07 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 이의 제조 방법
US8999856B2 (en) * 2011-03-14 2015-04-07 Applied Materials, Inc. Methods for etch of sin films
US20130045605A1 (en) * 2011-08-18 2013-02-21 Applied Materials, Inc. Dry-etch for silicon-and-nitrogen-containing films

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7307025B1 (en) * 2005-04-12 2007-12-11 Lam Research Corporation Lag control

Also Published As

Publication number Publication date
US9236451B2 (en) 2016-01-12
KR101987688B1 (ko) 2019-06-12
US20130149818A1 (en) 2013-06-13
CN103165528A (zh) 2013-06-19
KR20130066967A (ko) 2013-06-21

Similar Documents

Publication Publication Date Title
CN102263111B (zh) 阵列基板及制造该阵列基板的方法
US9245966B2 (en) Wiring, thin film transistor, thin film transistor panel and methods for manufacturing the same
US11296074B2 (en) Electrostatic protection circuit and manufacturing method thereof, array substrate and display apparatus
CN101814455B (zh) 制造阵列基板的方法
US8624238B2 (en) Thin-film transistor substrate and method of fabricating the same
CN102053435B (zh) 液晶显示设备及其制造方法
KR101019048B1 (ko) 어레이 기판 및 이의 제조방법
US20160027887A1 (en) Array substrate and fabrication method thereof, and display device
US20160254285A1 (en) Thin Film Transistor and Method of Fabricating the Same, Array Substrate and Method of Fabricating the Same, and Display Device
US8728861B2 (en) Fabrication method for ZnO thin film transistors using etch-stop layer
KR101530459B1 (ko) 어레이 기판의 제조방법, 어레이 기판 및 디스플레이
CN103165528B (zh) 制造阵列基板的方法
CN101908537A (zh) 用于显示设备的阵列基板及其制造方法
US20210343757A1 (en) Array substrate and manufacturing method therefor, and display device
US10825876B2 (en) Display device and method of manufacturing the same
US20160329390A1 (en) Display device and thin-film transistor substrate
US20170077271A1 (en) Array substrate for liquid crystal display device and method of manufacturing the same
CN105140131A (zh) 氧化物薄膜晶体管的制备方法
US11837609B2 (en) Electro-static discharge protection circuit, display panel and display device
CN103872060A (zh) 阵列基板及其制造方法
KR102291894B1 (ko) 산화물 반도체를 포함하는 박막 트랜지스터 기판
CN103227148A (zh) 一种阵列基板制备方法及阵列基板和显示装置
CN104241296A (zh) 一种阵列基板及其制作方法和显示装置
KR20100123327A (ko) 어레이 기판의 제조방법
KR102174962B1 (ko) 어레이 기판 및 이의 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant