CN103872060A - 阵列基板及其制造方法 - Google Patents

阵列基板及其制造方法 Download PDF

Info

Publication number
CN103872060A
CN103872060A CN201310219207.3A CN201310219207A CN103872060A CN 103872060 A CN103872060 A CN 103872060A CN 201310219207 A CN201310219207 A CN 201310219207A CN 103872060 A CN103872060 A CN 103872060A
Authority
CN
China
Prior art keywords
region
contact hole
gate line
pixel region
data wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310219207.3A
Other languages
English (en)
Other versions
CN103872060B (zh
Inventor
郑浩永
李瑛长
李福永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of CN103872060A publication Critical patent/CN103872060A/zh
Application granted granted Critical
Publication of CN103872060B publication Critical patent/CN103872060B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Nonlinear Science (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)

Abstract

一种阵列基板包括：基板；位于基板上的氧化物半导体层，氧化物半导体层包括有源区域以及位于有源区域两侧的源极区域和漏极区域；按顺序地位于氧化物半导体层的有源区域上的栅极绝缘层和栅极；中间绝缘层，位于栅极上并且具有分别暴露源极区域和漏极区域的第一半导体接触孔和第二半导体接触孔；和源极和漏极，位于中间绝缘层上并且分别通过第一半导体接触孔和第二半导体接触孔与源极区域和漏极区域接触，其中第一半导体接触孔和第二半导体接触孔设置在两个区域中。

Description

阵列基板及其制造方法
本申请要求享有2012年12月7日递交的韩国专利申请第10-2012-0141792号的优先权，通过援引的方式将该专利申请的全部内容并入本文。
技术领域
本发明涉及一种阵列基板，尤其涉及一种包括具有氧化物半导体层的薄膜晶体管的阵列基板及其制造方法。
背景技术
随着信息技术的快速发展，用于显示大量信息的显示装置迅速发展。特别地，一直在积极致力于具有纤薄外形、轻重量以及低功耗的平板显示（FPD）装置，如有机电致发光显示（OLED）装置和液晶显示（LCD）装置，并且所述平板显示装置正在取代阴极射线管（CRT）。
在液晶显示装置中，由于包括有薄膜晶体管以控制各个像素的开/关的有源矩阵型液晶显示装置的高分辨率、色彩呈现能力以及在显示动态图像时的优越性，所以他们已获得广泛应用。
此外，由于有机电致发光显示装置具有很多优点，所以他们近来备受关注，所述优点如下：有机电致发光显示装置具有高亮度和低驱动电压；由于有机电致发光显示装置为自发光，所以他们具有极好的对比率和超薄的厚度；有机电致发光显示装置具有几微秒的响应时间，并且在显示动态图像时具有优势；有机电致发光显示装置具有宽视角，并且在低温中稳定；由于有机电致发光显示装置由5V至15V的直流（DC）低电压驱动，所以易于设计和制造驱动电路；以及有机电致发光显示装置的制造工艺简单，因为他们仅需要沉积和封装步骤。在有机电致发光显示装置中，由于有源矩阵型显示装置的大尺寸的可能性、低功耗以及高清晰度，所以他们也获得了广泛应用。
有源矩阵型液晶显示装置和有源矩阵型有机电致发光显示装置每个都包括具有作为开关元件以控制其各个像素的开/关的薄膜晶体管的阵列基板。
图1是示出根据现有技术的用于有机电致发光显示装置或用于液晶显示装置的阵列基板的剖面图。图1示出了在阵列基板中包括薄膜晶体管的像素区域的剖面。
在图1中，栅极线（未示出）和数据线（未示出）形成在基板11上，并且栅极线和数据线彼此交叉以界定像素区域P。栅极15形成在像素区域P的开关区域TrA处。栅极绝缘层18形成在栅极15上，包括本征非晶硅的有源层22和掺杂质非晶硅的欧姆接触层26的半导体层28形成在栅极绝缘层18上。源极36和漏极38形成在欧姆接触层26上。源极36和漏极38与栅极15对应，并且源极36与漏极38彼此隔开。按顺序地形成在开关区域TrA处的栅极15、栅极绝缘层18、半导体层28、源极36以及漏极38组成薄膜晶体管Tr。
钝化层42形成在源极36、漏极38以及暴露的有源层22上，并且钝化层42遍布整个基板11。钝化层42具有暴露漏极38的一部分的漏极接触孔45。像素电极50独立地形成在每个像素区域P中且位于钝化层42上。像素电极50通过漏极接触孔45与漏极38接触。
这里，尽管在图中未示出，但半导体图案形成在数据线的下方。半导体图案具有双层结构，所述双层结构包括与欧姆接触层26相同的材料的第一图案以及与有源层22相同的材料的第二图案。
在形成在现有技术的阵列基板的开关区域TrA处的半导体层28中，本征非晶硅的有源层22根据位置的不同而具有不同的厚度。也就是说，通过选择性地去除欧姆接触层26而暴露的有源层22的一部分具有第一厚度t1，而在欧姆接触层26下的有源层22的一部分具有第二厚度t2，第二厚度t2比第一厚度t1厚。有源层22的不同部分的不同厚度源自于制造方法，而这降低了薄膜晶体管Tr的输出特性并且对薄膜晶体管Tr的性能产生负面影响，因为源极36和漏极38之间成为薄膜晶体管Tr的沟道的有源层22具有减小的厚度。
为了解决这个问题，已经开发了具有单层氧化物半导体层的薄膜晶体管，所述薄膜晶体管并不需要现有技术的欧姆接触层并且使用氧化物半导体材料作为有源层。
图2是示出根据现有技术的包括具有这种氧化物半导体层的薄膜晶体管的阵列基板的像素区域的一部分的平面图，图3是沿图2的线III-III所取的剖面图。
在图2和图3中，氧化物半导体层63形成在诸如基板61这样的透明绝缘层上的每个像素区域处。氧化物半导体层63具有条形。栅极69形成为与氧化物半导体层63的中央部分对应，并且栅极绝缘层66设置在氧化物半导体层63与栅极69之间。
此时，氧化物半导体层63包括有源区域63a、源极区域63b和漏极区域63c。有源区域63a与栅极69对应并且具有半导电性能。源极区域63b和漏极区域63c被暴露在栅极绝缘层66的两侧处并且具有与有源区域63a不同的导电性能。
栅极线68也形成在栅极绝缘层66上。栅极线68与栅极69连接并且栅极线68在第一方向上延伸。这里，栅极69从栅极线68沿第二方向延伸。
无机绝缘材料的中间绝缘层72形成在栅极69和栅极绝缘层66上。中间绝缘层72包括在栅极69的两侧分别暴露氧化物半导体层63的源极区域63b和漏极区域63c的第一半导体接触孔74a和第二半导体接触孔74b。第一半导体接触孔74a和第二半导体接触孔74b形成在同一像素区域P中并且沿第一方向排列成直线，所述第一方向为较像素区域P的长度短的像素区域P的宽度方向。
源极76和漏极77形成在中间绝缘层72上。源极76和漏极77分别通过第一半导体接触孔74a和第二半导体接触孔74b与源极区域63b和漏极区域63c接触。
数据线75也形成在中间绝缘层72上并且与源极76连接。数据线75在第二方向上延伸并且与栅极线68交叉从而界定像素区域P。源极76从数据线75沿第一方向延伸。
钝化层78形成在源极76和漏极77上，并且像素电极85形成在像素区域P中的所述钝化层上。像素电极85通过钝化层78的漏极接触孔80与漏极77接触。
在包括图2和图3的具有氧化物半导体层63的薄膜晶体管Tr的阵列基板中，氧化物半导体层63具有单层结构而无需欧姆接触层。因此，氧化物半导体层63并不暴露于在用以形成图1的欧姆接触层26的干法蚀刻工艺中所使用的蚀刻气体。因此，防止了薄膜晶体管Tr的输出特性降低和最小化。
同时，近来，具有全高清的产品，诸如具有例如1080×1920高清晰度的电视受到欢迎。与电视相比相对小的个人便携装置，例如平板PC或移动电话，也需要高清显示器。
尽管电视具有1080×1920的高清晰度，电视也具有相对大的像素尺寸。然而，由于诸如平板PC或移动电话这样的个人便携装置的显示器尺寸为几英寸，所以这种个人便携装置为高清晰度起见就具有相对小的像素尺寸。
图2中所示的阵列基板可应用于电视。这里，像素区域P具有相对大的尺寸，这样包括在平行于像素区域P的宽度的方向上排列的第一半导体接触孔74a和第二半导体接触孔74b的氧化物薄膜晶体管Tr能够形成在一个像素区域P中。
然而，当将图2中所示的阵列基板应用于诸如平板个人电脑（PC）或移动电话这样的具有相对小的显示器尺寸的装置时，由于像素区域的宽度相对非常窄，所以沿像素区域的宽度方向包括两个接触孔的氧化物薄膜晶体管不可能形成在一个像素区域中。
也就是说，具有共面（coplanar）结构的氧化物薄膜晶体管包括暴露氧化物半导体层的源极区域和漏极区域的第一半导体接触孔和第二半导体接触孔，并且这些半导体接触孔所需要的最小尺寸大于用于与氧化物半导体层相接触的预定面积。因此，当考虑到最小尺寸时，氧化物薄膜晶体管的宽度可能大于像素区域的宽度，并且很难在用于高清装置的阵列基板的每个像素区域中形成具有共面结构的氧化物薄膜晶体管。
而且，即使具有共面结构的氧化物薄膜晶体管形成在每个像素区域中，但是由于氧化物薄膜晶体管的相对大的尺寸，所以也存在开口率降低的问题。
发明内容
因此，本发明涉及一种大体上克服了由于现有技术的限制和缺陷所导致的一个或多个问题的、包括氧化物薄膜晶体管的阵列基板及其制造方法。
本发明一个目的是提供一种可应用于高清装置的包括氧化物薄膜晶体管的阵列基板及其制造方法。
本发明另一目的是提供一种提高开口率的包括氧化物薄膜晶体管的阵列基板及其制造方法。
本发明的其它优点和特征将在下面的描述中列出，并且一部分将从这些描述中变得显而易见，或者可以通过实施本发明而获悉。通过说明书、权利要求书以及附图中特别指出的结构，将实现和获得本发明的这些和其它优点。
为了实现这些和其它优点，根据本发明的目的，如在此具体和概括描述的那样，一种阵列基板包括：基板；氧化物半导体层，所述氧化物半导体层位于所述基板上，所述氧化物半导体层包括有源区域以及位于所述有源区域两侧的源极区域和漏极区域；栅极绝缘层和栅极，所述栅极绝缘层和所述栅极按顺序地位于所述氧化物半导体层的有源区域上；中间绝缘层，所述中间绝缘层位于所述栅极上并且具有第一半导体接触孔和第二半导体接触孔，所述第一半导体接触孔和所述第二半导体接触孔分别暴露所述源极区域和所述漏极区域；以及源极和漏极，所述源极和所述漏极位于所述中间绝缘层上并且分别通过所述第一半导体接触孔和所述第二半导体接触孔与所述源极区域和所述漏极区域接触，其中所述第一半导体接触孔和所述第二半导体接触孔设置在两个区域中。
优选地，所述氧化物半导体层可具有弯曲部，并且所述弯曲部的两端分别与所述第一半导体接触孔和所述第二半导体接触孔对应。
优选地，所述弯曲部可具有近似L形。
优选地，所述阵列基板进一步包括：栅极线，所述栅极线沿第一方向位于所述栅极绝缘层上并与所述栅极连接；和数据线，所述数据线沿第二方向位于所述中间绝缘层上，所述数据线与所述栅极线交叉从而界定多个像素区域，其中所述两个区域被布置成跨沿所述第二方向彼此相邻的两个像素区域，所述第二方向是与一个像素区域的长度平行的方向，所述一个像素区域的长度与比一个像素区域的宽度更长。
优选地，所述阵列基板进一步包括：栅极线，所述栅极线沿第一方向位于所述栅极绝缘层上并与所述栅极连接；和数据线，所述数据线沿第二方向位于所述中间绝缘层上，所述数据线与所述栅极线交叉从而界定多个像素区域，其中所述两个区域沿所述第二方向彼此相邻，并且所述两个区域中的一个区域是与末条栅极线连接的末尾(last)像素区域，所述末尾像素区域中形成有所述末尾像素区域的所述第二半导体接触孔，而所述两个区域中的另一个区域是这样的区域：其中与所述末条栅极线连接的末尾像素区域的所述第一半导体接触孔被形成为与在非显示区域中延伸的所述数据线相对应。
优选地，所述阵列基板进一步包括：栅极线，所述栅极线沿第一方向位于所述栅极绝缘层上；和数据线，所述数据线沿第二方向位于所述中间绝缘层上，所述数据线与所述栅极线交叉从而界定沿所述第二方向彼此相邻的第一像素区域和第二像素区域，其中所述栅极线的一部分是所述栅极，并且所述数据线的一部分是所述源极。
优选地，所述漏极可位于所述第一像素区域中，而所述源极可位于所述第二像素区域旁的所述数据线中。
优选地，所述氧化物半导体层可由氧化物半导材料形成，当将所述氧化物半导体材料暴露于使用选自氦、氩和氢中的一种或多种的等离子体时，所述氧化物半导体材料具有增强的导电性能。
优选地，所述氧化物半导体材料可包括氧化铟镓锌、氧化锌锡和氧化锌铟中的一种。
优选地，所述有源区域可以是所述氧化物半导体层的与所述栅极交叠且不被等离子体处理的部分，而所述源极区域和所述漏极区域可以是所述氧化物半导体层的不与所述栅极交叠的且被所述等离子体处理以具有增强的导电性能的部分。
优选地，所述阵列基板进一步包括：钝化层，所述钝化层位于所述源极和所述漏极上，并且所述钝化层具有暴露所述漏极的漏极接触孔；和像素电极，所述像素电极位于所述钝化层上并且通过所述漏极接触孔与所述漏极接触，其中所述漏极接触孔与所述第二半导体接触孔交叠。
在另一方面，一种制造阵列基板的方法包括：在基板上形成氧化物半导体层，所述氧化物半导体层包括有源区域以及位于所述有源区域两侧的源极区域和漏极区域；在所述氧化物半导体层的有源区域上按顺序形成栅极绝缘层和栅极；使用选自氦、氩和氢中的一种或多种对所述氧化物半导体层的源极区域和漏极区域进行等离子体处理，从而增强所述源极区域和所述漏极区域的导电性能；在所述栅极上形成中间绝缘层，所述中间绝缘层具有分别暴露所述源极区域和所述漏极区域的第一半导体接触孔和第二半导体接触孔；以及在所述中间绝缘层上形成源极和漏极，所述源极和所述漏极分别通过所述第一半导体接触孔和所述第二半导体接触孔与所述源极区域和所述漏极区域接触，其中所述第一半导体接触孔和所述第二半导体接触孔设置在两个区域中。
优选地，所述氧化物半导体层可具有弯曲部，并且所述弯曲部的两端分别与所述第一半导体接触孔和所述第二半导体接触孔对应。
优选地，所述弯曲部可具有近似L形。
优选地，形成所述栅极可包括形成沿第一方向并且与所述栅极连接的栅极线，其中形成所述源极和所述漏极包括沿第二方向在所述中间绝缘层上形成数据线，所述数据线与所述栅极线交叉从而界定多个像素区域，并且其中所述两个区域被布置成跨沿所述第二方向彼此相邻的两个像素区域，所述第二方向是与一个像素区域的长度平行的方向，所述一个像素区域的长度比一个像素区域的宽度更长。
优选地，形成所述栅极可包括形成沿第一方向并且与所述栅极连接的栅极线，其中形成所述源极和所述漏极包括沿第二方向在所述中间绝缘层上形成数据线，所述数据线与所述栅极线交叉从而界定多个像素区域，并且其中所述两个区域沿所述第二方向彼此相邻，并且所述两个区域中的一个区域是与末条栅极线连接的末尾像素区域，所述末尾像素区域中形成有所述末尾像素区域的所述第二半导体接触孔，而所述两个区域中的另一个区域是这样的区域：其中与所述末条栅极线连接的末尾像素区域的所述第一半导体接触孔被形成为与在非显示区域中延伸的所述数据线相对应。
优选地，形成所述栅极可包括沿第一方向形成栅极线，其中形成所述源极和所述漏极包括沿第二方向在所述中间绝缘层上形成数据线，所述数据线与所述栅极线交叉从而界定沿所述第二方向彼此相邻的第一像素区域和第二像素区域，以及其中所述栅极线的一部分是所述栅极，并且所述数据线的一部分是所述源极。
优选地，所述漏极可位于所述第一像素区域中，而所述源极可位于所述第二像素区域旁的所述数据线中。
优选地，所述氧化物半导体材料可包括氧化铟镓锌、氧化锌锡和氧化锌铟中的一种。
优选地，所述有源区域可以是所述氧化物半导体层的与所述栅极交叠且不被等离子体处理的部分，而所述源极区域和所述漏极区域可以是所述氧化物半导体层的不与所述栅极交叠且被等离子体处理以具有增强的导电性能的部分。
优选地，所述方法进一步包括：在所述源极和所述漏极上形成钝化层，所述钝化层具有暴露所述漏极的漏极接触孔；和在所述钝化层上形成像素电极，所述像素电极通过所述漏极接触孔与所述漏极接触，其中所述漏极接触孔与所述第二半导体接触孔交叠。
应当理解，前面的一般性描述和下面的详细描述都是例示性的和解释性的，意在对要求保护的发明提供进一步的解释。
附图说明
被包括在内以给本发明提供进一步理解并结合在本说明书中组成本说明书一部分的附图示出了本发明的实施方式，所述附图与说明书一起用于解释本发明的原理。
图1是示出根据现有技术的用于有机电致发光显示装置或用于液晶显示装置的阵列基板的剖面图；
图2是示出根据现有技术的包括具有这种氧化物半导体层的薄膜晶体管的阵列基板的像素区域的一部分的平面图；
图3是沿图2的线III-III所取的剖面图；
图4是示出根据本发明实施方式的包括具有氧化物半导体层的氧化物薄膜晶体管的阵列基板的一部分的平面图。
图5是沿图4的线V-V所取的剖面图；
图6A至图6I是根据本发明实施方式的制造阵列基板的方法的步骤中所述阵列基板的剖面图，并且图6A至图6I示出了沿图4的线V-V所取的剖面。
具体实施方式
现在将详细参考本发明的实施方式，附图中图解了这些实施方式的一些例子。尽可能地使用相似的附图标记表示相同或相似的部件。
图4是示出根据本发明实施方式的包括具有氧化物半导体层的氧化物薄膜晶体管的阵列基板的一部分的平面图。为了解释的方便，氧化物薄膜晶体管所处的区域被定义为开关区域TrA。
在图4中，第一方向的栅极线113和第二方向的数据线130彼此交叉，从而界定沿第二方向彼此相邻的第一像素区域P1和第二像素区域P2。
作为开关元件的氧化物薄膜晶体管Tr与栅极线113和数据线130的交叉部连接。氧化物薄膜晶体管Tr被设置成跨第一像素区域P1和第二像素区域P2。氧化物薄膜晶体管Tr包括氧化物半导体层105，所述氧化物半导体层105可具有弯曲部，并且所述氧化物半导体层105的一端设置在第一像素区域P1中，而另一端设置在第二像素区域P2中或者设置在第二像素区域P2旁的数据线中。
氧化物薄膜晶体管Tr包括氧化物半导体层105、栅极116、源极133以及漏极136。氧化物半导体层105形成在基板（未示出）上，并且栅极116形成在氧化物半导体层105之上。在栅极116的两侧的氧化物半导体层105被第一半导体接触孔122a和第二半导体接触孔122b暴露。源极133和漏极136分别通过第一半导体接触孔122a和第二半导体接触孔122b与氧化物半导体层105接触。氧化物薄膜晶体管Tr具有共面结构。
在氧化物薄膜晶体管Tr中，氧化物半导体层105可具有在其两端之间形成的任意形状。在这种情形中，一个氧化物薄膜晶体管Tr的源极和另一个氧化物薄膜晶体管Tr的漏极可沿像素区域的长度设置在一个像素区域中（包括像素区域旁的数据线），所述像素区域的长度比像素区域的宽度更长。因此，即使像素区域P1和P2的尺寸为高清晰度而减小，也可形成具有共面结构的氧化物薄膜晶体管Tr以打开/关闭每个像素区域P1和P2。优选地，氧化物半导体层105包括至少一个诸如近似L形这样的弯曲部，以便数据线130的一部分为源极133，而栅极线113的一部分为栅极116。
此外，对第一像素区域P1进行开关的氧化物薄膜晶体管Tr的源极133设置在沿第二方向与第一像素区域P1相邻的第二像素区域P2中或者设置在第二像素区域P2旁的数据线中。对第一像素区域P1进行开关的氧化物薄膜晶体管Tr的漏极136设置在第一像素区域P1中。
此时，第一半导体接触孔122a与源极133对应，并且第二半导体接触孔122b与漏极136对应。源极133通过第一半导体接触孔122a与氧化物半导体层105的源极区域接触，并且漏极136通过第二半导体接触孔122b与氧化物半导体层105的漏极区域接触。
在本发明中，需要一定尺寸的第一半导体接触孔122a和第二半导体接触孔122b并不沿与第一像素区域P1或第二像素区域P2的短边（short length）平行的第一方向的直线布置在一个像素区域中，例如第一像素区域P1中。也就是说，第一半导体接触孔122a和第二半导体接触孔122b分别设置在沿与第一像素区域P1或第二像素区域P2的长边（long length）平行的第二方向彼此相邻的第二像素区域P2中（包括第二像素区域的数据线）和第一像素区域P1中。因此，即使第一像素区域P1和第二像素区域P2的尺寸为全高清显示装置而减小，也可将氧化物薄膜晶体管Tr形成为具有共面结构。
同时，在第一像素区域P1和第二像素区域P2中展开（spreading）的氧化物薄膜晶体管Tr中，氧化物半导体层105包括有源区域、源极区域和漏极区域。有源区域与栅极116交叠并且不被等离子体处理。源极区域和漏极区域设置在有源区域的两侧并且不与栅极116交叠。源极区域和漏极区域被等离子体处理并且具有改善的导电性能。
像素电极150形成在第一像素区域P1和第二像素区域P2中的每个像素区域处。位于第一像素区域P1中的像素电极150与氧化物薄膜晶体管Tr的漏极136连接，而位于第二像素区域P2中的像素电极150与另一氧化物薄膜晶体管（未示出）的漏极连接。
当将阵列基板用于液晶显示装置时，可在阵列基板上进一步形成公共电极。为了将公共电压施加至公共电极，也可在阵列基板上形成公共线，并且公共线可由与栅极线113相同的材料形成在与栅极线113相同的层上，或者可由与数据线130相同的材料形成在与数据线130相同的层上。
例如，当将阵列基板用于共面切换模式（in-plane switching mode）液晶显示装置时，公共电极可形成在与像素电极相同的层上，或者形成在与像素电极不同的层上，并且公共电极和像素电极150中的每个电极可具有彼此交替的条状图案。
或者，当将阵列基板用于边缘场切换模式液晶显示装置时，公共电极可形成在与像素电极不同的层上并且与像素电极交叠。公共电极和像素电极中的一个电极可在每个像素区域P1和P2处具有条形开口。
同时，当将阵列基板用于有机电致发光显示装置时，像素电极150具有与每个像素区域P1和P2相对应的尺寸，并且像素电极150是有机发光二极管的第一电极，所述第一电极可作为阴极或阳极。
在阵列基板中，由于与显示区域中的末条栅极线连接的像素区域沿第二方向不具有相邻的像素区域，所以看似没有与末条栅极线连接的像素区域的开关区域。
然而，数据线130延伸进入显示区域之外的非显示区域中，并且与非显示区域中的数据连接线或数据焊盘电极连接，或者在非显示区域中具有虚（dummy）像素区域。
因此，与末条栅极线113连接的像素区域的第一半导体接触孔122a被形成为与在非显示区域中延伸的数据线130对应，并且与末条栅极线113连接的像素区域的源极133被形成为与所述第一半导体接触孔122a对应。
在上述阵列基板中，开关区域TrA被设置成跨沿与数据线130平行的方向彼此相邻的两个像素区域P1和P2，并且分别暴露氧化物半导体层105的源极区域105b和漏极区域105c的第一半导体接触孔122a和第二半导体接触孔122b被布置在与像素区域P1和P2的长度平行的方向上，该像素区域P1和P2的长度比像素区域P1和P2的宽度更大。因此，即使像素区域P1和P2的尺寸为例如1080X1920的高清晰度而减小，也可形成具有共面结构的氧化物薄膜晶体管Tr以打开/关闭每个像素区域P1和P2。
而且，由于栅极线113的一部分被用作栅极116，而数据线130的一部分被用作源极，所以减小了氧化物薄膜晶体管Tr的尺寸，并且提高了在每个像素区域P1和P2中的开口率。
下文将描述根据本发明实施方式的阵列基板的剖面结构。
图5是沿图4的线V-V所取的剖面图。为了便于解释，氧化物薄膜晶体管所处的区域被定义为开关区域TrA。
在本发明的阵列基板中，氧化物半导体层105形成在透明绝缘基板101上的开关区域TrA中。基板101可由玻璃或塑料形成。氧化物半导体层105包括有源区域105a、源极区域105b和漏极区域105c。有源区域105a与栅极交叠，并且有源区域105a不被等离子体处理。源极区域105b和漏极区域105c分别设置在有源区域105a的两侧，并且源极区域105b和漏极区域105c被等离子体处理以具有导电性能。氧化物半导体层105具有弯曲部并且在平面视图上具有近似L形。
氧化物半导体层105由诸如氧化铟镓锌（IGZO）、氧化锌锡（ZTO）或氧化锌铟（ZIO）这样的氧化物半导体材料形成。当使用选自氦（He）、氩（Ar）和氢（H）中的一种或多种对氧化物半导体材料进行等离子体处理时，所述氧化物半导体材料的导电性能得以改善。
也就是说，氧化物半导体材料的没有被等离子体处理的部分起到半导体的作用，所述半导体通过形成沟道来发送电流，或者当没有形成沟道时具有绝缘性能，这取决于栅极116的开/关操作。氧化物半导体材料的被等离子体处理的部分具有改善的导电性能并且起到导体的作用。
同时，缓冲层（未示出）可进一步形成在基板101与氧化物半导体层105之间。例如，缓冲层可由诸如氧化硅或氮化硅这样的无机绝缘材料形成。
栅极绝缘层109形成在包括有源区域105a、源极区域105b和漏极区域105c的氧化物半导体层105上。栅极绝缘层109与有源区域105a对应。例如，栅极绝缘层109可由诸如氧化硅或氮化硅这样的无机绝缘材料形成。
栅极116形成在与氧化物半导体层105的有源区域105a相对应的栅极绝缘层109上。
尽管在图上未示出，但图4的栅极线113与栅极116一起形成，并且栅极绝缘层109形成在图4的栅极线113的下方。图4的栅极线113的一部分为栅极116。
栅极绝缘层109、栅极116以及图4的栅极线113通过同一掩模工序构图和形成，栅极绝缘层109具有与栅极116和图4的栅极线113相同的平面结构。
这是为了形成氧化物半导体层105的源极区域105b和漏极区域105c。即，栅极绝缘层109、栅极116和图4的栅极线113通过同一掩模工序构图，并且栅极绝缘层109两侧的氧化物半导体层105的表面被暴露。然后，在氧化物半导体层105的暴露的表面上执行等离子体处理工序，从而形成氧化物半导体层105的源极区域105b和漏极区域105c。
接下来，中间绝缘层120形成在栅极116和图4的栅极线113上并且遍布基板101。例如，中间绝缘层120可由诸如氧化硅或氮化硅这样的无机绝缘材料形成。
中间绝缘层120具有分别暴露源极区域105b和漏极区域105c的第一半导体接触孔122a和第二半导体接触孔122b。这里，第一半导体接触孔122a和第二半导体接触孔122b设置在不同的像素区域（包括像素区域的数据线）中。也就是说，第一半导体接触孔122a设置在与第一像素区域P1相邻的第二像素区域P2中或者设置在第二像素区域P2旁的数据线中，并且第二半导体接触孔122b设置在第一像素区域P1中。
源极133和漏极136形成在中间绝缘层120上的开关区域TrA中。源极133和漏极136彼此分隔开。源极133通过第一半导体接触孔122a与氧化物半导体层105的源极区域105b接触，漏极136通过第二半导体接触孔122b与氧化物半导体层105的漏极区域105c接触。
同时，图4的数据线130形成在中间绝缘层120上。图4的数据线130与图4的栅极线113交叉，从而界定第一像素区域P1和第二像素区域P2。图4的数据线130的一部分为源极133。
按顺序形成在开关区域TrA中的氧化物半导体层105、栅极绝缘层109、栅极116、具有第一半导体接触孔122a和第二半导体接触孔122b的中间绝缘层120、源极133以及漏极136组成了作为开关元件的氧化物薄膜晶体管Tr。
钝化层140形成在氧化物薄膜晶体管Tr上并且形成在基板101的整个表面之上。钝化层140由诸如氧化硅和氮化硅这样的无机绝缘材料或诸如苯并环丁烯（BCB）和光丙烯（photo acryl）这样的有机绝缘材料形成。
钝化层140具有暴露漏极136的漏极接触孔143。漏极接触孔143与第二半导体接触孔122b交叠。这使得第一像素区域P1和第二像素区域P2的开口率提高。
像素电极150形成在每个像素区域P1和P2处具有漏极接触孔143的钝化层140上。像素电极150通过漏极接触孔143与漏极136接触。
尽管在图上未示出，但根据液晶显示装置的模式，可在与图4的栅极线113相同的层上进一步形成公共线并且所述公共线与栅极线113平行，或者可在与图4的栅极线130相同的层上进一步形成公共线并且所述公共线与数据线130平行。还可进一步形成公共电极并且所述公共电极与公共线连接。
将描述根据本发明的制造阵列基板的方法。
图6A至图6I是根据本发明实施方式的制造阵列基板的方法的步骤中所述阵列基板的剖面图，并且图6A至图6I示出了沿图4的线V-V所取的剖面。为了便于解释，将形成氧化物薄膜晶体管的区域定义为开关区域TrA。这里，开关区域TrA被设置成跨沿与数据线平行的方向彼此相邻的两个像素区域P1和P2。
在图6A中，通过沉积或施加氧化物半导体材料在透明绝缘基板101上形成氧化物半导体材料层（未示出）。当通过使用特定气体的等离子体处理氧化物半导体材料预定的时间时，所述氧化物半导体材料可具有增强的导电性能，并且所述氧化物半导体材料例如可从氧化铟镓锌（IGZO）、氧化锌锡（ZTO）或氧化锌铟（ZIO）中选择。
在形成氧化物半导体材料层之前，可通过沉积氧化硅或氮化硅在基板101上进一步形成缓冲层（未示出）。
然后，通过执行包括施加光刻胶、曝光、显影和蚀刻步骤的掩模工序，对氧化物半导体材料层进行构图，从而在每个开关区域TrA处形成氧化物半导体层105。氧化物半导体层105具有弯曲部并且具有近似L形。
接下来，在图6B中，通过沉积诸如氧化硅或氮化硅这样的无机绝缘材料在具有近似L形的氧化物半导体层105上形成第一绝缘层108，随后通过沉积第一金属材料在第一绝缘层108上形成第一金属层115。第一金属材料可以是从铜（Cu）、铜合金、铝（Al）、诸如铝钕（AlNd）这样的铝合金、钼（Mo）以及诸如钼钛（MoTi）这样的钼合金中选择的一种或多种，并且第一金属层115可具有单层结构或多层结构。
在图6C中，通过施加光刻胶而在第一金属层115上形成光刻胶层（未示出）并且对所述光刻胶层进行构图，从而形成第一光刻胶图案191。第一光刻胶图案191与图4的栅极线113以及图6D的栅极116所形成的部分相对应。
在图6D中，通过使用第一光刻胶图案191作为蚀刻掩模来去除图6C的第一金属层115的一部分，在图6C的第一绝缘层108上形成栅极116和图4的栅极线113。图4的栅极线113沿第一方向延伸，并且栅极116设置在开关区域TrA中并且与图4的栅极线113连接。
这里，图4的栅极线113的与氧化物半导体层105相交叠的部分成为栅极116。
然后，蚀刻并去除通过去除图6C的第一金属层115而暴露的图6C的第一绝缘层108，从而形成栅极绝缘层109。栅极绝缘层109在平面结构中具有与栅极116以及图4的栅极线113相同的形状。
在栅极绝缘层109形成之后，通过执行剥离或灰化工序去除位于栅极116和图4的栅极线113上的图6C的第一光刻胶图案191。
由此，暴露出具有岛形并且设置在开关区域TrA处的除了被栅极116交叠的部分以外的氧化物半导体层105。选择性地去除图6C的第一绝缘层108并且部分地暴露氧化物半导体层105是为了通过稍后执行的等离子体工序来增强氧化物半导体层105的一部分的导电性能。
接下来，在图6E中，将包括栅极116、图4的栅极线113以及部分暴露的氧化物半导体层105的基板101放置在真空室中并且暴露于等离子体以预定的时间，例如30秒至150秒，所述等离子体通过给真空室提供选自氦（He）、氩（Ar）和氢（H）中的一种或多种而产生。暴露于等离子体以预定时间的氧化物半导体层105具有增强的导电性能，从而起到导体的作用并且具有欧姆性能（ohmic property）。
这里，氧化物半导体层105包括有源区域105a、源极区域105b和漏极区域105c。有源区域105a位于栅极116下方并且未暴露于等离子体。源极区域105b和漏极区域105c设置在有源区域105a的两侧并且暴露于等离子体。
例如，用于氧化物半导体层105的氧化铟镓锌（IGZO）通常具有几千至几万欧姆/方块（ohm/sq）的片电阻（sheet resistance），而暴露于等离子体的IGZO可具有30至1000欧姆/方块的片电阻。
接下来，在图6F中，通过将诸如氧化硅或氮化硅这样的无机绝缘材料沉积在基板101的大体整个表面之上，在栅极116和图4的栅极线113上形成中间绝缘层120。
然后，通过掩模工序对中间绝缘层120进行构图，从而形成第一半导体接触孔122a和第二半导体接触孔122b。第一半导体接触孔122a和第二半导体接触孔122b在开关区域TrA分别暴露氧化物半导体层105的源极区域105b和漏极区域105c。
此时，第一半导体接触孔122a设置在具有弯曲部的氧化物半导体层105的源极区域105b所处的第二像素区域P2（包括第二像素区域P2旁的数据线）中，而第二半导体层接触孔122b设置在氧化物半导体层105的漏极区域105c所处的第一像素区域P1中。
在图6G中，通过沉积第二金属材料而在具有第一半导体接触孔122a和第二半导体接触孔122b的中间绝缘层120上形成第二金属层（未示出）。第二金属材料可以是从铜（Cu）、铜合金、铝（Al）、诸如铝钕（AlNd）这样的铝合金、钼（Mo）以及诸如钼钛（MoTi）这样的钼合金中选择的一种或多种，并且第二金属层可具有单层结构或多层结构。
接下来，通过掩模工序对第二金属层进行构图，从而在中间绝缘层120上形成源极133、漏极136以及图4的数据线130。图4的数据线130沿第二方向延伸并且与图4的栅极线113交叉从而界定第一像素区域P1和第二像素区域P2。源极133和漏极136设置在开关区域TrA中。源极133与图4的数据线130连接并且通过第一半导体接触孔122a与源极区域105b接触。漏极136通过第二半导体接触孔122b与漏极区域105c接触。
这里，图4的数据线130的一部分成为源极133。
按顺序形成在开关区域TrA的包括有源区域105a、源极区域105b和漏极区域105c的氧化物半导体层105、栅极绝缘层109、栅极116、具有第一半导体接触孔122a和第二半导体接触孔122b的中间绝缘层120、源极133以及漏极136组成了作为开关元件的氧化物薄膜晶体管Tr。
如上所述，氧化物薄膜晶体管Tr的源极133设置在第二像素区域P2旁的数据线中，氧化物薄膜晶体管Tr的漏极136设置在第一像素区域P1中。氧化物薄膜晶体管Tr被形成为跨两个像素区域P1和P2。
在图6H中，通过在基板101的大体整个表面之上沉积无机绝缘材料或者施加有机绝缘材料，而在源极133、漏极136以及图4的数据线130上形成钝化层140。例如，无机绝缘材料可以是氧化硅或氮化硅，而有机绝缘材料可以是苯并环丁烯（BCB）和光丙烯。
通过掩模工序对钝化层140进行构图，从而形成漏极接触孔143。漏极接触孔143暴露漏极136并且与第二半导体接触孔122b交叠。
然后，在图6I中，通过沉积第三金属材料或透明导电材料并且通过掩模工序对所述第三金属材料或透明导电材料进行构图，而在具有漏极接触孔143的钝化层140上的每个像素区域P1和P2处形成像素电极150。像素电极150通过漏极接触孔143与漏极136接触。例如，第三金属材料可以是钼（Mo）或钼钛（MoTi），而透明导电材料可以是氧化铟锡（ITO）或氧化铟锌（IZO）。
于是，完成了根据本发明实施方式的阵列基板。
同时，尽管在附图中未示出，但形成图4的栅极线113或形成图4的数据线130可包括形成与图4的栅极线113平行的公共线或形成图4的数据线130平行的公共线，形成漏极接触孔143可包括形成暴露公共线的公共接触孔，而形成像素电极150可包括形成与像素电极150交替并且通过公共接触孔与公共线接触的公共电极，其中像素电极150和公共电极中的每个电极具有多个条形图案。
在本发明的阵列基板中，氧化物薄膜晶体管Tr被形成为跨沿第二方向彼此相邻的第一像素区域P1和第二像素区域P2，并且暴露氧化物半导体层105的源极区域105b和漏极区域105c的第一半导体接触孔122a和第二半导体接触孔122b沿与第一像素区域P1和第二像素区域P2的长度平行的第一方向布置，所述第一像素区域P1和第二像素区域P2的长度比第一像素区域P1和第二像素区域P2的宽度更长。因此，即使第一像素区域P1和第二像素区域P2的尺寸为高清晰度而减小，也可形成具有共面结构的氧化物薄膜晶体管Tr。
而且，氧化物薄膜晶体管Tr包括图4的栅极线113的作为栅极116的部分，以及图4的数据线130的作为源极133的部分。因此，可减小氧化物薄膜晶体管Tr的面积，并且可提高每个像素区域P1和P2中的开口率。
上文所述氧化物薄膜晶体管Tr不仅可应用于能够显示全高清图像的诸如平板PC或移动电话这样的个人便携装置的阵列基板，而且还可应用于包括共面结构薄膜晶体管的任意阵列基板。
在不脱离本发明的精神或范围的情况下，本发明中可进行各种修改和变化，这对于本领域技术人员来说是显而易见的。因而，只要本发明的修改和变化落在所附权利要求范围及其等同范围内，那么本发明意在覆盖这些修改和变化。

Claims (21)

1.一种阵列基板，包括：
基板；
氧化物半导体层，所述氧化物半导体层位于所述基板上，所述氧化物半导体层包括有源区域以及位于所述有源区域两侧的源极区域和漏极区域；
栅极绝缘层和栅极，所述栅极绝缘层和所述栅极按顺序地位于所述氧化物半导体层的所述有源区域上；
中间绝缘层，所述中间绝缘层位于所述栅极上并且具有第一半导体接触孔和第二半导体接触孔，所述第一半导体接触孔和所述第二半导体接触孔分别暴露所述源极区域和所述漏极区域；以及
源极和漏极，所述源极和所述漏极位于所述中间绝缘层上并且分别通过所述第一半导体接触孔和所述第二半导体接触孔与所述源极区域和所述漏极区域接触，
其中所述第一半导体接触孔和所述第二半导体接触孔设置在两个区域中。
2.根据权利要求1所述的阵列基板，其中所述氧化物半导体层具有弯曲部，并且所述弯曲部的两端分别与所述第一半导体接触孔和所述第二半导体接触孔对应。
3.根据权利要求2所述的阵列基板，其中所述弯曲部具有近似L形。
4.根据权利要求1所述的阵列基板，进一步包括：
栅极线，所述栅极线沿第一方向位于所述栅极绝缘层上并与所述栅极连接；和
数据线，所述数据线沿第二方向位于所述中间绝缘层上，所述数据线与所述栅极线交叉从而界定多个像素区域，
其中所述两个区域被布置成跨沿所述第二方向彼此相邻的两个像素区域，所述第二方向是与一个像素区域的长度平行的方向，所述一个像素区域的长度比一个像素区域的宽度更长。
5.根据权利要求1所述的阵列基板，进一步包括：
栅极线，所述栅极线沿第一方向位于所述栅极绝缘层上并与所述栅极连接；以及
数据线，所述数据线沿第二方向位于所述中间绝缘层上，所述数据线与所述栅极线交叉从而界定多个像素区域，
其中所述两个区域沿所述第二方向彼此相邻，并且所述两个区域中的一个区域是与末条栅极线连接的末尾像素区域，所述末尾像素区域中形成有所述末尾像素区域的所述第二半导体接触孔，而所述两个区域中的另一个区域是这样的区域：其中与所述末条栅极线连接的所述末尾像素区域的所述第一半导体接触孔被形成为与在非显示区域中延伸的所述数据线相对应。
6.根据权利要求1所述的阵列基板，进一步包括：
栅极线，所述栅极线沿第一方向位于所述栅极绝缘层上；和
数据线，所述数据线沿第二方向位于所述中间绝缘层上，所述数据线与所述栅极线交叉从而界定沿所述第二方向彼此相邻的第一像素区域和第二像素区域，
其中所述栅极线的一部分是所述栅极，并且所述数据线的一部分是所述源极。
7.根据权利要求6所述的阵列基板，其中所述漏极位于所述第一像素区域中，而所述源极位于所述第二像素区域旁的所述数据线中。
8.根据权利要求1所述的阵列基板，其中所述氧化物半导体层由氧化物半导材料形成，当将所述氧化物半导体材料暴露于使用选自氦、氩和氢中的一种或多种的等离子体时，所述氧化物半导体材料具有增强的导电性能。
9.根据权利要求8所述的阵列基板，其中所述氧化物半导体材料包括氧化铟镓锌、氧化锌锡和氧化锌铟中的一种。
10.根据权利要求8所述的阵列基板，其中所述有源区域是所述氧化物半导体层的与所述栅极交叠且不被等离子体处理的部分，而所述源极区域和所述漏极区域是所述氧化物半导体层的不与所述栅极交叠且被等离子体处理以具有增强的导电性能的部分。
11.根据权利要求1所述的阵列基板，进一步包括：
钝化层，所述钝化层位于所述源极和所述漏极上，并且所述钝化层具有暴露所述漏极的漏极接触孔；和
像素电极，所述像素电极位于所述钝化层上并且通过所述漏极接触孔与所述漏极接触，
其中所述漏极接触孔与所述第二半导体接触孔交叠。
12.一种制造阵列基板的方法，包括：
在基板上形成氧化物半导体层，所述氧化物半导体层包括有源区域以及位于所述有源区域两侧的源极区域和漏极区域；
在所述氧化物半导体层的有源区域上按顺序形成栅极绝缘层和栅极；
使用选自氦、氩以及氢中的一种或多种对所述氧化物半导体层的源极区域和漏极区域进行等离子体处理，从而增强所述源极区域和所述漏极区域的导电性能；
在所述栅极上形成中间绝缘层，所述中间绝缘层具有分别暴露所述源极区域和所述漏极区域的第一半导体接触孔和第二半导体接触孔；以及
在所述中间绝缘层上形成源极和漏极，所述源极和所述漏极分别通过所述第一半导体接触孔和所述第二半导体接触孔与所述源极区域和所述漏极区域接触，
其中所述第一半导体接触孔和所述第二半导体接触孔设置在两个区域中。
13.根据权利要求12所述的制造阵列基板的方法，其中所述氧化物半导体层具有弯曲部，并且所述弯曲部的两端分别与所述第一半导体接触孔和所述第二半导体接触孔对应。
14.根据权利要求13所述的制造阵列基板的方法，其中所述弯曲部具有近似L形。
15.根据权利要求12所述的制造阵列基板的方法，其中形成所述栅极包括形成沿第一方向并且与所述栅极连接的栅极线，
其中形成所述源极和所述漏极包括沿第二方向在中间绝缘层上形成数据线，所述数据线与所述栅极线交叉从而界定多个像素区域，并且
其中所述两个区域被布置成跨沿所述第二方向彼此相邻的两个像素区域，所述第二方向是与一个像素区域的长度平行的方向，所述一个像素区域的长度比所述一个像素区域的宽度更长。
16.根据权利要求12所述的制造阵列基板的方法，其中形成所述栅极包括形成沿第一方向并且与所述栅极连接的栅极线，
其中形成所述源极和所述漏极包括沿第二方向在中间绝缘层上形成数据线，所述数据线与所述栅极线交叉从而界定多个像素区域，并且
其中所述两个区域沿所述第二方向彼此相邻，并且所述两个区域中的一个区域是与末条栅极线连接的末尾像素区域，所述末尾像素区域中形成有所述末尾像素区域的所述第二半导体接触孔，而所述两个区域中的另一个区域是这样的区域：其中与所述末条栅极线连接的所述末尾像素区域的所述第一半导体接触孔被形成为与在非显示区域中延伸的所述数据线相对应。
17.根据权利要求12所述的方法，其中形成所述栅极包括沿第一方向形成栅极线，
其中形成所述源极和所述漏极包括沿第二方向在所述中间绝缘层上形成数据线，所述数据线与所述栅极线交叉从而界定沿所述第二方向彼此相邻的第一像素区域和第二像素区域，以及
其中所述栅极线的一部分是所述栅极，并且所述数据线的一部分是所述源极。
18.根据权利要求17所述的方法，其中所述漏极位于所述第一像素区域中，而所述源极位于所述第二像素区域旁的所述数据线中。
19.根据权利要求12所述的方法，其中所述氧化物半导体材料包括氧化铟镓锌、氧化锌锡和氧化锌铟中的一种。
20.根据权利要求12所述的方法，其中所述有源区域是所述氧化物半导体层的与所述栅极交叠其不被等离子体处理的部分，而所述源极区域和所述漏极区域是所述氧化物半导体层的不与所述栅极交叠且被等离子体处理以具有增强的导电性能的部分。
21.根据权利要求17所述的方法，进一步包括：
在所述源极和所述漏极上形成钝化层，所述钝化层具有暴露所述漏极的漏极接触孔；和
在所述钝化层上形成像素电极，所述像素电极通过所述漏极接触孔与所述漏极接触，
其中所述漏极接触孔与所述第二半导体接触孔交叠。
CN201310219207.3A 2012-12-07 2013-06-04 阵列基板及其制造方法 Active CN103872060B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020120141792A KR101454190B1 (ko) 2012-12-07 2012-12-07 어레이 기판 및 이의 제조방법
KR10-2012-0141792 2012-12-07

Publications (2)

Publication Number Publication Date
CN103872060A true CN103872060A (zh) 2014-06-18
CN103872060B CN103872060B (zh) 2016-08-10

Family

ID=50879974

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310219207.3A Active CN103872060B (zh) 2012-12-07 2013-06-04 阵列基板及其制造方法

Country Status (4)

Country Link
US (1) US9064905B2 (zh)
KR (1) KR101454190B1 (zh)
CN (1) CN103872060B (zh)
TW (1) TWI519881B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104103584A (zh) * 2014-06-25 2014-10-15 京东方科技集团股份有限公司 阵列基板制作方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102175819B1 (ko) * 2014-03-19 2020-11-09 삼성디스플레이 주식회사 액정 표시 장치
KR102213114B1 (ko) * 2014-09-29 2021-02-04 엘지디스플레이 주식회사 투명 디스플레이 패널 및 이의 제조 방법
KR102322014B1 (ko) * 2014-10-24 2021-11-05 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조방법
KR102322015B1 (ko) * 2015-04-07 2021-11-05 삼성디스플레이 주식회사 박막트랜지스터 어레이 기판의 제조 방법 및 그에 따라 제조된 박막 트랜지스터 어레이 기판
TWI576646B (zh) * 2015-04-30 2017-04-01 群創光電股份有限公司 顯示裝置
KR102375192B1 (ko) * 2015-07-03 2022-03-17 삼성디스플레이 주식회사 유기 발광 표시 장치
CN108321207B (zh) * 2017-01-18 2021-03-12 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、显示面板和显示装置
CN107393828A (zh) * 2017-07-12 2017-11-24 武汉华星光电技术有限公司 薄膜晶体管的制作方法及薄膜晶体管
CN107464836B (zh) * 2017-07-19 2020-04-10 深圳市华星光电半导体显示技术有限公司 一种顶栅型薄膜晶体管的制作方法及顶栅型薄膜晶体管
US10854518B2 (en) * 2018-10-30 2020-12-01 Taiwan Semiconductor Manufacturing Co., Ltd. Configuring different via sizes for bridging risk reduction and performance improvement

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010007362A1 (en) * 1997-07-29 2001-07-12 Yong-Min Ha Thin film transistor, liquid crystal display and fabricating methods thereof
CN101315506A (zh) * 2007-05-30 2008-12-03 北京京东方光电科技有限公司 一种薄膜晶体管液晶显示器结构
US20090101895A1 (en) * 2007-10-19 2009-04-23 Hitachi Displays, Ltd. Display device
CN102201443A (zh) * 2010-03-24 2011-09-28 三星移动显示器株式会社 基底、制造基底的方法及有机发光显示装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3277548B2 (ja) * 1991-05-08 2002-04-22 セイコーエプソン株式会社 ディスプレイ基板
KR100307385B1 (ko) * 1997-03-05 2001-12-15 구본준, 론 위라하디락사 액정표시장치의구조및그제조방법
US6501098B2 (en) * 1998-11-25 2002-12-31 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device
US6380559B1 (en) * 1999-06-03 2002-04-30 Samsung Electronics Co., Ltd. Thin film transistor array substrate for a liquid crystal display
KR100646792B1 (ko) * 2000-07-27 2006-11-17 삼성전자주식회사 박막 트랜지스터 기판 및 그 제조 방법
KR100750922B1 (ko) * 2001-04-13 2007-08-22 삼성전자주식회사 배선 및 그 제조 방법과 그 배선을 포함하는 박막트랜지스터 기판 및 그 제조 방법
JP4202012B2 (ja) * 2001-11-09 2008-12-24 株式会社半導体エネルギー研究所 発光装置及び電流記憶回路
KR20050000681A (ko) * 2003-06-24 2005-01-06 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판과 제조방법
JP2005062802A (ja) * 2003-07-28 2005-03-10 Advanced Display Inc 薄膜トランジスタアレイ基板の製法
US20070296003A1 (en) * 2006-06-08 2007-12-27 Samsung Electronics Co., Ltd. Thin Film Transistor Substrate and Method for Manufacturing the Same
US7972898B2 (en) * 2007-09-26 2011-07-05 Eastman Kodak Company Process for making doped zinc oxide
KR101412761B1 (ko) * 2008-01-18 2014-07-02 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR100986173B1 (ko) * 2008-05-09 2010-10-07 한국과학기술연구원 박막 트랜지스터
KR101064402B1 (ko) * 2009-01-12 2011-09-14 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를 구비하는 평판 표시 장치
WO2012090973A1 (en) * 2010-12-28 2012-07-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010007362A1 (en) * 1997-07-29 2001-07-12 Yong-Min Ha Thin film transistor, liquid crystal display and fabricating methods thereof
CN101315506A (zh) * 2007-05-30 2008-12-03 北京京东方光电科技有限公司 一种薄膜晶体管液晶显示器结构
US20090101895A1 (en) * 2007-10-19 2009-04-23 Hitachi Displays, Ltd. Display device
CN102201443A (zh) * 2010-03-24 2011-09-28 三星移动显示器株式会社 基底、制造基底的方法及有机发光显示装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104103584A (zh) * 2014-06-25 2014-10-15 京东方科技集团股份有限公司 阵列基板制作方法

Also Published As

Publication number Publication date
TWI519881B (zh) 2016-02-01
TW201423243A (zh) 2014-06-16
KR101454190B1 (ko) 2014-11-03
US9064905B2 (en) 2015-06-23
US20140159033A1 (en) 2014-06-12
CN103872060B (zh) 2016-08-10
KR20140073848A (ko) 2014-06-17

Similar Documents

Publication Publication Date Title
CN103872060A (zh) 阵列基板及其制造方法
CN104637952B (zh) 阵列基板及其制造方法
CN103258743B (zh) 薄膜晶体管、薄膜晶体管阵列基板及其制造方法
KR101272892B1 (ko) 어레이 기판
KR101019048B1 (ko) 어레이 기판 및 이의 제조방법
CN103887440B (zh) 有机发光二极管显示器及其制造方法
CN101814455B (zh) 制造阵列基板的方法
CN105097947A (zh) 薄膜晶体管阵列基板及其制造方法
CN103022149B (zh) 薄膜晶体管、阵列基板及制造方法和显示器件
CN104637925A (zh) 用于显示面板的阵列基板及其制造方法
US10204973B2 (en) Display device and thin-film transistors substrate
KR101246789B1 (ko) 어레이 기판 및 이의 제조방법
CN102263111A (zh) 阵列基板及制造该阵列基板的方法
CN104659060A (zh) 阵列基板和制造该阵列基板的方法
CN104681567A (zh) 具有金属氧化物半导体的薄膜晶体管基板及其制造方法
CN104752420A (zh) 显示设备的抗静电装置及其制造方法
CN103794555A (zh) 制造阵列基板的方法
CN103956386A (zh) 薄膜晶体管及制备方法、阵列基板及制备方法和显示装置
US20210366943A1 (en) Manufacturing method of thin film transistor substrate and thin film transistor substrate
KR101689886B1 (ko) 산화물 반도체를 이용한 박막트랜지스터 기판의 제조방법
CN103383924B (zh) 阵列基板及其制造方法
CN104752437A (zh) 制造薄膜晶体管阵列基板的方法
CN110707096A (zh) 一种阵列基板及其制备方法、显示装置
KR101978789B1 (ko) 표시장치용 어레이 기판 및 그의 제조 방법
US20140027761A1 (en) Thin film transistor substrate, display thereof and manufacturing method thereof

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant