CN104637925A - 用于显示面板的阵列基板及其制造方法 - Google Patents

用于显示面板的阵列基板及其制造方法 Download PDF

Info

Publication number
CN104637925A
CN104637925A CN201410510073.5A CN201410510073A CN104637925A CN 104637925 A CN104637925 A CN 104637925A CN 201410510073 A CN201410510073 A CN 201410510073A CN 104637925 A CN104637925 A CN 104637925A
Authority
CN
China
Prior art keywords
line
gate
layer
contact hole
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410510073.5A
Other languages
English (en)
Other versions
CN104637925B (zh
Inventor
金洙虎
高太允
裵贤稷
高仁台
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of CN104637925A publication Critical patent/CN104637925A/zh
Application granted granted Critical
Publication of CN104637925B publication Critical patent/CN104637925B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136204—Arrangements to prevent high voltage or static electricity failures
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/04—Display protection

Abstract

本发明公开了一种阵列基板及其制造方法。该阵列基板包括：包括限定在栅极线(110)与数据线(120)的交叉区域处的多个像素的有源区(AA)；形成在非有源区(NA)的一侧处的栅极驱动电路(GCA)；以及在非有源区(NA)中的与数据线(120)平行延伸以向栅极驱动电路(GCA)传递信号的信号线，其中信号线包括具有多个分段线的第一线(410、910)、以及由不同材料形成并且形成在与第一线(410、910)不同的层处的至少一个附加线(420、720、920、930)，其中至少一个附加线(420、720、920、930)电连接第一线(410、910)的彼此相邻的两个分段线。

Description

用于显示面板的阵列基板及其制造方法
相关申请的交叉引用
本申请要求2013年11月7日提交的韩国专利申请第10-2013-0134984号的优先权和权益，其通过引用并到本文中用于所有目的，如在本文中完全阐述一样。
技术领域
本公开涉及一种用作显示面板的阵列基板及其制造方法。更具体地，本公开涉及一种能够防止由于具有板内栅极(GIP)结构的显示面板中的静电而引起基板受损的结构及方法。
背景技术
随着信息导向型社会已经得到发展，对用于显示图像的显示器的需求增加。因此，各种平面显示器(例如液晶显示器(LCD)、等离子体显示面板(PDP)以及有机发光显示器(OLED))最近已经得到使用。
在包括含有薄膜晶体管(TFT)作为用于控制每个像素的电压的开/关状态的开关器件的阵列基板的液晶显示器中，已经最通常使用的是有源矩阵型液晶显示器。
这样的有源矩阵型液晶显示器包括液晶面板和液晶层。其中液晶面板包括阵列基板和滤色器基板，阵列基板包括薄膜晶体管(TFT)作为用于控制每个像素的电压的开/关状态的开关器件，滤色器基板包括滤色器，以及液晶层介于阵列基板与滤色器基板之间。该液晶显示器还需要具有用于驱动液晶面板的驱动电路的驱动器。
该驱动器通常在驱动印刷电路板(PCB)上实现。该驱动PCB可分成连接至液晶面板上的栅极线的栅极驱动PCB、以及连接至液晶面板的数据线的数据驱动PCB。
此外，栅极驱动PCB与形成在液晶面板的边缘中并且连接至栅极线的栅极焊盘部连接，数据驱动PCB与形成在液晶面板的垂直于具有栅极焊盘部的边缘的另一边缘中并且连接至数据线的数据焊盘部连接。通过使用载带封装(TCP)或柔性印刷电路(FPC)的方式将这样的栅极驱动PCB和数据驱动PCB安装在液晶显示面板上。
然而，分成栅极驱动PCB和数据驱动PCB并且加载在栅极焊盘部和数据焊盘部的驱动PCB使得液晶显示器的尺寸和重量增加。
为解决这个问题，已经提出了具有板内栅极(GIP)结构的显示器，其允许仅一个驱动PCB加载在液晶显示面板的一个边缘上而栅极驱动电路直接形成在液晶显示面板上。
图1为示意性地示出包含在具有根据相关技术的GIP结构的液晶显示器中的阵列基板的电路图。
如图1所示，具有GIP结构的液晶显示器的阵列基板分成用于显示图像的有源区AA和配置成围绕有源区AA的非有源区NA。
有源区AA包括：配置成彼此交叉并且限定像素区P的栅极线GL和数据线DL；各自连接至相应的栅极线GL和数据线DL的薄膜晶体管TR；以及连接至各自的薄膜晶体管TR的像素电极PXL。
另一方面，与有源区AA的顶部边缘相邻的非有源区的一部分包括分开地载有数据驱动器(未示出)的多个电路膜(未示出)。与有源区AA的两个侧边缘之一相邻的非有源区的另一部分包括栅极驱动电路GCA和定位成与栅极驱动电路GCA的边缘相邻的信号输入部SIA。
栅极驱动电路GCA配置成具有各自包括多个开关元件、电容等的多个电路块CB1和CB2。电路块中的一个电路块CB1连接至形成在有源区AA中的栅极线和形成在信号输入部SIA中的许多种类信号线CL1至信号线CL4。
在本说明书中，从整个面板上的数据驱动电路或驱动器延伸出来与数据线平行并且向栅极驱动电路GCA传递各种信号的线可称为信号输入区(SIA)。包含在信号输入区SIA中的线可称为信号线。
连接包含在这样的信号输入区SIA中的信号线与栅极驱动电路GCA的电路块之间的连接线可以通常称作栅极联络线(GLL)。
包含在这样的信号输入区SIA中的信号线可以为通过对从数据驱动电路或驱动器延伸到面板的顶部(即覆盖整个面板)的栅极金属层进行图案化得到的金属线。另一方面，由于制造设备与面板等之间的摩擦和接触，在制造栅极金属图案的信号线中可生成静电，并且大量的电荷可以在这样的信号线的栅极金属图案处保持或充电。在用来形成源极/漏极金属层等的下一过程期间，保持在信号线图案处的电荷可以跳过源极/漏极金属层。
因此，可以产生在图案化信号线和栅极金属层的制造过程中生成的静电，以破坏绝缘层例如栅极金属层与源极/漏极金属层之间的绝缘层，使得栅极金属层与源极/漏极金属层可被短路。
也就是说，在制造具有GIP结构的显示面板期间，GIP的具体信号线由金属例如栅极金属图案形成，并且纵向地延伸到整个面板使得这样的信号线的电荷数量可以变得很大。因此，在信号线的制造过程中生成的静电可以在其他制造过程期间破坏显示面板的一部分。
发明内容
本发明已经用于解决常规技术中的上述问题，并且本发明的一方面为提供具有适于防止生成静电的GIP结构的显示面板和显示装置、及其制造方法。
本公开的另一目的为提供具有适于防止在电线(例如信号线和从具有GIP结构的显示装置的有源区延长的线)上生成静电的GIP结构的显示面板和显示装置、及其制造方法。
根据本发明的一个方面，提供了一种阵列基板。该阵列基板包括：包括限定在栅极线与数据线的交叉区域处的多个像素的有源区；形成在非有源区的一侧处的栅极驱动电路；以及在非有源区中的与数据线平行延伸以向栅极驱动电路传递信号的信号线，其中信号线包括具有多个分段线的第一线、以及由不同材料形成并且形成在与第一线不同的层处的至少一个附加线，其中至少一个附加线电连接第一线的彼此相邻的两个分段线。
在一个或更多个实施方案中，至少一个附加线包括第二线，其中第一线由栅极金属形成，第二线由源极/漏极金属形成，第二线经由形成为穿过栅极绝缘层的接触孔连接至第一线。
在一个或更多个实施方案中，至少一个附加线包括第二线，其中第一线由栅极金属形成，第二线由像素电极材料形成，第二线经由形成为穿过栅极绝缘层和钝化层的接触孔连接至第一线。
在一个或更多个实施方案中，至少一个附加线包括由不同于第一线的层形成并且与第一线的彼此相邻的两个分段线部分地交叠的第三线，以及将第一线的两个分段线电连接至第三线的第四线。
在一个或更多个实施方案中，第一线由栅极金属形成，第三线由源极/漏极金属形成，第四线由像素电极材料形成，第四线经由形成为穿过栅极绝缘层和钝化层以露出第一线的一部分的接触孔和形成为穿过钝化层以露出第三线的一部分的附加接触孔连接至第一线和第三线。
在一个或更多个实施方案中，信号线为向栅极驱动电路供给起始脉冲并且设置在栅极驱动电路与有源区之间的正向起始信号线或反向起始信号线。
根据本发明的另一方面，提供了一种阵列基板。该阵列基板包括：包括限定在栅极线与数据线的交叉区域处的多个像素的有源区；形成在非有源区的一侧处的栅极驱动电路和在非有源区中的与数据线平行延伸以向栅极驱动电路传递信号的信号线，其中信号线包括：具有多个分段线的第一线、以及由不同于第一线的层形成并且与第一线的彼此相邻的两个分段线部分地交叠的第一附加线；以及将第一线的两个分段线电连接至第一附加线的第二附加线。
根据本发明的又一方面，提供了一种制造阵列基板的方法。该方法包括：通过对基板上的第一金属层图案化形成具有多个分段线的作为非有源区中信号线的一部分的第一线；在其上栅极被图案化的基板上形成一个或更多个绝缘层，以及形成为穿过一个或更多个绝缘层以露出第一线的一部分的至少一个接触孔；以及通过图案化不同于第一金属层的第二金属层来形成至少一个附加线以电连接第一线的彼此相邻的两个分段线。
在一个或更多个实施方案中，第一金属层为栅极金属层，一个或更多个绝缘层包括栅极绝缘层，第二金属层为源极/漏极金属层。
在一个或更多个实施方案中，第一金属层为栅极金属层，一个或更多个绝缘层包括栅极绝缘层和钝化层，第二金属层为像素电极层。
在一个或更多个实施方案中，第一金属层为栅极金属层，一个或更多个绝缘层包括栅极绝缘层和至少一个钝化层，其中用于形成该一个或更多个绝缘层、至少一个接触孔和至少一个附加线的步骤包括：在其上栅极被图案化的基板上形成栅极绝缘层并且利用源极/漏极金属形成第三线，其中第三线的末端与第一线的彼此相邻的两个分段线部分地交叠；在非有源区上形成钝化层、形成穿透栅极绝缘层和钝化层以露出第一线的一部分的接触孔和穿透钝化层以露出第三线的一部分的附加接触孔；以及在像素电极图案化过程期间，形成第四线，该第四线通过穿透栅极绝缘层和钝化层的接触孔和穿透钝化层的附加接触孔将彼此相邻的两个分段线电连接至第三线。
在一个或更多个实施方案中，信号线为向栅极驱动电路供给起始脉冲并且设置在栅极驱动电路与有源区之间的正向起始信号线或反向起始信号线。
根据本发明的又一方面，提供了一种制造阵列基板的方法。该方法包括：通过对基板上的第一金属层进行图案化形成具有多个分段线的作为非有源区中信号线的一部分的第一线；在其上栅极被图案化的基板上形成一个或更多个绝缘层，并且利用源极/漏极金属形成第一附加线，其中第一附加线的末端与第一线的彼此相邻的两个分段线部分地交叠；在非有源区上形成钝化层，形成穿透栅极绝缘层和钝化层以露出第一线的一部分的接触孔和穿透钝化层以露出第一附加线的一部分的附加接触孔，以及形成第二附加线，该第二附加线通过穿透栅极绝缘层和钝化层的接触孔和穿透钝化层的附加接触孔将彼此相邻的两个分段线电连接至第一附加线。
如上所述，各种实施方案可以防止在具有GIP结构的显示装置中生成静电。
如上所述，各种实施方案可以防止在制造具有GIP结构的显示面板期间由延长的信号线生成静电，从而防止了破坏栅极金属等。
附图说明
图1为示意性地示出包含在根据相关技术的具有GIP结构的液晶显示器中的阵列基板的电路图；
图2为示意性地示出包含在根据本公开各种实施方案的具有GIP结构的LCD装置中的阵列基板的框图；
图3示出了可以应用于各种实施方案的显示面板中静电的生成；
图4和图5为根据第一实施方案的阵列基板上信号线的一部分的透视图和截面图；
图6A至图6C为示出根据第一实施方案的阵列基板的制造过程的截面图；
图7为根据第二实施方案的阵列基板上信号线的一部分的截面图；
图8A至图8D为示出根据第二实施方案的阵列基板的制造过程的截面图；
图9和图10为根据第三实施方案的阵列基板上信号线的一部分的透视图和截面图；
图11A至图11D为示出根据第三实施方案的阵列基板的制造过程的截面图。
具体实施方式
在下文中，将参考附图描述本发明的几个实施方案。在下面的描述中，尽管相同的元件示出在不同的附图中，但是相同的附图标记将指定相同的元件。另外，在本发明的下面的描述中，当对本发明的主题的理解不必须时，可以省略合并到本文中的公知的功能和构造的详细描述。
另外，当描述本发明的部件时，本文中可以使用措辞例如第一、第二、A、B、(a)、(b)等。这些措辞仅用来区分一种结构元件与另一种结构元件，并且相应的结构元件的特性、顺序、序列等不受这些措辞限制。应该注意的是，如果在说明书中描述一个部件“连接”、“耦接”或“接合”到另一部件，则第三部件可以“连接”、“耦接”或“接合”在第一部件与第二部件之间，但是第一部件可以直接连接、耦接或接合到第二部件。同样地，当描述某个元件形成在另一元件“上”或“下方”时，应该理解的是，某个元件可以直接地形成在另一元件上或下方，或者通过又一元件间接地形成在另一元件上或下方。另外，应该理解的是，除非另有指出，否则下面与实施方案之一相关的本文中描述的元件、特征或部件可以不限于该实施方案，并且也可以应用到其他实施方案中以形成新的实施方案。
下面将参考附图描述各种实施方案。
图2为示意性地示出包含在根据本公开各种实施方案的具有GIP结构的LCD装置中的阵列基板的框图。
如图2所示，根据本公开各种实施方案的具有GIP结构的LCD装置的阵列基板被分成用于显示图像的有源区AA和配置成围绕有源区AA的非有源区NA。非有源区NA的顶部边缘包括焊盘部PA。非有源区NA的侧边缘包括栅极驱动电路GCA和定位于栅极驱动电路GCA的两侧边缘的信号输入部SIA1和SIA2。
有源区AA包括：配置成彼此交叉并且限定像素区P的栅极线110和数据线120；各自连接至相应的栅极线110和数据线120的薄膜晶体管STr；以及连接至各自的薄膜晶体管STr的像素电极130。薄膜晶体管STr用作开关元件。
另外，与有源区AA的顶部边缘相邻的非有源区NA上的焊盘部PA包括：连接至形成在有源区AA中的数据线120以连接外部驱动印刷电路板(未示出)的数据焊盘部DP、以及由形成在信号输入部SIA1和SIA2中的多个信号线140和140′的最远端组成的栅极焊盘部GP。
栅极驱动电路GCA配置成具有各自包括多个驱动晶体管DTr、电容等的多个电路块CB。电路块CB中的每一个连接至形成在有源区AA上的栅极线110、以及从信号输入部SIA1和SIA2的信号线140和140′延伸的多个栅极联络线GLL。
在一个实施方案中定义的信号线140和140′可以为从连接至数据驱动电路的数据焊盘部DP延长到显示面板的顶部的金属线，并且可以向栅极驱动电路GCA的电路块CB供给各种信号。
这样的信号线140和140′可以包括用于供给高电平驱动电压的线VDD，用于供给低电平驱动电压的线VSS，用于供给时钟信号的线CLK和用于供给起始脉冲(VST)的线。
这样的信号线可以通常通过在面板的整个长度(例如图2中面板的整个长度)上方线性地延伸利用与栅极金属层相同的材料和相同的工艺形成。
在栅极金属层上形成栅极绝缘层之后，为了形成非有源区中的驱动薄膜晶体管DTr和有源区中的开关薄膜晶体管STr，依次形成半导体层(有源层)、源极/漏极金属层和像素层。为了形成每个层可以执行多个图案化过程(例如沉积过程、光刻过程和蚀刻过程)，并且可以由用于这些过程的设备生成静电。
如上所述，在面板的整个长度上方延伸的线性信号线具有大的长度和横截面积，并且因此具有大量的电荷。因此，由图案化过程生成的静电流经具有大量静电荷的信号线，使得其可以通过被传导至其他金属图案(例如整个绝缘层上的源极/漏极金属层)而频繁地引起栅极绝缘层等的破坏或附加破坏。
如图2所示，虽然信号线140(例如VDD线、VSS线、CLK线等)可以设置在栅极驱动电路GCA外侧的信号线区SIA1(即，比栅极驱动电路离有源区更远的信号线区)中，供给起始信号或起始脉冲的信号线140′可以设置在栅极驱动电路GCA的内侧上的信号线区SIA2(即，栅极驱动电路GCA与有源区AA之间的信号区)中。
当在有源区或栅极驱动电路区中的薄膜晶体管的图案化过程期间生成静电时，大量的静电传导至设置在栅极驱动电路GCA与有源区AA之间的信号线140′，使得相比于与另外信号线(例如设置在栅极驱动电路GCA的外侧的信号线140)相邻的部分，更可能引起对与信号线140′相邻的栅极驱动电路GCA和有源区AA的部分的破坏。
用来供给起始脉冲的信号线140′可以包括用于双向驱动或扫描的正向起始信号线FWst和反向起始信号线BWst。本说明书将正向起始信号线FWst和反向起始信号线BWst统称为起始信号线。
图3示出了可以应用于各种实施方案的显示面板中静电的生成。
如图3所示，在透明绝缘基板205(例如玻璃基板)上图案化栅极金属层。在该过程期间，在整个面板上沿着面板的纵向方向(即，数据线延伸的方向)形成在信号线区SIA2中的起始信号线FWst、BWst。
随后，执行用于有源区AA或栅极驱动电路区GCA中的薄膜晶体管STr、DTr的图案化过程，并且在该图案化过程期间，可以将大的静电传导至具有大量静电的起始信号线FWst和BWst，使得其更可能引起对显示面板的多个层或元件(例如栅极绝缘层等)的破坏。在图3中，210和220分别为驱动晶体管DTr和开关薄膜晶体管STr的栅电极，230为绝缘层。
为了解决这个问题，根据各种实施方案提出了用于显示面板的阵列基板。该阵列基板包括：包括限定在栅极线与数据线的交叉区域处的多个像素的有源区；形成在非有源区的一侧处的栅极驱动电路、以及在非有源区中的与数据线平行延伸以向栅极驱动电路传递信号的信号线。该信号线可以包括具有多个分段线的第一线，以及由不同材料形成并且形成在与第一线不同的层处的作为连接线的至少一个第二线。第二线可以电连接第一线的彼此相邻的两个分段线。
也就是说，充载有大部分静电的信号线之一被分成多个分段线(例如，栅极金属线(即具有多个分段线的第一线))，并且分段线通过不同层的连接线彼此连接由此作为跳线，从而防止了在栅极图案化之后的各种图案化过程中生成的静电的充载的破坏。
参考图4至图6，在描述在本说明书中的三个实施方案中，根据第一实施方案的阵列基板中，形成为多个分段线的第一线可以由栅极金属形成以及第二线可以由源极/漏极金属形成，并且第二线可以经由穿过栅极绝缘层的接触孔连接至第一线。
参考图7至图8，在根据第二实施方案的阵列基板中，第一线可以由栅极金属形成，第二线可以由像素电极材料形成，并且第二线可以经由穿过栅极绝缘层和钝化层形成的第二接触孔连接至第一线。
参考图9至图10，在根据第二实施方案的阵列基板中，第二线可以包括由与第一线不同的层形成并且与第一线的彼此相邻的两个分段线部分地交叠的第三线，以及将第一线的两个分段线电连接至第三线的第四线。
同时，尽管应用于多个实施方案中的每一个的信号线可以为设置在栅极驱动电路与有源区之间的起始信号线，但是本公开的实施方案不限于此，而是可以应用于延长的用来向具有GIP结构的阵列基板上的驱动电路传输信号的所有信号线(例如VDD线、VSS线、CLK线等)的至少之一。
此后，将参考附图详细描述三个实施方案中的每一个。
图4至图6示出了第一实施方案的构造。图4和图5为根据第一实施方案的阵列基板上信号线的一部分的透视图和截面图。图6A至图6C为示出根据第一实施方案的阵列基板的制造过程的截面图。
第一实施方案涉及在非有源区中的与数据线平行延伸以向栅极驱动电路传输信号的信号线，具体地为正向/反向起始信号线。如图4所示，这样的信号线可以包括具有多个分段线的第一线410和作为连接线的第二线420。第一线410由栅极金属层形成并且被分割成沿着面板或阵列基板的纵向方向延伸的多个分段线以彼此断开(换句话说，在每种情况下可以在两个邻近的分段线之间形成间隙)。第二线420可以在不同于第一线410的层上由源极/漏极金属形成并且电连接第一线410的彼此相邻的两个分段线的末端。
第一线410和第二线420可以经由形成为穿过第一线410的顶部上的栅极绝缘层以露出第一线410的一部分的接触孔430彼此连接。
沿着面板的纵向方向(即数据线的方向)在整个面板上方延伸的第一线410的分段线的总数可以为从至少两个至十二个，但是不限于此。
图5示出了根据第一实施方案的阵列基板上沿着I-I′线截取的信号线的一部分的截面图并且示出了右侧的薄膜晶体管。
如沿着图5中的I-I′线截取的截面图的左侧所示，根据第一实施方案的信号线可以包括具有多个分段线的第一线410，第一接触孔430和第二线420。具有多个分段线的第一线410由与薄膜晶体管的栅电极512相同的金属和过程形成。第一接触孔430为穿过第一线410的顶部上的栅极绝缘层514形成以露出第一线410的一部分。第二线可以由与薄膜晶体管的源/漏电极520相同的金属和过程形成并且通过第一接触孔430电连接第一线的彼此相邻的两个分段线。
为了理解用于形成根据本实施方案的信号线的材料和过程示出了示出在图5的右侧的薄膜晶体管的各个层。在图5中，522、524和526分别表示钝化层、用于像素电极的接触孔和像素电极。
参考图6A至图6C，解释这个阵列基板的制造方法和各个层的构造(例如薄膜晶体管的材料和制造过程)。
图6A至图6C为示出根据第一实施方案的阵列基板的制造过程的截面图。
参考图6A，通过以下步骤在透明绝缘基板(例如玻璃基板或塑料基板)上形成第一金属层：在基板的整个表面上沉积用于相对低的比电阻的栅极的金属材料或金属合金(例如Al、AlNd、Cu、Mo、MoTi等中的一种或更多种)，并通过包括涂覆光致抗蚀剂、将光致抗蚀剂曝光、使曝光的光致抗蚀剂显影、蚀刻第一金属层的一部分以及剥离光致抗蚀剂等的掩模和光刻工艺进行图案化。通过对栅极金属层进行图案化形成沿着面板的纵向方向延伸的具有多个分段线的第一线410。第一线可以为单层或多层。
通过上述工艺一起形成了连接至每个像素区和驱动TFT或像素TFT的栅电极512的栅极线(未示出)。例如，可以通过图案化第一金属层使栅极线和栅电极512与第一线410同时形成。
参考图6B，在其上形成有栅极线、栅电极512和具有多个分段线的第一线410的基板上布置具有与除数据驱动电路DCA之外的区域对应的透明区TA的第一掩模之后，在基板上沉积第一绝缘材料(例如氮化硅(SiNx)或二氧化硅(SiO2)中的任一种)，从而在除了数据驱动电路DCA之外的区域形成栅极绝缘层514。
尽管绝缘层514描述为单层，但是其可以由具有由彼此不同的材料组成的两层或更多层形成。
形成栅极绝缘层514后，通过经由上述掩模和光刻工艺蚀刻栅极绝缘层514的一部分来形成露出第一线410的末端的第一接触孔430。
如图6B所示，还可以将用于形成栅极绝缘层514上的第一接触孔430的掩模工艺增加到制造显示面板的一般掩模工艺中。
在栅极绝缘层514上沉积或涂覆作为氧化物半导体材料的氧化锌基材料(例如，IGZO(铟镓锌氧化物)、ZTO(锌锡氧化物)、ZIO(锌铟氧化物))以形成氧化物半导体层，然后通过执行掩模工艺来图案化氧化物半导体层，从而在每个TFT的栅电极512上形成岛型的有源层或半导体层516。
这样的半导体层516不限于上述氧化物半导体材料，而是还可以由多晶硅(poly-Si)、纯的或杂质非晶硅(a-Si)等形成。
为了使用poly-Si形成半导体层516，通常在基板510上形成非晶硅层并且结晶化以形成之后被图案化的多晶硅层。该非晶硅层可以通过化学气相沉积方法或物理气相沉积的方法形成。形成非晶硅层时或形成非晶硅层之后，可以对其进行脱氢以减少氢浓度。固相结晶(SPC)、快速热退火(RTA)、金属诱导结晶(MIC)、金属诱导横向结晶(MILC)、超晶粒硅(SGS)过程、准分子激光退火(ELA)以及顺序横向固化(SLS)之一可以被用来结晶化非晶硅层。
然后，在半导体层516上形成欧姆接触层518并且在欧姆接触层518上形成源/漏电极520。在源/漏电极520的形成过程期间，同时形成第二线420。第二线420通过先前形成在信号线区中的第一接触孔430电连接第一线410的彼此相邻的两个第一分段线。
更详细地，形成半导体层516和/或欧姆接触层518之后，在基板上通过在基板的整个表面上沉积用于源极/漏极的金属材料或金属合金(例如Cu、Cr、Al、AlNd、Ti、Ta、Mo、MoTi、Mo合金等中的一种或更多种)形成第二金属层。在信号线区中通过执行掩模和光刻工艺对第二金属层进行图案化来形成第二线420。
通过上述过程一起形成连接至每个像素区和驱动TFT或像素TFT的源/漏电极520的数据线(未示出)。例如，可以通过图案化第二金属层使数据线和源/漏电极520与第二线420同时形成。
可以通过图案化源极/漏极金属层形成由无机绝缘材料构成的岛状蚀刻阻挡物代替或补充欧姆接触层518和与半导体层的两末端的顶表面接触的源/漏电极。
半导体层和源极/漏极的图案化过程可以使用在某些区域具有半透明特性的半色调掩模、狭缝掩模等之一，其形成具有三种厚度的光致抗蚀剂层作为单一掩模以仅通过单一掩模执行两层的图案化。
尽管未示出，但是在形成源极/漏极图案之后，可以通过形成钝化层并且然后去除漏电极上的钝化层的一部分来形成接触孔，并且可以形成像素电极以通过接触孔连接至漏电极。此时，像素电极可以为透明电极。用于透明电极的材料可以为金属氧化物(例如ITO(铟锡氧化物)、IZO(In2O3ZnO)和IZTO(In2O3ZnOSnO))，或金属与氧化物的组合(例如，掺有金属的氧化物(例如ZnO：Al或SnO2：Sb))，但是不限于此。
当制造图6A至图6C中的阵列基板时，信号线不是由沿着面板的纵向方向在整个面板上方延伸的单一线形成，而是由多个栅极金属的分段线形成。因为下面的过程是在这种状态下进行的，所以多个分段线一直是断开的直到如图6C中示出的源极/漏极金属图案化过程结束为止。因此，尽管在下面的过程中从设备生成静电，但是断开的分段线不能传导静电，因此防止了在各种图案化过程中由上述静电产生的损坏。
图4至图6中的第一实施方案具有如下效果：因为整个信号线包括第一线410的多个分段线和由低电阻金属制成的作为连接线的第二线420，所以信号线的电导率是优异的，其中为了在栅极绝缘层514上形成第一接触孔430可以使用一种附加掩模工艺。
上述实施方案不限于如图4至图6示出的薄膜晶体管结构。如果信号线包括具有多个分段线的第一线、以及在与第一线不同的层处的电连接分段线的第二线，上述实施方案可以应用于其上形成有任何结构的薄膜晶体管的阵列基板上。
图7和图8示出了第二实施方案的构造。图7为根据第二实施方案的阵列基板上信号线的一部分的截面图。图8A至图8D为示出根据第二实施方案的阵列基板的制造过程的截面图。
第二实施方案与第一实施方案相似。在第一实施方案中第二线420由源极/漏极图案形成，在第二实施方案中第二线720由像素电极材料形成。第二实施方案不同于第一实施方案还在于：用于连接第二线与第一线的第二接触孔730穿过栅极绝缘层514和钝化层522形成。
图7示出了根据第二实施方案的阵列基板的信号线的截面图并且示出了右侧的薄膜晶体管。
更详细地，第二实施方案涉及与具有GIP结构的阵列基板的非有源区中的数据线平行延伸的信号线，具体地为正向/反向起始信号线。如图7所示，这样的信号线可以包括具有多个分段线的第一线410和作为连接线的第二线720。第一线410由栅极金属层形成并且被分割成沿着面板或阵列基板的纵向方向延伸的多个分段线以被断开(换句话说，在每种情况下可以在两个邻近的分段线之间形成间隙)。第二线720可以在与第一线410不同的层处由像素电极金属形成，并且电连接第一线410的彼此相邻的两个分段线的末端。栅极绝缘层514和钝化层522可以形成在第一线410与第二线720的层之间。
第二接触孔730可以经由形成为穿过栅极绝缘层514和第一线410的顶部上的钝化层522以露出第一线410的一部分的第二接触孔730使第二线720连接至第一线410。
为理解用于形成根据第二实施方案的阵列基板的信号线的材料和过程，示出了图7的右侧中示出的薄膜晶体管的各个层。
图8A至图8D为示出根据第二实施方案的阵列基板的制造过程的截面图。
根据第二实施方案的阵列基板的制造过程与根据第一实施方案的阵列基板的某些制造过程等同，因此为了简便不再描述这些制造过程。
参考图8A，通过在基板的整个表面上沉积用于相对低比电阻的栅极的金属材料或金属合金(例如Al、AlNd、Cu、Mo、MoTi等中的一种或更多种)来在透明绝缘基板(例如玻璃基板或塑料基板)上形成第一金属层。通过上述工艺同时形成连接至每个像素区和驱动TFT或像素TFT的栅电极512的栅极线(未示出)。
在其上形成有栅极线、栅电极512和具有多个分段线的第一线410的基板上由无机绝缘材料形成第一绝缘层。
然后，依次形成半导体层516、欧姆接触层518和用作像素区和驱动电路区中的薄膜晶体管的源/漏电极520。在图6中的第一实施方案中描述了这些过程，因此这些重复的描述可以被省略。
参考图8B，在源/漏电极520的形成过程之后，在源/漏电极520上形成钝化层522。
参考图8C，可以形成穿过钝化层522的漏极接触孔以露出薄膜晶体管的漏电极的一部分以连接像素电极。在漏极接触孔的形成过程期间，通过掩模和光刻工艺经过蚀刻栅极绝缘层514和钝化层522的一部分形成露出第一线410的末端的第二接触孔730。
参考图8D，在像素电极的形成过程期间，形成经由第二接触孔730连接彼此相邻的分段线的第二线720。第二线720由与像素电极相同的材料形成。第二电线720可以由具有相对大的功函数的透明导电材料(例如金属氧化物例如ITO(铟锡氧化物)、IZO(In2O3ZnO)和IZTO(In2O3ZnOSnO)或金属与氧化物的组合(例如掺有金属的氧化物(例如ZnO：Al或SnO2：Sb))制成，但是不限于此。
与图4至图6中的第一实施方案相比，在第二实施方案中作为跳线连接第一线410的分段线的第二线720的材料和层不同于第一线410的材料和层。在第二实施方案中，通过用来形成接触孔524和像素区中的像素电极526的过程，同时形成第二接触孔730和第二线720，不需要像第一实施方案中用于形成穿过栅极绝缘层514的第一接触孔430的必须的附加掩模过程。虽然作为第一实施方案中的跳线的第二线420由具有优异电导率的源极/漏极金属形成，但是第二实施方案中的第二线720由透明的导电材料(例如像素电极材料)形成使得他们可以具有彼此不同的导电特性。
当制造图8A中的阵列基板时，信号线不是由沿着面板的纵向方向在整个面板上方延伸的单一线形成，而是由多个栅极金属的分段线形成。因为下面的过程是在这种状态下进行的，所以多个分段线一直是断开的(换句话说，在相邻的分段线之间保持开口；再换句话说，相邻的分段线不是互相电连接的)直到如图8D中示出的像素电极形成过程结束为止。因此，尽管在下面的过程中从设备生成静电，但是由于断开的分段线不传导静电，因此防止了在各种图案化过程中由上述静电产生的破坏。
图9至图11示出了第三实施方案的构造。图9和图10为根据第三实施方案的阵列基板上信号线的一部分的透视图和截面图。图11A至图11D为示出根据第三实施方案的阵列基板的制造过程的截面图。
第三实施方案涉及在非有源区中的与数据线平行延伸以向栅极驱动电路传输信号的信号线，具体地为正向/反向起始信号线。如图9所示，这样的信号线可以包括具有多个分段线的第一线410、第三线920和第四线930。第一线910由栅极金属层形成并且被分割成沿着面板或阵列基板的纵向方向延伸的多个分段线以被断开。第三线920可以在不同于第一线910的层上由源极/漏极金属形成并且与第一线910的两个分段线部分地交叠。第四线930在与第一线910和第三线920不同的层上由不同的材料形成并且将第一线910的两个分段线电连接至第三线920。在第三实施方案中，第一线910由栅极金属形成，第三线920由源极/漏极金属形成，第四线930由像素电极材料形成。第四线930还经由形成为穿过栅极绝缘层和钝化层以露出第一线910的一部分的第三接触孔940和形成为穿过钝化层以露出第三线920的一部分的第四接触孔950连接至第一线910和第三线920。
在第二实施方案中，源极/漏极金属层的第三线920形成在不同于第一线910的层上并且他们通过第四线930彼此连接。
图10示出了根据第三实施方案的阵列基板上沿着图9的II-II′线截取的信号线的一部分的截面图并且示出了右侧的薄膜晶体管。
如图10的左侧所示，根据第三实施方案的信号线可以包括具有多个分段线的第一线910、作为连接线的第三线920和第四线930。具有多个分段线的第一线910由与薄膜晶体管的栅电极1012相同的金属和过程形成。第三线920可以由与薄膜晶体管的源/漏电极1020相同的金属和过程形成并且设置在第一线910的彼此相邻的两个分段线之间。在与第一线910和第三线920不同的层(即，像素电极层)上由不同的材料形成第四线930并且将第一线910的两个分段线电连接至第三线920。
第四线930还通过形成为穿过栅极绝缘层1014和涂覆在第一线910上的钝化层1022以露出第一线的一部分的第三接触孔940、以及形成为穿过第三线920上的钝化层1022的一部分以露出第三线920的一部分的第四接触孔950连接第一线910和第三线920。可以通过接触孔1024将像素电极1026电连接至漏电极1020。
图11A至图11D为示出根据第三实施方案的阵列基板的制造过程的截面图。
参考图11A，通过在基板的整个表面上沉积用于相对低的比电阻的栅极的金属材料或金属合金(例如Al、AlNd、Cu、Mo、MoTi等中的一种或更多种)来在透明绝缘基板1010(例如玻璃基板或塑料基板)上形成第一金属层。
通过上述工艺同时形成连接至每个像素区和驱动TFT或像素TFT的栅电极1012的栅极线(未示出)。
在其上形成有栅极线、栅电极1012和具有多个分段线的第一线910的基板上由绝缘材料形成第一绝缘层1014。
参考图11B，在岛状的栅极绝缘层1014上的薄膜晶体管区中形成半导体层1016并且在半导体层1016上形成欧姆接触层1018并且在欧姆接触层1018上形成源/漏电极1020，第三线920由信号线区中第一线910的分段线之间的源极/漏极金属形成。
此时，可以形成第三线920以与第一线910的两个分段线部分地交叠。
半导体层1016和欧姆接触层1018的形成过程、以及代替欧姆接触层1018的蚀刻阻挡物对应于第一实施方案中的那些过程和阻挡物，因此其详细描述可以被省略。
参考图11C，在薄膜晶体管区中形成有源/漏电极1020和在信号线区中形成有第三线920的基板的整个表面上涂覆钝化层1022，并且形成穿过钝化层1022的漏极接触孔以露出薄膜晶体管的漏电极的一部分以接触像素电极。在漏极接触孔的形成过程期间，通过掩模和光刻工艺，通过在第一线910的末端蚀刻栅极绝缘层1014和钝化层1022的一部分形成露出第一线910的末端的第三接触孔940。通过蚀刻钝化层1022的在第一线910上的一部分同时形成第四接触孔950。
参考图11D，在像素电极1026的形成过程期间，形成通过第三接触孔940和第四接触孔950连接彼此相邻的分段线的第四线930。第四线930由与像素电极相同的材料形成。第四线930可以由具有相对大的功函数的透明导电材料(例如金属氧化物，例如ITO(铟锡氧化物)、IZO(In2O3ZnO)和IZTO(In2O3ZnOSnO)或金属与氧化物的组合(例如，掺有金属的氧化物(例如ZnO：Al或SnO2：Sb))制成，但是不限于此。
在制造第三实施方案的阵列基板时，信号线不是由沿着面板的纵向方向在整个面板上方延伸的单一线形成，而是由多个具有栅极金属的分段线形成。因为下面的过程是在这种状态下进行的，所以多个分段线一直是断开的直到如图11D中示出的像素电极形成过程结束为止。因此，尽管在下面的过程中从设备生成静电，但是由于断开的分段线不传导静电，因此防止了在各种图案化过程中由上述静电产生的破坏。
在第三实施方案中，除了用于常规阵列基板的制造方法的一般掩模过程之外，用于形成第一线、第三线、第四线、第三接触孔和第四接触孔的附加掩模过程不是必须的。即，在栅极金属层的图案化过程中同时形成具有多个分段线的第一线，在源极/漏极金属层的图案化过程中同时形成第三线，在用来连接漏电极与像素电极之间的接触孔的形成过程中同时形成第三接触孔和第四接触孔，以及在像素电极的图案化过程中同时形成第四线。
在图9至图11D中的第三实施方案中，作为主要信号线的第一线910和作为跳线的第三线920由具有低电阻的栅极金属或源极/漏极金属形成，这样整个信号线的导电特性总体上是优异的，并且鉴于制造过程，与常规的阵列基板的制造方法相比，附加的掩模工艺不是必须的。
如上所述，各种实施方案可以防止在制造具有GIP结构的显示面板期间由延长的信号线的生成静电，因此这些实施方案可以防止静电破坏栅极金属等。
更详细地，在具有GIP结构的阵列基板中，从非有源区延长的用于向驱动电路区传递信号的信号线形成为被分成具有多个分段线的第一线和作为跳线的第二线至第四线，使得在下面的图案化过程中可以防止生成的静电破坏基板。
尽管到目前为止，参考附图已经描述了各种实施方案，但是本发明不限于这些实施方案。
另外，由于措辞(例如“包括”、“包含”和“具有”)意味着可以存在一个或更多个相当的部件，所以除非他们被具体地描述为相反的情况，应该理解的是可以包括一个或更多个其他部件。除非具有相反定义，否则所有技术上、科学上的术语或其他术语与被本领域的技术人员理解的意思一致。像由词典定义的一般使用的术语将被理解为具有与相关描述的背景中的意思等同的意思，并且除非在本说明书清楚定义，否则不应该理解为是理想的或过分形式的意思。
尽管为了说明的目的已经描述了本发明的实施方案，但是本领域的技术人员将理解的是在不脱离本发明的范围和精神的情况下，各种变化方案、附加方案和替代方案是可能的。因此，本发明中公开的实施方案旨在示出本发明的技术思路的范围，并且本发明的范围不受实施方案的限制。本发明的范围将如下理解：基于所附权利要求以包括在等同于权利要求的范围内的所有技术思路都属于本发明。

Claims (11)

1.一种阵列基板，包括：
包括限定在栅极线与数据线的交叉区域处的多个像素的有源区(AA)；
形成在非有源区(NA)的一侧处的栅极驱动电路(GCA)；以及
在所述非有源区(NA)中的与所述数据线平行延伸以向所述栅极驱动电路(GCA)传递信号的信号线，
其中所述信号线包括具有多个分段线的第一线，以及由不同材料形成并且形成在与所述第一线不同的层处的至少一个附加线，
其中所述至少一个附加线电连接所述第一线的彼此相邻的两个分段线。
2.根据权利要求1所述的阵列基板，其中所述至少一个附加线包括第二线，其中所述第一线由栅极金属形成，所述第二线由源极/漏极金属形成，并且所述第二线经由形成为穿过栅极绝缘层的接触孔连接至所述第一线。
3.根据权利要求1所述的阵列基板，其中所述至少一个附加线包括第二线，其中所述第一线由栅极金属形成，所述第二线由像素电极材料形成，并且所述第二线经由形成为穿过栅极绝缘层和钝化层的接触孔连接至所述第一线。
4.根据权利要求1所述的阵列基板，其中所述至少一个附加线包括由不同于所述第一线的层形成的并且与所述第一线的彼此相邻的两个分段线部分地交叠的第三线，以及将所述第一线的所述两个分段线电连接至所述第三线的第四线。
5.根据权利要求4所述的阵列基板，
其中所述第一线由栅极金属形成，所述第三线由源极/漏极金属形成，所述第四线由像素电极材料形成，
所述第四线经由形成为穿过栅极绝缘层和钝化层以露出所述第一线的一部分的接触孔和形成为穿过所述钝化层以露出所述第三线的一部分的附加接触孔连接至所述第一线和所述第三线。
6.根据权利要求1所述的阵列基板，
其中所述信号线为向所述栅极驱动电路(GCA)供给起始脉冲并且设置在所述栅极驱动电路(GCA)与所述有源区(AA)之间的正向起始信号线或反向起始信号线。
7.一种制造阵列基板的方法，所述方法包括：
通过对基板上的第一金属层进行图案化在非有源区(NA)中形成作为信号线的一部分的具有多个分段线的第一线；
在其上栅极被图案化的所述基板上形成一个或更多个绝缘层，以及形成至少一个接触孔，所述至少一个接触孔形成为穿过所述一个或更多个绝缘层以露出所述第一线的一部分；以及
通过图案化不同于所述第一金属层的第二金属层来形成至少一个附加线以电连接所述第一线的彼此相邻的两个分段线。
8.根据权利要求7所述的方法，其中所述第一金属层为栅极金属层，所述一个或更多个绝缘层包括栅极绝缘层，所述第二金属层为源极/漏极金属层。
9.根据权利要求7所述的方法，
其中所述第一金属层为栅极金属层，所述一个或更多个绝缘层包括栅极绝缘层和钝化层，所述第二金属层为像素电极层。
10.根据权利要求7所述的方法，
其中所述第一金属层为栅极金属层，所述一个或更多个绝缘层包括栅极绝缘层和至少一个钝化层，
其中用于形成所述一个或更多个绝缘层、所述至少一个接触孔和所述至少一个附加线的步骤包括：
在其上栅极被图案化的所述基板上形成栅极绝缘层并且利用源极/漏极金属形成第三线，其中所述第三线的末端与所述第一线的彼此相邻的所述两个分段线部分地交叠；
在所述非有源区(NA)上形成钝化层，形成穿透所述栅极绝缘层和所述钝化层以露出所述第一线的一部分的接触孔、以及穿透所述钝化层以露出所述第三线的一部分的附加接触孔；以及
在像素电极图案化过程期间形成第四线，所述第四线通过穿透所述栅极绝缘层和所述钝化层的所述接触孔、以及穿透所述钝化层的所述附加接触孔将彼此相邻的所述两个分段线电连接至所述第三线。
11.根据权利要求7所述的方法，
其中所述信号线为向所述栅极驱动电路(GCA)供给起始脉冲并且设置在所述栅极驱动电路(GCA)与所述有源区(AA)之间的正向起始信号线或反向起始信号线。
CN201410510073.5A 2013-11-07 2014-09-28 用于显示面板的阵列基板及其制造方法 Active CN104637925B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020130134984A KR102089074B1 (ko) 2013-11-07 2013-11-07 표시패널용 어레이 기판 및 그 제조방법
KR10-2013-0134984 2013-11-07

Publications (2)

Publication Number Publication Date
CN104637925A true CN104637925A (zh) 2015-05-20
CN104637925B CN104637925B (zh) 2017-09-01

Family

ID=51454539

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410510073.5A Active CN104637925B (zh) 2013-11-07 2014-09-28 用于显示面板的阵列基板及其制造方法

Country Status (4)

Country Link
US (1) US9379137B2 (zh)
EP (1) EP2871517B1 (zh)
KR (1) KR102089074B1 (zh)
CN (1) CN104637925B (zh)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104965368A (zh) * 2015-07-27 2015-10-07 武汉华星光电技术有限公司 液晶面板及显示装置
CN106169486A (zh) * 2016-09-30 2016-11-30 京东方科技集团股份有限公司 阵列基板及其制造方法、显示面板和显示装置
WO2017028495A1 (zh) * 2015-08-18 2017-02-23 京东方科技集团股份有限公司 阵列基板及其制造方法以及包括其的显示装置
CN107886893A (zh) * 2016-09-29 2018-04-06 乐金显示有限公司 显示装置
WO2018145359A1 (zh) * 2017-02-13 2018-08-16 深圳市华星光电技术有限公司 显示面板及其阵列基板
CN108538859A (zh) * 2018-04-24 2018-09-14 深圳市华星光电技术有限公司 阵列基板的制作方法
CN109285451A (zh) * 2017-07-21 2019-01-29 元太科技工业股份有限公司 像素数组基板
CN109712563A (zh) * 2017-10-26 2019-05-03 乐金显示有限公司 Oled显示面板和oled显示装置
CN112558366A (zh) * 2020-12-08 2021-03-26 南京中电熊猫液晶显示科技有限公司 一种液晶显示面板及其制造方法
CN114002885A (zh) * 2021-10-29 2022-02-01 合肥鑫晟光电科技有限公司 阵列基板、显示面板及显示装置

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104168009B (zh) * 2013-05-17 2018-03-23 光宝电子(广州)有限公司 发光型触控开关装置及发光型触控开关模组
CN104362152B (zh) * 2014-09-16 2017-08-01 京东方科技集团股份有限公司 一种阵列基板的制备方法
CN104835782A (zh) * 2015-05-20 2015-08-12 合肥京东方光电科技有限公司 阵列基板及其制作方法、显示装置
CN204964955U (zh) * 2015-07-28 2016-01-13 合肥鑫晟光电科技有限公司 电连接结构、阵列基板和显示装置
CN105870132A (zh) * 2016-04-18 2016-08-17 武汉华星光电技术有限公司 Tft阵列基板及其制作方法
KR102445772B1 (ko) * 2017-08-02 2022-09-21 엘지디스플레이 주식회사 표시 패널
US11654657B2 (en) 2017-10-27 2023-05-23 Corning Incorporated Through glass via fabrication using a protective material
CN107808886B (zh) * 2017-11-01 2020-11-06 京东方科技集团股份有限公司 过孔连接结构及制造方法、阵列基板及制造方法、显示装置
KR102476102B1 (ko) 2017-11-17 2022-12-12 삼성디스플레이 주식회사 표시 패널 및 이의 제조방법
CN208141792U (zh) * 2018-05-28 2018-11-23 北京京东方技术开发有限公司 移位寄存器单元、电路结构、驱动电路及显示装置
KR20200052486A (ko) * 2018-11-06 2020-05-15 삼성디스플레이 주식회사 표시 장치
KR102657409B1 (ko) * 2018-12-20 2024-04-16 엘지디스플레이 주식회사 표시패널 및 표시장치
CN110286532B (zh) * 2019-07-19 2022-04-22 昆山国显光电有限公司 阵列基板和显示面板
WO2021215823A1 (ko) * 2020-04-24 2021-10-28 삼성전자주식회사 디스플레이 모듈
CN115443538A (zh) * 2021-04-01 2022-12-06 京东方科技集团股份有限公司 阵列基板和显示装置
CN114442389B (zh) * 2022-02-17 2023-12-22 厦门天马微电子有限公司 一种阵列基板、液晶显示面板及液晶显示装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1359139A (zh) * 2000-12-06 2002-07-17 株式会社半导体能源研究所 半导体器件及其制造方法
CN1729422A (zh) * 2003-01-30 2006-02-01 三星电子株式会社 液晶显示装置
CN101017297A (zh) * 2006-02-06 2007-08-15 三星电子株式会社 液晶显示器装置及其制造方法
CN101188899A (zh) * 2006-11-20 2008-05-28 统宝光电股份有限公司 具有静电放电防护结构的系统及其制造方法
CN102298896A (zh) * 2010-06-23 2011-12-28 株式会社日立显示器 双向移位寄存器及使用它的图像显示装置
US20120146889A1 (en) * 2010-12-10 2012-06-14 Yun Hee Kwak Liquid crystal display
US20130250201A1 (en) * 2004-07-05 2013-09-26 Seiko Epson Corporation Semiconductor device, display device, and electronic apparatus
CN103376606A (zh) * 2012-04-16 2013-10-30 乐金显示有限公司 显示设备

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101147830B1 (ko) * 2004-12-23 2012-05-18 엘지디스플레이 주식회사 박막트랜지스터 어레이 기판 및 그 제조방법
KR101248901B1 (ko) * 2008-06-02 2013-04-01 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
KR101586677B1 (ko) * 2011-11-24 2016-01-20 엘지디스플레이 주식회사 표시장치 및 그 제조방법

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1359139A (zh) * 2000-12-06 2002-07-17 株式会社半导体能源研究所 半导体器件及其制造方法
CN1729422A (zh) * 2003-01-30 2006-02-01 三星电子株式会社 液晶显示装置
US20130250201A1 (en) * 2004-07-05 2013-09-26 Seiko Epson Corporation Semiconductor device, display device, and electronic apparatus
CN101017297A (zh) * 2006-02-06 2007-08-15 三星电子株式会社 液晶显示器装置及其制造方法
CN101188899A (zh) * 2006-11-20 2008-05-28 统宝光电股份有限公司 具有静电放电防护结构的系统及其制造方法
CN102298896A (zh) * 2010-06-23 2011-12-28 株式会社日立显示器 双向移位寄存器及使用它的图像显示装置
US20120146889A1 (en) * 2010-12-10 2012-06-14 Yun Hee Kwak Liquid crystal display
CN103376606A (zh) * 2012-04-16 2013-10-30 乐金显示有限公司 显示设备

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104965368A (zh) * 2015-07-27 2015-10-07 武汉华星光电技术有限公司 液晶面板及显示装置
US9991291B2 (en) 2015-08-18 2018-06-05 Boe Technology Group Co., Ltd. Array substrate and manufacturing method thereof and display apparatus
WO2017028495A1 (zh) * 2015-08-18 2017-02-23 京东方科技集团股份有限公司 阵列基板及其制造方法以及包括其的显示装置
US9837448B2 (en) 2015-08-18 2017-12-05 Boe Technology Group Co., Ltd. Array substrate and manufacturing method thereof and display apparatus
CN107886893B (zh) * 2016-09-29 2020-08-18 乐金显示有限公司 显示装置
US10535316B2 (en) 2016-09-29 2020-01-14 Lg Display Co., Ltd. Display device having gate-in-panel circuits
CN107886893A (zh) * 2016-09-29 2018-04-06 乐金显示有限公司 显示装置
CN106169486A (zh) * 2016-09-30 2016-11-30 京东方科技集团股份有限公司 阵列基板及其制造方法、显示面板和显示装置
US10593706B2 (en) 2016-09-30 2020-03-17 Boe Technology Group Co., Ltd. Array substrate assembly, method of manufacturing array substrate assembly, display panel and display apparatus
WO2018145359A1 (zh) * 2017-02-13 2018-08-16 深圳市华星光电技术有限公司 显示面板及其阵列基板
CN109285451A (zh) * 2017-07-21 2019-01-29 元太科技工业股份有限公司 像素数组基板
CN109712563A (zh) * 2017-10-26 2019-05-03 乐金显示有限公司 Oled显示面板和oled显示装置
CN109712563B (zh) * 2017-10-26 2022-08-30 乐金显示有限公司 Oled显示面板和oled显示装置
CN108538859A (zh) * 2018-04-24 2018-09-14 深圳市华星光电技术有限公司 阵列基板的制作方法
US10790320B2 (en) 2018-04-24 2020-09-29 Shenzhen China Star Optoelectronics Technology Co., Ltd. Manufacturing method of array substrate
CN112558366A (zh) * 2020-12-08 2021-03-26 南京中电熊猫液晶显示科技有限公司 一种液晶显示面板及其制造方法
CN114002885A (zh) * 2021-10-29 2022-02-01 合肥鑫晟光电科技有限公司 阵列基板、显示面板及显示装置
CN114002885B (zh) * 2021-10-29 2023-08-08 合肥鑫晟光电科技有限公司 阵列基板、显示面板及显示装置

Also Published As

Publication number Publication date
KR102089074B1 (ko) 2020-03-13
EP2871517A1 (en) 2015-05-13
KR20150053154A (ko) 2015-05-15
EP2871517B1 (en) 2016-10-05
US20150123136A1 (en) 2015-05-07
US9379137B2 (en) 2016-06-28
CN104637925B (zh) 2017-09-01

Similar Documents

Publication Publication Date Title
CN104637925B (zh) 用于显示面板的阵列基板及其制造方法
US10878764B2 (en) Array substrate
US10403845B2 (en) Top-emissive organic light-emitting diode display
CN104681581B (zh) 显示装置的显示面板
CN102867839B (zh) 有机电致发光显示装置的阵列基板及其制造方法
CN107611143B (zh) 显示装置及其制造方法
CN104134671B (zh) 薄膜晶体管阵列基板及其制造方法
CN102315166B (zh) 具有低电阻总线结构的薄膜晶体管基板及其制造方法
CN102376896B (zh) 有机电致发光显示器及其制造方法
CN105280137A (zh) 有机发光显示器及其制造方法
CN100539786C (zh) 有机电致发光显示装置及其制造方法
CN105742330A (zh) 一种有机发光显示面板及其制作方法、显示装置
CN103872060B (zh) 阵列基板及其制造方法
CN103137630A (zh) 薄膜晶体管阵列基板、其制造方法以及有机发光显示设备
CN108550553A (zh) 一种薄膜晶体管及制作方法、显示装置
CN104716143A (zh) 薄膜晶体管阵列基底及其制造方法、有机发光显示设备
CN107452757A (zh) 一种显示面板、其制作方法及显示装置
CN106356376B (zh) 具有低线电阻结构的超高密度薄膜晶体管基板及制造方法
CN102569340A (zh) 有机发光显示设备及其制造方法
CN102544386A (zh) 有机发光显示设备及其制造方法
CN104218019A (zh) 薄膜晶体管阵列基板及其制造方法
CN101257028A (zh) 薄膜晶体管基板及其制造方法
KR20140032207A (ko) 센싱 유닛, 플렉서블 장치 및 표시 장치
CN104392990A (zh) 一种阵列基板及显示装置
CN104752437A (zh) 制造薄膜晶体管阵列基板的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant