CN104716143A - 薄膜晶体管阵列基底及其制造方法、有机发光显示设备 - Google Patents

薄膜晶体管阵列基底及其制造方法、有机发光显示设备 Download PDF

Info

Publication number
CN104716143A
CN104716143A CN201410785048.8A CN201410785048A CN104716143A CN 104716143 A CN104716143 A CN 104716143A CN 201410785048 A CN201410785048 A CN 201410785048A CN 104716143 A CN104716143 A CN 104716143A
Authority
CN
China
Prior art keywords
electrode
film transistor
layer
thin film
tft
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410785048.8A
Other languages
English (en)
Other versions
CN104716143B (zh
Inventor
姜帝旭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN104716143A publication Critical patent/CN104716143A/zh
Application granted granted Critical
Publication of CN104716143B publication Critical patent/CN104716143B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Optics & Photonics (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

提供了一种薄膜晶体管阵列基底及其制造方法以及一种有机发光显示设备。所述薄膜晶体管阵列基底包括具有栅电极、有源层、源电极和漏电极的薄膜晶体管。第一导电层图案与源电极和漏电极位于相同的层上并且由与源电极和漏电极的材料相同的材料形成。绝缘层位于第一导电层图案上并且具有暴露第一导电层图案的图案化横截面的开口。像素电极位于绝缘层上并且通过穿通绝缘层的接触孔结合到源电极或漏电极。防扩散层覆盖第一导电层图案的图案化横截面和绝缘层的通过开口暴露的倾斜的侧表面。

Description

薄膜晶体管阵列基底及其制造方法、有机发光显示设备
本申请要求于2013年12月17日提交到韩国知识产权局的第10-2013-0157526号韩国专利申请的优先权和权益，该韩国专利申请的公开内容通过引用全部包含于此。
技术领域
本发明的实施例的方面涉及一种薄膜晶体管阵列基底、一种有机发光显示设备以及一种制造该薄膜晶体管阵列基底的方法。
背景技术
包括薄膜晶体管、电容器以及连接薄膜晶体管和电容器的线的薄膜晶体管阵列基底已经广泛使用在诸如液晶显示设备或有机发光显示设备的平板显示设备中。
在利用(例如，使用)薄膜晶体管阵列基底的有机发光显示设备中，多条栅极线和数据线以矩阵形式布置来限定像素。每个像素包括薄膜晶体管、电容器以及连接到薄膜晶体管和电容器的有机发光器件。当将驱动信号从薄膜晶体管和电容器施加到有机发光器件时，有机发光器件显示期望的图像。
发明内容
本发明的实施例的方面针对一种具有优良的装置特性和/或高的显示质量的发光显示设备。
本发明的实施例提供一种薄膜晶体管阵列基底，所述薄膜晶体管阵列基底包括：薄膜晶体管，包括栅电极、有源层、源电极和漏电极；第一导电层图案，与源电极和漏电极位于相同的层上并且由与源电极和漏电极的材料相同的材料形成；绝缘层，位于第一导电层图案上，绝缘层具有暴露第一导电层图案的图案化横截面的开口；像素电极，位于绝缘层上并且通过穿通绝缘层的接触孔结合到源电极或漏电极；以及防扩散层，覆盖第一导电层图案的图案化横截面和绝缘层的通过开口暴露的倾斜的侧表面。
第一导电层图案可以包括：金属层，包括铜或铜合金；以及第一阻挡层，设置在金属层和绝缘层之间。
金属层的图案化横截面可以与第一阻挡层的图案化横截面齐平。
第一阻挡层可以包括氧化铟锡(ITO)、氧化铟锌(IZO)、钼(Mo)、氮化钼(MoN)、钼-铌(MoNb)、钼-钒(MoV)、钼-钛(MoTi)和/或钼-钨(MoW)。
第一导电层图案还可以包括在金属层下面的第二阻挡层。
金属层的图案化横截面可以与第二阻挡层的图案化横截面齐平。
第二阻挡层可以包括氧化铟锡(ITO)、氧化铟锌(IZO)、钼(Mo)、氮化钼(MoN)、钼-铌(MoNb)、钼-钒(MoV)、钼-钛(MoTi)和/或钼-钨(MoW)。
第一导电层图案可以包括薄膜晶体管的源电极和漏电极、电容器的电极、数据线和/或驱动线。
绝缘层可以包括有机绝缘材料。
绝缘层可以与第一导电层图案的上部接触。
防扩散层可以包括与像素电极的材料相同的材料。
防扩散层可以与第一导电层图案的图案化横截面接触。
防扩散层可以与绝缘层的通过开口暴露的图案化横截面接触。
防扩散层可以包括相互绝缘的多个图案。
所述薄膜晶体管阵列基底还可以包括位于绝缘层上的像素限定膜，像素限定膜可以包括被构造为暴露像素电极的顶表面的开口。
像素限定膜可以包括有机绝缘材料。
薄膜晶体管可以是底栅薄膜晶体管。
薄膜晶体管可以是顶栅薄膜晶体管。
本发明的另一实施例提供了一种有机发光显示设备，所述有机发光显示设备包括：基底；薄膜晶体管，位于基底上并且包括栅电极、有源层、源电极和漏电极；第一导电层图案，与源电极和漏电极位于相同的层上并且由与源电极和漏电极的材料相同的材料形成；绝缘层，具有暴露第一导电层图案的图案化横截面的开口；像素电极，位于绝缘层上并且通过穿通绝缘层的接触孔结合到源电极或漏电极；防扩散层，覆盖第一导电层图案的图案化横截面和绝缘层的通过开口暴露的倾斜的侧表面；有机发光层，位于像素电极上；以及对电极，位于有机发光层上。
像素电极和对电极中的至少一个可以是透射电极。
一种根据本发明实施例的制造薄膜晶体管阵列基底的方法，所述方法包括以下工艺：在基底上形成包括栅电极、有源层、源电极和漏电极的薄膜晶体管；由与源电极和漏电极的材料相同的材料形成第一导电层图案并且第一导电层图案与源电极和漏电极位于相同的层上；在第一导电层图案上形成绝缘层，绝缘层具有暴露第一导电层图案的横截面的开口；形成防扩散层，防扩散层覆盖第一导电层图案的横截面以及绝缘层的通过开口暴露的倾斜的侧表面；以及形成结合到源电极或漏电极的像素电极，像素电极与防扩散层共同(例如，一起)形成。
形成第一导电层图案的工艺可以包括：形成(例如，沉积)包括铜或铜合金的金属层；在相同的室中在金属层上连续形成(例如，沉积)第一阻挡层；以及使金属层和第一阻挡层共同(例如，同时)图案化。
在一个实施例中，在金属层下面还形成(例如，沉积)第二阻挡层，在相同的室中连续形成(例如，沉积)第二阻挡层、金属层和第一阻挡层；并且使第二阻挡层、金属层和第一阻挡层共同(例如，同时)图案化。
在一个实施例中，所述方法还包括在绝缘层上形成像素限定膜，像素限定膜被构造为暴露像素电极的顶表面。
绝缘层和像素限定膜均可以包括有机绝缘材料。
根据本发明的另一实施例提供了一种薄膜晶体管阵列基底，所述薄膜晶体管阵列基底包括：薄膜晶体管，包括栅电极、有源层、源电极和漏电极；第一导电层图案，与源电极和漏电极位于相同的层上；第一电极，位于第一导电层图案上；以及保护层，与第一电极位于相同的层上并且与第一导电层图案的两个侧壁接触。
在一个实施例中，第一导电层图案包括：金属层，包括铜或铜合金；以及第一阻挡层，位于金属层上。
金属层的图案化横截面可以与第一阻挡层的图案化横截面齐平。
保护层可以包括与第一电极的材料相同的材料。
保护层可以与第一导电层图案的图案化横截面接触(例如，直接接触)。
根据本发明的另一实施例提供了一种薄膜晶体管阵列基底，所述薄膜晶体管阵列基底包括：薄膜晶体管，包括栅电极、有源层、源电极和漏电极；第一导电层图案，与源电极和漏电极位于相同的层上；第一电极，位于第一导电层图案上；第一绝缘层，位于第一电极上；以及保护层，与第一导电层图案和第一绝缘层二者的侧壁接触。
第一绝缘层可以包括有机绝缘材料。
所述薄膜晶体管阵列基底还可以包括位于第一绝缘层上的第二电极，第二电极包括与第一电极的材料相同的材料。
鉴于包括附图的简要描述、权利要求和具体实施方式的部分，本领域普通技术人员可以认识到其它的方面、特征和优点而非以上描述的方面、特征和优点。
附图说明
通过下面结合附图对实施例进行的描述，对本领域普通技术人员来说这些和/或其它方面将是明显的并且易于理解，在附图中：
图1是根据本发明的实施例的显示设备的示意性平面图；
图2示出了图1的显示设备的像素的电路图；
图3是根据本发明的实施例的显示区域的一部分的放大的视图；
图4是沿着图3的I-I'线截取的剖视图；
图5A至图5G是示出根据本发明的实施例的制造显示设备的方法的视图；
图6是根据本发明的另一实施例的显示区域的一部分的放大的视图；
图7是沿着图6的II-II'线截取的剖视图；
图8A至图8G是示出根据本发明的另一实施例的制造显示设备的方法的视图；以及
图9是根据本发明的第三实施例的显示设备的示意性剖视图。
具体实施方式
现在将详细地参照本发明的示例实施例，附图中示出了实施例的示例，其中，相同的附图标记始终表示相同的元件。在这点上，给出的实施例可以具有不同的形式并且不应该被解释为局限于在此阐述的描述。因此，在下面仅通过参照附图对实施例进行描述以解释本描述的方面。如在此使用的，术语“和/或”包括一个或更多个相关所列的项目的任意组合和所有组合。当诸如“……中的至少一个(种)”的表述在一系列元件之后时，其修饰整个系列的元件，而不是修饰系列中的单个元件。
本发明可以进行各种修改并且可以具有若干实施例。因此，实施例将被示出在附图中并且仅作为示例被描述在具体实施方式中。本发明的效果和特征及其实施方法可以通过参照附图对下面实施例进行的描述而变得清晰。然而，本发明可以以各种不同的形式进行实施并且不应该被解释为受限于在此阐述的实施例。
下面将参照附图详细地描述本发明的实施例，当参照附图时，相同或相似的组件通过相同的附图标记来指示并且不进行重复描述。
将理解的是，尽管在这里可使用术语“第一”、“第二”等来描述各种组件，但是这些组件不应受这些术语的限制。反而，这些术语仅是用来将一个组件与另一组件区分开来。
如在此使用的，除非上下文另外清楚地指出，否则单数形式的“一”、“一个(种)”和“所述(该)”也意图包括复数形式。
还将理解的是，在此使用的术语“包含”和/或“包括”说明存在所述特征或组件，但不排除存在或附加一个或更多个其它特征或组件。
将理解的是，当层、区域或组件被称作“在”另一层、另一区域或另一组件“上”时，其可以直接或间接地形成在所述另一层、另一区域或另一组件上。即，例如，可以存在一个或更多个中间层、中间区域或中间组件。
为了便于描述，可以夸大在附图中的元件的尺寸。换言之，由于为了便于解释而在附图中任意示出了组件的尺寸和厚度，所以本发明的实施例不限于此。
当某一实施例可以以不同的方式实施时，特定的工艺顺序可以以不同于所描述的顺序执行。例如，两个连续描述的工艺可以基本同时执行，或者可以以与所描述的顺序相同或相反的顺序来执行。
图1是根据本发明的实施例的显示设备的示意性平面图。图2示出了图1的显示设备的像素的电路图。
参照图1，包括用来显示图像的多个像素P的显示区域DA位于显示设备1的基底10上。显示区域DA位于密封线SL的内侧，包封显示区域DA的包封构件沿密封线SL形成。
均包括薄膜晶体管和有机发光器件的多个像素P布置在显示区域DA上。如图2的电路图中所示，像素P可以均包括驱动线25、数据线27、扫描线26、作为开关晶体管的第一晶体管21、存储电容器22、作为驱动晶体管的第二晶体管23以及发光器件24。
根据本发明的实施例，当扫描线26的信号激活时，数据线27的电压电平通过第一晶体管21存储在存储电容器22中。第二晶体管23根据栅电压Vgs产生发光电流IOLED并且将产生的电流IOLED提供给发光器件24，其中，栅电压Vgs根据存储在存储电容器22中的电压电平来确定。根据本发明的实施例，发光器件24可以是有机发光二极管。
在下文中，将通过参照图3和图4来详细地描述根据本发明的第一实施例的显示设备1。图3和图4示出了根据本发明的实施例的利用(例如，使用)被构造为驱动晶体管或开关晶体管的底栅薄膜晶体管的显示设备。
图3是根据本发明的实施例的显示区域DA的一部分的放大的视图。图4是沿着图3的I-I'线截取的剖视图。
在根据本实施例的显示设备1中，构成显示区域DA的像素中的每个包括用来开关的第一晶体管21、用来驱动的第二晶体管23、电容器22以及发光器件24。提供晶体管和电容器的数量仅用于说明的目的，并且本发明的实施例不限于此。
包括至少一个开关薄膜晶体管的第一晶体管区域TRs1、包括至少一个存储电容器的电容器区域CAP1、包括至少一个驱动薄膜晶体管的第二晶体管区域TRd1以及包括至少一个有机层的像素区域PXL1位于基底110上。
第一晶体管区域TRs1包括基底110、缓冲层111、第一晶体管21和防扩散层240。
第一晶体管21包括第一栅电极212、第一有源层214、第一源电极216a和第一漏电极216b。第一源电极216a结合(例如，连接)到数据线27以将数据信号提供到第一有源层214。第一漏电极216b结合到电容器22的第一电极222以将数据信号存储在电容器22中。
基底110可以是玻璃基底或者包括聚对苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN)或聚酰亚胺的塑料基底。缓冲层111还可以位于基底110上以形成基本平坦的表面，并且基本防止杂质元素的渗透。缓冲层111可以具有由从氮化硅和氧化硅中选择的至少一种形成的单层结构或多层结构。
在第一晶体管区域TRs1中，第一晶体管21的第一栅电极212位于缓冲层111上。第一栅电极212可以具有例如单层结构或多层结构，所述单层结构和多层结构由从铝(Al)、铂(Pt)、钯(Pd)、银(Ag)、镁(Mg)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、锂(Li)、钙(Ca)、钼(Mo)、钛(Ti)、钨(W)和铜(Cu)中选择的至少一种金属形成。
作为栅极绝缘膜的第一绝缘层113位于第一栅电极212上。
第一有源层214位于第一绝缘层113上。第一有源层214可以包括氧化物半导体。例如，第一有源层214可以包括G-I-Z-O[(In2O3)a(Ga2O3)b(ZnO)c](a、b和c分别为符合a≥0、b≥0且c＞0条件的实数)，并且根据另一实施例，第一有源层214可以包括从第IIB族、第IIIA族、第IVA族或第IVB族元素中选择的材料(诸如锌(Zn)、铟(In)、镓(Ga)、锡(Sn)、镉(Cd)、锗(Ge)、铪(Hf)或它们的组合物)的氧化物。
包括作为第一有源层214的氧化物半导体的晶体管可以具有优越的器件特性，并且能够进行低温处理，从而是适用于平板显示器的背板(back plane)的装置。另外，包括氧化物半导体的晶体管具有柔性特性和在可见光范围中的透射特性。
可以作为层间绝缘层和蚀刻停止层的第二绝缘层115位于第一有源层214上。第二绝缘层115可以在第一源电极216a和第一漏电极216b被损坏时防止第一有源层214被大幅度损坏。
第一源电极216a和第一漏电极216b位于第二绝缘层115上。第一源电极216a和第一漏电极216b均可以是在形成数据线27、驱动线25、第二源电极236a、第二漏电极236b以及电容器22的第二电极226时形成的导电层图案的一部分。
第一源电极216a和第一漏电极216b可以包括金属层216a-2、位于金属层216a-2上方的第一阻挡层216a-3以及位于金属层216a-2下面的第二阻挡层216a-1。为了在图4中容易示出，仅放大了第一源电极216a的一部分以示出金属层216a-2、第一阻挡层216a-3和第二阻挡层216a-1。然而，第一漏电极216b也可以具有与在图4的放大部分中示出的第一源电极216a的结构基本相同的结构。此外，与第一源电极216a和第一漏电极216b相似，与第一源电极216a和第一漏电极216b在相同的层上由与它们基本相同的材料形成的不同的导电层图案可以具有与第一源电极216a的层结构基本相同的层结构。例如，第二源电极236a、第二漏电极236b、数据线27、驱动线25和/或电容器22的第二电极226可以具有与第一源电极216a的层结构基本相同的层结构。金属层216a-2可以包括铜或铜合金。在本实施例中，金属层216a-2包括铜或铜合金，但是本发明的实施例不限于此。例如，金属层216a-2可以包括具有比铜或铜合金的电阻小或与其电阻基本等同的电阻的金属。
第一阻挡层216a-3可以基本防止包括在金属层216a-2中的材料的扩散以及金属层216a-2的氧化。第一阻挡层216a-3可以包括氧化铟锡(ITO)、氧化铟锌(IZO)、钼(Mo)、氮化钼(MoN)、钼-铌(MoNb)、钼-钒(MoV)、钼-钛(MoTi)或钼-钨(MoW)。
第二阻挡层216a-1可以基本防止包括在金属层216a-2中的材料扩散到金属层216a-2下面的层，并且可以增加与位于金属层216a-2下方的第二绝缘层115的粘附力。第二阻挡层216a-1可以包括氧化铟锡(ITO)、氧化铟锌(IZO)、钼(Mo)、氮化钼(MoN)、钼-铌(MoNb)、钼-钒(MoV)、钼-钛(MoTi)或钼-钨(MoW)。
第一源电极216a的第二阻挡层216a-1、金属层216a-2和第一阻挡层216a-3的图案化横截面可以彼此齐平。例如，第二阻挡层216a-1、金属层216a-2和第一阻挡层216a-3可以在相同的室中连续地沉积，并且在同一图案化工艺中共同(例如，同时)图案化。
平坦化层117位于第二绝缘层115上以覆盖第一源电极216a和第一漏电极216b。平坦化层117可以是有机绝缘膜。例如，平坦化层117可以包括市售的聚合物PMMA、PS、具有酚基的聚合物衍生物、芳基类聚合物、酰亚胺类聚合物、芳醚类聚合物、酰胺类聚合物、氟类聚合物、对二甲苯类聚合物、乙烯醇类聚合物或它们的共混物。第三绝缘层119位于平坦化层117上，同时暴露像素电极241的上部以限定像素区域。第三绝缘层119可以是有机绝缘层。第三绝缘层119可以包括市售的聚合物PMMA、PS、具有酚基的聚合物衍生物、芳基类聚合物、酰亚胺类聚合物、芳醚类聚合物、酰胺类聚合物、氟类聚合物、对二甲苯类聚合物、乙烯醇类聚合物或它们的共混物。
当制造诸如平坦化层117或第三绝缘层119的包括有机绝缘材料的层时，执行加热工艺。在加热工艺期间，包括在金属层216a-2中的金属会扩散。当金属层216a-2包括铜或铜合金时，扩散会进一步加剧。
虽然分别位于金属层216a-2上方和下方的第二阻挡层216a-3和第二阻挡层216a-1可以基本防止金属层216a-2扩散到位于金属层216a-2上方或下方的层，但是不能基本防止通过金属层216a-2图案的被第一阻挡层216a-3和第二阻挡层216a-1暴露的侧部扩散。当金属层216a-2图案的该侧部与有机绝缘层直接接触时，通过有机绝缘层扩散的金属材料还可以扩散到显示设备1的其它部分中。扩散的金属材料会引起显示设备1中的缺陷，导致其显示质量降低。
根据本发明的实施例，为了基本防止第一源电极216a的金属层216a-2的图案化横截面与有机绝缘膜(诸如平坦化层117或第三绝缘层119)之间直接接触，可以沿第一源电极216a和第一漏电极216b的横截面形成防扩散层240。参照图4，开口C6形成在位于第一源电极216a上的平坦化层117中。沿着平坦化层117的开口C6，防扩散层240可以形成为覆盖第一源电极216a和第一漏电极216b的图案化横截面。由于第一源电极216a和第一漏电极216b的图案化横截面会因设置在图案化横截面和有机绝缘膜材料之间的防扩散层240而不与有机绝缘膜材料接触，所以可基本防止扩散。防扩散层240可以覆盖平坦化层117的通过开口C6图案化的斜面，即，第一源电极216a的斜面和第一漏电极216b的斜面。
防扩散层240可以与像素区域PXL1的像素电极241(下面将详细描述)在相同的层上由基本相同的材料形成。因此，即使在没有使用额外的掩模的情况下，也可以保护薄膜晶体管的源电极和漏电极。
在以上描述的实施例中，提供防扩散层240以保护第一源电极216a和第一漏电极216b的图案化横截面。然而，防扩散层240也可以应用到构成包括第一源电极216a和第一漏电极216b的导电层图案的不同的导电层。例如，防扩散层240可以沿第二源电极236a、第二漏电极236b、数据线27、驱动线25和电容器22的第二电极226的图案化横截面形成。
更详细地，参照图3，示出了根据本发明的实施例的防扩散层240。参照图3，防扩散层240沿第一源电极216a、第一漏电极216b、第二源电极236a、第二漏电极236b、数据线27、驱动线25以及电容器22的第二电极226的图案化横截面而形成。另外，参照图4，根据本发明的实施例的防扩散层240覆盖平坦化层117的通过暴露图案化横截面的开口而图案化的斜面。
第二晶体管区域TRd1包括与第一晶体管区域TRs1的第一晶体管21对应的第二晶体管23。更详细地，第二晶体管23的第二栅电极232、第二有源层234、第二源电极236a和第二漏电极236b分别与第一晶体管21的第一栅电极212、第一有源层214、第一源电极216a和第一漏电极216b对应。
第二晶体管23的第二源电极236a结合(例如，连接)到驱动线25，并且向第二有源层234提供参考电压。第二漏电极236b使第二晶体管23结合(例如，连接)到发光器件24以将驱动功率施加到发光器件24。
像素区域PXL1包括发光器件24，发光器件24包括像素电极241、中间层242和对电极243。
像素电极241通过形成为穿通平坦化层117的接触孔C9与第二漏电极236b接触。第三绝缘层119可以是形成在像素电极241上的像素限定层。包括有机发光层的中间层242形成在开口C10的内侧，开口C10形成在第三绝缘层119中。
当显示设备1是底发射显示设备时，像素电极241可以是透射电极，当显示设备1是顶发射显示设备时，像素电极241可以是反射电极。当像素电极241是透射电极时，像素电极241可以包括从由氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)、氧化铟(In2O3)、氧化铟镓(IGO)和氧化铝锌(AZO)组成的组中选择的至少一种。根据实施例，像素电极241具有包括透射导电氧化物层/半透射金属层/透射导电氧化物层的三层结构。
当像素电极241是反射电极时，该反射电极可以形成为包括沉积在其上的反射膜(通过铝(Al)、铂(Pt)、钯(Pd)、银(Ag)、镁(Mg)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)或它们的混合物以及氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)、氧化铟(In2O3)、氧化铟镓(IGO)和/或氧化铝锌(AZO)形成)。
中间层242位于通过第三绝缘层119的开口C10暴露的像素电极241上。中间层242可以包括被构造为发射红光、绿光或蓝光的有机发光层，该有机发光层可以包括低分子量有机材料或聚合物有机材料。当有机发光层是由低分子量有机材料形成的低分子量有机层时，空穴传输层(HTL)、空穴注入层(HIL)等可以沿从有机发光层向像素电极241的方向设置，电子传输层(ETL)、电子注入层(EIL)等可以沿从有机发光层向对电极243的方向设置。在其它实施例中，如果需要，可以沉积除了HIL、HTL、ETL和EIL之外的各种其它层。在以上描述的实施例中，每个像素包括单独的有机发光层。单独的像素分别被构造为发射红光、绿光和蓝光，并且发射红光的像素、发射绿光的像素和发射蓝光的像素可以构成单元像素。然而，本发明的实施例不限于此，并且全部的像素可以共用一个公共的有机发光层。例如，分别发射红光、绿光和蓝光的多个有机发光层可以竖直堆叠或混合以发射白光。然而，用于白光的发射的光的组合不限于此。在实施例中，可以单独使用(例如，利用)颜色转换层或滤色器以将发射的白光改变为特定颜色的光。
面向像素电极241的对电极243位于中间层242上。对电极243也可以是透射电极或反射电极。当对电极243是透射电极时，诸如Li、Ca、LiF/Ca、LiF/Al、Al、Ag、Mg或者其混合物的低功函数金属可以朝有机发光层沉积为具有薄的厚度，诸如ITO、IZO、ZnO或In2O3的透射导电氧化物可以沉积为形成辅助电极层或汇流电极线。当对电极243是反射电极时，Li、Ca、LiF/Ca、LiF/Al、Al、Ag、Mg或者其混合物可以沉积在所得结构上以形成反射电极。然而，本发明的实施例不限于此，例如，可以使用(例如，利用)诸如导电聚合物的有机材料以形成像素电极241和/或对电极243。
电容器区域CAP1包括缓冲层111、与第一栅电极212的层位于相同的层上的第一电极222、与第一源电极216a的层位于相同的层上的第二电极226、第一绝缘层113、第二绝缘层115以及防扩散层240。第一绝缘层113和第二绝缘层115可以是电容器22的电介质。
电容器22位于第一晶体管21和第二晶体管23之间，并且被构造为在一帧期间存储用来驱动第二晶体管23的驱动电压。电容器22包括：第一电极222，结合到第一晶体管21的第一漏电极216b；第二电极226，电结合到驱动线25；以及第一绝缘层113和第二绝缘层115，设置在第一电极222和第二电极226之间。第二电极226与第一电极222叠置并且位于第一电极222上。
电容器22的第一电极222可以与第一晶体管21的第一栅电极212在相同的层上由基本相同的材料形成。电容器22的第二电极226可以与第一晶体管21的第一源电极216a在相同的层上由基本相同的材料形成。
根据本发明的实施例，电容器区域CAP1包括被构造为保护电容器22的第二电极226的防扩散层240。防扩散层240覆盖第二电极226的图案化横截面，并且基本防止了包括在第二电极226中的金属层与平坦化层117或第三绝缘层119之间直接接触。另外，如上所述，防扩散层240可以覆盖平坦化层117的通过暴露第二电极226的开口C7限定的斜面。
然而，电容器22的结构不限于此。例如，薄膜晶体管的有源层和其栅电极的导电层可以分别作为电容器22的第一电极和第二电极使用(例如，利用)，并且栅绝缘层可以用作电容器22的介电层。
在下文中，将参照图5A至图5G来详细描述根据本发明的实施例的制造显示设备的方法。图5A是用于示出根据本实施例的第一掩模工艺的显示设备1的示意性剖视图。
参照图5A，在基底110上形成缓冲层111，在缓冲层111上堆叠第一金属层并且将其图案化。在这个方面，第一金属层可以通过利用(例如，使用)从铝(Al)、铂(Pt)、钯(Pd)、银(Ag)、镁(Mg)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、锂(Li)、钙(Ca)、钼(Mo)、钛(Ti)、钨(W)和铜(Cu)中选择的至少一种金属形成为具有单层或多层结构。
图案化结果是在缓冲层111上形成第一晶体管21的第一栅电极212、第二晶体管23的第二栅电极232和电容器22的第一电极222。
在将光致抗蚀剂涂覆到第一金属层上之后，通过利用(例如，使用)第一光掩模的光刻使第一金属层图案化以形成第一栅电极212、第二栅电极232和第一电极222。可以执行包括光刻的第一掩模工艺，使得通过利用曝光装置来穿过第一光掩模照射光，然后执行显影、蚀刻以及剥离或灰化。
图5B是用于示出根据本实施例的第二掩模工艺的显示设备1的示意性剖视图。
在图5A中示出的第一栅电极212、第二栅电极232和第一电极222上形成第一绝缘层113，并且在第一绝缘层113上形成半导体层。使半导体层图案化以形成第一晶体管21的第一有源层214和第二晶体管23的第二有源层234。
第一有源层214和第二有源层234可以包括氧化物半导体。例如，半导体层可以包括G-I-Z-O[(In2O3)a(Ga2O3)b(ZnO)c层](a、b和c分别为符合a≥0、b≥0且c＞0条件的实数)，根据另一实施例，半导体层可以包括从第IIB族、第IIIA族、第IVA族或第IVB族元素中选择的材料(诸如锌(Zn)、铟(In)、镓(Ga)、锡(Sn)、镉(Cd)、锗(Ge)、铪(Hf)或它们的组合物)的氧化物。
图5C是用于示出根据本实施例的第三掩模工艺的显示设备1的示意性剖视图。
在图5B中示出的第一有源层214和第二有源层234上形成第二绝缘层115。使第二绝缘层115图案化以形成暴露第一有源层214的边缘和第二有源层234的边缘的开口C1、C2、C3和C4，并且形成暴露电容器22的第一电极222的开口C5。
图5D是用于示出根据本实施例的第四掩模工艺的显示设备1的示意性剖视图。
参照图5D，在图5C中示出的第二绝缘层115上形成第二金属层。然后使第二金属层图案化以形成包括第一晶体管21的第一源电极216a和第一漏电极216b、第二晶体管23的第二源电极236a和第二漏电极236b、电容器22的第二电极226以及驱动线25的导电层图案。
第二金属层可以包括连续形成的三层。第一层、第二层和第三层连续沉积，并且第一层和第三层可以均是保护第二层的保护层。第二层可以包括铜(Cu)或铜合金。第三层和第一层均可以包括氧化铟锡(ITO)、氧化铟锌(IZO)、钼(Mo)、氮化钼(MoN)、钼-铌(MoNb)、钼-钒(MoV)、钼-钛(MoTi)和/或钼-钨(MoW)。
如图5D所示，第二金属层的三层结构与以上参照图4所描述的第二漏电极236b的结构基本相同。例如，根据本实施例的第二金属层包括具有氧化铟锡(ITO)的第二阻挡层236b-1、具有铜(Cu)的金属层236b-2以及具有氧化铟锡(ITO)的第一阻挡层236b-3。
具有铜(Cu)的金属层236b-2是具有低电阻和优良的电特性的金属层。位于金属层236b-2下面的具有氧化铟锡(ITO)的第二阻挡层236b-1增强了对第二绝缘层115的粘附力。位于金属层236b-2上方的具有氧化铟锡(ITO)的第一阻挡层236b-3可以用作阻挡层以基本防止包括在金属层236b-2中的铜(Cu)的粘连(heel lock)、氧化或扩散。第一阻挡层216a-3可以阻止包括在金属层236b-2中的铜(Cu)和包括在平坦化层117中的有机材料之间反应以基本防止铜(Cu)的扩散。
图5E是用于示出根据本实施例的第五掩模工艺的显示设备1的示意性剖视图。
参照图5E，在图5D中示出的第一晶体管21的第一源电极216a和第一漏电极216b、第二晶体管23的第二源电极236a和第二漏电极236b、电容器22的第二电极226以及驱动线25上形成作为绝缘层的平坦化层117。然后使平坦化层117图案化以形成使在参照图5D描述的工艺中形成的导电层图案的图案化横截面暴露的开口和接触孔。更详细地，形成开口C6以暴露第一晶体管21的第一源电极216a和第一漏电极216b中的每个电极的一侧的斜面。形成开口C7以暴露第一漏电极216b和电容器22的第二电极226的图案化横截面。形成开口C8以暴露第二晶体管23的第二源电极236a和第二漏电极236b的图案化横截面。形成开口C9以暴露第二漏电极236b的上部和图案化横截面。术语“图案化横截面”指的是在参照图5D描述的第四掩模工艺期间当使第二金属层图案化时一部分第二金属层的暴露的斜面，根据本发明的实施例，图案化横截面可以指蚀刻表面。
根据本发明的实施例，当在第二金属层上形成平坦化层117时，使平坦化层117图案化为不与第二金属层的图案化横截面接触。
平坦化层117可以是有机绝缘层，在这种情况下，平坦化层117可以用作平坦化膜。有机绝缘层可包括市售的聚合物PMMA、PS、具有酚基的聚合物衍生物、芳基类聚合物、酰亚胺类聚合物、芳醚类聚合物、酰胺类聚合物、氟类聚合物、对二甲苯类聚合物、乙烯醇类聚合物或它们的共混物。
图5F是用于示出根据本实施例的第六掩模工艺的显示设备1的示意性剖视图。
参照图5F，在图5E中示出的平坦化层117上形成第三导电层。然后使第三导电层图案化以形成防扩散层240，防扩散层240覆盖通过平坦化层117的开口C6、C7和C8暴露的平坦化层117的斜面和第二导电层的图案化横截面。第二导电层的图案化横截面可以包括第一晶体管21的第一源电极216a和第一漏电极216b的图案化横截面、电容器22的第二电极226的图案化横截面以及第二晶体管23的第二源电极236a和第二漏电极236b的图案化横截面。另外，像素电极241形成为通过平坦化层117的接触孔C9与第二漏电极236b接触。
当根据本发明的实施例的显示设备是底发射显示装置时，第三导电层可以构成透射电极。当根据本发明的另一实施例的显示设备是顶发射显示装置时，第三导电层可以构成反射电极。
当根据本发明的实施例的显示设备是底发射显示装置时，第三导电层可以包括从氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)、氧化铟(In2O3)、氧化铟镓(IGO)和氧化铝锌(AZO)中选择的至少一种。根据实施例，第三导电层可以具有透射导电氧化物层/半透射金属层/另一透射导电氧化物层的三层结构。
当根据本发明的实施例的显示设备是顶发射显示装置时，可以形成第三导电层使得反射膜(形成为包括铝(Al)、铂(Pt)、钯(Pd)、银(Ag)、镁(Mg)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)或它们的混合物以及氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)、氧化铟(In2O3)、氧化铟镓(IGO)和/或氧化铝锌(AZO))沉积在它上面。
图5G是用于示出根据本实施例的第七掩模工艺的显示设备1的示意性剖视图。
参照图5G，在图5F中示出的防扩散层240和第二导电层的图案化横截面上形成第三绝缘层119。然后，形成开口C10以形成暴露像素电极241的上部。
第三绝缘层119可以用作像素限定膜，并且可以是包括例如市售的聚合物PMMA、PS、具有酚基的聚合物衍生物、芳基类聚合物、酰亚胺类聚合物、芳醚类聚合物、酰胺类聚合物、氟类聚合物、对二甲苯类聚合物、乙烯醇类聚合物或它们的共混物的有机绝缘层。
根据本发明的实施例，第三绝缘层119填充平坦化层117的开口C6、C7和C8。然而，由于防扩散层240的存在，第三绝缘层119不与第一晶体管21的第一源电极216a和第一漏电极216b、电容器22的第二电极226以及第二晶体管23的第二源电极236a和第二漏电极236b接触。
在执行了如参照图5G所示的第七掩模工艺之后，在像素电极241的暴露的上部上形成包括有机发光层的中间层242(见图4)，在中间层242(见图4)上形成对电极243。
在下文中，将参照图6至图8更详细地描述根据本发明的第二实施例的显示设备2，图6至图8示出了根据本发明的另一实施例的利用(例如，使用)顶栅薄膜晶体管作为驱动晶体管或开关晶体管的显示设备。
图6是根据本发明的另一实施例的显示区域DA的一部分的放大的视图。图7是是沿着图6的II-II'线截取的剖视图。
参照图7，包括至少一个开关薄膜晶体管的第一晶体管区域TRs2、包括至少一个存储电容器的电容器区域CAP2、包括至少一个驱动薄膜晶体管的第二晶体管区域TRd2以及包括至少一个有机层的像素区域PXL2位于基底310上。
第一晶体管区域TRs2包括基底310、缓冲层311、第一晶体管41和防扩散层440。第一晶体管41包括第一有源层412、第一栅电极414、第一源电极416a和第一漏电极416b。第一源电极416a结合(例如，连接)到数据线27以将数据信号提供到第一有源层412。第一漏电极416b结合到电容器42的第一电极424以将数据信号存储在电容器42中。
基底310可以是玻璃基底或者包括聚对苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN)或聚酰亚胺的塑料基底。
缓冲层311还可以位于基底310上以形成平坦的表面，并且基本防止杂质元素的渗透。缓冲层311可以具有由从氮化硅或氧化硅中选择的至少一种形成的单层结构或多层结构。
在第一晶体管区域TRs2中，第一有源层412位于缓冲层311上。第一有源层412可以由包括非晶硅或晶体硅的半导体形成。第一有源层412可以包括沟道区412c、源区412a和漏区412b。源区412a和漏区412b可以靠近沟道区412c(例如，与沟道区412c相邻)设置，并且可以掺杂有离子杂质。
第一栅电极414与有源层412的沟道区412c对应地位于第一有源层412上，而作为栅绝缘层的第一绝缘层313设置在第一栅电极414与有源层412的沟道区412c之间。第一栅电极414可以由与以上参照图4描述的用于形成第一栅电极212的材料基本相同的材料形成。
第一源电极416a和第一漏电极416b位于第一栅电极414上，并且分别结合到有源层412的源区412a和漏区412b，作为层间绝缘层的第二绝缘层315设置在第一源电极416a和第一漏电极416b与第一栅电极414之间。
第一源电极416a和第一漏电极416b可以包括金属层416a-2、位于金属层416a-2上方的第一阻挡层416a-3以及位于金属层416a-2下面的第二阻挡层416a-1。
金属层416a-2可以包括铜或铜合金。第一阻挡层416a-3可以基本防止包括在金属层416a-2中的材料的扩散以及金属层416a-2的氧化。第二阻挡层416a-1可以基本防止包括在金属层416a-2中的材料扩散到金属层416a-2的下面的层中，并且可以增加与位于金属层416a-2下方的第二绝缘层315的粘附力。在图7中示出的第一源电极416a和第一漏电极416b可以分别具有由与在图4中示出的第一源电极216a和第一漏电极216b的材料基本相同的材料形成的基本相同的结构。与第一源电极416a和第一漏电极416b相似，在与第一源电极416a基本相同的层上由与它们基本相同的材料形成的不同的导电层图案可以具有与第一源电极416a的层结构基本相同的层结构。例如，第二源电极436a、第二漏电极436b、数据线47、驱动线45和/或电容器42的第二电极426可以具有与第一源电极416a的层结构基本相同的层结构。
平坦化层317位于第二绝缘层315上以覆盖第一源电极416a和第一漏电极416b。
平坦化层317可以是有机绝缘层。平坦化层317可以包括市售的聚合物PMMA、PS、具有酚基的聚合物衍生物、芳基类聚合物、酰亚胺类聚合物、芳醚类聚合物、酰胺类聚合物、氟类聚合物、对二甲苯类聚合物、乙烯醇类聚合物或它们的共混物。
第三绝缘层319位于平坦化层317上。第三绝缘层319可以是有机绝缘层。第三绝缘层319可以包括市售的聚合物PMMA、PS、具有酚基的聚合物衍生物、芳基类聚合物、酰亚胺类聚合物、芳醚类聚合物、酰胺类聚合物、氟类聚合物、对二甲苯类聚合物、乙烯醇类聚合物或它们的共混物。
在参照图7描述的实施例中，当金属层416a-2图案的侧部与有机绝缘层直接接触时，通过有机绝缘层扩散的金属材料可以扩散到显示设备2的其它层中。扩散的金属材料会引起显示设备2中的缺陷，导致显示质量降低。
根据本发明的实施例，为了基本防止第一源电极416a的金属层416a-2的图案化横截面与有机膜(诸如平坦化层317或第三绝缘层319)之间直接接触，可以沿第一源电极416a的图案化横截面形成防扩散层440。参照图7，开口C6形成在设置于第一源电极416a上的平坦化层317中。沿着平坦化层317的开口C6，防扩散层440可以形成为覆盖第一源电极416a的图案化横截面。由于防扩散层440基本防止了第一源电极416a的图案化横截面和有机绝缘膜材料之间的直接接触，所以可以基本防止扩散发生。
防扩散层440与像素区域PXL1的像素电极441(下面将详细描述)在基本相同的层上由基本相同的材料形成。因此，即使在没有使用额外的掩模的情况下，也可以保护薄膜晶体管的源电极和漏电极。
在以上描述的实施例中，提供防扩散层440以保护第一源电极416a的图案化横截面。然而，防扩散层440也可以应用于第一漏电极416b。防扩散层440也可以以与应用到第一源电极416a的方式基本相同的方式沿不同导电层的图案化横截面而应用到不同导电层，所述不同导电层与第一源电极416a和第一漏电极416b在基本相同的层上由基本相同的材料形成。例如，防扩散层440可以沿第二源电极436a、第二漏电极436b、数据线47、驱动线45和/或电容器42的第二电极426的图案化横截面形成。
更详细地，参照图6，示出了根据本发明的实施例的防扩散层440。参照图6，防扩散层440沿第一源电极416a、第一漏电极416b、第二源电极436a、第二漏电极436b、数据线47、驱动线45以及电容器42的第二电极426的图案化横截面形成。
第二晶体管区域TRd2包括与第一晶体管区域TRs2的第一晶体管41对应的第二晶体管43。更详细地，第二晶体管43的第二有源层432、第二栅电极434、第二源电极436a和第二漏电极436b分别与第一晶体管41的第一有源层412、第一栅电极414、第一源电极416a和第一漏电极416b对应。
第二晶体管43的第二源电极436a结合到驱动线45，并且向第二有源层432供应参考电压。第二漏电极436b使第二晶体管43结合到发光器件44以将驱动功率施加到发光器件44。
像素区域PXL2包括具有像素电极441、中间层442和对电极443的发光器件44。根据以上参照图4描述的实施例的像素区域PXL1的各个元件的详细描述也可以应用到关于根据在图7中所示的实施例的像素区域PXL2的各个元件的描述。
电容器区域CAP2包括电容器42，电容器42包括与第一栅电极414的层位于基本相同的层上的第一电极424和与第一源电极416a的层位于基本相同的层上的第二电极426。以上关于根据以上参照图4描述的实施例的电容器区域CAP1的各个元件的详细描述也可以应用在根据在图7中示出的实施例的电容器区域CAP2的各个元件的描述中。
在下文中，通过参照图8A至图8G，将更详细地描述根据本发明的另一实施例的制造显示设备2的方法。
图8A是示出根据本实施例的第一掩模工艺的显示设备2的示意性剖视图。
参照图8A，在基底310上形成缓冲层311，并且在缓冲层311上形成半导体层。然后，使半导体层图案化以形成第一晶体管41的第一有源层412和第二晶体管43的第二有源层432。
半导体层可以由非晶硅或晶体硅(例如，多晶硅)形成。在这个方面，可以通过使非晶硅结晶来形成晶体硅。可以通过例如快速热退火(RTA)、固相结晶(SPC)、准分子激光退火(ELA)、金属诱导结晶(MIC)、金属诱导横向结晶(MILC)或顺序横向固化(SLS)来执行非晶硅的结晶。然而，用来形成半导体层的材料不限于本发明的实施例中的非晶硅或晶体硅，作为替代，例如，可以使用氧化物半导体来形成半导体层。
图8B是示出根据本实施例的第二掩模工艺的显示设备2的示意性剖视图。
在图8A中示出的第一晶体管41的第一有源层412和第二晶体管43的第二有源层432上形成第一绝缘层313。在第一绝缘层313上沉积第一金属层，然后使第一金属层图案化。在这个方面，可以通过利用(例如，使用)从铝(Al)、铂(Pt)、钯(Pd)、银(Ag)、镁(Mg)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、锂(Li)、钙(Ca)、钼(Mo)、钛(Ti)、钨(W)和铜(Cu)中选择的至少一种金属使第一金属层形成为具有单层或多层结构。
图案化结果是在第一绝缘层313上形成第一晶体管41的第一栅电极414、第二晶体管43的第二栅电极434和电容器42的第一电极424。
在所得结构上掺杂离子杂质。离子杂质可以是能够掺杂的B离子或P离子，并且可以以1×1015原子/cm2或更大的掺杂浓度，以第一有源层412和第二有源层432为目标进行掺杂。
由于通过利用(例如，使用)第一栅电极414和第二栅电极434作为自对准掩模在第一有源层412和第二有源层432上掺杂离子杂质，所以第一有源层412包括位于离子掺杂的源区412a和离子掺杂的漏区412b之间的沟道区412c并且第二有源层432包括位于离子掺杂的源区432a和离子掺杂的漏区432b之间的沟道区432c。
图8C是示出根据本实施例的第三掩模工艺的显示设备2的示意性剖视图。
在图8B中示出的第一绝缘层313上形成第二绝缘层315，然后，使第二绝缘层315和第一绝缘层313图案化以形成用于暴露第一有源层412的源区412a和漏区412b的开口C1和C2、用于暴露第二有源层432的源区432a和漏区432b的开口C3和C4，以及用于暴露电容器42的第一电极424的开口C5。
在图8D至图8G中示出的掩模工艺与参照图5D至图5G已描述的掩模工艺对应。在下文中，将省略在图8D至图8G中示出的与参照图5D至图5G已经描述的构造基本相似的构造的详细描述，或者如果提供了描述，也将只作简单描述。
图8D是示出根据本实施例的第四掩模工艺的显示设备2的示意性剖视图。
参照图8D，在图8C中示出的第二绝缘层315上形成第二金属层，并且使第二金属层图案化以形成第一晶体管41的第一源电极416a和第一漏电极416b、第二晶体管43的第二源电极436a和第二漏电极436b、电容器42的第二电极426以及驱动线45。
第二金属层可以包括连续形成的三层。第一层、第二层和第三层连续沉积，并且第一层和第三层可以均是用于(例如，被利用于)保护第二层的保护层。第二层可以包括铜(Cu)或铜合金。第三层和第一层均可以包括氧化铟锡(ITO)、氧化铟锌(IZO)、钼(Mo)、氮化钼(MoN)、钼-铌(MoNb)、钼-钒(MoV)、钼-钛(MoTi)和/或钼-钨(MoW)。
参照示出在图8D中的第二漏电极436b的详细结构来描述第二金属层的结构。例如，根据本实施例的第二金属层可以包括具有氧化铟锡(ITO)的第二阻挡层436b-1、具有铜(Cu)的金属层436b-2以及具有氧化铟锡(ITO)的第一阻挡层436b-3。
图8E是示出根据本实施例的第五掩模工艺的显示设备2的示意性剖视图。
参照图8E，在图8D中示出的第一晶体管41的第一源电极416a和第一漏电极416b、第二晶体管43的第二源电极436a和第二漏电极436b、电容器42的第二电极426以及驱动线45上形成平坦化层317。使平坦化层317图案化以形成暴露第一晶体管41的第一源电极416a和第一漏电极416b中的每个电极的一侧的斜面的开口C6、暴露第一漏电极416b的斜面和电容器42的第二电极426的斜面的开口C7、暴露第二晶体管43的第二源电极436a和第二漏电极436b的图案化横截面的开口C8以及暴露第二漏电极436b的上部和图案化横截面的接触孔C9。术语“图案化横截面”指的是在以上参照图8D描述的第四掩模工艺中当使第二金属层图案化时一部分第二金属层的暴露的斜面。
图8F是示出根据本实施例的第六掩模工艺的显示设备2的示意性剖视图。
参照图8F，在图8E中示出的平坦化层317上形成第三导电层，并且使第三导电层图案化以形成防扩散层440和像素电极441。防扩散层440覆盖第二导电层的图案化横截面和平坦化层317的通过平坦化层317的开口C6、C7和C8暴露的斜面。
图8G是示出根据本实施例的第七掩模工艺的显示设备2的示意性剖视图。
参照图8G，在图8F中示出的防扩散层440和像素电极441上形成第三绝缘层319。然后，使开口C10形成为暴露像素电极441的上部。
在像素电极441的暴露的上部上形成包括有机发光层的中间层442(见图7)，并且在中间层442(见图7)上形成对电极443。
图9是根据本发明的第三实施例的显示设备3的示意性剖视图。图9的显示设备3可以是通过根据像素控制光的透射率来显示图像的液晶显示器，光的透射率利用(例如，使用)液晶层的依照电场而改变的取向来控制。
图9的显示设备3包括晶体管63，晶体管63包括栅电极632、有源层634、源电极636a和漏电极636b。在图9中示出的栅电极632、有源层634、源电极636a和漏电极636b可以分别与在图4中示出的第二栅电极232、第二有源层234、第二源电极236a和第二漏电极236b对应。与以上参照图4描述的实施例相似，包括在图9中示出的源电极636a和漏电极636b的导电层图案可以包括包含铜或铜合金的金属层。
同样地，图9的显示设备3的基底510、缓冲层511、第一绝缘层513、第二绝缘层515和平坦化膜517可以分别与在图4中示出并且在上面描述的显示设备1的基底110、缓冲层111、第一绝缘层113、第二绝缘层115和平坦化层117对应。
晶体管63的源电极636a或漏电极636b可以与第一电极641接触。第一电极641可以由在图4中示出的像素电极241的材料基本相同的材料形成。
在图9示出的实施例中，与源电极636a和漏电极636b的横截面接触的保护层640与第一电极641设置在相同的层上。保护层640可以覆盖包括源电极636a和漏电极636b的导电图案的横截面。保护层640可以具有与以上描述的防扩散层240的结构和效果基本相同的结构和效果。即，保护层640可以基本防止包括源电极636a和漏电极636b的导电图案与有机绝缘膜材料(诸如平坦化膜517或第三绝缘层519)之间直接接触。
第三绝缘层519形成在第一电极641上。第三绝缘层519可以是有机绝缘层或无机绝缘层。更详细地，第三绝缘层519可以包括市售的聚合物PMMA、PS、具有酚基的聚合物衍生物、芳基类聚合物、酰亚胺类聚合物、芳醚类聚合物、酰胺类聚合物、氟类聚合物、对二甲苯类聚合物、乙烯醇类聚合物或它们的共混物。
第二电极642形成在第三绝缘层519上。第二电极642可以由与第一电极641的材料基本相同的材料形成，并且可以包括透射导电氧化物。第二电极642可以与第一电极641一起产生横向电场以控制液晶的取向。虽然在图9中示出的实施例中，第二电极642和第一电极641设置在不同的层上，但是在其它实施例中，第二电极642和第一电极641可以设置在相同的层上。
液晶层643可以设置在第二像素电极642和滤色器645之间。液晶层643具有介电各向异性，并且当电场不存在时，液晶层643的液晶分子644可以取向使得它们的长轴与显示面板的表面垂直。由于第一电极641和第二电极642，在液晶层643中会产生与基底510基本平行的电场。当液晶分子644具有正介电各向异性时，它们倾斜使得它们的长轴与电场平行，并且倾斜度可以根据像素电压的强度而变化。另外，根据液晶分子644的倾斜度，可以确定穿过液晶层643的光的偏振的变化。这种偏振的变化可以实施为由偏振器引起的光的透射率的变化。
滤色器645位于液晶层643上，并且可以包括包含用来实现红色、绿色和/或蓝色的颜料的材料。
在图9中示出的实施例中，显示设备3是其中第二电极642包括在基底510的那侧的横向电场显示设备。然而，本发明的实施例不限于此，只要晶体管63包括保护层640即可，实施例的方面也可应用到任意垂直电场显示设备。
根据本发明的实施例的薄膜晶体管阵列基底、显示设备和制造薄膜晶体管阵列基底的方法，提供了下面的效果。
首先，可以基本防止当包括铜的金属层的图案化横截面与有机绝缘层接触时发生扩散。
其次，由于不需要用来形成保护金属层的无机钝化层的光掩膜工艺，所以可以提高制造工艺的效率。
虽然已经示出并描述了本发明的某些实施例，但是对本领域普通技术人员来说理解的是，在不脱离通过权利要求及其等同物限定的本发明的精神和范围的情况下，可以对所描述的实施例进行某些修改和改变。

Claims (33)

1.一种薄膜晶体管阵列基底，其特征在于，所述薄膜晶体管阵列基底包括：
薄膜晶体管，包括栅电极、有源层、源电极和漏电极；
第一导电层图案，与源电极和漏电极位于相同的层上并且由与源电极和漏电极的材料相同的材料形成；
绝缘层，位于第一导电层图案上，绝缘层具有暴露第一导电层图案的图案化横截面的开口；
像素电极，位于绝缘层上并且通过穿通绝缘层的接触孔结合到源电极或漏电极；以及
防扩散层，覆盖第一导电层图案的图案化横截面和绝缘层的通过开口暴露的倾斜的侧表面。
2.根据权利要求1所述的薄膜晶体管阵列基底，其特征在于，第一导电层图案包括：
金属层，包括铜或铜合金；以及
第一阻挡层，设置在金属层和绝缘层之间。
3.根据权利要求2所述的薄膜晶体管阵列基底，其特征在于，金属层的图案化横截面与第一阻挡层的图案化横截面齐平。
4.根据权利要求2所述的薄膜晶体管阵列基底，其特征在于，
第一阻挡层包括氧化铟锡、氧化铟锌、钼、氮化钼、钼-铌、钼-钒、钼-钛和/或钼-钨。
5.根据权利要求2所述的薄膜晶体管阵列基底，其特征在于，
第一导电层图案还包括在金属层下面的第二阻挡层。
6.根据权利要求5所述的薄膜晶体管阵列基底，其特征在于，
金属层的图案化横截面与第二阻挡层的图案化横截面齐平。
7.根据权利要求5所述的薄膜晶体管阵列基底，其特征在于，
第二阻挡层包括氧化铟锡、氧化铟锌、钼、氮化钼、钼-铌、钼-钒、钼-钛和/或钼-钨。
8.根据权利要求1所述的薄膜晶体管阵列基底，其特征在于，
第一导电层图案包括薄膜晶体管的源电极和漏电极、电容器的电极、数据线和/或驱动线。
9.根据权利要求1所述的薄膜晶体管阵列基底，其特征在于，
绝缘层包括有机绝缘材料。
10.根据权利要求1所述的薄膜晶体管阵列基底，其特征在于，
绝缘层与第一导电层图案的上部接触。
11.根据权利要求1所述的薄膜晶体管阵列基底，其特征在于，
防扩散层包括与像素电极的材料相同的材料。
12.根据权利要求1所述的薄膜晶体管阵列基底，其特征在于，
防扩散层与第一导电层图案的图案化横截面接触。
13.根据权利要求1所述的薄膜晶体管阵列基底，其特征在于，
防扩散层与绝缘层的通过开口暴露的图案化横截面接触。
14.根据权利要求1所述的薄膜晶体管阵列基底，其特征在于，
防扩散层包括相互绝缘的多个图案。
15.根据权利要求1所述的薄膜晶体管阵列基底，其特征在于，所述薄膜晶体管阵列基底还包括位于绝缘层上的像素限定膜，像素限定膜包括暴露像素电极的顶表面的开口。
16.根据权利要求15所述的薄膜晶体管阵列基底，其特征在于，
像素限定膜包括有机绝缘材料。
17.根据权利要求1所述的薄膜晶体管阵列基底，其特征在于，
薄膜晶体管是底栅薄膜晶体管。
18.根据权利要求1所述的薄膜晶体管阵列基底，其特征在于，
薄膜晶体管是顶栅薄膜晶体管。
19.一种有机发光显示设备，其特征在于，所述有机发光显示设备包括：
基底；
薄膜晶体管，位于基底上并且包括栅电极、有源层、源电极和漏电极；
第一导电层图案，与源电极和漏电极位于相同的层上并且由与源电极和漏电极的材料相同的材料形成；
绝缘层，具有暴露第一导电层图案的图案化横截面的开口；
像素电极，位于绝缘层上并且通过穿通绝缘层的接触孔结合到源电极或漏电极；
防扩散层，覆盖第一导电层图案的图案化横截面和绝缘层的通过开口暴露的倾斜的侧表面；
有机发光层，位于像素电极上；以及
对电极，位于有机发光层上。
20.根据权利要求19所述的有机发光显示设备，其特征在于，
像素电极和对电极中的至少一个是透射电极。
21.一种制造薄膜晶体管阵列基底的方法，其特征在于，所述方法包括以下工艺：
在基底上形成包括栅电极、有源层、源电极和漏电极的薄膜晶体管；
由与源电极和漏电极的材料相同的材料形成第一导电层图案，并且第一导电层图案与源电极和漏电极位于相同的层上；
在第一导电层图案上形成绝缘层，绝缘层具有暴露第一导电层图案的横截面的开口；
形成防扩散层，防扩散层覆盖第一导电层图案的横截面和绝缘层的通过开口暴露的倾斜的侧表面；以及
形成结合到源电极或漏电极的像素电极，像素电极与防扩散层同时形成。
22.根据权利要求21所述的方法，其特征在于，形成第一导电层图案的工艺包括：
形成包括铜或铜合金的金属层；
在相同的室中在金属层上连续形成第一阻挡层；以及
使金属层和第一阻挡层共同图案化。
23.根据权利要求22所述的方法，其特征在于，形成第一导电层图案的工艺还包括：
在金属层下面还形成第二阻挡层，
在相同的室中连续形成第二阻挡层、金属层和第一阻挡层；以及
使第二阻挡层、金属层和第一阻挡层共同图案化。
24.根据权利要求21所述的方法，其特征在于，所述方法还包括在绝缘层上形成像素限定膜，像素限定膜暴露像素电极的顶表面。
25.根据权利要求24所述的方法，其特征在于，
绝缘层和像素限定膜均包括有机绝缘材料。
26.一种薄膜晶体管阵列基底，其特征在于，所述薄膜晶体管阵列基底包括：
薄膜晶体管，包括栅电极、有源层、源电极和漏电极；
第一导电层图案，与源电极和漏电极位于相同的层上；
第一电极，位于第一导电层图案上；以及
保护层，与第一电极位于相同的层上并且与第一导电层图案的两个侧壁接触。
27.根据权利要求26所述的薄膜晶体管阵列基底，其特征在于，第一导电层图案包括：
金属层，包括铜或铜合金；以及
第一阻挡层，位于金属层上。
28.根据权利要求27所述的薄膜晶体管阵列基底，其特征在于，
金属层的图案化横截面与第一阻挡层的图案化横截面齐平。
29.根据权利要求26所述的薄膜晶体管阵列基底，其特征在于，
保护层包括与第一电极的材料相同的材料。
30.根据权利要求26所述的薄膜晶体管阵列基底，其特征在于，
保护层与第一导电层图案的图案化横截面接触。
31.一种薄膜晶体管阵列基底，其特征在于，所述薄膜晶体管阵列基底包括：
薄膜晶体管，包括栅电极、有源层、源电极和漏电极；
第一导电层图案，与源电极和漏电极位于相同的层上；
第一电极，位于第一导电层图案上；
第一绝缘层，位于第一电极上；以及
保护层，与第一导电层图案和第一绝缘层二者的侧壁接触。
32.根据权利要求31所述的薄膜晶体管阵列基底，其特征在于，
第一绝缘层包括有机绝缘材料。
33.根据权利要求31所述的薄膜晶体管阵列基底，其特征在于，所述薄膜晶体管阵列基底还包括位于第一绝缘层上的第二电极，第二电极包括与第一电极的材料相同的材料。
CN201410785048.8A 2013-12-17 2014-12-17 薄膜晶体管阵列基底及其制造方法、有机发光显示设备 Active CN104716143B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020130157526A KR102169013B1 (ko) 2013-12-17 2013-12-17 박막트랜지스터 어레이 기판, 유기 발광 표시 장치 및 박막트랜지스터 어레이 기판의 제조 방법
KR10-2013-0157526 2013-12-17

Publications (2)

Publication Number Publication Date
CN104716143A true CN104716143A (zh) 2015-06-17
CN104716143B CN104716143B (zh) 2020-09-08

Family

ID=53369498

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410785048.8A Active CN104716143B (zh) 2013-12-17 2014-12-17 薄膜晶体管阵列基底及其制造方法、有机发光显示设备

Country Status (4)

Country Link
US (2) US9601527B2 (zh)
KR (1) KR102169013B1 (zh)
CN (1) CN104716143B (zh)
TW (1) TWI667775B (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106206609A (zh) * 2016-08-17 2016-12-07 深圳市华星光电技术有限公司 显示器件板及其制造方法
CN106887468A (zh) * 2016-10-25 2017-06-23 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及其制造方法和显示面板
CN107275341A (zh) * 2017-06-09 2017-10-20 南京中电熊猫平板显示科技有限公司 一种阵列基板及其制造方法
CN107275368A (zh) * 2016-04-04 2017-10-20 三星显示有限公司 像素及包括像素的有机发光显示设备
CN107452772A (zh) * 2016-05-31 2017-12-08 三星显示有限公司 有机发光显示设备
CN107919363A (zh) * 2016-10-07 2018-04-17 三星显示有限公司 薄膜晶体管阵列基底及其制造方法
CN110137218A (zh) * 2018-02-08 2019-08-16 三星显示有限公司 显示设备
CN110989259A (zh) * 2019-12-12 2020-04-10 京东方科技集团股份有限公司 阵列基板及其制备方法、显示装置
CN113192982A (zh) * 2021-04-14 2021-07-30 深圳市华星光电半导体显示技术有限公司 有机发光显示器件的阵列基板及其制备方法

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101679252B1 (ko) * 2014-09-30 2016-12-07 엘지디스플레이 주식회사 박막 트랜지스터 기판과 그 제조방법 및 그를 이용한 디스플레이 장치
KR101624695B1 (ko) * 2014-10-14 2016-05-26 서종현 박막 트랜지스터 제조 방법 및 박막 트랜지스터
KR102443405B1 (ko) * 2015-08-31 2022-09-15 엘지디스플레이 주식회사 유기발광표시장치
KR102617444B1 (ko) * 2015-12-30 2023-12-21 엘지디스플레이 주식회사 박막 트랜지스터 기판
CN106935593B (zh) * 2015-12-31 2019-10-11 昆山工研院新型平板显示技术中心有限公司 柔性显示装置及其制作方法
KR102551988B1 (ko) * 2015-12-31 2023-07-07 엘지디스플레이 주식회사 표시패널 및 이를 구비하는 표시장치
KR102488411B1 (ko) * 2015-12-31 2023-01-13 엘지디스플레이 주식회사 평탄화층과 이를 포함하는 어레이 기판 및 표시장치
CN105789218A (zh) * 2016-03-10 2016-07-20 京东方科技集团股份有限公司 一种基板、其制作方法及显示装置
KR20170115133A (ko) 2016-04-04 2017-10-17 삼성디스플레이 주식회사 액정 표시 장치
KR20170143082A (ko) * 2016-06-17 2017-12-29 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
KR20180028084A (ko) * 2016-09-07 2018-03-16 삼성디스플레이 주식회사 표시 장치
KR102571610B1 (ko) 2017-02-13 2023-08-30 삼성디스플레이 주식회사 반도체 장치 및 이의 제조방법
KR102379192B1 (ko) * 2017-03-10 2022-03-29 삼성디스플레이 주식회사 표시 장치
CN108735761A (zh) * 2017-04-20 2018-11-02 京东方科技集团股份有限公司 导电图案结构及其制备方法、阵列基板和显示装置
CN110133925B (zh) * 2018-02-09 2022-02-15 深超光电（深圳）有限公司 显示面板亮点修补方法及其主动矩阵基板和显示面板
TWI650852B (zh) * 2018-03-07 2019-02-11 趨勢照明股份有限公司 主動式驅動發光二極體陣列的製造方法
US20220208862A1 (en) * 2020-12-31 2022-06-30 Lg Display Co., Ltd. Transparent touch display apparatus
CN113066434B (zh) * 2021-03-24 2023-07-18 京东方科技集团股份有限公司 像素驱动电路及其驱动方法、显示面板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020142528A1 (en) * 2001-03-30 2002-10-03 Joo Seung Ki Method for fabricating thin film transistor including crystalline silicon active layer
CN1979840A (zh) * 2005-12-09 2007-06-13 三星Sdi株式会社 平板显示器及其制造方法
CN102033343A (zh) * 2009-09-25 2011-04-27 北京京东方光电科技有限公司 阵列基板及其制造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100404941B1 (ko) * 2000-06-20 2003-11-07 주식회사 하이닉스반도체 반도체 소자의 금속 배선 형성방법
KR100403454B1 (ko) * 2000-06-20 2003-11-01 주식회사 하이닉스반도체 반도체 소자의 금속 배선 형성 방법
JP4036154B2 (ja) 2002-09-12 2008-01-23 セイコーエプソン株式会社 配線構造の製造方法、電気光学装置の製造方法、電気光学装置および電子機器
KR100938885B1 (ko) * 2003-06-30 2010-01-27 엘지디스플레이 주식회사 액정표시장치용 어레이기판과 제조방법
TWI339442B (en) * 2005-12-09 2011-03-21 Samsung Mobile Display Co Ltd Flat panel display and method of fabricating the same
KR100777728B1 (ko) 2005-12-15 2007-11-19 삼성에스디아이 주식회사 평판 표시 장치
KR101274684B1 (ko) * 2006-08-03 2013-06-12 엘지디스플레이 주식회사 액정표시장치 및 그의 제조방법
US7576364B2 (en) * 2007-02-15 2009-08-18 Chi Mei Optoelectronics Corp. Display device and method of manufacturing the same
KR101376073B1 (ko) 2007-06-14 2014-03-21 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 어레이 기판 및 이의 제조방법
KR101628254B1 (ko) * 2009-09-21 2016-06-09 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그의 제조 방법
KR20120003374A (ko) * 2010-07-02 2012-01-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
JP5668917B2 (ja) 2010-11-05 2015-02-12 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP2012235104A (ja) 2011-04-22 2012-11-29 Kobe Steel Ltd 薄膜トランジスタ構造、ならびにその構造を備えた薄膜トランジスタおよび表示装置
KR101923172B1 (ko) * 2011-05-16 2018-11-29 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법
KR20130126240A (ko) * 2012-05-11 2013-11-20 삼성디스플레이 주식회사 박막 트랜지스터 표시판

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020142528A1 (en) * 2001-03-30 2002-10-03 Joo Seung Ki Method for fabricating thin film transistor including crystalline silicon active layer
CN1979840A (zh) * 2005-12-09 2007-06-13 三星Sdi株式会社 平板显示器及其制造方法
CN102033343A (zh) * 2009-09-25 2011-04-27 北京京东方光电科技有限公司 阵列基板及其制造方法

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107275368B (zh) * 2016-04-04 2023-05-09 三星显示有限公司 像素及包括像素的有机发光显示设备
CN107275368A (zh) * 2016-04-04 2017-10-20 三星显示有限公司 像素及包括像素的有机发光显示设备
CN107452772A (zh) * 2016-05-31 2017-12-08 三星显示有限公司 有机发光显示设备
CN107452772B (zh) * 2016-05-31 2023-06-27 三星显示有限公司 有机发光显示设备
CN106206609B (zh) * 2016-08-17 2019-05-03 深圳市华星光电技术有限公司 显示器件板及其制造方法
CN106206609A (zh) * 2016-08-17 2016-12-07 深圳市华星光电技术有限公司 显示器件板及其制造方法
CN107919363A (zh) * 2016-10-07 2018-04-17 三星显示有限公司 薄膜晶体管阵列基底及其制造方法
CN107919363B (zh) * 2016-10-07 2023-08-15 三星显示有限公司 薄膜晶体管阵列基底及其制造方法
CN106887468B (zh) * 2016-10-25 2021-01-15 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及其制造方法和显示面板
CN106887468A (zh) * 2016-10-25 2017-06-23 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及其制造方法和显示面板
CN107275341A (zh) * 2017-06-09 2017-10-20 南京中电熊猫平板显示科技有限公司 一种阵列基板及其制造方法
CN110137218A (zh) * 2018-02-08 2019-08-16 三星显示有限公司 显示设备
CN110989259A (zh) * 2019-12-12 2020-04-10 京东方科技集团股份有限公司 阵列基板及其制备方法、显示装置
US11532645B2 (en) 2019-12-12 2022-12-20 Chengdu Boe Optoelectronics Technology Co., Ltd. Array substrate and method of manufacturing the same, and display apparatus
CN113192982A (zh) * 2021-04-14 2021-07-30 深圳市华星光电半导体显示技术有限公司 有机发光显示器件的阵列基板及其制备方法

Also Published As

Publication number Publication date
TWI667775B (zh) 2019-08-01
KR20150070855A (ko) 2015-06-25
CN104716143B (zh) 2020-09-08
US9887251B2 (en) 2018-02-06
US9601527B2 (en) 2017-03-21
KR102169013B1 (ko) 2020-10-23
US20150171154A1 (en) 2015-06-18
TW201532252A (zh) 2015-08-16
US20170154937A1 (en) 2017-06-01

Similar Documents

Publication Publication Date Title
CN104716143A (zh) 薄膜晶体管阵列基底及其制造方法、有机发光显示设备
US10186563B2 (en) Organic light emitting diode display device and method of manufacturing the same
US10134782B2 (en) Thin-film transistor array substrate, method of manufacturing the same, and display device
TWI590437B (zh) 有機發光顯示裝置及其製造方法
CN102315278B (zh) 双栅薄膜晶体管及包括双栅薄膜晶体管的oled显示装置
US20140151652A1 (en) Organic light-emitting display device
KR101938761B1 (ko) 박막 트랜지스터 어레이 기판, 이를 포함하는 유기 발광 표시 장치 및 그 제조 방법
US9184387B2 (en) Organic light-emitting display apparatus and method of manufacturing the same
CN102569340A (zh) 有机发光显示设备及其制造方法
KR100786294B1 (ko) 유기 전계 발광 표시 장치 및 그 제조 방법
CN102867839A (zh) 有机电致发光显示装置的阵列基板及其制造方法
TWI514561B (zh) 主動式矩陣有機發光二極體
CN102447074A (zh) 有机发光显示装置及其制造方法
KR20160103595A (ko) 유기 발광 표시 장치 및 그 제조 방법
US9780155B2 (en) Organic light-emitting display apparatus and method of manufacturing the same
KR102567716B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
US20130112976A1 (en) Thin-film transistor array substrate, organic light-emitting display including the same, and method of manufacturing the same
US10431641B2 (en) Thin film transistor substrate, an organic light-emitting display apparatus using the same, and a method of manufacturing the thin film transistor substrate
CN102931198A (zh) 薄膜晶体管阵列衬底和包括其的有机发光显示器及其制造方法
KR20160091529A (ko) 유기 발광 표시 장치 및 그 제조 방법
US9627620B2 (en) Organic light-emitting diode display and method of manufacturing the same
KR102652999B1 (ko) 박막트랜지스터 기판 및 이를 구비한 디스플레이 장치
KR100793105B1 (ko) 박막트랜지스터 및 박막트랜지스터를 포함한평판표시소자와 그 제조방법
KR102556027B1 (ko) 디스플레이장치 및 이의 제조방법
KR20170115639A (ko) 유기 발광 표시 장치 및 그 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant