CN106887468B - 薄膜晶体管、阵列基板及其制造方法和显示面板 - Google Patents
薄膜晶体管、阵列基板及其制造方法和显示面板 Download PDFInfo
- Publication number
- CN106887468B CN106887468B CN201610941853.4A CN201610941853A CN106887468B CN 106887468 B CN106887468 B CN 106887468B CN 201610941853 A CN201610941853 A CN 201610941853A CN 106887468 B CN106887468 B CN 106887468B
- Authority
- CN
- China
- Prior art keywords
- layer
- electrode
- pattern
- auxiliary
- conductive material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 48
- 239000000758 substrate Substances 0.000 title claims abstract description 47
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 26
- 239000004020 conductor Substances 0.000 claims abstract description 81
- 239000000463 material Substances 0.000 claims abstract description 47
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 34
- 230000001681 protective effect Effects 0.000 claims abstract description 32
- 238000000034 method Methods 0.000 claims abstract description 27
- 238000005530 etching Methods 0.000 claims abstract description 21
- 230000000694 effects Effects 0.000 claims abstract description 20
- GQPLMRYTRLFLPF-UHFFFAOYSA-N Nitrous Oxide Chemical compound [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 claims description 16
- 238000002161 passivation Methods 0.000 claims description 13
- 239000011149 active material Substances 0.000 claims description 8
- 239000001272 nitrous oxide Substances 0.000 claims description 8
- 229910001257 Nb alloy Inorganic materials 0.000 claims description 6
- DTSBBUTWIOVIBV-UHFFFAOYSA-N molybdenum niobium Chemical compound [Nb].[Mo] DTSBBUTWIOVIBV-UHFFFAOYSA-N 0.000 claims description 6
- 239000004065 semiconductor Substances 0.000 claims description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 5
- 239000011248 coating agent Substances 0.000 claims description 5
- 238000000576 coating method Methods 0.000 claims description 5
- 229910052802 copper Inorganic materials 0.000 claims description 5
- 239000010949 copper Substances 0.000 claims description 5
- 238000004380 ashing Methods 0.000 claims description 4
- 125000006850 spacer group Chemical group 0.000 claims description 4
- 230000000149 penetrating effect Effects 0.000 claims description 3
- 238000009832 plasma treatment Methods 0.000 claims description 3
- 238000001039 wet etching Methods 0.000 claims description 3
- 229910052751 metal Inorganic materials 0.000 abstract description 3
- 239000002184 metal Substances 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 226
- 239000007789 gas Substances 0.000 description 4
- 239000011241 protective layer Substances 0.000 description 4
- 238000000059 patterning Methods 0.000 description 3
- 125000004429 atom Chemical group 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 125000004430 oxygen atom Chemical group O* 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000009257 reactivity Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明提供一种薄膜晶体管，包括栅电极、源电极和漏电极，所述栅电极、所述源电极和所述漏电极中的至少一者包括从上至下依次层叠的辅助电极层、第一防护电极层和主电极层，制成所述辅助电极层的材料的活泼性大于制成所述第一防护电极层的材料的活泼性。本发明还提供一种阵列基板、该阵列基板的制造方法和包括所述阵列基板的显示面板。在本发明中，光刻胶涂敷在辅助导电材料层上。由于形成辅助导电材料层的金属活泼性较高，因此，材料原子外层的电子非常容易失去，使得所述辅助导电材料层能够牢固地吸附光刻胶层。并且，在刻蚀的过程中，遮挡图形也不容易剥离，从而可以获得更加精确的导电图形，提高制造薄膜晶体管的良率。
Description
技术领域
本发明涉及显示设备领域，具体地，涉及一种薄膜晶体管、包括该薄膜晶体管的阵列基板、该阵列基板的制造方法和包括所述阵列基板的显示面板。
背景技术
显示面板的阵列基板上包括位于不同层的多个导电图形层，例如，栅线图形层、源漏图形层等。为了确保导电图形具有良好的导电性能，通常利用电阻率低的材料制成所述导电图形层。由于电阻率较高的导电材料通常具有较高的活泼性，为了避免导电材料被氧化，还会在电阻率较低的导电材料上方沉积一层防护层。
具体地，制成导电图形层的步骤包括：沉积形成电阻率较低的金属材料层；沉积形成防护层；在防护层上设置光刻胶；对光刻胶进行曝光显影；刻蚀形成导电图形层；剥离光刻胶。
但是，防护层与光刻胶的粘结性能不好，在刻蚀过程中会产生剥离，从而会导致刻蚀星辰的导电图形层形状不准确，产生不良。
因此，如何防止刻蚀过程中光刻胶剥落成为本领域亟待解决的技术问题。
发明内容
本发明的目的在于提供一种薄膜晶体管、一种包括该薄膜晶体管的阵列基板、该阵列基板的制造方法和包括所述阵列基板的显示面板。在制造所述阵列基板的过程中，光刻胶不容易剥落，从而可以在阵列基板中获得形状精确的导电图形层，提高产品良率。
为了实现上述目的，作为本发明的一个方面，提供一种薄膜晶体管，所述薄膜晶体管包括栅电极、源电极和漏电极，其中，所述栅电极、所述源电极和所述漏电极中的至少一者包括从上至下依次层叠的辅助电极层、第一防护电极层和主电极层，制成所述辅助电极层的材料的活泼性大于制成所述第一防护电极层的材料的活泼性。
优选地，所述辅助电极层的材料与所述主电极层的材料相同。
优选地，所述第一防护电极层的材料包括钼铌合金，所述主电极层的材料包括铜。
优选地，所述薄膜晶体管包括氧化物半导体材料制成的有源层，包括所述辅助电极层、所述第一防护电极层和所述主电极层的电极图形为所述源电极和所述漏电极，所述源电极和所述漏电极位于所述有源层上方。
优选地，所述辅助电极层的厚度小于主电极层的厚度。
优选地，包括所述辅助电极层、所述第一防护电极层和所述主电极层的电极还包括第二防护电极层，所述第二防护电极层设置在所述主电极层下方。
作为本发明的第二个方面，提供一种阵列基板，所述阵列基板包括多个薄膜晶体管，其中，所述薄膜晶体管为本发明所提供的上述薄膜晶体管，所述阵列基板还包括多组电极线，多组电极线包括与所述栅电极同层设置的栅线和与所述源电极和所述漏电极同层设置的数据线，至少一组所述电极线包括从上至下依次层叠的辅助电极线层、第一防护电极线层和主电极线层，制成所述辅助电极线层的材料的活泼性大于制成所述第一防护电极线层的材料的活泼性，所述第一防护电极线层与同层设置的第一防护电极层材料相同，所述主电极线层与同层设置的主电极层材料相同。
作为本发明的第三个方面，提供一种显示面板，所述显示面板包括阵列基板，其中，所述阵列基板为本发明所提供的上述阵列基板。
作为本发明的第四个方面，提供一种阵列基板的制造方法，所述阵列基板包括多条栅线和多条数据线，多条栅线和多条数据线相交错将所述阵列基板划分为多个像素单元，每个像素单元内均设置有薄膜晶体管，其中，所述制造方法包括形成第一图形的步骤和形成第二图形的步骤，所述第一图形包括所述栅线和所述薄膜晶体管的栅电极，所述第二图形包括所述数据线和所述薄膜晶体管的源电极和漏电极的图形，形成所述第一图形和所述第二图形中的至少一者包括：
形成导电材料层，包括：依次形成主导电材料层、第一防护导电材料层和辅助导电材料层，其中，所述辅助导电材料层的材料的活泼性大于所述第一防护导电材料层的材料；
在所述辅助导电材料层上涂敷光刻胶层；
对光刻胶层进行曝光显影，以在所述辅助导电材料层的上表面上形成遮挡图形；
对形成有遮挡图形的导电材料层进行刻蚀。
优选地，所述第二图形包括所述主导电图形层、防护导电图形层和辅助导电图形层，所述制造方法还包括在形成主导电材料层之前进行的：
形成有源材料层，所述有源材料层由氧化物半导体材料制成；
在光刻胶层进行曝光显影的步骤包括：
利用半色调掩膜板对所述光刻胶层进行曝光显影获得所述遮挡图形，所述遮挡图形包括中间遮挡图形，所述中间遮挡图形覆盖的区域与有源图形一致，且所述中间遮挡图形包括源极区、漏极区和位于所述源极区和所述漏极区之间的间隔区，所述间隔区的厚度小于所述源极区和所述漏极区的厚度；
对形成有遮挡图形的导电材料层进行刻蚀的步骤包括：
对所述导电材料层和所述有源材料层进行湿刻，以获得中间功能图形，所述中间功能图形包括有源层和覆盖在所述有源层上的中间导电图形；
对所述遮挡图形进行灰化，以刻蚀所述间隔区，并进一步刻蚀所述中间导电图形，使得中间导电图形在对应于所述间隔区的位置断开，以获得源电极和漏电极；
向工艺腔内通入一氧化二氮工艺气体，并对所述一氧化二氮工艺气体进行等离子化；
所述制造方法还包括：
在所述第二图形上形成钝化层；
在所述钝化层上形成过孔，所述过孔对应于所述漏电极，所述过孔贯穿所述钝化层和所述漏电极上由所述辅助导电材料形成的部分；
形成包括像素电极的图形。
在本发明中，光刻胶涂敷在辅助导电材料层上。由于形成辅助导电材料层的金属活泼性较高，因此，材料原子外层的电子非常容易失去，使得所述辅助导电材料层能够牢固地吸附光刻胶层。并且，在刻蚀的过程中，遮挡图形也不容易剥离，从而可以获得更加精确的电极图形，提高制造薄膜晶体管的良率。
附图说明
附图是用来提供对本发明的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本发明，但并不构成对本发明的限制。在附图中：
图1是本发明所提供的薄膜晶体管的结构示意图；
图2a是导电材料层的示意图；
图2b是形成有光刻胶层的导电材料层的示意图；
图2c是导电材料层上形成有遮挡图形的示意图；
图2d是展示像素电极与漏电极的连接关系的示意图。
附图标记说明
10：有源材料层 20：第二防护导电材料层
30：主导电材料层 40：第一防护导电材料层
50：辅助导电材料层 60：光刻胶层
61：遮挡图形 70：像素电极
80：钝化层 110：漏电极
111、121：第二防护电极层 112、122：主电极层
113、123：第一防护电极层 114、124：辅助电极层
120：源电极 200：有源层
300：栅电极
具体实施方式
以下结合附图对本发明的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本发明，并不用于限制本发明。
在本发明中，用到的方位词“上、下”是指附图中的“上、下”方向。
作为本发明的一个方面，提供一种薄膜晶体管，所述薄膜晶体管包括栅电极、源电极和漏电极，其中，所述栅电极、源电极和漏电极中的至少一者包括从上至下依次层叠的辅助电极层、第一防护电极层和主电极层，制成所述辅助电极层的材料的活泼性大于制成所述第一防护电极层的材料的活泼性。
在制造所述薄膜晶体管时，通过构图工艺形成导电图形包括以下步骤：
依次形成主导电材料层、防护导电材料层和辅助导电材料层；
在辅助导电材料层上涂敷光刻胶；
对光刻胶进行曝光显影，获得遮挡图形；
对设置有遮挡图形的主导电材料层、防护导电材料层和辅助导电材料层进行刻蚀，以获得所述导电图形；
剥离所述遮挡图形。
在本发明中，光刻胶涂敷在辅助导电材料层上。由于形成辅助导电材料层的金属活泼性较高，因此，材料原子外层的电子非常容易失去，使得所述辅助导电材料层能够牢固地吸附光刻胶层。并且，在刻蚀的过程中，遮挡图形也不容易剥离，从而可以获得更加精确的电极图形，提高制造薄膜晶体管的良率。
主电极层通常使用电阻率较的材料制成，例如，可以利用铜制成主电极层。相应地，可以利用活泼性较低的金属材料制成第一防护电极层，例如，可以利用钼铌合金制成第一防护电极层。
在本发明中，对制成辅助电极层的材料并没有特殊的限制，只要其活泼性高于第一防护电极层的活泼性即可。例如，可以利用与主电极层相同的材料制成辅助电极层。具体地，可以利用铜制成辅助电极层。
具有辅助电极层的电极可以是栅电极，也可以是源电极和/或漏电极。
当薄膜晶体管为背沟道刻蚀形成的氧化物薄膜晶体管时，上述包括辅助电极层、第一防护电极层和主电极层的电极形可以是源电极和漏电极。
如图1所示，有源层200由氧化物半导体材料制成，源电极120包括主电极层122、第一防护电极层123和辅助电极层124。相应地，漏极110包括主电极层112、第一防护电极层113和辅助电极层114。
相应地，薄膜晶体管还包括与有源层200绝缘间隔设置的栅电极300。在本发明中，对栅电极300的具体结构并没有特殊的限制。栅电极300也可以包括主电极层、第一防护电极层和辅助电极层，或者，栅电极300可以只包括主电极层和第一防护电极层。
在本发明中，可以利用背沟道刻蚀的方法制成所述薄膜晶体管，下文中将详细介绍背沟道刻蚀的方法，这里先不赘述。
为了节约成本，优选地，所述辅助电极层的厚度小于所述主电极层的厚度。
如上文中所述，所述薄膜晶体管可以为氧化物薄膜晶体管，为了防止氧化物中的氧原子扩散至主电极层，优选地，包括辅助电极层的所述电极还包括第二防护电极层，所述第二防护电极层设置在所述主电极层下方。
在图1中所示的实施方式中，漏极110包括第二防护电极层111，漏电极极120包括第二防护电极层121。
在本发明中，可以利用钼铌合金制成所述第二防护电极层。
作为本发明的另一个方面，提供一种阵列基板，所述阵列基板包括多个薄膜晶体管，其中，所述薄膜晶体管为本发明所提供的上述薄膜晶体管，所述阵列基板还包括多组电极线，多组电极线包括与所述栅电极同层设置的栅线和与所述源电极和所述漏电极同层设置的数据线，至少一组所述电极线包括从上至下依次层叠的辅助电极线层、第一防护电极线层和主电极线层，制成所述辅助电极线层的材料的活泼性大于制成所述第一防护电极线层的材料的活泼性，所述第一防护电极线层与同层设置的第一防护电极层材料相同，所述主电极线层与同层设置的主电极层材料相同。
如上文中所述，所述薄膜晶体管的至少一个电极的最上一层为活泼性较高的导电材料制成的辅助电极层，因此，在利用光刻构图工艺制成薄膜晶体管时，薄膜晶体管的至少一个电极形状精确，良率较高。同样地，利用光刻构图工艺制成包括辅助电极线层的电极线时，辅助电极线层与光刻胶之间的粘结强度较大，可以获得形状精确的电极线。因此，所述阵列基板可以具有较高的良率。
如图2d中所示，阵列基板还包括设置与所述源电极和所述漏电极所在层上方的钝化层80以及设置在钝化层80上的像素电极层。像素电极层包括多个像素电极70，像素电极70通过过孔与相应的漏电极电连接。
在制作氧化物薄膜晶体管时，通常需要用一氧化二氮(N2O)等离子体对有源层进行增强处理，以提高有源层的性能。此过程中，会对辅助电极层造成氧化。优选地，所述数据线层包括所述辅助电极线层、第一防护电极线层和主电极线层，所述源电极和所述漏电极均包括所述辅助电极层、所述第一防护电极层和所述主电极层，从而可以防止一氧化二氮等离子体对形成数据线和源漏电极的遮挡图形造成玻璃。优选地，为了提高像素电极70与漏电极之间的导电性能，优选地，过孔应当贯穿钝化层80和所述漏电极的辅助电极层，直接于漏电极的第一防护电极层电连接。
由于有源层由氧化物半导体制成，为了防止氧原子扩散至主电极线层，优选地，所述数据线层包括设置在所述主电极线层下方的第二防护电极线层。优选地，第二防护电极线层的材料与第一防护电极线层的材料相同。
作为本发明的第三个方面，提供一种显示面板，所述显示面板包括阵列基板，其中，所述阵列基板为本发明所提供的上述阵列基板。
作为本发明的第四个方面，提供一种阵列基板的制造方法，所述阵列基板包括多条栅线和多条数据线，多条栅线和多条数据线相交错将所述阵列基板划分为多个像素单元，每个像素单元内均设置有薄膜晶体管，其特征在于，所述制造方法包括形成第一图形的步骤和形成第二图形的步骤，所述第一图形包括所述栅线和所述薄膜晶体管的栅电极，所述第二图形包括所述数据线和所述薄膜晶体管的源电极和漏电极的图形，形成所述第一图形和所述第二图形中的至少一者包括：
形成导电材料层，如图2a所示，包括：依次形成主导电材料层30、防护导电材料层40和辅助导电材料层50，其中，辅助导电材料层50的材料的活泼性大于防护导电材料层40的材料；
如图2b所示，在辅助导电材料层50上涂敷光刻胶层60；
如图2c所示，对光刻胶层60进行曝光显影，以在辅助导电材料层50的上表面上形成遮挡图形61；
对形成有遮挡图形61的导电材料层进行刻蚀。
对形成有遮挡图形61的导电材料层进行刻蚀后获得的是第一图形还是第二图形则根据厂家的需求进行决定。
其中，辅助导电材料层50的材料的活泼性较高，因此，辅助导电材料层50与光刻胶层60之间结合的较为牢固，最后形成的遮挡图形61也能牢固地粘结在辅助导电材料层50的表面，在后续的刻蚀过程中，遮挡图形61不容易剥落，从而可以形成形状精确的导电图形，提高阵列基板的良率。
本发明所提供的制作方法尤其适用于制作包括背沟道刻蚀的氧化物薄膜晶体管的阵列基板。
优选地，包括主导电图形层、防护导电图形层和辅助导电图形层的导电图形层为源漏图形层，所述制造方法还包括在形成主导电材料层之前进行的：
如图2a所示，形成有源材料层10，所述有源材料层由氧化物制成；
在光刻胶层60进行曝光显影的步骤包括：
利用半色调掩膜板对所述光刻胶层进行曝光显影获得所述遮挡图形，所述遮挡图形包括中间遮挡图形，所述中间遮挡图形覆盖的区域与有源图形一致，且所述中间遮挡图形包括源极区、漏极区和位于所述源极区和所述漏极区之间的间隔区，所述间隔区的厚度小于所述源极区和所述漏极区的厚度；
对形成有遮挡图形的导电材料层进行刻蚀的步骤包括：
对所述导电材料层和所述有源材料层进行湿刻，以获得中间功能图形，所述中间功能图形包括有源层和覆盖在所述有源层上的中间导电图形；
对所述遮挡图形进行灰化，以刻蚀所述间隔区，并进一步刻蚀所述中间导电图形，使得中间导电图形在对应于所述间隔区的位置断开，以获得源极和漏极。
容易理解的是，所述遮挡图形还包括形状与数据线相同的图形。
在灰化的过程中，遮挡图形牢固地粘附在导电材料衬的上表面上，获得形状精确的源极和漏极。
为了增强有源层的性能，优选地，所述制造方法还包括在获得所述源漏极图形后进行的：
向工艺腔内通入一氧化二氮工艺气体，并对所述一氧化二氮工艺气体进行等离子化。
在上述过程中，会对辅助导电图形造成氧化，优选地，所述制造方法还包括：
在所述第二图形上形成钝化层；
在所述钝化层上形成过孔，所述过孔对应于所述漏电极，所述过孔贯穿所述钝化层和所述漏电极上由所述辅助导电材料形成的部分；
形成包括像素电极70的图形。
像素电极70直接与漏极上有所述辅助导电材料形成的部分接触，从而提高了像素电极70与漏极之间的导电性能，有利于提高包括所述阵列基板的显示面板的显示效果。
优选地，所述辅助导电材料层的厚度小于所述主导电材料层的厚度，从而可以在保证刻蚀工艺中牢固地粘附光刻胶层，又可以节约成本。
优选地，所述主导电材料层的和所述辅助导电材料层的材料均包括铜，所述第一防护导电层的材料包括钼铌合金。
如上文中所述，为了防止氧化物向主导电材料层扩散，优选地，形成导电材料层的步骤还包括在形成主导电材料层的步骤之前进行的：
形成第二防护导电材料层20。
在本发明中，第二防护导电材料层的材料可以与第一防护导电层的材料相同，均为钼铌合金。
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。
Claims (10)
1.一种薄膜晶体管，所述薄膜晶体管包括栅电极、源电极和漏电极，其特征在于，所述栅电极、所述源电极和所述漏电极中的至少一者包括从上至下依次层叠的辅助电极层、第一防护电极层和主电极层，制成所述辅助电极层的材料的活泼性大于制成所述第一防护电极层的材料的活泼性；所述辅助电极层用于涂敷光刻胶层。
2.根据权利要求1所述的薄膜晶体管，其特征在于，所述辅助电极层的材料与所述主电极层的材料相同。
3.根据权利要求1所述的薄膜晶体管，其特征在于，所述第一防护电极层的材料包括钼铌合金，所述主电极层的材料包括铜。
4.根据权利要求1所述的薄膜晶体管，其特征在于，所述薄膜晶体管包括氧化物半导体材料制成的有源层，包括所述辅助电极层、所述第一防护电极层和所述主电极层的电极图形为所述源电极和所述漏电极，所述源电极和所述漏电极位于所述有源层上方。
5.根据权利要求1至4中任意一项所述的薄膜晶体管，其特征在于，所述辅助电极层的厚度小于所述主电极层的厚度。
6.根据权利要求1至4中任意一项所述的薄膜晶体管，其特征在于，包括所述辅助电极层、所述第一防护电极层和所述主电极层的电极还包括第二防护电极层，所述第二防护电极层设置在所述主电极层下方。
7.一种阵列基板，所述阵列基板包括多个薄膜晶体管，其特征在于，所述薄膜晶体管为权利要求1至6中任意一项所述的薄膜晶体管，所述阵列基板还包括多组电极线，多组电极线包括与所述栅电极同层设置的栅线和与所述源电极和所述漏电极同层设置的数据线，至少一组所述电极线包括从上至下依次层叠的辅助电极线层、第一防护电极线层和主电极线层，制成所述辅助电极线层的材料的活泼性大于制成所述第一防护电极线层的材料的活泼性，所述第一防护电极线层与同层设置的第一防护电极层材料相同，所述主电极线层与同层设置的主电极层材料相同；所述辅助电极层用于涂敷光刻胶层。
8.一种显示装置，所述显示装置包括阵列基板，其特征在于，所述阵列基板为权利要求7所述的阵列基板。
9.一种权利要求7所述的阵列基板的制造方法，所述阵列基板包括多条栅线和多条数据线，多条栅线和多条数据线相交错将所述阵列基板划分为多个像素单元，每个像素单元内均设置有薄膜晶体管，其特征在于，所述制造方法包括形成第一图形的步骤和形成第二图形的步骤，所述第一图形包括所述栅线和所述薄膜晶体管的栅电极，所述第二图形包括所述数据线和所述薄膜晶体管的源电极和漏电极的图形，形成所述第一图形和所述第二图形中的至少一者包括：
形成导电材料层，包括：依次形成主导电材料层、第一防护导电材料层和辅助导电材料层，其中，所述辅助导电材料层的材料的活泼性大于所述第一防护导电材料层的材料；
在所述辅助导电材料层上涂敷光刻胶层；
对光刻胶层进行曝光显影，以在所述辅助导电材料层的上表面上形成遮挡图形；
对形成有遮挡图形的导电材料层进行刻蚀。
10.根据权利要求9所述的制造方法，其特征在于，所述第二图形包括所述主导电图形层、防护导电图形层和辅助导电图形层，所述制造方法还包括在形成主导电材料层之前进行的：
形成有源材料层，所述有源材料层由氧化物半导体材料制成；
在光刻胶层进行曝光显影的步骤包括：
利用半色调掩膜板对所述光刻胶层进行曝光显影获得所述遮挡图形，所述遮挡图形包括中间遮挡图形，所述中间遮挡图形覆盖的区域与有源图形一致，且所述中间遮挡图形包括源极区、漏极区和位于所述源极区和所述漏极区之间的间隔区，所述间隔区的厚度小于所述源极区和所述漏极区的厚度；
对形成有遮挡图形的导电材料层进行刻蚀的步骤包括：
对所述导电材料层和所述有源材料层进行湿刻，以获得中间功能图形，所述中间功能图形包括有源层和覆盖在所述有源层上的中间导电图形；
对所述遮挡图形进行灰化，以刻蚀所述间隔区，并进一步刻蚀所述中间导电图形，使得中间导电图形在对应于所述间隔区的位置断开，以获得源电极和漏电极；
向工艺腔内通入一氧化二氮工艺气体，并对所述一氧化二氮工艺气体进行等离子化；
所述制造方法还包括：
在所述第二图形上形成钝化层；
在所述钝化层上形成过孔，所述过孔对应于所述漏电极，所述过孔贯穿所述钝化层和所述漏电极上由所述辅助导电材料形成的部分；
形成包括像素电极的图形。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610941853.4A CN106887468B (zh) | 2016-10-25 | 2016-10-25 | 薄膜晶体管、阵列基板及其制造方法和显示面板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610941853.4A CN106887468B (zh) | 2016-10-25 | 2016-10-25 | 薄膜晶体管、阵列基板及其制造方法和显示面板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106887468A CN106887468A (zh) | 2017-06-23 |
| CN106887468B true CN106887468B (zh) | 2021-01-15 |
Family
ID=59175610
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610941853.4A Active CN106887468B (zh) | 2016-10-25 | 2016-10-25 | 薄膜晶体管、阵列基板及其制造方法和显示面板 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106887468B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114255665A (zh) * | 2020-09-24 | 2022-03-29 | 京东方科技集团股份有限公司 | 显示面板及其制备方法、显示装置及拼接显示装置 |
| WO2023184120A1 (zh) * | 2022-03-28 | 2023-10-05 | 京东方科技集团股份有限公司 | 显示面板、显示装置及显示面板的制备方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104716143A (zh) * | 2013-12-17 | 2015-06-17 | 三星显示有限公司 | 薄膜晶体管阵列基底及其制造方法、有机发光显示设备 |
| CN105489504A (zh) * | 2014-09-18 | 2016-04-13 | 深南电路有限公司 | 一种封装基板的制作方法 |
| CN105789218A (zh) * | 2016-03-10 | 2016-07-20 | 京东方科技集团股份有限公司 | 一种基板、其制作方法及显示装置 |
-
2016
- 2016-10-25 CN CN201610941853.4A patent/CN106887468B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104716143A (zh) * | 2013-12-17 | 2015-06-17 | 三星显示有限公司 | 薄膜晶体管阵列基底及其制造方法、有机发光显示设备 |
| CN105489504A (zh) * | 2014-09-18 | 2016-04-13 | 深南电路有限公司 | 一种封装基板的制作方法 |
| CN105789218A (zh) * | 2016-03-10 | 2016-07-20 | 京东方科技集团股份有限公司 | 一种基板、其制作方法及显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106887468A (zh) | 2017-06-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109065583B (zh) | 柔性显示面板的制造方法及柔性显示面板 | |
| CN107452808B (zh) | 薄膜晶体管及其制备方法、阵列基板和显示装置 | |
| US9685469B2 (en) | Display with semiconducting oxide and polysilicon transistors | |
| CN109216374A (zh) | 显示装置及其制造方法 | |
| JP2007157916A (ja) | Ｔｆｔ基板及びｔｆｔ基板の製造方法 | |
| CN111668242A (zh) | Oled显示面板及其制备方法 | |
| US20190088784A1 (en) | Thin film transistor, method for manufacturing the same, base substrate and display device | |
| CN110491929A (zh) | 显示基板、制备方法及显示装置 | |
| US10312272B2 (en) | Thin film transistor, array substrate and manufacturing method thereof, and display panel | |
| CN111244110B (zh) | 一种显示面板以及电子装置 | |
| CN111584509A (zh) | 显示面板及其制备方法、显示装置 | |
| US10361261B2 (en) | Manufacturing method of TFT substrate, TFT substrate, and OLED display panel | |
| CN106887468B (zh) | 薄膜晶体管、阵列基板及其制造方法和显示面板 | |
| US10217851B2 (en) | Array substrate and method of manufacturing the same, and display device | |
| US12029063B2 (en) | Display panel, method for manufacturing same, and displaying device | |
| US10915211B2 (en) | Touch panel, method for fabricating the same, and display device | |
| CN110299322B (zh) | 一种显示基板及其制作方法、显示装置 | |
| CN108538725B (zh) | 薄膜晶体管及其制造方法 | |
| WO2014172970A1 (zh) | 阵列基板及其制造方法和显示装置 | |
| CN107422543B (zh) | 一种显示面板及其制备方法、显示装置 | |
| WO2024045850A1 (zh) | 半导体器件 | |
| CN109742031B (zh) | 一种薄膜晶体管及其制备方法、阵列基板、显示装置 | |
| CN212750898U (zh) | 一种oled显示装置 | |
| CN110504292B (zh) | 阵列基板、显示面板及显示装置 | |
| CN109545750B (zh) | 薄膜晶体管基板的制作方法及其薄膜晶体管基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |