CN101017297A - 液晶显示器装置及其制造方法 - Google Patents

液晶显示器装置及其制造方法 Download PDF

Info

Publication number
CN101017297A
CN101017297A CNA2007100067622A CN200710006762A CN101017297A CN 101017297 A CN101017297 A CN 101017297A CN A2007100067622 A CNA2007100067622 A CN A2007100067622A CN 200710006762 A CN200710006762 A CN 200710006762A CN 101017297 A CN101017297 A CN 101017297A
Authority
CN
China
Prior art keywords
contact hole
conductive layer
layer
electrode
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2007100067622A
Other languages
English (en)
Inventor
姜信宅
金晶一
李钟赫
金有珍
孔香植
许命九
金圣万
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN101017297A publication Critical patent/CN101017297A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G02F1/136236—Active matrix addressed cells for reducing the number of lithographic steps using a grey or half tone lithographic process
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0417—Special arrangements specific to the use of low carrier mobility technology
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask

Abstract

本发明涉及一种液晶显示器装置及其制造方法，该液晶显示器装置包括：形成在第一导电层上的至少两个绝缘层；第二导电层，形成在该至少两个绝缘层之间；第一接触孔，穿透该至少两个绝缘层中的上绝缘层并曝露一部分第二导电层；第二接触孔，穿透该至少两个绝缘层并曝露一部分第一导电层；和接触部件，包括由第三导电层形成的桥电极，用于通过第一和第二接触孔连接第一和第二导电层。第二接触孔包括穿透该至少两个绝缘层的内孔和围绕内孔并形成在上绝缘层中的外孔。

Description

液晶显示器装置及其制造方法
技术领域
本发明涉及一种液晶显示器(LCD)装置，且更具体而言涉及使用狭缝掩模、能够基本防止形成绝缘层的向后倾斜表面的LCD装置及其制造方法。
背景技术
LCD装置通过使用电场控制具有介电各向异性的液晶的光透射率而显示图像。该LCD装置通过组装其上形成滤色器阵列的滤色器基板和其上形成薄膜晶体管(TFT)阵列的TFT基板而形成，液晶设置在滤色器阵列和TFT阵列之间。被提供公共电压的公共电极形成在滤色器基板的整个表面上。分别提供数据信号的多个像素电极在TFT基板上形成为矩阵形式。用于分别驱动多个像素电极的TFT、用于控制TFT的栅线和用于向TFT提供数据信号的数据线也形成在TFT基板上。
TFT基板具有多层结构，其中多个导电层和绝缘层堆叠。例如，用于形成栅线、TFT的栅电极等的第一导电层，用于形成数据线、TFT的源电极和漏电极等的第二导电层，和用于形成像素电极等的第三导电层堆叠在TFT基板上，绝缘层设置在这些导电层之间。
在TFT基板上存在用于连接第一和第二导电层的多个接触部件，通过使用由第三导电层形成的桥电极而连接。桥电极通过第一接触孔和第二接触孔连接第一和第二导电层，第一接触孔通过穿透至少两个绝缘层而暴露第一导电层，第二接触孔通过穿透至少一个绝缘层而暴露第二导电层。被第一接触孔穿透的至少两个绝缘层的上绝缘层边缘由于过度蚀刻可以具有向后的倾斜表面。向后的倾斜表面可能导致通过第一接触孔的桥电极的敞开缺陷(open defect)。即使桥电极未被敞开，湿气也可能通过上和下绝缘层的松开的间隙而穿过，并逐渐增加桥电极的电阻，因此降低图像质量。
发明内容
根据本发明实施例的LCD装置包括：至少两个绝缘层，形成在第一导电层上；第二导电层，形成在该至少两个绝缘层之间；第一接触孔，穿透该至少两个绝缘层中的上绝缘层并暴露一部分第二导电层；第二接触孔，穿透该至少两个绝缘层并暴露一部分所述第一导电层；和接触部件，包括由第三导电层形成的桥电极，用于通过第一和第二接触孔连接第一和第二导电层，其中第二接触孔包括穿透该至少两个绝缘层的内孔和围绕内孔并形成在上绝缘层中的外孔。第二接触孔的内孔和第二接触孔的外孔彼此分开给定距离。第一接触孔以及第二接触孔的外孔具有与第二接触孔的内孔的倾斜表面相比缓和倾斜的表面。第二接触孔的外孔朝第一接触孔比在其他方向延伸得更远。与第一接触孔相邻的外孔的倾斜表面比外孔的其他倾斜表面更缓和地形成。
接触部件形成在包括图像显示单元并包括用于驱动该图像显示单元的驱动电路的TFT基板上，该图像显示单元由多个子像素构成。
图像显示单元包括形成在子像素区中的像素电极、连接到像素电极的TFT、用于控制TFT的栅线和用于向TFT提供数据的数据线，且其中驱动电路包括用于驱动栅线的栅极驱动电路。
第一导电层包括形成在绝缘基板上的栅极金属层，第二导电层包括形成在覆盖栅极金属层的至少两个绝缘层中的下绝缘层上的源极/漏极金属层，且第三金属层包括形成在覆盖源极/漏极金属层的上绝缘层上的透明导电层，其中下绝缘层可以是栅极绝缘层且上绝缘层可以是钝化层。
源极/漏极金属层包括单层或多层双金属层，其中钼层可以连接到桥电极。图像显示单元还包括由栅极金属层形成的存储线，且其中所述源电极由源极/漏极金属层形成并从TFT延伸从而交叠存储线且中间设置栅极绝缘层，并通过穿透所述钝化层的第三接触孔连接到由透明导电层形成的像素电极。
根据本发明的另一实施例，液晶显示器装置的制造方法包括步骤：在绝缘基板上形成第一导电层；在第一导电层上形成第二导电层，并形成至少两个绝缘层，第二导电层设置在其间；形成第一接触孔，其穿透至少两个绝缘层的上绝缘层并暴露一部分第二导电层；形成第二接触孔，其穿透至少两个绝缘层并暴露一部分第一导电层；和形成由第三导电层形成的桥电极，用于通过第一和第二接触孔连接第一和第二导电层，其中第二接触孔包括穿透至少两个绝缘层的内孔和围绕内孔并形成在上绝缘层中的外孔。
形成第一和第二接触孔包括步骤：在上绝缘层上形成光致抗蚀剂；通过使用衍射曝光掩模和半色调掩模之一曝光和显影光致抗蚀剂而形成光致抗蚀剂图案；通过光致抗蚀剂图案的第一蚀刻工艺形成第二接触孔的内孔来仅穿透至少两个绝缘层的上绝缘层；和通过光致抗蚀剂图案的第二蚀刻工艺形成第一接触孔以及穿透上绝缘层的第二接触孔的外孔，并通过将内孔延伸来穿透至少两个绝缘层的上绝缘层而暴露第一导电层。第一接触孔以及第二接触孔的外孔形成在相应于衍射曝光掩模的衍射曝光部件和半色调掩模的半色调透射部分之一的区域中。该方法还包括在第一和第二蚀刻工艺之间灰化所述光致抗蚀剂图案。
衍射曝光掩模的衍射曝光部件包括基本平行于第一和第二接触孔的长度形成的多个狭缝。多个狭缝的线宽、间隙和节距中的至少一个从第一和第二接触孔的中心朝外侧减小。多个狭缝包括至少一个具有减小的线宽的末端。多个狭缝中与第一接触孔对应的第一狭缝和多个狭缝中与第二接触孔对应的第二狭缝彼此分开，且第二狭缝连接到相应于第二接触孔内孔的透射部件。第一狭缝交叠部分第二导电层，第二狭缝交叠部分第一导电层且不交叠第二导电层。
附图说明
当结合附图时，从下面的详细描述中本发明的实施将变得更为明显，在附图中：
图1是示意性地示出根据本发明的示范性实施例的LCD装置的示意图；
图2是图1所示的栅极驱动器的内部方框图；
图3是图2所示的第一移位寄存器的具体电路图；
图4是根据本发明的示范性实施例的栅极驱动器的接触部件的平面图；
图5是沿图4所示的线V-V’所取的接触部件的剖面图；
图6是在根据本发明的示范性实施例的LCD装置的制造方法中用于形成接触孔的衍射曝光掩模的平面图；
图7是沿图6所示的线VII-VII’所取的TFT基板和衍射曝光掩模的剖面图；
图8是示出其中桥电极形成在图7所示的TFT基板上的结构的剖面图；
图9是部分示出在根据本发明的示范性实施例的TFT基板中的一个子像素的平面图；
图10是沿图9所示的线X-X’所取的子像素的剖面图；
图11是用于描述图9所示的接触孔的形成方法的剖面图。
具体实施方式
现在将参考图1到11描述本发明的示范性实施例。
图1是示意性地示出根据本发明的示范性实施例的LCD装置的示意图。
图1所示的LCD装置包括图像显示单元16和LCD面板10，在LCD面板10中形成用于驱动图像显示单元16的栅线的栅极驱动器12和14。LCD装置包括电路膜26，该电路膜26在其上安装用于驱动图像显示单元16的数据线的数据集成电路(IC)28。电路膜26连接在印刷电路板(PCB)20和LCD面板10之间。LCD装置包括安装在PCB20上的时序控制器22和电源24。在LCD面板10中，为了描述的方便省略了滤色器基板而仅示出TFT基板。
在LCD面板10的图像显示单元16中，栅线GL1到GLm和数据线DL1到DLn形成为矩阵结构，且TFT和像素电极216形成在由该矩阵结构限定的子像素区中。每个TFT响应于来自栅线GL1到GLm之一的扫描信号从数据线DL1到DLn之一提供数据信号到像素电极216。根据施加的数据信号，像素电极216与滤色器基板的公共电极一起形成电场，因此在子像素基础上控制液晶从而显示图像。
栅极驱动器12和14形成于图像显示单元16两侧的外侧，在位于LCD面板10外侧的非显示区中，并依次驱动栅线GL1到GLm。例如，栅极驱动器12和14在LCD面板10两侧同时驱动栅线GL1到GLm，或者分别驱动奇数栅线GL1、GL3......和偶数栅线GL2、GL4......。每个栅极驱动器12和14包括用于单独驱动栅线GL1到GLm的多个移位寄存器SR1到SRm，如图2所示。每个移位寄存器SR1到SRm包括多个TFT T1到T7，如图3所示。栅极驱动器12和14与图像显示单元16的TFT和多个信号线及电极一起形成在TFT基板上。
用于驱动图像显示单元16的数据线DL1到DLn的多个数据IC28的每个安装在相应的电路膜26上。电路膜26通过各向异性导电膜(ACF)安装在LCD面板10和PCB20之间。带载封装(TCP)或膜上芯片(COF)可以用作安装数据IC28的电路膜26。可取代地，数据IC28可以通过玻璃上芯片(COG)方法直接安装在LCD面板10的TFT基板上而不使用电路膜26。数据IC28通过使用来自伽马电压发生器(未示出)的伽马电压把来自时序控制器22的数字数据转换为模拟数据信号，并在图像显示单元16的栅线GL1到GLm被驱动的同时，在每个水平周期中向数据线DL1到DLn提供该模拟数据信号。
安装在PCB20上的时序控制器22控制数据IC28和栅极驱动器12和14。视频数据信号和从时序控制器22产生的多个数据控制信号通过PCB20和电路膜26提供到每个数据IC28。从时序控制器22产生的多个栅极控制信号通过PCB20、电路膜26、和LCD面板10的TFT基板提供到栅极驱动器12和14。电源24产生驱动数据IC28、栅极驱动器12和14、以及LCD面板10所需要的多个驱动电压。
图2是图1所示的栅极驱动器的内部方框图。
参考图2，每个栅极驱动器12和14包括分别用于驱动多个栅线GL1到GLm的多个移位寄存器SR1到SRm。
多个移位寄存器SR1到SRm的输出端子OUT分别连接到多个栅线GL1到GLm。来自时序控制器22的开始脉冲STV提供到第一移位寄存器SR1的输入端子IN。前一级的栅线的扫描信号提供到每个第二到第m移位寄存器SR2到SRm的输入端子IN。来自电源24的高电势电压VDD和低电势电压VSS分别提供到每个移位寄存器SR1到SRm的功率端子VDD和VSS。来自时序控制器22的时钟CPV提供到每个奇数寄存器SR1、SR3......的时钟端子CK，且来自时序控制器22的反向时钟CPVB提供到每个偶数移位寄存器SR2、SR4......的时钟端子CK。时钟CPV和反向时钟CPVB具有相反的相位。下一级的栅线的扫描信号提供到每个移位寄存器SR1到SRm-1的控制端子CT。与提供到时钟端子CK的反向时钟CPVB相反的时钟CPV提供到第m移位寄存器SRm的控制端子CT。因此，第一移位寄存器SR1响应于开始脉冲STV和时钟CPV输出扫描信号到第一栅线GL1。第二到第m移位寄存器SR2到SRm响应于前一级的移位寄存器的扫描信号和时钟CPV和CPVB依次输出扫描信号到第二栅线GL2到第m栅线GLm。每个移位寄存器SR1到SRm具有相同的内部电路结构。
图3是图2所示的第一移位寄存器SR1的具体电路图。
图3所示的第一移位寄存器SR1包括用于通过节点Q的控制而输出时钟CPV到第一栅线GL1的上拉(pull-up)晶体管的第一TFT T1、由用于通过节点QB的控制而输出低电势电压VSS到第一栅线GL1的下拉(pull-down)晶体管的第二TFT T2构成的输出缓冲、和由用于控制节点Q和QB的第三到第七TFT T3到T7构成的控制器。第一到第七TFT T1到T7可以形成为N型或P型晶体管。因此，第一到第七TFT T1到T7可以与图像显示单元16的TFT一起形成为N型晶体管。
第三TFT T3响应于开始脉冲STV引起节点Q被预充电到高电势电压VDD。被预充电的节点Q被响应于时钟CPV的电容C的耦合现象自举(bootstrap)，并引起时钟CPV的高电压通过第一TFT T1输出为第一栅线GL1的扫描信号。第四和第五TFT T4和T5分别响应于第二栅线GL2的扫描信号和节点QB而将节点Q放电到低电压VSS。第六TFT T6作为正向二极管型连接到高电势电压VDD的供应线，并引起节点QB被预充电到高电势电压VDD。第七TFT T7响应于节点Q将节点QB放电到低电势电压VSS。如果节点Q通过第四和第五TFT T4和T5被放电到低电压，则第七TFT T7被截止且节点QB被充电到高电势电压VDD。第二TFT T2被导通且第一栅线GL1的扫描信号被放电到低电势电压VSS。第二TFT T2保持导通状态直到开始脉冲STV提供到第三TFT T3，且第一栅线GL1保持低电势电压VSS。
根据本发明实施例的LCD装置在使用非晶硅的LCD面板10的TFT基板上安装栅极驱动器12和14，每个栅极驱动器包括多个TFT。由于栅极驱动器12和14通过多个掩模工艺与TFT基板的图像显示单元16一起形成，堆叠至少三个导电层，在导电层之间设置绝缘层。此外，在栅极驱动器12和14中，存在用于通过桥电极连接不同导电层的多个接触部件。例如，在栅极驱动器12和14中，存在多个接触部件，用于通过桥电极彼此连接栅极金属层和源极/漏极金属层，栅极绝缘层设置在其间，该桥电极由钝化层上的透明导电层形成。
图4是图1所示的栅极驱动器中的不同导电层的接触部件120的放大平面图。图5是沿图4所示的线V-V’所取的接触部件120的剖面图。
图4所示的栅极驱动器包括并联连接的一对TFT105和连接到该对TFT105的接触部件120。接触部件120包括用于连接栅电极100和源电极104的桥电极114，并从该对TFT105突出。接触部件120不限于该对TFT105，而可以适用于其中栅极金属层和源极/漏极金属层通过TFT基板上的桥电极连接的所有结构。
该对TFT105包括栅电极100、交叠栅电极100且栅极绝缘层设置在中间的半导体层102。该对TFT105包括交叠半导体层102并彼此分开的源电极104和漏电极106。该源电极104围绕相对于半导体层102的中心向上和向下突出的漏电极106的三个侧面，并与漏电极106分开。由半导体层102构成的两个沟道形成在源电极104和漏电极106之间。该对TFT105的每个TFT相应于图3所示的TFT T1到T7中的任何一个。
接触部件120包括从该对TFT105突出的栅电极100和源电极104、用于分别暴露源电极104和栅电极100的第一和第二接触孔110、和用于通过第一和第二接触孔110和112连接源电极104和栅电极100的桥电极114。
参考图5，栅电极100由绝缘基板130上的栅极金属层形成。栅极绝缘层132形成在绝缘基板130和栅电极100上。源电极104由栅极绝缘层132上的源极/漏极金属层形成，且钝化层134形成在栅极绝缘层132和源电极104上。第一接触孔110穿透钝化层134以暴露一部分源电极104，且第二接触孔112穿透钝化层134和栅极绝缘层132以暴露一部分栅电极100。第二接触孔112包括穿透钝化层134和栅极绝缘层132的内孔112A以及仅穿透钝化层134的外孔112B。外孔112B延伸到内孔12A的外侧，仅在钝化层134上。外孔112B具有比内孔112A更宽的剖面面积且更靠近第一接触孔110。外孔112B形成得相对宽以围绕内孔112A的外侧。形成外孔112B的钝化层134的边缘与形成内孔112A的栅极绝缘层132的部分分开，并具有与内孔112A相比更缓和的倾斜角。第二接触孔112的外孔112B由与内孔112A相同的掩模工艺形成，且可以与第一接触孔110一起通过使用衍射曝光或半透射形成从而仅穿透钝化层134。形成外孔112B的钝化层134的边缘具有朝内孔112B倾斜的表面。基本防止了钝化层134的边缘形成为具有离开内孔112B向后倾斜的表面。
由钝化层134上的透明导电层形成的桥电极114通过第一接触孔110连接到源电极104并沿着第二接触孔112的外孔112B的倾斜表面延伸。桥电极114也通过第二接触孔112的内孔112A连接到栅电极100。基本防止了桥电极114被形成第二接触孔112的外孔112B的钝化层134的倾斜表面所敞开。在第一接触孔110与第二接触孔112的内孔112A之间的第二接触孔112的外孔112B形成来具有相对于形成内孔112A的栅极绝缘层132的部分相对缓和的倾斜角，如图5所示。因此，基本防止了由钝化层134从第二接触孔112向下朝第一接触孔110相后倾斜的表面所引起的桥电极114的缺陷。
图6是用于形成根据本发明的示范性实施例的TFT基板的接触孔的衍射曝光掩模。图7是沿图6的线VII-VII’所取的TFT基板和衍射曝光掩模的剖面图。图8是其上形成桥电极的TFT基板的剖面图。
参考图6和7，在钝化层134形成在TFT基板上之前，栅电极100、源电极104和漏电极106通过多个掩模工艺形成。
栅电极100通过第一掩模工艺形成在绝缘基板130上。通过例如溅射的沉积工艺在绝缘基板130上形成栅极金属层，并通过利用第一掩模的光刻工艺和蚀刻工艺构图该栅极金属层而形成栅电极100。栅极金属层可以是单层或多层结构的例如钼(Mo)、铝(Al)和铬(Cr)的金属或这些金属的合金。例如，栅极金属层可以形成为Al/Mo的双层结构。
栅极绝缘层132也形成在一部分栅电极100上。栅电极100形成在绝缘层130上。栅极绝缘层132通过例如PECVD(等离子体增强化学气相沉积)的沉积工艺形成，且然后形成具有双层结构的半导体层102，该双层结构包括非晶硅层和n+非晶硅层。半导体层102通过使用第二掩模的光刻工艺和蚀刻工艺被构图。栅极绝缘层132可以由无机绝缘材料形成，例如氧化硅(SiOx)和氮化硅(SiNx)。
源电极104和漏电极106通过第三掩模工艺形成在半导体层102上。源电极104和漏电极106通过例如溅射的沉积法在其上形成半导体层102的栅极绝缘层132上形成为源极/漏极金属层。该源极/漏极金属层通过使用第三掩模的光刻工艺和蚀刻工艺被构图。在源电极104和漏电极106之间暴露的n+非晶硅层通过蚀刻工艺除去，且在源电极104和漏电极106下面的n+非晶硅用作欧姆接触层。源极/漏极金属层可以由例如Mo、Al和Cr的金属或这些金属的合金以单层或多层结构形成。例如，源极/漏极金属层可以形成为Mo/Al/Mo的三层结构。半导体层102、源电极104和漏电极106可以利用衍射曝光掩模通过单个掩模工艺形成。
通过第四掩模工艺，钝化层134形成在其上形成源电极104和漏电极106的栅极绝缘层132上。此外，第一和第二接触孔110和112形成在钝化层134中。钝化层134通过例如比如PECVD的沉积法在栅极绝缘层132上沉积例如SiOx和SiNx的无机绝缘层而形成。钝化层134和栅极绝缘层132通过使用衍射曝光掩模150的第四掩模的光刻工艺和蚀刻工艺被构图，因此形成第一和第二接触孔110和112。第一接触孔110和第二接触孔112的外孔112B通过衍射曝光掩模150的衍射曝光仅穿透钝化层134，且钝化层134具有朝内孔112A相对缓和地倾斜的表面。钝化层134可以用快速沉积工艺沉积-因为钝化层134的倾斜表面不是通过蚀刻工艺形成的，钝化层134的沉积工艺时间可以缩短且生产率提高。虽然具有半色调透射部分的半色调掩模可以取代衍射曝光掩模150的衍射曝光部件而使用，但下面仅描述衍射曝光掩模150。
衍射曝光掩模150包括其中不透明图案154形成在掩模基板152上的不透明区P1、其中形成穿透不透明图案154的透射孔160的透射区P2、和其中形成穿透不透明图案154的多个狭缝156和158的衍射曝光区P3。第二接触孔112的内孔112A形成在相应于衍射曝光掩模150的透射区P2的区域中。第一接触孔110和第二接触孔112的外孔112B形成在相应于衍射曝光区P3的区域中。钝化层134形成在相应于不透明区P1的区域中。形成在衍射曝光区P3中的狭缝156和158设计为使得其宽度、间距和节距至少之一朝着第一和第二接触孔110和112的外侧逐渐减小，以逐渐减小曝光量。形成第一接触孔110和第二接触孔112的外孔112B的钝化层134的部分具有缓和倾斜的表面。
例如，用于形成第一接触孔110的衍射曝光掩模150的多个狭缝156与第一和第二接触孔110和112的长度平行地形成。用于形成第二接触孔112的外孔112B的多个第二狭缝158形成为从用于形成内孔112A的透射孔160纵向地延伸。第一和第二狭缝156和158彼此分开，其中源电极104的边缘设置在其间，如图6所示。第一狭缝156形成在源电极104的区域内，从而不超过源电极104的区域。基本上防止源电极104下面的栅极绝缘层132被直到栅极绝缘层132的蚀刻工艺中源电极104边缘的曝光的过蚀刻而底切。第一狭缝156的中间部分具有第一宽度，且端部156A和156B具有小于第一宽度的第二宽度。第一狭缝156的线宽、间距和节距中的一个或多个沿第一狭缝156的宽度方向从第一接触孔110的中心朝外侧减小，使得形成第一接触孔110的钝化层134的部分具有相对缓和的倾斜表面。从透射孔延伸的每个第二狭缝158具有第三宽度，且其与第一狭缝156相对的端部158A具有小于第三宽度的第四宽度。第二狭缝158的线宽、间距和节距中的一个或多个沿第二狭缝158的宽度方向从第二接触孔112的中心朝外侧减小，使得围绕第二接触孔112的钝化层134具有相对缓和的倾斜表面。第二狭缝158可以延伸从而与栅电极100的边缘交叠。第二狭缝158不延伸交叠源电极104。
光致抗蚀剂(未示出)沉积在钝化层134上，且通过使用衍射曝光掩模150的曝光和显影，具有不同厚度的光致抗蚀剂图案形成在相应于不透明区P1和衍射曝光区P3的区域中。相应于衍射曝光区P3的光致抗蚀剂图案具有薄于相应于不透明区P1的厚度。穿透钝化层134的第二接触孔112的内孔112A通过使用这些光致抗蚀剂图案作为掩模的第一干法蚀刻工艺而形成。此后，光致抗蚀剂图案被灰化以除去具有相对薄厚度的光致抗蚀剂图案，因此减小整个厚度。通过使用剩余的光致抗蚀剂图案作为掩模的第二干法蚀刻工艺，形成穿透钝化层134的第一接触孔110和第二接触孔112的外孔112B，且内孔112A延伸以穿透栅极绝缘层132。第一干法蚀刻工艺、光致抗蚀剂图案的灰化工艺和第二干法蚀刻工艺可以在相同的腔室中连续地进行。暴露源电极104的第一接触孔110通过第二干法蚀刻工艺形成，其中即使源电极104形成为Mo/Al/Mo的三层结构，也能基本防止上Mo层被蚀刻。因此，上Mo层不需要形成得厚于约1000以防止Al层暴露，且通过减小上Mo层的沉积厚度到约一半或约小于500，沉积时间可以缩短，因此提高生产率。剩余的光致抗蚀剂图案通过光致抗蚀剂剥离工艺被除去。
参考图8，用于通过第一和第二接触孔110和112连接源电极104和栅电极100的桥电极114通过第五掩模工艺形成。通过例如溅射的沉积法在钝化层134上形成透明导电层，并通过使用第五掩模的光刻和蚀刻工艺构图该透明导电层而形成该桥电极114。作为透明导电层，可以使用ITO(氧化铟锡)、TO(氧化锡)、IZO(氧化铟锌)、ITZO(氧化铟锡锌)、ZO(氧化锌)等形成。
根据本发明的实施例的LCD装置及其制造方法通过使用衍射曝光或半色调掩模而形成穿透钝化层134的第一接触孔110和第二接触孔112的外孔112B。第一接触孔110和第二接触孔112的外孔112B通过与穿透钝化层134和栅极绝缘层132的第二接触孔112的内孔112A相同的掩模工艺形成，且钝化层134具有相对缓和倾斜的表面。然后，基本防止通过第一和第二接触孔110和112的桥电极114的敞开缺陷和累积的敞开缺陷，且通过高速沉积钝化层134，可以缩短沉积工艺时间，因此提高生产率。
图9是局部示出根据本发明的示范性实施例的TFT基板中的一个子像素的平面图。图10是沿图9的线X-X’所取的剖面图。图11是用于形成图9所示的接触孔的掩模的剖面图。
参考图9和10，子像素包括形成在由栅线202和数据线204的交叉所限定的子像素区中的像素电极216、和连接在栅线202、数据线204和像素电极216之间的TFT。
栅线202和数据线204形成在绝缘基板130上，栅极绝缘层132设置在其间。每个子像素区被栅线202和数据线204的矩阵结构划分。在绝缘基板130上，存储线220交叉数据线204且基本平行于栅线202，栅极绝缘层132设置在其间。
TFT包括包含在栅线202中的栅电极206、连接到数据线204的漏电极210、连接到像素电极216的源电极212、和连接到漏电极210和源电极212的半导体层208。半导体层208包括用于形成漏电极210与源电极212之间的沟道的有源层208A、和用于有源层208A、漏电极210和源电极212的欧姆接触的欧姆接触层208B。
像素电极216形成在覆盖TFT的钝化层134上并通过穿透钝化层134的第三接触孔214连接到源电极212。源电极212从TFT延伸从而与存储线220一起形成存储电容器Cst，并交叠存储线220且栅极绝缘层132设置在其间。穿透钝化层134的第三接触孔214形成在存储线220与源电极212的交叠部分上，并连接到像素电极216。
具有上述结构的TFT基板的图像显示单元与上述栅极驱动器一起形成。
包括栅线202、栅电极206和存储线220的栅极金属图案通过第一掩模工艺形成在绝缘基板130上。通过第二掩模工艺，形成栅极绝缘层132，且其中沉积由非晶硅层形成的有源层208A和由n+非晶硅层形成的欧姆接触层208B的半导体层208形成在栅极绝缘层132上。包括数据线204、漏电极210和源电极212的源极/漏极金属图案通过第三掩模工艺形成。通过第四掩模工艺，形成钝化层134和穿透钝化层134的第三接触孔214。通过第三接触孔214连接到源电极212的像素电极216通过第五掩模工艺形成。
第三接触孔214形成在相应于衍射曝光部件P3的区域中，其中形成有衍射曝光掩模150的多个狭缝156。第三接触孔214通过与参考图6和7所述的接触部件120的第一和第二接触孔110和112相同的掩模工艺形成，并形成在与第一接触孔110类似的相应于衍射曝光部件或半色调透射部件的区域中。比不透明区P1的光致抗蚀剂图案薄的光致抗蚀剂图案形成在将通过使用曝光掩模150的曝光和显影形成第三接触孔214的部分的钝化层134上。在用于形成第二接触孔112的内接触孔112A的第一干法蚀刻工艺之后，薄的光致抗蚀剂图案通过灰化工艺被除去，且通过第二干法蚀刻工艺形成仅穿透钝化层134的第三接触孔214。暴露源电极212的第三接触孔214通过第二干法蚀刻工艺形成，其中即使源电极212形成为Mo/Al/Mo的三层结构，也可以基本防止上Mo层被蚀刻。由于上Mo层可以形成为具有小于约1000的厚度且基本防止Al层被暴露，所以可以通过减小上Mo层的沉积厚度到约小于500而缩短沉积时间，因此提高生产率。此外，由于基本防止源极/漏极金属层的源电极212的上Mo层在第三接触孔214的形成期间被过度蚀刻，所以基本防止了由源极/漏极金属层的过度蚀刻引起的例如针孔的缺陷点。基本防止了能够通过像素电极216将漏电极212连接到存储线220的短路缺陷，该连接由于蚀刻剂的渗透将源极/漏极金属层的针孔延伸到栅极绝缘层132而实现。即使暴露源极/漏极金属层的接触孔形成在栅极金属层和源极/漏极金属层交叠部分中且栅极绝缘层设置在其间，也可以基本防止由源极/漏极金属层的过度蚀刻引起的源极/漏极金属层与栅极金属层之间的短路缺陷。
根据本发明的实施例的LCD及其制造方法通过使用衍射曝光或半色调掩模形成穿透钝化层的接触孔和穿透钝化层134和栅极绝缘层的接触孔中的外孔，并使用相同的掩模工艺为穿透钝化层和栅极绝缘层的接触孔中的内孔，并引起钝化层具有缓和倾斜的表面。钝化层的倾斜表面朝内孔倾斜，其中基本防止了通过接触孔的桥电极的敞开缺陷且生产率提高。此外，由于基本防止了累积的敞开缺陷，所以通过钝化层的快速沉积，图像质量提高且生产率提高。
此外，根据本发明的实施例的LCD装置及其制造方法通过使用衍射曝光或半色调透射形成穿透钝化层的接触孔，因此基本防止源极/漏极金属层在形成接触孔时被过度蚀刻。即使Mo/Al/Mo的三层结构应用到源极/漏极金属层，由于上Mo层的沉积时间的减小，上Mo层可以沉积得薄且生产率可以提高。此外，基本防止由源极/漏极金属层的过度蚀刻引起的短路缺陷，同时暴露源极/漏极金属层的接触孔形成在栅极金属层与源极/漏极金属层的交叠部分。
虽然参考其实施例示出并描述了本发明，但本领域的技术人员应该理解，可以进行各种形式和细节的变化而不脱离由权利要求所限定的本发明的精神和范围。
本申请要求2006年2月6日向韩国知识产权局提交的韩国专利申请第2006-0011112号的优先权，将其全文引用结合于此。

Claims (27)

1、一种液晶显示器装置，包括：
至少两个绝缘层，形成在第一导电层上；
第二导电层，形成在所述至少两个绝缘层之间；
第一接触孔，穿透所述至少两个绝缘层中的上绝缘层并暴露一部分所述第二导电层；
第二接触孔，穿透所述至少两个绝缘层并暴露一部分所述第一导电层；和
接触部件，包括由第三导电层形成的桥电极，用于通过所述第一和第二接触孔连接所述第一和第二导电层，
其中所述第二接触孔包括穿透所述至少两个绝缘层的内孔和围绕所述内孔并形成在所述上绝缘层中的外孔。
2、根据权利要求1所述的液晶显示器装置，其中所述第二接触孔的内孔和所述第二接触孔的外孔彼此分开给定距离。
3、根据权利要求2所述的液晶显示器装置，其中所述第一接触孔以及所述第二接触孔的外孔具有与所述第二接触孔的内孔的倾斜表面相比缓和倾斜的表面。
4、根据权利要求3所述的液晶显示器装置，其中所述第二接触孔的外孔朝所述第一接触孔比在其他方向延伸得更远。
5、根据权利要求4所述的液晶显示器装置，其中与所述第一接触孔相邻的外孔的倾斜表面比所述外孔的其他倾斜表面更缓和地形成。
6、根据权利要求5所述的液晶显示器装置，其中所述接触部件形成在包括图像显示单元并包括用于驱动所述图像显示单元的驱动电路的薄膜晶体管基板上，所述图像显示单元由多个子像素构成。
7、根据权利要求6所述的液晶显示器装置，其中所述图像显示单元包括形成在子像素区中的像素电极、连接到所述像素电极的薄膜晶体管、用于控制所述薄膜晶体管的栅线、和用于向所述薄膜晶体管提供数据的数据线，且其中所述驱动电路包括用于驱动所述栅线的栅极驱动电路。
8、根据权利要求7所述的液晶显示器装置，其中所述第一导电层包括形成在绝缘基板上的栅极金属层，所述第二导电层包括形成在覆盖所述栅极金属层的所述至少两个绝缘层中的下绝缘层上的源极/漏极金属层，且所述第三金属层包括形成在覆盖所述源极/漏极金属层的上绝缘层上的透明导电层，其中所述下绝缘层是栅极绝缘层且所述上绝缘层是钝化层。
9、根据权利要求8所述的液晶显示器装置，其中所述源极/漏极金属层包括双金属层，其中至少铝层和钼层堆叠，且所述钼层连接到所述桥电极。
10、根据权利要求9所述的液晶显示器装置，其中所述图像显示单元还包括由所述栅极金属层形成的存储线，其中所述源电极由所述源极/漏极金属层形成并从所述薄膜晶体管延伸从而交叠所述存储线且中间设置所述栅极绝缘层，并且所述源电极通过穿透所述钝化层的第三接触孔连接到由所述透明导电层形成的像素电极。
11、一种液晶显示器装置的制造方法，包括步骤：
在绝缘基板上形成第一导电层；
在所述第一导电层上形成第二导电层，并形成至少两个绝缘层，所述第二导电层设置在其间；
形成第一接触孔，其穿透所述至少两个绝缘层的上绝缘层并暴露一部分所述第二导电层；
形成第二接触孔，其穿透所述至少两个绝缘层并暴露一部分所述第一导电层；和
形成由第三导电层形成的桥电极，用于通过所述第一和第二接触孔连接所述第一和第二导电层，
其中所述第二接触孔包括穿透所述至少两个绝缘层的内孔和围绕所述内孔并形成在所述上绝缘层中的外孔。
12、根据权利要求11所述的方法，其中所述第二接触孔的内孔和所述第二接触孔的外孔彼此分开给定距离。
13、根据权利要求12所述的方法，其中所述第一接触孔以及所述第二接触孔的外孔形成为具有与所述第二接触孔的内孔相比缓和倾斜的表面。
14、根据权利要求13所述的方法，其中所述第二接触孔的外孔朝所述第一接触孔比沿其他方向延伸得更远。
15、根据权利要求14所述的方法，其中与所述第一接触孔相邻的外孔的倾斜表面比所述外孔的其他倾斜表面更缓和地形成。
16、根据权利要求15所述的方法，其中形成所述第一和第二接触孔包括步骤：
在所述上绝缘层上形成光致抗蚀剂；
通过使用衍射曝光掩模和半色调掩模之一曝光和显影所述光致抗蚀剂而形成光致抗蚀剂图案；
通过利用所述光致抗蚀剂图案的第一蚀刻工艺，形成所述第二接触孔的内孔以仅穿透所述至少两个绝缘层的上绝缘层；和
通过利用所述光致抗蚀剂图案的第二蚀刻工艺形成穿透所述上绝缘层的第一接触孔以及第二接触孔的外孔，并通过将所述内孔延伸来穿透所述至少两个绝缘层的下绝缘层而暴露所述第一导电层。
17、根据权利要求16所述的方法，其中所述第一接触孔以及所述第二接触孔的外孔形成在相应于所述衍射曝光掩模的衍射曝光部件和所述半色调掩模的半色调透射部件之一的区域中。
18、根据权利要求17所述的方法，还包括在所述第一和第二蚀刻工艺之间灰化所述光致抗蚀剂图案。
19、根据权利要求17所述的方法，其中所述衍射曝光掩模的衍射曝光部件包括基本平行于所述第一和第二接触孔的长度形成的多个狭缝。
20、根据权利要求19所述的方法，其中所述多个狭缝的线宽、间隙和节距中的任何一个从所述第一和第二接触孔的中心朝外侧减小。
21、根据权利要求20所述的方法，还包括形成所述多个狭缝以包括至少一个具有减小的线宽的末端。
22、根据权利要求21所述的方法，其中所述多个狭缝中与所述第一接触孔对应的第一狭缝和所述多个狭缝中与所述第二接触孔对应的第二狭缝彼此分开，且所述第二狭缝连接到相应于所述第二接触孔内孔的透射部件。
23、根据权利要求21所述的方法，其中所述第一狭缝交叠部分所述第二导电层，所述第二狭缝交叠部分所述第一导电层且不交叠所述第二导电层。
24、根据权利要求21所述的方法，其中包括用于连接所述第一和第二导电层的桥电极的接触部件形成在薄膜晶体管基板上，所述薄膜晶体管基板包括包含多个子像素的图像显示单元和用于驱动所述图像显示单元的驱动电路，
其中所述图像显示单元包括形成在子像素区中的像素电极、连接到所述像素电极的薄膜晶体管、用于控制所述薄膜晶体管的栅线、和用于向所述薄膜晶体管提供数据的数据线，且
其中所述驱动电路包括用于驱动所述栅线的栅极驱动电路。
25、根据权利要求24所述的方法，其中所述第一导电层包括形成在绝缘基板上的栅极金属层，所述第二导电层包括形成在覆盖所述栅极金属层的至少两个绝缘层的下绝缘层上的源极/漏极金属层，且所述第三金属层包括形成在覆盖所述源极/漏极金属层的上绝缘层上的透明导电层，其中所述下绝缘层是栅极绝缘层且所述上绝缘层是钝化层。
26、根据权利要求25所述的方法，其中所述源极/漏极金属层包括双金属层，其中至少铝层和钼层堆叠，且所述钼层连接到所述桥电极。
27、根据权利要求26所述的方法，还包括步骤：
在所述图像显示单元上通过所述栅极金属层形成存储线；
使由所述源极/漏极金属层形成并从所述薄膜晶体管延伸的源电极交叠所述存储线，所述栅极绝缘层设置在其间；和
在被所述存储线交叠的漏电极上相应于所述衍射曝光部件或所述半色调透射部件的区域中形成穿透所述钝化层的第三接触孔，
其中所述像素电极通过所述第三接触孔连接到所述漏电极。
CNA2007100067622A 2006-02-06 2007-02-06 液晶显示器装置及其制造方法 Pending CN101017297A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020060011112A KR101261450B1 (ko) 2006-02-06 2006-02-06 액정 표시 장치와 그 제조 방법
KR11112/06 2006-02-06

Publications (1)

Publication Number Publication Date
CN101017297A true CN101017297A (zh) 2007-08-15

Family

ID=38428774

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2007100067622A Pending CN101017297A (zh) 2006-02-06 2007-02-06 液晶显示器装置及其制造方法

Country Status (3)

Country Link
US (1) US7804097B2 (zh)
KR (1) KR101261450B1 (zh)
CN (1) CN101017297A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102623399A (zh) * 2012-03-25 2012-08-01 昆山工研院新型平板显示技术中心有限公司 有源矩阵有机发光显示器阵列基板制作方法
CN104319274A (zh) * 2014-11-14 2015-01-28 京东方科技集团股份有限公司 阵列基板及其制作方法、显示面板及显示装置
CN104637925A (zh) * 2013-11-07 2015-05-20 乐金显示有限公司 用于显示面板的阵列基板及其制造方法
CN105388646A (zh) * 2015-12-14 2016-03-09 深圳市华星光电技术有限公司 液晶显示屏及液晶显示屏的色偏补偿方法
CN112771601A (zh) * 2019-08-21 2021-05-07 京东方科技集团股份有限公司 显示基板、显示装置及显示基板的制作方法

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101055211B1 (ko) * 2007-07-11 2011-08-08 엘지디스플레이 주식회사 액정표시장치의 제조방법
KR20090126764A (ko) * 2008-06-05 2009-12-09 삼성전자주식회사 표시기판, 이의 제조방법 및 이를 갖는 표시장치
TWI380275B (en) * 2008-07-11 2012-12-21 Wintek Corp Shift register
EP2234100B1 (en) * 2009-03-26 2016-11-02 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
CN101887897B (zh) 2009-05-13 2013-02-13 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法
KR101582934B1 (ko) * 2009-08-03 2016-01-08 삼성디스플레이 주식회사 박막 트랜지스터 표시판
WO2011033911A1 (en) * 2009-09-16 2011-03-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
EP2562739B1 (en) * 2010-04-22 2016-11-23 Sharp Kabushiki Kaisha Active matrix substrate and display device
TWI438662B (zh) * 2010-12-01 2014-05-21 Wintek China Technology Ltd 觸控面板及具有此觸控面板的觸控顯示面板
KR101908492B1 (ko) * 2011-04-12 2018-10-17 엘지디스플레이 주식회사 터치 패널 일체형 표시 장치
KR20130109319A (ko) * 2012-03-27 2013-10-08 삼성전자주식회사 반도체 발광장치, 발광모듈 및 조명장치
KR102052933B1 (ko) 2012-11-27 2019-12-09 삼성디스플레이 주식회사 표시 기판
CN104217688B (zh) * 2013-05-31 2016-08-10 京东方科技集团股份有限公司 一种lcd面板及显示装置
CN103676382B (zh) * 2013-12-26 2017-03-08 京东方科技集团股份有限公司 阵列基板及显示装置
KR102316791B1 (ko) * 2014-08-19 2021-10-26 삼성디스플레이 주식회사 표시장치 및 이의 제조방법
KR20170062573A (ko) * 2015-11-27 2017-06-08 삼성디스플레이 주식회사 표시 장치
CN105609136A (zh) * 2016-01-04 2016-05-25 京东方科技集团股份有限公司 移位寄存器单元、驱动方法、栅极驱动电路和显示装置
US11900884B2 (en) 2019-08-21 2024-02-13 Chengdu Boe Optoelectronics Technology Co., Ltd. Display substrate having a scan driving circuit with a plurality of shift registers and manufacturing method thereof, display device
KR102121341B1 (ko) * 2019-11-29 2020-06-11 삼성디스플레이 주식회사 표시 기판의 제조 방법
CN111863926B (zh) * 2020-07-31 2022-12-02 京东方科技集团股份有限公司 显示基板及其制备方法、掩膜版

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6255130B1 (en) * 1998-11-19 2001-07-03 Samsung Electronics Co., Ltd. Thin film transistor array panel and a method for manufacturing the same
KR100816333B1 (ko) * 2001-08-30 2008-03-24 삼성전자주식회사 액정 표시 장치용 색 필터 기판 및 박막 트랜지스터 기판및 이들의 제조 방법
KR100846464B1 (ko) * 2002-05-28 2008-07-17 삼성전자주식회사 비정질실리콘 박막 트랜지스터-액정표시장치 및 그 제조방법
JP2005011920A (ja) * 2003-06-18 2005-01-13 Hitachi Displays Ltd 表示装置とその製造方法
US7190000B2 (en) * 2003-08-11 2007-03-13 Samsung Electronics Co., Ltd. Thin film transistor array panel and manufacturing method thereof
KR100499376B1 (ko) * 2003-10-10 2005-07-04 엘지.필립스 엘시디 주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR100556702B1 (ko) * 2003-10-14 2006-03-07 엘지.필립스 엘시디 주식회사 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법
KR101050292B1 (ko) 2003-12-27 2011-07-19 엘지디스플레이 주식회사 박막트랜지스터 어레이 기판의 제조방법
TWI287869B (en) * 2005-02-16 2007-10-01 Hannstar Display Corp Structure and manufacturing method of imager array unit
JP4772395B2 (ja) * 2005-06-24 2011-09-14 三菱電機株式会社 電気光学表示装置およびその製造方法
KR101306239B1 (ko) * 2006-11-03 2013-09-17 삼성디스플레이 주식회사 액정 표시 장치 및 그의 불량 화소 복구 방법
KR20080044645A (ko) * 2006-11-17 2008-05-21 삼성전자주식회사 액정표시패널 및 이의 제조방법
KR101475299B1 (ko) * 2008-08-20 2014-12-23 삼성디스플레이 주식회사 액정 표시 장치 및 그의 제조 방법

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102623399A (zh) * 2012-03-25 2012-08-01 昆山工研院新型平板显示技术中心有限公司 有源矩阵有机发光显示器阵列基板制作方法
CN102623399B (zh) * 2012-03-25 2014-08-27 昆山工研院新型平板显示技术中心有限公司 有源矩阵有机发光显示器阵列基板制作方法
CN104637925A (zh) * 2013-11-07 2015-05-20 乐金显示有限公司 用于显示面板的阵列基板及其制造方法
CN104637925B (zh) * 2013-11-07 2017-09-01 乐金显示有限公司 用于显示面板的阵列基板及其制造方法
CN104319274A (zh) * 2014-11-14 2015-01-28 京东方科技集团股份有限公司 阵列基板及其制作方法、显示面板及显示装置
CN104319274B (zh) * 2014-11-14 2017-03-29 京东方科技集团股份有限公司 阵列基板及其制作方法、显示面板及显示装置
CN105388646A (zh) * 2015-12-14 2016-03-09 深圳市华星光电技术有限公司 液晶显示屏及液晶显示屏的色偏补偿方法
US10176768B2 (en) 2015-12-14 2019-01-08 Shenzhen China Star Optoelectronics Technology Co., Ltd Liquid crystal display and color shift compensation method of liquid crystal display
CN112771601A (zh) * 2019-08-21 2021-05-07 京东方科技集团股份有限公司 显示基板、显示装置及显示基板的制作方法
CN112771601B (zh) * 2019-08-21 2023-05-23 京东方科技集团股份有限公司 显示基板、显示装置及显示基板的制作方法

Also Published As

Publication number Publication date
US7804097B2 (en) 2010-09-28
KR20070080053A (ko) 2007-08-09
US20070197019A1 (en) 2007-08-23
KR101261450B1 (ko) 2013-05-10

Similar Documents

Publication Publication Date Title
CN101017297A (zh) 液晶显示器装置及其制造方法
CN108598087B (zh) 阵列基板及其制造方法、显示面板、电子装置
JP5341079B2 (ja) Ｔｆｔ、シフトレジスタ、走査信号線駆動回路、および表示装置、ならびにｔｆｔの成形方法
JP4477603B2 (ja) 液晶表示装置及びその製造方法
US8619207B2 (en) Amorphous silicon thin film transistor-liquid crystal display device and method of manufacturing the same
KR100769307B1 (ko) 화상 표시장치 및 그 제조방법
CN101089686B (zh) 显示器件及其制造方法
JP5129427B2 (ja) トランジスタ及びこれを有する表示装置
CN104730791B (zh) 一种阵列基板及其驱动方法、显示装置
KR101758783B1 (ko) 게이트 구동부, 이를 포함하는 표시 기판 및 이 표시 기판의 제조 방법
US5047819A (en) Amorphous-silicon thin film transistor array substrate
US11049466B2 (en) Display device
JPH0814669B2 (ja) マトリクス型表示装置
JP2003121867A (ja) ビジュアルインスペクション手段を備えた薄膜トランジスタ基板及びビジュアルインスペクション方法
CN110658658B (zh) 图像显示装置
CN102473368A (zh) 有源矩阵基板和有源矩阵型显示装置
US8462285B2 (en) Scanning line driving circuit for active matrix and image display device
CN101257028A (zh) 薄膜晶体管基板及其制造方法
CN105993077A (zh) 有源矩阵基板
CN108254979A (zh) 显示面板及其制作方法
JP2009015049A (ja) 液晶表示装置
US11537012B2 (en) Substrate for display device and display device
KR102410396B1 (ko) 수평 전계형 액정 표시장치 및 그 제조방법
CN103487976A (zh) 液晶显示装置以及制造液晶显示装置的方法
KR20080022245A (ko) 게이트 구동회로 및 이를 갖는 표시 장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20070815