JP5341079B2 - Ｔｆｔ、シフトレジスタ、走査信号線駆動回路、および表示装置、ならびにｔｆｔの成形方法 - Google Patents

Ｔｆｔ、シフトレジスタ、走査信号線駆動回路、および表示装置、ならびにｔｆｔの成形方法 Download PDF

Info

Publication number
JP5341079B2
JP5341079B2 JP2010516771A JP2010516771A JP5341079B2 JP 5341079 B2 JP5341079 B2 JP 5341079B2 JP 2010516771 A JP2010516771 A JP 2010516771A JP 2010516771 A JP2010516771 A JP 2010516771A JP 5341079 B2 JP5341079 B2 JP 5341079B2
Authority
JP
Japan
Prior art keywords
lead
capacitor electrode
electrode
wiring
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010516771A
Other languages
English (en)
Other versions
JPWO2009150862A1 (ja
Inventor
信也 田中
哲郎 菊池
元 今井
英樹 北川
義晴 片岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2010516771A priority Critical patent/JP5341079B2/ja
Publication of JPWO2009150862A1 publication Critical patent/JPWO2009150862A1/ja
Application granted granted Critical
Publication of JP5341079B2 publication Critical patent/JP5341079B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/86—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/13—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body combined with thin-film or thick-film passive components

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Description

本発明は、ゲート・ソース間に付加された容量を備えるＴＦＴに関するものである。
近年、ゲートドライバを液晶パネル上にアモルファスシリコンで形成しコスト削減を図るゲートモノリシック化が進められている。ゲートモノリシックは、ゲートドライバレス、パネル内蔵ゲートドライバ、ゲートインパネルなどとも称される。例えば特許文献１には、ゲートモノリシックにより、シフトレジスタを構成した例が開示されている。
図１１に、特許文献１に記載されたシフトレジスタの各段の回路構成を示す。
この回路の主要な構成および動作について説明すると、同図には縦続接続された各段のうちのｎ段目の構成が示されており、入力端子１２に前段のゲート出力が入力される。この入力はトランジスタ１８のドレインを介して出力トランジスタ１６をＯＮ状態とする。出力トランジスタ１６のゲート・ソース間にはブートストラップ容量３０が接続されている。出力トランジスタ１６がＯＮ状態のときにドレイン側からクロック信号Ｃ１のＨｉｇｈレベルが入力されると、ブートストラップ容量３０を介したゲート・ソース間の容量結合によって出力トランジスタ１６のゲート電位が電源電圧以上に急上昇する。これによって、出力トランジスタ１６のソース・ドレイン間抵抗は非常に小さくなり、クロック信号Ｃ１のＨｉｇｈレベルがゲートバスライン１１８に出力されるとともに、このゲート出力が次段の入力に供給される。
図１２に、このようなブートスラップ容量が表示パネルに作り込まれるときの素子平面図を示す。
図１２に示すブートストラップ容量１０１ｂは、ＴＦＴ１０１の一部としてＴＦＴ本体部１０１ａに接続されている。表示パネルがアモルファスシリコン等の移動度の小さな材料で作られている場合には、表示パネルにモノリシックに作り込まれるＴＦＴ１０１のチャネル幅を非常に大きくすることによってＴＦＴ本体部１０１ａのソース・ドレイン間抵抗を下げるようにするのが一般的である。従って、図１１のＴＦＴ本体部１０１ａは、櫛歯状のソース電極１０２とドレイン電極１０３とが互いに噛み合うように対向配置されて、大きなチャネル幅を確保している。このソース電極１０２とドレイン電極１０３とが噛み合う領域の下方にはゲート電極１０４が設けられている。ブートストラップ容量１０１ｂは、ＴＦＴ本体部１０１ａのソース電極１０２から引き出された第１容量電極１０２ａと、ＴＦＴ本体部１０１ａのゲート電極１０４から引き出された第２容量電極１０４ａとがゲート絶縁膜を介して対向することにより形成されている。
そして、第１容量電極１０２ａは、シフトレジスタ段の出力ＯＵＴに接続されており、出力ＯＵＴはコンタクトホール１０５を介してゲートバスラインＧＬに接続されている。
図１３に、図１２のＸ−Ｘ’線断面図を示す。
当該断面図に示されているように、図１３の構成は、ガラス基板１００上に、ゲートメタルＧＭ、ゲート絶縁膜１０６、Ｓｉのｉ層１０７、Ｓｉのｎ＋層１０８、ソースメタルＳＭ、および、パッシベーション膜１０９が順次積層された構成を用いて形成されている。ゲート電極１０４、第２容量電極１０４ａ、および、ゲートバスラインＧＬは、全て、プロセスにおいて同時に成膜されたゲートメタルＧＭにより形成されている。ソース電極１０２、ドレイン電極１０３、および、第１容量電極１０２ａは、全て、プロセスにおいて同時に成膜されたソースメタルＳＭにより形成されている。ｉ層１０７はＴＦＴ本体部１０１ａにおいてチャネル形成領域となる層である。ｎ＋層１０８は、ｉ層１０７とソース電極１０２およびドレイン電極１０３との間にソース・ドレインのコンタクト層として設けられる層である。
以上に説明したブートストラップ容量を備えるトランジスタは、特許文献２等にも記載されている。
特許第３８６３２１５号公報（２００６年１０月６日登録） 日本国公開特許公報「特開平８−８７８９７号公報（公開日：１９９６年４月２日）」
従来のブートストラップ容量を備えるＴＦＴにおいては、前述したようにＴＦＴ本体部が大きなチャネル幅を確保するために大きなサイズを必要とする。従って、ＴＦＴを歩留まりよく製造しないと、良品パネルの得られる割合が大きく低下し兼ねない。しかしながら、ブートストラップ容量は、それを備えるＴＦＴの出力が接続される負荷が大きくなると、十分なブートストラップ効果を得るのに大きな容量値を必要とするので、それだけパネル上で大きな面積を占有することになる。この容量値の大きさは、表示パネルの回路構成や仕様にもよるが、例えば７型のパネルで３ｐＦ以上の大きさであり、画面サイズが大きいとさらに大きくなる。従って、図１２に示したブートストラップ容量１０１ｂの大きさは非常に大きなものとなる。例えば、７型ＷＶＧＡでＲＧＢ３色分のゲートスキャンを行うゲートモノリシック表示装置に備えられるＴＦＴについて、ブートストラップ容量１０１ｂの容量値が３ｐＦの場合に、ゲートドライバが表示領域に対して片側にのみ隣接するように配置されていてゲートスキャン方向のドットピッチが６３μｍであるとし、また、ゲート絶縁膜（ＳｉＮｘ）の比誘電率が６．９、膜厚が４１００オングストロームであるとして、ブートストラップ容量１０１ｂのゲートスキャン方向の一辺Ｈは５０μｍ、他辺Ｗは４００μｍとなる。
ブートストラップ容量がこのような大きな面積を占める結果、ブートストラップ容量の対向する２つの電極間にリークが発生する確率が高くなる。ブートストラップ容量に一箇所でもリークが発生すると、ＴＦＴ全体が正常に機能しなくなるので、ＴＦＴの製造歩留まり、従って表示パネルの製造歩留まりが大きく低下してしまう。
このように、従来のブートストラップ容量を備えたＴＦＴは、ブートストラップ容量におけるリークにより製造歩留まりの低下が発生しやすいという問題があった。
本発明は上記従来の問題点に鑑みなされたものであり、その目的は、ＴＦＴ本体部に接続された容量にリークが発生してもＴＦＴ全体の歩留まりが低下しにくいＴＦＴ、ならびに、それを備えたシフトレジスタ、走査信号線駆動回路、および表示装置、ならびにＴＦＴの成形方法を実現することにある。
本発明のＴＦＴは、上記課題を解決するために、ＴＦＴであって、ソース電極に接続された第１容量電極と、第２容量電極とが、パネル厚み方向に第１絶縁膜を介して対向する領域を有するようにして形成された第１容量と、第３容量電極と第４容量電極とが、パネル厚み方向に第２絶縁膜を介して対向する領域を有するようにして形成された第２容量と、上記第１容量電極からパネル面内方向に引き出された第１引き出し配線と、ゲート電極からパネル面内方向に引き出された第２引き出し配線と、上記第３容量電極からパネル面内方向に引き出された第３引き出し配線と、上記第４容量電極からパネル面内方向に引き出された第４引き出し配線と、パネル厚み方向に見て上記第２引き出し配線および上記第４引き出し配線と交差する第１配線と、パネル厚み方向に見て上記第１引き出し配線および上記第３引き出し配線と交差する第２配線とを備えており、上記第２容量電極と上記ゲート電極とが上記第２引き出し配線を介して互いに接続されており、上記第３容量電極と上記ソース電極とは互いに接続されておらず、上記第４容量電極と上記ゲート電極とは互いに接続されていないことを特徴としている。
また、上記ＴＦＴを成形するＴＦＴの成形方法として、上記第２容量電極と上記ゲート電極とを上記第２引き出し配線を溶断することにより分離し、上記第１引き出し配線および上記第３引き出し配線と上記第２配線とを溶着することにより互いに接続し、上記第２引き出し配線および上記第４引き出し配線と上記第１配線とを溶着することにより互いに接続する方法が挙げられる。
上記の発明によれば、第１容量が電気的に機能するようにＴＦＴ本体部に接続されており、第１容量にリークが発生した場合には、レーザ溶断などにより第２容量電極を第２引き出し配線から分離することにより第２容量電極とゲート電極とを互いに分離し、第２引き出し配線および第４引き出し配線と第１配線とをレーザ溶着などにより互いに接続するとともに、第１引き出し配線および第３引き出し配線と第２配線とをレーザ溶着などにより互いに接続することにより、第２容量を電気的に機能するようにＴＦＴ本体部に接続することができる。
従って、当該ＴＦＴは、第１容量にリークが発生した場合にＴＦＴ全体を犠牲にすることなく、第２容量を代替の容量として使用することが可能なＴＦＴである。
以上により、ＴＦＴ本体部に接続された容量にリークが発生してもＴＦＴ全体の歩留まりが低下しにくいＴＦＴを実現することができるという効果を奏する。
本発明のＴＦＴは、上記課題を解決するために、ＴＦＴであって、ソース電極に接続された第１容量電極と、第２容量電極とが、パネル厚み方向に第１絶縁膜を介して対向するように形成された第１容量と、第３容量電極と第４容量電極とが、パネル厚み方向に第２絶縁膜を介して対向するように形成された第２容量と、上記第１容量電極からパネル面内方向に引き出された第１引き出し配線と、ゲート電極からパネル面内方向に引き出された第２引き出し配線と、上記第３容量電極からパネル面内方向に引き出された第３引き出し配線と、上記第４容量電極からパネル面内方向に引き出された第４引き出し配線と、パネル厚み方向に見て上記第２引き出し配線および上記第４引き出し配線と交差する第１配線と、パネル厚み方向に見て上記第１引き出し配線および上記第３引き出し配線と交差する第２配線とを備えており、上記第２容量電極と上記ゲート電極とは互いに接続されておらず、上記第１引き出し配線および上記第３引き出し配線と上記第２配線とが互いに接続されていることにより、上記第３容量電極と上記ソース電極とが互いに接続されており、上記第２引き出し配線および上記第４引き出し配線と上記第１配線とが互いに接続されていることにより、上記第４容量電極と上記ゲート電極とが互いに接続されていることを特徴としている。
上記の発明によれば、第１容量と第２容量とのうち、第２容量が電気的に機能するようにＴＦＴ本体部に接続されるように接続関係が設定されている。
従って、当該ＴＦＴは、第１容量にリークが発生した場合にＴＦＴ全体を犠牲にすることなく、第２容量を代替の容量として使用することが可能なＴＦＴである。
以上により、ＴＦＴ本体部に接続された容量にリークが発生してもＴＦＴ全体の歩留まりが低下しにくいＴＦＴを実現することができるという効果を奏する。
本発明のＴＦＴは、上記課題を解決するために、上記第１容量電極、上記第３容量電極、上記第１引き出し配線、上記第３引き出し配線、および、上記第１配線はソースメタルにより形成されており、上記第２容量電極、上記第４容量電極、上記第２引き出し配線、上記第４引き出し配線、および、上記第２配線はゲートメタルにより形成されていることを特徴としている。
上記の発明によれば、第１容量および第２容量を、ＴＦＴが本来備えるメタル材料によって容易に構成することができるという効果を奏する。
本発明のＴＦＴは、上記課題を解決するために、上記第１絶縁膜および上記第２絶縁膜はゲート絶縁膜であることを特徴としている。
上記の発明によれば、第１容量および第２容量を、ＴＦＴが本来備える絶縁材料によって容易に構成することができるという効果を奏する。
本発明のＴＦＴは、上記課題を解決するために、ＴＦＴであって、ソース電極に接続された引き出し配線と、上記引き出し配線からパネル面内方向に分岐して引き出された複数の第１容量電極と、ゲート電極に接続された第２容量電極とが、パネル厚み方向に絶縁膜を介して対向する領域を有するようにして形成された容量とを備えていることを特徴としている。
また、上記ＴＦＴを成形するＴＦＴの成形方法として、少なくとも１つの上記第１容量電極を上記引き出し配線から溶断する方法が挙げられる。
上記の発明によれば、各第１容量電極と第２容量電極との間に形成される容量（以下、部分容量と称する）が互いに並列に接続されて全体の容量（以下、全体容量と称する）が形成されているので、部分容量が全体容量と比較して十分に小さければ、リークが生じた程度の本数の第１容量電極を引き出し配線からレーザ溶断などにより分離しても、全体容量は分離前とほとんど変わらない。
これにより、当該ＴＦＴは、容量にリークが発生した場合にＴＦＴ全体を犠牲にすることなく、容量を修復して使用することが可能なＴＦＴとなる。
以上により、ＴＦＴ本体部に接続された容量にリークが発生してもＴＦＴ全体の歩留まりが低下しにくいＴＦＴを実現することができるという効果を奏する。
本発明のＴＦＴは、上記課題を解決するために、上記第１容量電極は、上記引き出し配線から上記第２容量電極と対向する領域である対向領域に至るまでに、上記第２容量電極と対向しない非対向領域を有していることを特徴としている。
上記の発明によれば、リークが生じた第１容量電極を、非対向領域で容易にレーザ溶断などにより分離することができるという効果を奏する。
本発明のＴＦＴは、上記課題を解決するために、上記第１容量電極の上記非対向領域と上記対向領域との境界位置と、上記引き出し配線からの上記第１容量電極の分岐箇所との少なくとも一方に、切り欠き部が設けられていることを特徴としている。
上記の発明によれば、リークが生じた第１容量電極を、非対向領域でレーザ溶断などにより分離するときに、切り欠き部を分離箇所の目印として使用することができるという効果を奏する。
本発明のＴＦＴは、上記課題を解決するために、上記第１容量電極および上記引き出し配線はソースメタルにより形成されており、上記第２容量電極はゲートメタルにより形成されていることを特徴としている。
上記の発明によれば、第１容量および第２容量を、ＴＦＴが本来備えるメタル材料によって容易に構成することができるという効果を奏する。
本発明のＴＦＴは、上記課題を解決するために、上記絶縁膜はゲート絶縁膜であることを特徴としている。
上記の発明によれば、第１容量および第２容量を、ＴＦＴが本来備える絶縁材料によって容易に構成することができるという効果を奏する。
本発明のＴＦＴは、上記課題を解決するために、ＴＦＴであって、ソース電極に接続された第１容量電極と、第２容量電極とが、パネル厚み方向に第１絶縁膜を介して対向する領域を有するようにして、かつ、上記第１容量電極と第３容量電極とが、上記第１容量電極に対して上記第２容量電極側とは反対側でパネル厚み方向に第２絶縁膜を介して対向する領域を有するようにして形成された第１容量と、第４容量電極と第５容量電極とが、パネル厚み方向に第３絶縁膜を介して対向する領域を有するようにして、かつ、上記第４容量電極と第６容量電極とが、上記第４容量電極に対して上記第５容量電極側とは反対側でパネル厚み方向に第４絶縁膜を介して対向する領域を有するようにして形成された第２容量と、上記第１容量電極からパネル面内方向に引き出された第１引き出し配線と、上記第２容量電極からパネル面内方向に引き出された第２引き出し配線と、ゲート電極からパネル面内方向に引き出されたゲート引き出し配線と、上記第３容量電極からパネル面内方向に引き出された第３引き出し配線と、上記第４容量電極からパネル面内方向に引き出された第４引き出し配線と、上記第５容量電極からパネル面内方向に引き出された第５引き出し配線と、パネル厚み方向に見て上記ゲート引き出し配線および上記第５引き出し配線と交差する第１配線と、パネル厚み方向に見て上記第１引き出し配線および上記第４引き出し配線と交差する第２配線とを備えており、上記第３容量電極と上記ゲート電極とが上記第３引き出し配線を介して互いに接続されており、上記第６容量電極は上記第５引き出し配線に接続されており、上記第２容量電極と上記ゲート電極とが上記第２引き出し配線を介して互いに接続されており、上記ゲート引き出し配線および上記第５引き出し配線と上記第１配線とは互いに接続されておらず、上記第１引き出し配線および上記第４引き出し配線と上記第２配線とは互いに接続されていないことを特徴としている。
また、上記ＴＦＴを成形するＴＦＴの成形方法として、上記第３容量電極と上記ゲート電極とを上記第３引き出し配線を溶断することにより互いに分離し、上記第６容量電極を上記第５引き出し配線に溶着することにより接続し、上記第２容量電極と上記ゲート電極とを上記第２引き出し配線を溶断することにより互いに分離し、上記ゲート引き出し配線および上記第５引き出し配線と上記第１配線とを溶着することにより互いに接続し、上記第１引き出し配線および上記第４引き出し配線と上記第２配線とを溶着することにより互いに接続する方法が挙げられる。
上記の発明によれば、第１容量が電気的に機能するようにＴＦＴ本体部に接続されており、第１容量にリークが発生した場合には、第２引き出し配線をレーザ溶断することなどにより第２容量電極とゲート電極とを互いに分離するとともに、第３引き出し配線をレーザ溶断することなどにより第３容量電極とゲート電極とを互いに分離し、ゲート引き出し配線および第５引き出し配線と第１配線とをレーザ溶着などで互いに接続するとともに、第１引き出し配線および第４引き出し配線と第２配線とをレーザ溶着などにより互いに接続することにより、第２容量を電気的に機能するようにＴＦＴ本体部に接続することができる。
従って、当該ＴＦＴは、第１容量にリークが発生した場合にＴＦＴ全体を犠牲にすることなく、第２容量を代替の容量として使用することが可能なＴＦＴである。
以上により、ＴＦＴ本体部に接続された容量にリークが発生してもＴＦＴ全体の歩留まりが低下しにくいＴＦＴを実現することができるという効果を奏する。
本発明のＴＦＴは、上記課題を解決するために、ＴＦＴであって、ソース電極に接続された第１容量電極と、第２容量電極とが、パネル厚み方向に第１絶縁膜を介して対向する領域を有するようにして、かつ、上記第１容量電極と第３容量電極とが、上記第１容量電極に対して上記第２容量電極側とは反対側でパネル厚み方向に第２絶縁膜を介して対向する領域を有するようにして形成された第１容量と、第４容量電極と第５容量電極とが、パネル厚み方向に第３絶縁膜を介して対向する領域を有するようにして、かつ、上記第４容量電極と第６容量電極とが、上記第４容量電極に対して上記第５容量電極側とは反対側でパネル厚み方向に第４絶縁膜を介して対向する領域を有するようにして形成された第２容量と、上記第１容量電極からパネル面内方向に引き出された第１引き出し配線と、上記第２容量電極からパネル面内方向に引き出された第２引き出し配線と、ゲート電極からパネル面内方向に引き出されたゲート引き出し配線と、上記第３容量電極からパネル面内方向に引き出された第３引き出し配線と、上記第４容量電極からパネル面内方向に引き出された第４引き出し配線と、上記第５容量電極からパネル面内方向に引き出された第５引き出し配線と、パネル厚み方向に見て上記ゲート引き出し配線および上記第５引き出し配線と交差する第１配線と、パネル厚み方向に見て上記第１引き出し配線および上記第４引き出し配線と交差する第２配線とを備えており、上記第３容量電極と上記ゲート電極とが互いに接続されておらず、上記第６容量電極は上記第５引き出し配線に接続されており、上記第２容量電極と上記ゲート電極とが互いに接続されておらず、上記ゲート引き出し配線および上記第５引き出し配線と上記第１配線とが互いに接続されていることにより、上記第５容量電極および上記第６容量電極と上記ゲート電極とが互いに接続されており、上記第１引き出し配線および上記第４引き出し配線と上記第２配線とが互いに接続されていることにより、上記第４容量電極と上記ソース電極とが互いに接続されていることを特徴としている。
上記の発明によれば、第１容量と第２容量とのうち、第２容量が電気的に機能するようにＴＦＴ本体部に接続されるように接続関係が設定されている。
従って、当該ＴＦＴは、第１容量にリークが発生した場合にＴＦＴ全体を犠牲にすることなく、第２容量を代替の容量として使用することが可能なＴＦＴである。
以上により、ＴＦＴ本体部に接続された容量にリークが発生してもＴＦＴ全体の歩留まりが低下しにくいＴＦＴを実現することができるという効果を奏する。
本発明のＴＦＴは、上記課題を解決するために、上記第１容量電極、上記第４容量電極、上記第１引き出し配線、上記第４引き出し配線、および、上記第１配線はソースメタルにより形成されており、上記第２容量電極、上記第５容量電極、上記第２引き出し配線、上記第５引き出し配線、上記ゲート引き出し配線、および、上記第２配線はゲートメタルにより形成されており、上記第３容量電極、上記第６容量電極、および、上記第３引き出し配線は透明電極により形成されていることを特徴としている。
上記の発明によれば、第１容量および第２容量を、ＴＦＴが本来備えるメタル材料によって容易に構成することができるという効果を奏する。
本発明のＴＦＴは、上記課題を解決するために、上記第１絶縁膜および上記第３絶縁膜はゲート絶縁膜であり、上記第２絶縁膜および上記第４絶縁膜はパッシベーション膜であることを特徴としている。
上記の発明によれば、第１容量および第２容量を、ＴＦＴが本来備える絶縁材料によって容易に構成することができるという効果を奏する。
本発明のＴＦＴは、上記課題を解決するために、ＴＦＴであって、ソース電極に接続された引き出し配線と、上記引き出し配線からパネル面内方向に分岐して引き出された複数の第１容量電極と、ゲート電極に接続された第２容量電極とが、パネル厚み方向に第１絶縁膜を介して対向する領域を有するようにして、かつ、上記第１容量電極と、ゲート電極に接続された第３容量電極とが、上記第１容量電極に対して上記第２容量電極側とは反対側でパネル厚み方向に第２絶縁膜を介して対向する領域を有するようにして形成された容量とを備えていることを特徴としている。
また、上記ＴＦＴを成形するＴＦＴの成形方法として、少なくとも１つの上記第１容量電極を上記引き出し配線から溶断する方法が挙げられる。
上記の発明によれば、各第１容量電極と第２容量電極との間に形成される容量（以下、第１部分容量と称する）が互いに並列に接続され、かつ、各第１容量電極と第３容量電極との間に形成される容量（以下、第２部分容量と称する）が互いに並列に接続されて全体の容量（以下、全体容量と称する）が形成されているので、第１部分容量と第２部分容量との和が全体容量と比較して十分に小さければ、リークが生じた程度の本数の第１容量電極を引き出し配線からレーザ溶断などにより分離しても、全体容量は分離前とほとんど変わらない。
これにより、当該ＴＦＴは、容量にリークが発生した場合にＴＦＴ全体を犠牲にすることなく、容量を修復して使用することが可能なＴＦＴとなる。
以上により、ＴＦＴ本体部に接続された容量にリークが発生してもＴＦＴ全体の歩留まりが低下しにくいＴＦＴを実現することができるという効果を奏する。
本発明のＴＦＴは、上記課題を解決するために、上記第１容量電極は、上記引き出し配線から、上記第２容量電極と上記第３容量電極とのうちの近いほうに対向する領域である対向領域に至るまでに、上記第２容量電極および上記第３容量電極と対向しない非対向領域を有していることを特徴としている。
上記の発明によれば、リークが生じた第１容量電極を、非対向領域で容易にレーザ溶断などにより分離することができるという効果を奏する。
本発明のＴＦＴは、上記課題を解決するために、上記第１容量電極の上記非対向領域と上記対向領域との境界位置と、上記引き出し配線からの上記第１容量電極の分岐箇所との少なくとも一方に、切り欠き部が設けられていることを特徴としている。
上記の発明によれば、リークが生じた第１容量電極を、非対向領域でレーザ溶断などにより分離するときに、切り欠き部を分離箇所の目印として使用することができるという効果を奏する。
本発明のＴＦＴは、上記課題を解決するために、上記第１容量電極および上記引き出し配線はソースメタルにより形成されており、上記第２容量電極はゲートメタルにより形成されており、上記第３容量電極は透明電極により形成されていることを特徴としている。
上記の発明によれば、第１容量および第２容量を、ＴＦＴが本来備えるメタル材料によって容易に構成することができるという効果を奏する。
本発明のＴＦＴは、上記課題を解決するために、上記第１絶縁膜はゲート絶縁膜であり、上記第２絶縁膜はパッシベーション膜であることを特徴としている。
上記の発明によれば、第１容量および第２容量を、ＴＦＴが本来備える絶縁材料によって容易に構成することができるという効果を奏する。
本発明のＴＦＴは、上記課題を解決するために、アモルファスシリコンを用いて製造されていることを特徴としている。
上記の発明によれば、アモルファスシリコンを用いたＴＦＴは一般にチャネル幅が大きくてＴＦＴ本体の製造歩留まりを低下させやすいので、この材料により製造されるＴＦＴの容量の製造歩留まりを向上させることにより、ＴＦＴ全体の製造歩留まりを大きく低下させないようにすることができるという効果を奏する。
本発明のＴＦＴは、上記課題を解決するために、微結晶シリコンを用いて製造されていることを特徴としている。
上記の発明によれば、微結晶シリコンを用いたＴＦＴは、アモルファスシリコンＴＦＴよりも高移動度なため、アモルファスシリコンＴＦＴと比較してトランジスタサイズの小型化ができるという効果を奏する。また、ＴＦＴに微結晶シリコンを用いると、小スペース化が可能となるため狭額縁に有利であるという効果を奏する。また、直流バイアスの印加による閾値電圧の変動を抑えることができるという効果を奏する。
本発明のシフトレジスタは、上記課題を解決するために、上記ＴＦＴを、各段を構成するトランジスタの少なくとも１つとして備えていることを特徴としている。
上記の発明によれば、シフトレジスタを歩留まりよく製造することができるという効果を奏する。
本発明の走査信号線駆動回路は、上記課題を解決するために、上記シフトレジスタを備え、上記シフトレジスタを用いて表示装置の走査信号を生成することを特徴としている。
上記の発明によれば、走査信号線駆動回路を歩留まりよく製造することができるという効果を奏する。
本発明の走査信号線駆動回路は、上記課題を解決するために、上記ＴＦＴは、上記走査信号の出力トランジスタであることを特徴としている。
上記の発明によれば、上記ＴＦＴを走査信号の出力トランジスタに用いることにより、大きな駆動能力が要求されるＴＦＴを歩留まりよく製造することができるという効果を奏する。
本発明の表示装置は、上記課題を解決するために、上記走査信号線駆動回路を備えていることを特徴としている。
上記の発明によれば、表示装置を歩留まりよく製造することができるという効果を奏する。
本発明の表示装置は、上記課題を解決するために、上記走査信号線駆動回路は、表示パネルに表示領域とモノリシックに形成されていることを特徴としている。
上記の発明によれば、走査信号線駆動回路が表示パネルに表示領域とモノリシックに形成される表示装置を、大きな容量が必要となる他に、ＴＦＴのチャネル幅が大きくならざるを得ない不利な点を補って、歩留まりよく製造することができるという効果を奏する。
本発明の表示装置は、上記課題を解決するために、上記ＴＦＴが形成された表示パネルを備えていることを特徴としている。
上記の発明によれば、ＴＦＴ本体部に接続された容量にリークが発生してもＴＦＴ全体の歩留まりが低下しにくい表示装置を実現することができるという効果を奏する。
本発明の他の目的、特徴、および優れた点は、以下に示す記載によって十分分かるであろう。また、本発明の利点は、添付図面を参照した次の説明によって明白になるであろう。
本発明の実施形態を示すものであり、第１の実施例に係るＴＦＴの構成を示す平面図である。 図１のＴＦＴのＡ−Ａ’線断面図である。 本発明の実施形態を示すものであり、第２の実施例に係るＴＦＴの構成を示す平面図である。 本発明の実施形態を示すものであり、第３の実施例に係るＴＦＴの構成を示す平面図である。 図４のＴＦＴの断面図を示しており、（ａ）はＢ−Ｂ’線断面図、（ｂ）はＣ−Ｃ’線断面図である。 本発明の実施形態を示すものであり、第４の実施例に係るＴＦＴの構成を示す平面図である。 本発明の実施形態を示すものであり、表示装置の構成を示すブロック図である。 図７の表示装置が備えるシフトレジスタの構成を示す回路ブロック図である。 図８のシフトレジスタが備えるシフトレジスタ段を説明する図を示しており、（ａ）はシフトレジスタ段の構成を示す回路図、（ｂ）は（ａ）の回路の動作を示すタイミングチャートである。 図８のシフトレジスタの動作を示すタイミングチャートである。 従来技術を示すものであり、シフトレジスタ段の構成を示す回路図である。 従来技術を示すものであり、ＴＦＴの構成を示す平面図である。 図１２のＸ−Ｘ’線断面図である。
符号の説明
１ 液晶表示装置（表示装置）
６１、７１、８１、９１
ＴＦＴ
６１ｂ 容量（第１容量）
６１ｃ 容量（第２容量）
６２ ソース電極
６４ ゲート電極
６２ａ 第１容量電極
６４ａ 第２容量電極
６２ｂ 第３容量電極
６４ｂ 第４容量電極
６２ｉ 引き出し配線（第１引き出し配線）
６４ｈ 引き出し配線（第２引き出し配線）
６２ｊ 引き出し配線（第３引き出し配線）
６４ｉ 引き出し配線（第４引き出し配線）
６６ ゲート絶縁膜（第１絶縁膜、第２絶縁膜、絶縁膜）
７１ａ 容量
７２ｈ 引き出し配線
７２ａ 第１容量電極
７４ａ 第２容量電極
７３、７４、７５
切り欠き部
８１ｂ 容量（第１容量）
８１ｃ 容量（第２容量）
８２ ソース電極
８４ ゲート電極
８２ａ 第１容量電極
８４ａ 第２容量電極
８０ａ 第３容量電極
８２ｂ 第４容量電極
８４ｂ 第５容量電極
８０ｂ 第６容量電極
８２ｉ 引き出し配線（第１引き出し配線）
８４ｈ 引き出し配線（第２引き出し配線）
８０ｃ 引き出し配線（第３引き出し配線）
８４ｄ 引き出し配線（ゲート引き出し配線）
８２ｊ 引き出し配線（第４引き出し配線）
８４ｅ 引き出し配線（第５引き出し配線）
８６ ゲート絶縁膜（第１絶縁膜、第３絶縁膜）
８９ パッシベーション膜（第２絶縁膜、第４絶縁膜）
９１ａ 容量
９２ｈ 引き出し配線
９２ａ 第１容量電極
９４ａ 第２容量電極
９０ａ 第３容量電極
９３、９４、９５
切り欠き部
Ｔｒ４ トランジスタ（ＴＦＴ）
ＣＡＰ 容量（第１容量、第２容量）
本発明の一実施形態について図１ないし図１０に基づいて説明すると以下の通りである。
図７に、本実施形態に係る表示装置である液晶表示装置１の構成を示す。
液晶表示装置１は、表示パネル２、フレキシブルプリント基板３、および、コントロール基板４を備えている。
表示パネル２は、ガラス基板上にアモルファスシリコンや多結晶シリコン、ＣＧシリコン、微結晶シリコンなどを用いて表示領域２ａ、複数のゲートバスラインＧＬ…、複数のソースバスラインＳＬ…、および、ゲートドライバ５ａ・５ｂが作り込まれたアクティブマトリクス型の表示パネルである。表示領域２ａは、複数の絵素ＰＩＸ…がマトリクス状に配置された領域である。絵素ＰＩＸは、絵素ＰＩＸの選択素子であるＴＦＴ２１、液晶容量ＣＬ、および、補助容量Ｃｓを備えている。ＴＦＴ２１のゲートはゲートバスラインＧＬに接続されており、ＴＦＴ２１のソースはソースバスラインＳＬに接続されている。液晶容量ＣＬおよび補助容量ＣｓはＴＦＴ２１のドレインに接続されている。
複数のゲートバスラインＧＬ…はゲートバスラインＧＬ１・ＧＬ２・ＧＬ３・…・ＧＬｎからなり、そのうち１つおきに配置されたゲートバスラインＧＬ１・ＧＬ３・ＧＬ５…からなる第１のグループのゲートバスラインＧＬ…はゲートドライバ５ａの出力に接続されており、残りの１つおきに配置されたゲートバスラインＧＬ２・ＧＬ４・ＧＬ６…からなる第２のグループのゲートバスラインＧＬ…はゲートドライバ５ｂの出力に接続されている。複数のソースバスラインＳＬ…はソースバスラインＳＬ１・ＳＬ２・ＳＬ３・…・ＳＬｍからなり、それぞれ後述するソースドライバ６の出力に接続されている。また、図示しないが、絵素ＰＩＸ…の各補助容量Ｃｓに補助容量電圧を与える補助容量配線が形成されている。
ゲ−トドライバ５ａは、表示パネル２上で表示領域２ａに対してゲートバスラインＧＬ…の延びる方向の一方側に隣接する領域に設けられており、第１のグループのゲートバスラインＧＬ１・ＧＬ３・ＧＬ５…のそれぞれに順次ゲートパルスを供給する。ゲ−トドライバ５ｂは、表示パネル２上で表示領域２ａに対してゲートバスラインＧＬ…の延びる方向の他方側に隣接する領域に設けられており、第２のグループのゲートバスラインＧＬ２・ＧＬ４・ＧＬ６…のそれぞれに順次ゲートパルスを供給する。これらのゲートドライバ５ａ・５ｂは表示パネル２に表示領域２ａとモノリシックに作り込まれており、ゲートモノリシック、ゲートドライバレス、パネル内蔵ゲートドライバ、ゲートインパネルなどと称されるゲートドライバは全てゲートドライバ５ａ・５ｂに含まれ得る。
フレキシブルプリント基板３は、ソースドライバ６を備えている。ソースドライバ６はソースバスラインＳＬ…のそれぞれにデータ信号を供給する。コントロール基板４はフレキシブルプリント基板３に接続されており、ゲートドライバ５ａ・５ｂおよびソースドライバ６に必要な信号や電源を供給する。コントロール基板４から出力されたゲートドライバ５ａ・５ｂへ供給する信号および電源は、フレキシブルプリント基板３を介して表示パネル２上からゲートドライバ５ａ・５ｂへ供給される。
図８に、ゲートドライバ５ａ・５ｂの構成を示す。
ゲートドライバ５ａは、複数のシフトレジスタ段ＳＲ（ＳＲ１、ＳＲ３、ＳＲ５、…）が縦続接続された第１のシフトレジスタ５１ａを備えている。各シフトレジスタ段ＳＲは、セット入力端子Ｑｎ−１、出力端子ＧＯＵＴ、リセット入力端子Ｑｎ＋１、クロック入力端子ＣＫＡ・ＣＫＢ、および、Ｌｏｗ電源入力端子ＶＳＳを備えている。コントロール基板４からは、クロック信号ＣＫ１、クロック信号ＣＫ２、ゲートスタートパルスＧＳＰ１、および、Ｌｏｗ電源ＶＳＳ（便宜上、Ｌｏｗ電源入力端子ＶＳＳと同じ符号で代用する）が供給される。Ｌｏｗ電源ＶＳＳは負電位でもよいし、ＧＮＤ電位でも、正電位でもよいが、ＴＦＴを確実にＯＦＦ状態とするためにここでは負電位とする。
第１のシフトレジスタ５１ａ内においてｊ番目（ｊ＝１、２、３、…、ｉ＝１、３、５、…、ｊ＝（ｉ＋１）／２）に位置するシフトレジスタ段ＳＲｉの出力端子ＧＯＵＴからの出力は、ｉ番目のゲートバスラインＧＬｉに出力されるゲート出力Ｇｉとなる。
走査方向の一端側にある初段のシフトレジスタ段ＳＲ１のセット入力端子Ｑｎ−１にはゲートスタートパルスＧＳＰ１が入力され、ｊについて２段目以降のシフトレジスタ段ＳＲｉのそれぞれには、前段のシフトレジスタ段ＳＲｉ−２のゲート出力Ｇｉ−２が入力される。また、リセット入力端子Ｑｎ＋１には後段のシフトレジスタ段ＳＲｉ＋２のゲート出力Ｇｉ＋２が入力される。
初段のシフトレジスタ段ＳＲ１からｊについて１段おきにあるシフトレジスタ段ＳＲにおいては、クロック入力端子ＣＫＡにクロック信号ＣＫ１が入力されるとともに、クロック入力端子ＣＫＢにクロック信号ＣＫ２が入力される。ｊについて２段目のシフトレジスタ段ＳＲ３から１段おきにあるシフトレジスタ段ＳＲにおいては、クロック入力端子ＣＫＡにクロック信号ＣＫ２が入力されるとともに、クロック入力端子ＣＫＢにクロック信号ＣＫ１が入力される。このように、第１のシフトレジスタ５１ａ内では、第１の段と第２の段とが交互に並ぶ。
クロック信号ＣＫ１・ＣＫ２は、図９の（ｂ）に示すような波形（ＣＫ１はＣＫＡを、ＣＫ２はＣＫＢを、それぞれ参照）を有している。クロック信号ＣＫ１・ＣＫ２は、互いのクロックパルスが重ならないようになっているとともに、クロック信号ＣＫ１のクロックパルスはクロック信号ＣＫ２のクロックパルスの次にクロックパルス１つ分をおいて現れ、クロック信号ＣＫ２のクロックパルスはクロック信号ＣＫ１のクロックパルスの次にクロックパルス１つ分をおいて現れるタイミングを有している。
ゲートドライバ５ｂは、複数のシフトレジスタ段ＳＲ（ＳＲ２、ＳＲ４、ＳＲ６、…）が縦続接続された第２のシフトレジスタ５１ｂを備えている。各シフトレジスタ段ＳＲは、セット入力端子Ｑｎ−１、出力端子ＧＯＵＴ、リセット入力端子Ｑｎ＋１、クロック入力端子ＣＫＡ・ＣＫＢ、および、Ｌｏｗ電源入力端子ＶＳＳを備えている。コントロール基板４からは、クロック信号ＣＫ３、クロック信号ＣＫ４、ゲートスタートパルスＧＳＰ２、および、前記Ｌｏｗ電源ＶＳＳが供給される。
第２のシフトレジスタ５１ｂ内においてｋ番目（ｋ＝１、２、３、…、ｉ＝２、４、６、…、ｋ＝ｉ／２）に位置するシフトレジスタ段ＳＲｉの出力端子ＧＯＵＴからの出力は、ｉ番目のゲートバスラインＧＬｉに出力されるゲート出力Ｇｉとなる。
走査方向の一端側にある初段のシフトレジスタ段ＳＲ２のセット入力端子Ｑｎ−１にはゲートスタートパルスＧＳＰ２が入力され、ｋについて２段目以降のシフトレジスタ段ＳＲｉのそれぞれには、前段のシフトレジスタ段ＳＲｉ−２のゲート出力Ｇｉ−２が入力される。また、リセット入力端子Ｑｎ＋１には後段のシフトレジスタ段ＳＲｉ＋２のゲート出力Ｇｉ＋２が入力される。
初段のシフトレジスタ段ＳＲ２からｋについて１段おきにあるシフトレジスタ段ＳＲにおいては、クロック入力端子ＣＫＡにクロック信号ＣＫ３が入力されるとともに、クロック入力端子ＣＫＢにクロック信号ＣＫ４が入力される。ｋについて２段目のシフトレジスタ段ＳＲ４から１段おきにあるシフトレジスタ段ＳＲにおいては、クロック入力端子ＣＫＡにクロック信号ＣＫ４が入力されるとともに、クロック入力端子ＣＫＢにクロック信号ＣＫ３が入力される。このように、第２のシフトレジスタ５１ｂ内では、第３の段と第４の段とが交互に並ぶ。
クロック信号ＣＫ３・ＣＫ４は、図９の（ｂ）に示すような波形（ＣＫ３はＣＫＡを、ＣＫ４はＣＫＢを、それぞれ参照）を有している。クロック信号ＣＫ３・ＣＫ４は、互いのクロックパルスが重ならないようになっているとともに、クロック信号ＣＫ３のクロックパルスはクロック信号ＣＫ４のクロックパルスの次にクロックパルス１つ分をおいて現れ、クロック信号ＣＫ４のクロックパルスはクロック信号ＣＫ３のクロックパルスの次にクロックパルス１つ分をおいて現れるタイミングを有している。
また、図１０に示すように、クロック信号ＣＫ１・ＣＫ２とクロック信号ＣＫ３・ＣＫ４とは互いにタイミングがずれており、クロック信号ＣＫ１・ＣＫ２・ＣＫ３・ＣＫ４は、クロック信号ＣＫ１のクロックパルスがクロック信号ＣＫ４のクロックパルスの次に現れ、クロック信号ＣＫ３のクロックパルスがクロック信号ＣＫ１のクロックパルスの次に現れ、クロック信号ＣＫ２のクロックパルスがクロック信号ＣＫ３のクロックパルスの次に現れ、クロック信号ＣＫ４のクロックパルスがクロック信号ＣＫ２のクロックパルスの次に現れるタイミングを有している。
ゲートスタートパルスＧＳＰ１・ＧＳＰ２は、図１０に示すように、ゲートスタートパルスＧＳＰ１を先行させた、互いに隣接しているパルスである。ゲートスタートパルスＧＳＰ１のパルスはクロック信号ＣＫ２のクロックパルスに同期しており、ゲートスタートパルスＧＳＰ２のパルスはクロック信号ＣＫ４のクロックパルスに同期している。
次に、図９の（ａ）にシフトレジスタ５１ａ・５１ｂの各シフトレジスタ段ＳＲｉの構成を示す。
シフトレジスタ段ＳＲｉは、トランジスタＴｒ１・Ｔｒ２・Ｔｒ３・Ｔｒ４を備えている。特に、トランジスタＴｒ４はブートストラップ容量である容量ＣＡＰを備えている。上記トランジスタは全てｎチャネル型のＴＦＴである。
トランジスタＴｒ１において、ゲートおよびドレインはセット入力端子Ｑｎ−１に、ソースはトランジスタＴｒ４のゲートに、それぞれ接続されている。トランジスタＴｒ４において、ドレインはクロック入力端子ＣＫＡに、ソースは出力端子ＧＯＵＴに、それぞれ接続されている。すなわち、トランジスタＴｒ４は伝送ゲートとして、クロック入力端子ＣＫＡに入力されるクロック信号の通過および遮断を行う。容量ＣＡＰは、トランジスタＴｒ４のゲートとソースとの間に接続されている。トランジスタＴｒ４のゲートと同電位のノードをｎｅｔＡと称する。
トランジスタＴｒ２において、ゲートはクロック入力端子ＣＫＢに、ドレインは出力端子ＧＯＵＴに、ソースはＬｏｗ電源入力端子ＶＳＳに、それぞれ接続されている。トランジスタＴｒ３において、ゲートはリセット入力端子Ｑｎ＋１に、ドレインはノードｎｅｔＡに、ソースはＬｏｗ電源入力端子ＶＳＳに、それぞれ接続されている。
次に、図９の（ｂ）を用いて、図９の（ａ）の構成のシフトレジスタ段ＳＲｉの動作について説明する。
セット入力端子Ｑｎ−１にシフトパルスが入力されると、トランジスタＴｒ１がＯＮ状態となり、容量ＣＡＰを充電する。このシフトパルスは、シフトレジスタ段ＳＲ１・ＳＲ２についてはそれぞれ、ゲートスタートパルスＧＳＰ１・ＧＳＰ２であり、それ以外のシフトレジスタ段ＳＲｉについては前段のゲート出力Ｇｊ−１・Ｇｋ−１である。容量ＣＡＰが充電されることによりノードｎｅｔＡの電位が上昇し、トランジスタＴｒ４がＯＮ状態になり、クロック入力端子ＣＫＡから入力されたクロック信号がトランジスタＴｒ４のソースに現れるが、次にクロック入力端子ＣＫＡにクロックパルスが入力された瞬間に容量ＣＡＰのブートストラップ効果によってノードｎｅｔＡの電位が急速に上昇し、入力されたクロックパルスがシフトレジスタ段ＳＲｉの出力端子ＧＯＵＴに伝送されて出力され、ゲートパルスとなる。
セット入力端子Ｑｎ−１へのゲートパルスの入力が終了すると、トランジスタＴｒ４がＯＦＦ状態となる。そして、ノードｎｅｔＡおよびシフトレジスタ段ＳＲｉの出力端子ＧＯＵＴがフローティングとなることによる電荷の保持を解除するために、リセット入力端子Ｑｎ＋１に入力されるリセットパルスによってトランジスタＴｒ３をＯＮ状態とし、ノードｎｅｔＡおよび出力端子ＧＯＵＴをＬｏｗ電源ＶＳＳの電位とする。
その後、再びセット入力端子Ｑｎ−１にシフトパルスが入力されるまでは、クロック入力端子ＣＫＢに入力されるクロックパルスによって、トランジスタＴｒ２が周期的にＯＮ状態となることにより、ノードｎｅｔＡおよびシフトレジスタ段ＳＲｉの出力端子ＧＯＵＴをＬｏｗ電源電位にリフレッシュする、すなわちゲートバスラインＧＬｉをＬｏｗ引きする。
このようにして、図１０に示すように、ゲートバスラインＧ１・Ｇ２・Ｇ３・…に順次ゲートパルスが出力されていく。
次に、図９の（ａ）のトランジスタＴｒ４に適用される素子構造について、実施例を挙げて説明する。
本実施例のＴＦＴについて図１および図２を用いて説明する。
図１に、トランジスタＴｒ４に適用可能な本実施例に係るＴＦＴ６１の構成について、表示パネル２上における平面図を示す。
ＴＦＴ６１は、ＴＦＴ本体部６１ａ、容量６１ｂ・６１ｃ、および、配線６２ｃ・６４ｃを備えている。容量６１ｂ・６１ｃはそれぞれがブートストラップ容量として機能し得る容量であり、前記容量ＣＡＰに適用可能なものである。
ＴＦＴ本体部６１ａは、ゲート電極６４のパネル厚み方向上方に、櫛歯状のソース電極６２とドレイン電極６３とが互いに噛み合うようにパネル面内で対向配置されて、大きなチャネル幅が確保された構成である。但しこれは一例であり、ソース電極６２、ドレイン電極６３、および、ゲート電極６４の形状および配置は任意でよい。
容量（第１容量）６１ｂは、第１容量電極６２ａと第２容量電極６４ａとがゲート絶縁膜（第１絶縁膜、図２参照）６６を介してパネル厚み方向に対向する領域を有するようにして形成されている。第１容量電極６２ａは、ＴＦＴ本体部６１ａのソース電極６２から引き出し配線６２ｈによってパネル面内方向に引き出されて形成されている。第２容量電極６４ａは、ＴＦＴ本体部６１ａのゲート電極６４から引き出し配線（第２引き出し配線）６４ｈによってパネル面内方向に引き出されて形成されている。
そして、第１容量電極６２ａは、パネル面内方向への引き出し配線（第１引き出し配線）６２ｉを介してシフトレジスタ段ＳＲの出力ＯＵＴに接続されており、出力ＯＵＴはコンタクトホール６５を介してパネル厚み方向下方のゲートバスラインＧＬに接続されている。
容量（第２容量）６１ｃは、容量６１ｂに隣接して配置されており、第３容量電極６２ｂと第４容量電極６４ｂとがゲート絶縁膜（第２絶縁膜）６６を介して対向する領域を有するようにして形成されている。第１絶縁膜と第２絶縁膜とは互いに異なる絶縁膜であってもよい。ここでは、容量６１ｂと容量６１ｃとは互いに同じ容量値を有するように設計されている。第３容量電極６２ｂからはパネル面内方向への引き出し配線（第３引き出し配線）６２ｊが引き出されており、第４容量電極６４ｂからはパネル面内方向への引き出し配線（第４引き出し配線）６４ｉが引き出されている。
配線（第１配線）６２ｃは、引き出し配線６４ｈと引き出し配線６４ｉとの両方にパネル厚み方向上方で交差するように設けられている。配線（第２配線）６４ｃは、引き出し配線６２ｉと引き出し配線６２ｊとの両方にパネル厚み方向下方で交差するように設けられている。
図２に、図１のＡ−Ａ’線断面図を示す。
当該断面図に示されているように、図１の構成は、ガラス基板６０上に、ゲートメタルＧＭ、ゲート絶縁膜６６、Ｓｉのｉ層６７、Ｓｉのｎ＋層６８、ソースメタルＳＭ、および、パッシベーション膜６９が順次積層された構成を用いて形成されている。ゲート電極６４、第２容量電極６４ａ、引き出し配線６４ｈ、配線６４ｃ、および、ゲートバスラインＧＬは、全て、プロセスにおいて同時に成膜されたゲートメタルＧＭにより形成されている。ゲートメタルＧＭとしては、例えば、Ｔａ（またはＴａＮ）、Ｔｉ（またはＴｉＮ）、Ａｌ（またはＡｌを主成分とする合金）、Ｍｏ（またはＭｏＮ）、Ｃｒを、それぞれ単層で、もしくは、それらのうちのいくつかの組み合わせによる積層構造で用いることができる。ソース電極６２、ドレイン電極６３、第１容量電極６２ａ、引き出し配線６２ｉ、および、配線６２ｃは、全て、プロセスにおいて同時に成膜されたソースメタルＳＭにより形成されている。ソースメタルＳＭとしては、例えばゲートメタルＧＭと同様の材料を用いることができ、例えば、Ｔａ（またはＴａＮ）、Ｔｉ（またはＴｉＮ）、Ａｌ（またはＡｌを主成分とする合金）、Ｍｏ（またはＭｏＮ）、Ｃｒを、それぞれ単層で、もしくは、それらのうちのいくつかの組み合わせによる積層構造で用いることができる。ｉ層６７はＴＦＴ本体部６１ａにおいてチャネル形成領域となる層である。ｎ＋層６８は、ｉ層６７とソース電極６２およびドレイン電極６３との間にソース・ドレインのコンタクト層として設けられる層である。
この他、図１の、第４容量電極６４ｂおよび引き出し配線６４ｉは上記ゲートメタルＧＭにより形成されており、第３容量電極６２ｂおよび引き出し配線６２ｊは上記ソースメタルＳＭにより形成されている。
ゲート絶縁膜６６としては、例えばＳｉＮ、ＳｉＯ２などを用いることができる。パッシベーション膜６９としては、例えばＳｉＮ、ＳｉＯ２、有機樹脂膜などを用いることができる。
上記構成のＴＦＴ６１において、製造時には、容量６１ｂは引き出し配線６２ｈ・６４ｈによってＴＦＴ本体部６１ａに電気的に接続されているとともに、容量６１ｃは、第３容量電極６２ｂがソース電極６２に接続されておらず、かつ、第４容量電極６４ｂがゲート電極６４に接続されていないことにより、ＴＦＴ本体部６１ａに電気的に接続されていない。そして、第１容量電極６２ａと第２容量電極６４ａとがリーク欠陥Ｌ１を有することなどにより、容量６１ｂにリークが発生していることが、製造後の検査によって判明した場合に、容量６１ｂを、引き出し配線６２ｈ・６４ｈの両方によっては電圧を印加されない状態とするとともに、容量６１ｃを、引き出し配線６２ｊおよび配線６４ｃと引き出し配線６４ｉおよび配線６２ｃとによってＴＦＴ本体部６１ａに電気的に接続されるようにする。上記検査は、電気的検査であってもよいし、目視検査であってもよい。
具体的には、配線６２ｃと引き出し配線６４ｈ・６４ｉとを互いの各交差箇所Ｐ１・Ｐ２でレーザ溶着により互いに接続することにより第４容量電極６４ｂをゲート電極６４に接続するとともに、配線６４ｃと引き出し配線６２ｉ・６２ｊとを互いの各交差箇所Ｐ３・Ｐ４でレーザ溶着により互いに接続することにより、第３容量電極６２ｂをソース電極６２に接続する。さらに、引き出し配線６４ｈを、第２容量電極６４ａと上記交差箇所Ｐ１との間の箇所Ｑ１でレーザ溶断することにより、第２容量電極６４ａを引き出し配線６４ｈから切り離して、第２容量電極６４ａをゲート電極６４から切り離す。
これにより、ＴＦＴ６１は、容量６１ｂにリークが発生した場合にＴＦＴ６１全体を犠牲にすることなく、容量６１ｃを代替のブートストラップ容量として使用することが可能なＴＦＴとなる。
なお、容量６１ｃのような代替の容量は１つに限らず、複数個設けられていてもよく、リークが発生したときに使用可能な代替容量を１つ選択して使用することが可能である。
本実施例のＴＦＴについて図３を用いて説明する。なお、図１および図２の部材と同じ符号を付した部材については、特に断らない限り図１および図２のものと同じ機能を有するものとする。
図３に、トランジスタＴｒ４に適用可能な本実施例に係るＴＦＴ７１の構成について、表示パネル２上における平面図を示す。
ＴＦＴ７１は、ＴＦＴ本体部６１ａ、容量７１ａ、および、配線７２ｈ・７４ｈを備えている。容量７１ａはブートストラップ容量として機能し得る容量であり、前記容量ＣＡＰに適用可能なものである。
容量７１ａは、複数の第１容量電極７２ａ…と第２容量電極７４ａとがゲート絶縁膜６６を介してパネル厚み方向に対向する領域を有するようにして形成されている。複数の第１容量電極７２ａ…は、ＴＦＴ本体部６１ａのソース電極６２から引き出された引き出し配線７２ｈから、パネル面内方向に櫛歯状に分岐して引き出されるように形成されている。第２容量電極７４ａは、ＴＦＴ本体部６１ａのゲート電極６４から引き出し配線７４ｈによってパネル面内方向に引き出されて形成されている。
引き出し配線７２ｈはシフトレジスタ段ＳＲの出力ＯＵＴに接続されており、出力ＯＵＴはコンタクトホール６５を介してパネル厚み方向下方のゲートバスラインＧＬに接続されている。
複数の第１容量電極７２ａ…および引き出し配線７２ｈはソースメタルＳＭにより形成されており、第２容量電極７４ａおよび引き出し配線７４ｈはゲートメタルＧＭにより形成されている。
上記構成のＴＦＴ７１において、複数の第１容量電極７２ａ…のうちのいずれか１つ以上の第１容量電極７２ａと第２容量電極７４ａとの間にリーク欠陥Ｌ２を有することなどにより、容量７１ａにリークが発生していることが製造後の検査によって判明した場合に、リーク欠陥Ｌ２を有する第１容量電極７２ａを引き出し配線７２ｈから電気的に分離する。具体的には、引き出し配線７２ｈは第２容量電極７４ａのパネル厚み方向上方の領域からは外れた位置に設けられていて、リーク欠陥Ｌ２を有する第１容量電極７２ａを、引き出し配線７２ｈから当該第１容量電極７２ａが第２容量電極７４ａのパネル厚み方向上方に至るまでの範囲にある箇所Ｑ２で、レーザ溶断することにより、引き出し配線７２ｈから分離する。上記検査は、電気的検査であってもよいし、目視検査であってもよいが、いずれの第１容量電極７２ａにリーク欠陥７２ｈが発生しているのかを特定するのに、電気的検査が困難であれば、目視検査が有用である。
なお、第１容量電極７２ａの、引き出し配線７２ｈ側から第２容量電極７４ａと交差する箇所における交差境界に切り欠き部７３を設けたり、引き出し配線７２ｈの、第１容量電極７２ａが分岐する箇所の当該第１容量電極７２ａに隣接する２箇所に切り欠き部７４・７５を設けたりしてもよい。これにより、レーザ溶断することのできる箇所を、切り欠き部７３・７４・７５を目印として容易に特定することができる。なお、切り欠き部７３は同じ第１容量電極７２ａに複数設けられていてもよいし、切り欠き部７４・７５は第１容量電極７２ａに設けられていてもよい。
各第１容量電極７２ａと第２容量電極７４ａとの間に形成される容量（以下、部分容量と称する）が互いに並列に接続されて容量７１ａの全体の容量（以下、全体容量と称する）が形成されているので、部分容量が全体容量と比較して十分に小さければ、リーク欠陥Ｌ２が生じた程度の本数の第１容量電極７２ａを引き出し配線７２ｈから分離しても、全体容量は分離前とほとんど変わらない。
これにより、ＴＦＴ７１は、容量７１ａにリークが発生した場合にＴＦＴ７１全体を犠牲にすることなく、容量７１ａを修復して使用することが可能なＴＦＴとなる。
本実施例のＴＦＴについて図４および図５を用いて説明する。
図４に、トランジスタＴｒ４に適用可能な本実施例に係るＴＦＴ８１の構成について、表示パネル２上における平面図を示す。
ＴＦＴ８１は、ＴＦＴ本体部８１ａ、容量８１ｂ・８１ｃ、および、配線８２ｃ・８４ｃを備えている。容量８１ｂ・８１ｃはそれぞれがブートストラップ容量として機能し得る容量であり、前記容量ＣＡＰに適用可能なものである。
ＴＦＴ本体部８１ａは、ゲート電極８４のパネル厚み方向上方に、櫛歯状のソース電極８２とドレイン電極８３とが互いに噛み合うようにパネル面内で対向配置されて、大きなチャネル幅が確保された構成である。但しこれは一例であり、ソース電極８２、ドレイン電極８３、および、ゲート電極８４の形状および配置は任意でよい。
容量８１ｂは、第１容量電極８２ａと第２容量電極８４ａとがゲート絶縁膜（第１の絶縁膜、図５参照）８６を介してパネル厚み方向に対向する領域を有するようにして、かつ、第１容量電極８２ａと第３容量電極８０ａとが、第１容量電極８２ａに対して第２容量電極８４ａ側とは反対側で、パッシベーション膜（第２の絶縁膜、図５参照）８９を介してパネル厚み方向に対向する領域を有するようにして、形成されている。第１容量電極８２ａは、ＴＦＴ本体部８１ａのソース電極８２から引き出し配線８２ｈによってパネル面内方向に引き出されて形成されている。第２容量電極８４ａは、ＴＦＴ本体部８１ａのゲート電極８４から引き出し配線（第２引き出し配線）８４ｈによってパネル面内方向に引き出されて形成されている。第３容量電極８０ａは、透明電極（図５参照）ＴＭを用いて形成されている。第３容量電極８０ａからは引き出し配線（第３引き出し配線）８０ｃが引き出されており、引き出し配線８０ｃはコンタクトホール８５ａを介して、ゲート電極８４からパネル面内方向に引き出された引き出し配線８４ｄに接続されている。
そして、第１容量電極８２ａは、パネル面内方向への引き出し配線（第１引き出し配線）８２ｉを介してシフトレジスタ段ＳＲの出力ＯＵＴに接続されており、出力ＯＵＴはコンタクトホール８５ｃを介してパネル厚み方向下方のゲートバスラインＧＬに接続されている。
容量８１ｃは、容量８１ｂに隣接して配置されており、第４容量電極８２ｂと第５容量電極８４ｂとがゲート絶縁膜（第３絶縁膜）８６を介して対向する領域を有するようにして、かつ、第４容量電極８２ｂと第６容量電極８０ｂとが、第４容量電極８２ｂに対して第５容量電極８４ｂ側とは反対側で、パッシベーション膜（第４絶縁膜）８９を介してパネル厚み方向に対向する領域を有するようにして、形成されている。第１絶縁膜と第３絶縁膜とは、また、第２絶縁膜と第４絶縁膜とは、それぞれ互いに異なる絶縁膜であってもよい。第６容量電極８０ｂは、透明電極（図５参照）ＴＭを用いて形成されている。第６容量電極８０ｂからはパネル面内方向への引き出し配線８０ｄが引き出されており、引き出し配線８０ｄはコンタクトホール８５ｂを介して、第５容量電極８４ｂからパネル面内方向に引き出された引き出し配線（第５引き出し配線）８４ｅに接続されている。また、第４容量電極８２ｂからはパネル面内方向への引き出し配線（第４引き出し配線）８２ｊが引き出されている。
ここでは、容量８１ｂと容量８１ｃとは互いに同じ容量値を有するように設計されている。
配線（第１配線）８２ｃは、引き出し配線８４ｄと引き出し配線８４ｅとの両方にパネル厚み方向上方で交差するように設けられている。配線（第２配線）８４ｃは、引き出し配線８２ｉと引き出し配線８２ｊとの両方にパネル厚み方向下方で交差するように設けられている。
図５の（ａ）に図４のＢ−Ｂ’線断面図を、また、図５の（ｂ）に図４のＣ−Ｃ’線断面図を、それぞれ示す。
当該断面図に示されているように、図４の構成は、ガラス基板６０上に、ゲートメタルＧＭ、ゲート絶縁膜８６、Ｓｉのｉ層８７、Ｓｉのｎ＋層８８、ソースメタルＳＭ、パッシベーション膜８９、および、透明電極ＴＭが順次積層された構成を用いて形成されている。ゲート電極８４、第２容量電極８４ａ、引き出し配線８４ｄ、配線８４ｃ、および、ゲートバスラインＧＬは、全て、プロセスにおいて同時に成膜されたゲートメタルＧＭにより形成されている。ゲートメタルＧＭとしては、例えば、Ｔａ（またはＴａＮ）、Ｔｉ（またはＴｉＮ）、Ａｌ（またはＡｌを主成分とする合金）、Ｍｏ（またはＭｏＮ）、Ｃｒを、それぞれ単層で、もしくは、それらのうちのいくつかの組み合わせによる積層構造で用いることができる。ソース電極８２、ドレイン電極８３、第１容量電極８２ａ、引き出し配線８２ｉ、および、配線８２ｃは、全て、プロセスにおいて同時に成膜されたソースメタルＳＭにより形成されている。ソースメタルＳＭとしては、例えばゲートメタルＧＭと同様の材料を用いることができ、例えば、Ｔａ（またはＴａＮ）、Ｔｉ（またはＴｉＮ）、Ａｌ（またはＡｌを主成分とする合金）、Ｍｏ（またはＭｏＮ）、Ｃｒを、それぞれ単層で、もしくは、それらのうちのいくつかの組み合わせによる積層構造で用いることができる。また、第３容量電極８０ａおよび第６容量電極８０ｂは、ともに、プロセスにおいて画素電極用のものと同時に成膜された透明電極ＴＭにより形成されている。透明電極ＴＭとしては、例えばＩＴＯ(Indium Tin Oxide)、ＩＺＯ(Indium Zinc Oxide)などを用いることができる。
ゲート絶縁膜８６としては、例えばＳｉＮ、ＳｉＯ２などを用いることができる。パッシベーション膜８９としては、例えばＳｉＮ、ＳｉＯ２、有機樹脂膜などを用いることができる。
ｉ層８７はＴＦＴ本体部８１ａにおいてチャネル形成領域となる層である。ｎ＋層８８は、ｉ層８７とソース電極８２およびドレイン電極８３との間にソース・ドレインのコンタクト層として設けられる層である。
この他、図４の、第５容量電極８４ｂおよび引き出し配線８４ｅは上記ゲートメタルＧＭにより形成されており、第４容量電極８２ｂおよび引き出し配線８２ｈ・８２ｊは上記ソースメタルＳＭにより形成されている。
上記構成のＴＦＴ８１において、製造時には、容量８１ｂは引き出し配線８２ｈ・８４ｈ・８０ｃによってＴＦＴ本体部８１ａに電気的に接続されているとともに、容量８１ｃは、第４容量電極８２ｂがソース電極８２に接続されておらず、かつ、第５容量電極８４ｂおよび第６容量電極８０ｂがゲート電極８４に接続されていないことにより、ＴＦＴ本体部８１ａに電気的に接続されていない。そして、第１容量電極８２ａと第２容量電極８４ａとが、あるいは、第１容量電極８２ａと第３容量電極８０ａとがリーク欠陥Ｌ３を有することなどにより、容量８１ｂにリークが発生していることが、製造後の検査によって判明した場合に、容量８１ｂを、引き出し配線８２ｈ・８４ｈの両方によって、および、引き出し配線８２ｈ・８０ｃの両方によっては電圧を印加されない状態とするとともに、容量８１ｃを、引き出し配線８２ｊおよび配線８４ｃと配線８２ｃとによってＴＦＴ本体部８１ａに電気的に接続されるようにする。上記検査は、電気的検査であってもよいし、目視検査であってもよい。
具体的には、配線８２ｃと引き出し配線８４ｄ・８４ｅとを互いの各交差箇所Ｐ５・Ｐ６でレーザ溶着により互いに接続することにより第５容量電極８４ｂおよび第６容量電極８０ｂをゲート電極８４に接続するとともに、配線８４ｃと引き出し配線８２ｉ・８２ｊとを互いの各交差箇所Ｐ７・Ｐ８でレーザ溶着により互いに接続することにより、第４容量電極８２ｂをソース電極８２に接続する。さらに、引き出し配線８４ｈを途中の箇所Ｑ３ｘでレーザ溶断するとともに引き出し配線８０ｃを途中の箇所Ｑ３ｙでレーザ溶断することにより、第２容量電極８４ａおよび第３容量電極８０ａをゲート電極８４から切り離す。
これにより、ＴＦＴ８１は、容量８１ｂにリークが発生した場合にＴＦＴ８１全体を犠牲にすることなく、容量８１ｃを代替のブートストラップ容量として使用することが可能なＴＦＴとなる。
また、容量８１ｂは、第１容量電極８２ａと第２容量電極８４ａとの間に形成される容量と、第１容量電極８２ａと第３容量電極８０ａとの間に形成される容量とが並列に接続された構成である。また、容量８１ｃは、第４容量電極８２ｂと第５容量電極８４ｂとの間に形成される容量と、第４容量電極８２ｂと第６容量電極８０ｂとの間に形成される容量とが並列に接続された構成である。従って、容量８１ｂ・８１ｃのそれぞれは、ゲート絶縁膜８６とパッシベーション膜８９との厚みが等しいとしたときに、並列接続構成にしない従来の場合と比較して、図１２のＨ×Ｗで決まるパネル上の占有面積を２分の１程度に小さくすることができる。また、パッシベーション膜８９の膜厚がゲート絶縁膜８６の２分の１であるとすると、容量８１ｂ・８１ｃのそれぞれの占有面積は、並列接続構成にしない従来の場合と比較して、３分の１程度に小さくすることができる。この結果、リークが発生した場合に備えて代替の容量を形成しているにも関わらず、容量素子が使用するパネル上での全体の占有面積を、増加させずに済む。
なお、容量８１ｃのような代替の容量は１つに限らず、複数個設けられていてもよく、リークが発生したときに使用可能な代替容量を１つ選択して使用することが可能である。
本実施例のＴＦＴについて図６を用いて説明する。なお、図４および図５の部材と同じ符号を付した部材については、特に断らない限り図４および図５のものと同じ機能を有するものとする。
図６に、トランジスタＴｒ４に適用可能な本実施例に係るＴＦＴ９１の構成について、表示パネル２上における平面図を示す。
ＴＦＴ９１は、ＴＦＴ本体部８１ａ、容量９１ａ、および、配線９２ｈ・９４ｈを備えている。容量９１ａはブートストラップ容量として機能し得る容量であり、前記容量ＣＡＰに適用可能なものである。
容量９１ａは、複数の第１容量電極９２ａ…と第２容量電極９４ａとがゲート絶縁膜（第１絶縁膜）８６を介してパネル厚み方向に対向する領域を有するようにして、かつ、上記複数の第１容量電極９２ａ…と第３容量電極９０ａとが、第１容量電極９２ａに対して第２容量電極９４ａ側とは反対側で、パッシベーション膜（第２絶縁膜）８９を介してパネル厚み方向に対向する領域を有するようにして、形成されている。複数の第１容量電極９２ａ…は、ＴＦＴ本体部８１ａのソース電極８２から引き出された引き出し配線９２ｈから、パネル面内方向に櫛歯状に分岐して引き出されるように形成されている。第２容量電極９４ａは、ＴＦＴ本体部８１ａのゲート電極８４から引き出し配線９４ｈによってパネル面内方向に引き出されて形成されている。第３容量電極９０ａからは引き出し配線９０ｃが引き出されており、引き出し配線９０ｃはコンタクトホール９５ｂを介して、引き出し配線８４ｄに接続されている。
引き出し配線９２ｈはシフトレジスタ段ＳＲの出力ＯＵＴに接続されており、出力ＯＵＴはコンタクトホール８５ｃを介してパネル厚み方向下方のゲートバスラインＧＬに接続されている。
複数の第１容量電極９２ａ…および引き出し配線９２ｈはソースメタルＳＭにより形成されており、第２容量電極９４ａおよび引き出し配線９４ｈはゲートメタルＧＭにより形成されている。また、第３容量電極９０ａは透明電極ＴＭにより形成されている。
上記構成のＴＦＴ９１において、複数の第１容量電極９２ａ…のうちのいずれか１つ以上の第１容量電極９２ａと第２容量電極９４ａとの間に、あるいは、１つ以上の第１容量電極９２ａと第３容量電極９０ａとの間に、リーク欠陥Ｌ４を有することなどにより、容量９１ａにリークが発生していることが製造後の検査によって判明した場合に、リーク欠陥Ｌ４を有する第１容量電極９２ａを引き出し配線９２ｈから電気的に分離する。具体的には、引き出し配線９２ｈは、第２容量電極９４ａのパネル厚み方向上方の領域、および、第３容量電極９０ａのパネル厚み方向下方の領域からは外れた位置に設けられていて、リーク欠陥Ｌ４を有する第１容量電極９２ａを、引き出し配線９２ｈから、第２容量電極９４ａのパネル厚み方向上方と第３容量電極９０ａのパネル厚み方向下方とのうちの近いほうに至るまでの範囲にある箇所Ｑ４で、レーザ溶断することにより、引き出し配線９２ｈから分離する。上記検査は、電気的検査であってもよいし、目視検査であってもよいが、いずれの第１容量電極９２ａにリーク欠陥９２ｈが発生しているのかを特定するのに、電気的検査が困難であれば、目視検査が有用である。
なお、第１容量電極９２ａの、引き出し配線９２ｈ側から第２容量電極９４ａと第３容量電極９０ａとのうちの近いほうと交差する箇所における交差境界に切り欠き部９３を設けたり、引き出し配線９２ｈの、第１容量電極９２ａが分岐する箇所の当該第１容量電極９２ａに隣接する２箇所に切り欠き部９４・９５を設けたりしてもよい。これにより、レーザ溶断することのできる箇所を、切り欠き部９３・９４・９５を目印として容易に特定することができる。なお、切り欠き部９３は同じ第１容量電極９２ａに複数設けられていてもよいし、切り欠き部９４・９５は第１容量電極９２ａに設けられていてもよい。
各第１容量電極９２ａと第２容量電極９４ａとの間に形成される容量（以下、第１の部分容量と称する）が互いに並列に接続されるとともに、各第１容量電極９２ａと第３容量電極９０ａとの間に形成される容量（以下、第２の部分容量と称する）が互いに並列に接続されて、容量９１ａの全体の容量（以下、全体容量と称する）が形成されているので、第１の部分容量および第２の部分容量との和が全体容量と比較して十分に小さければ、リーク欠陥Ｌ４が生じた程度の本数の第１容量電極９２ａを引き出し配線９２ｈから分離しても、全体容量は分離前とほとんど変わらない。
これにより、ＴＦＴ９１は、容量９１ａにリークが発生した場合にＴＦＴ９１全体を犠牲にすることなく、容量９１ａを修復して使用することが可能なＴＦＴとなる。
また、容量９１ａは、第１容量電極９２ａと第２容量電極９４ａとの間に形成される容量と、第１容量電極９２ａと第３容量電極９０ａとの間に形成される容量とが並列に接続された構成である。従って、複数の第１容量電極９２ａが櫛歯状であることにより、複数の第１容量電極９２ａの合計面積が、ブートストラップ容量を通常の１組の平行平板容量として形成するときの電極面積よりも小さくても、容量素子が使用するパネル上での占有面積を増加させずに済む。
以上、各実施例について説明した。実施例１および２では、ソースメタルＳＭがゲートメタルＧＭよりもパネル厚み方向上方に位置する構成を挙げたが、これに限らず、ソースメタルＳＭがゲートメタルＧＭよりもパネル厚み方向下方に位置する構成でもよい。また、実施例３および４において、ゲートメタルＧＭと透明電極ＴＭとの上下関係は、ソースメタルＳＭを間に挟んでいれば、逆転してもよい。
また、ゲートドライバは表示領域２ａの両側に隣接して設けられるものの他に、表示領域２ａの片側に隣接して設けられているものなども可能であり、その配置の仕方は任意である。
また、ＴＦＴは表示装置のどの箇所に用いてもよいし、表示装置以外の場所に用いてもよい。
また、本発明は液晶表示装置以外にも、ＥＬ表示装置などの他の表示装置一般に用いることができる。
本発明は上述した実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能である。すなわち、請求項に示した範囲で適宜変更した技術的手段を組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
本発明は、ＴＦＴを備える表示装置に好適に使用することができる。

Claims (18)

  1. ＴＦＴであって、
    ソース電極に接続された第１容量電極と、第２容量電極とが、パネル厚み方向に第１絶縁膜を介して対向する領域を有するようにして形成された第１容量と、
    第３容量電極と第４容量電極とが、パネル厚み方向に第２絶縁膜を介して対向する領域を有するようにして形成された第２容量と、
    上記第１容量電極からパネル面内方向に引き出された第１引き出し配線と、
    ゲート電極からパネル面内方向に引き出された第２引き出し配線と、
    上記第３容量電極からパネル面内方向に引き出された第３引き出し配線と、
    上記第４容量電極からパネル面内方向に引き出された第４引き出し配線と、
    パネル厚み方向に見て上記第２引き出し配線および上記第４引き出し配線と交差する第１配線と、
    パネル厚み方向に見て上記第１引き出し配線および上記第３引き出し配線と交差する第２配線とを備えており、
    上記第２容量電極と上記ゲート電極とが上記第２引き出し配線を介して互いに接続されており、
    上記第３容量電極と上記ソース電極とは互いに接続されておらず、
    上記第４容量電極と上記ゲート電極とは互いに接続されていないことを特徴とするＴＦＴ。
  2. ＴＦＴであって、
    ソース電極に接続された第１容量電極と、第２容量電極とが、パネル厚み方向に第１絶縁膜を介して対向するように形成された第１容量と、
    第３容量電極と第４容量電極とが、パネル厚み方向に第２絶縁膜を介して対向するように形成された第２容量と、
    上記第１容量電極からパネル面内方向に引き出された第１引き出し配線と、
    ゲート電極からパネル面内方向に引き出された第２引き出し配線と、
    上記第３容量電極からパネル面内方向に引き出された第３引き出し配線と、
    上記第４容量電極からパネル面内方向に引き出された第４引き出し配線と、
    パネル厚み方向に見て上記第２引き出し配線および上記第４引き出し配線と交差する第１配線と、
    パネル厚み方向に見て上記第１引き出し配線および上記第３引き出し配線と交差する第２配線とを備えており、
    上記第２容量電極と上記ゲート電極とは互いに接続されておらず、
    上記第１引き出し配線および上記第３引き出し配線と上記第２配線とが互いに接続されていることにより、上記第３容量電極と上記ソース電極とが互いに接続されており、
    上記第２引き出し配線および上記第４引き出し配線と上記第１配線とが互いに接続されていることにより、上記第４容量電極と上記ゲート電極とが互いに接続されていることを特徴とするＴＦＴ。
  3. 上記第１容量電極、上記第３容量電極、上記第１引き出し配線、上記第３引き出し配線、および、上記第１配線はソースメタルにより形成されており、
    上記第２容量電極、上記第４容量電極、上記第２引き出し配線、上記第４引き出し配線、および、上記第２配線はゲートメタルにより形成されていることを特徴とする請求項１または２に記載のＴＦＴ。
  4. 上記第１絶縁膜および上記第２絶縁膜はゲート絶縁膜であることを特徴とする請求項１から３までのいずれか１項に記載のＴＦＴ。
  5. ＴＦＴであって、
    ソース電極に接続された第１容量電極と、第２容量電極とが、パネル厚み方向に第１絶縁膜を介して対向する領域を有するようにして、かつ、上記第１容量電極と第３容量電極とが、上記第１容量電極に対して上記第２容量電極側とは反対側でパネル厚み方向に第２絶縁膜を介して対向する領域を有するようにして形成された第１容量と、
    第４容量電極と第５容量電極とが、パネル厚み方向に第３絶縁膜を介して対向する領域を有するようにして、かつ、上記第４容量電極と第６容量電極とが、上記第４容量電極に対して上記第５容量電極側とは反対側でパネル厚み方向に第４絶縁膜を介して対向する領域を有するようにして形成された第２容量と、
    上記第１容量電極からパネル面内方向に引き出された第１引き出し配線と、
    上記第２容量電極からパネル面内方向に引き出された第２引き出し配線と、
    ゲート電極からパネル面内方向に引き出されたゲート引き出し配線と、
    上記第３容量電極からパネル面内方向に引き出された第３引き出し配線と、
    上記第４容量電極からパネル面内方向に引き出された第４引き出し配線と、
    上記第５容量電極からパネル面内方向に引き出された第５引き出し配線と、
    パネル厚み方向に見て上記ゲート引き出し配線および上記第５引き出し配線と交差する第１配線と、
    パネル厚み方向に見て上記第１引き出し配線および上記第４引き出し配線と交差する第２配線とを備えており、
    上記第３容量電極と上記ゲート電極とが上記第３引き出し配線を介して互いに接続されており、
    上記第６容量電極は上記第５引き出し配線に接続されており、
    上記第２容量電極と上記ゲート電極とが上記第２引き出し配線を介して互いに接続されており、
    上記ゲート引き出し配線および上記第５引き出し配線と上記第１配線とは互いに接続されておらず、
    上記第１引き出し配線および上記第４引き出し配線と上記第２配線とは互いに接続されていないことを特徴とするＴＦＴ。
  6. ＴＦＴであって、
    ソース電極に接続された第１容量電極と、第２容量電極とが、パネル厚み方向に第１絶縁膜を介して対向する領域を有するようにして、かつ、上記第１容量電極と第３容量電極とが、上記第１容量電極に対して上記第２容量電極側とは反対側でパネル厚み方向に第２絶縁膜を介して対向する領域を有するようにして形成された第１容量と、
    第４容量電極と第５容量電極とが、パネル厚み方向に第３絶縁膜を介して対向する領域を有するようにして、かつ、上記第４容量電極と第６容量電極とが、上記第４容量電極に対して上記第５容量電極側とは反対側でパネル厚み方向に第４絶縁膜を介して対向する領域を有するようにして形成された第２容量と、
    上記第１容量電極からパネル面内方向に引き出された第１引き出し配線と、
    上記第２容量電極からパネル面内方向に引き出された第２引き出し配線と、
    ゲート電極からパネル面内方向に引き出されたゲート引き出し配線と、
    上記第３容量電極からパネル面内方向に引き出された第３引き出し配線と、
    上記第４容量電極からパネル面内方向に引き出された第４引き出し配線と、
    上記第５容量電極からパネル面内方向に引き出された第５引き出し配線と、
    パネル厚み方向に見て上記ゲート引き出し配線および上記第５引き出し配線と交差する第１配線と、
    パネル厚み方向に見て上記第１引き出し配線および上記第４引き出し配線と交差する第２配線とを備えており、
    上記第３容量電極と上記ゲート電極とが互いに接続されておらず、
    上記第６容量電極は上記第５引き出し配線に接続されており、
    上記第２容量電極と上記ゲート電極とが互いに接続されておらず、
    上記ゲート引き出し配線および上記第５引き出し配線と上記第１配線とが互いに接続されていることにより、上記第５容量電極および上記第６容量電極と上記ゲート電極とが互いに接続されており、
    上記第１引き出し配線および上記第４引き出し配線と上記第２配線とが互いに接続されていることにより、上記第４容量電極と上記ソース電極とが互いに接続されていることを特徴とするＴＦＴ。
  7. 上記第１容量電極、上記第４容量電極、上記第１引き出し配線、上記第４引き出し配線、および、上記第１配線はソースメタルにより形成されており、
    上記第２容量電極、上記第５容量電極、上記第２引き出し配線、上記第５引き出し配線、上記ゲート引き出し配線、および、上記第２配線はゲートメタルにより形成されており、
    上記第３容量電極、上記第６容量電極、および、上記第３引き出し配線は透明電極により形成されていることを特徴とする請求項５または６に記載のＴＦＴ。
  8. 上記第１絶縁膜および上記第３絶縁膜はゲート絶縁膜であり、
    上記第２絶縁膜および上記第４絶縁膜はパッシベーション膜であることを特徴とする請求項５から７までのいずれか１項に記載のＴＦＴ。
  9. アモルファスシリコンを用いて製造されていることを特徴とする請求項１から８までのいずれか１項に記載のＴＦＴ。
  10. 微結晶シリコンを用いて製造されていることを特徴とする請求項１から８までのいずれか１項に記載のＴＦＴ。
  11. 請求項１から１０までのいずれか１項に記載のＴＦＴを、各段を構成するトランジスタの少なくとも１つとして備えていることを特徴とするシフトレジスタ。
  12. 請求項１１に記載のシフトレジスタを備え、上記シフトレジスタを用いて表示装置の走査信号を生成することを特徴とする走査信号線駆動回路。
  13. 上記ＴＦＴは、上記走査信号の出力トランジスタであることを特徴とする請求項１２に記載の走査信号線駆動回路。
  14. 請求項１２または１３に記載の走査信号線駆動回路を備えていることを特徴とする表示装置。
  15. 上記走査信号線駆動回路は、表示パネルに表示領域とモノリシックに形成されていることを特徴とする請求項１４に記載の表示装置。
  16. 請求項１から１０までのいずれか１項に記載のＴＦＴが形成された表示パネルを備えていることを特徴とする表示装置。
  17. 請求項１に記載のＴＦＴを成形するＴＦＴの成形方法であって、
    上記第２容量電極と上記ゲート電極とを上記第２引き出し配線を溶断することにより分離し、
    上記第１引き出し配線および上記第３引き出し配線と上記第２配線とを溶着することにより互いに接続し、
    上記第２引き出し配線および上記第４引き出し配線と上記第１配線とを溶着することにより互いに接続することを特徴とするＴＦＴの成形方法。
  18. 請求項５に記載のＴＦＴを成形するＴＦＴの成形方法であって、
    上記第３容量電極と上記ゲート電極とを上記第３引き出し配線を溶断することにより互いに分離し、
    上記第６容量電極を上記第５引き出し配線に溶着することにより接続し、
    上記第２容量電極と上記ゲート電極とを上記第２引き出し配線を溶断することにより互いに分離し、
    上記ゲート引き出し配線および上記第５引き出し配線と上記第１配線とを溶着することにより互いに接続し、
    上記第１引き出し配線および上記第４引き出し配線と上記第２配線とを溶着することにより互いに接続することを特徴とするＴＦＴの成形方法。
JP2010516771A 2008-06-12 2009-01-27 Ｔｆｔ、シフトレジスタ、走査信号線駆動回路、および表示装置、ならびにｔｆｔの成形方法 Expired - Fee Related JP5341079B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010516771A JP5341079B2 (ja) 2008-06-12 2009-01-27 Ｔｆｔ、シフトレジスタ、走査信号線駆動回路、および表示装置、ならびにｔｆｔの成形方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2008154045 2008-06-12
JP2008154045 2008-06-12
JP2010516771A JP5341079B2 (ja) 2008-06-12 2009-01-27 Ｔｆｔ、シフトレジスタ、走査信号線駆動回路、および表示装置、ならびにｔｆｔの成形方法
PCT/JP2009/051236 WO2009150862A1 (ja) 2008-06-12 2009-01-27 Ｔｆｔ、シフトレジスタ、走査信号線駆動回路、および表示装置、ならびにｔｆｔの成形方法

Publications (2)

Publication Number Publication Date
JPWO2009150862A1 JPWO2009150862A1 (ja) 2011-11-10
JP5341079B2 true JP5341079B2 (ja) 2013-11-13

Family

ID=41416573

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010516771A Expired - Fee Related JP5341079B2 (ja) 2008-06-12 2009-01-27 Ｔｆｔ、シフトレジスタ、走査信号線駆動回路、および表示装置、ならびにｔｆｔの成形方法

Country Status (6)

Country Link
US (1) US8946719B2 (ja)
JP (1) JP5341079B2 (ja)
CN (1) CN101978505B (ja)
BR (1) BRPI0911156A2 (ja)
RU (1) RU2471266C2 (ja)
WO (1) WO2009150862A1 (ja)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011096125A1 (ja) 2010-02-08 2011-08-11 シャープ株式会社 表示装置
KR101084273B1 (ko) * 2010-03-03 2011-11-16 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 그 제조 방법
EP2565877A4 (en) * 2010-04-28 2013-07-10 Sharp Kk SHIFT REGISTER AND DISPLAY DEVICE
WO2011141965A1 (ja) * 2010-05-13 2011-11-17 パナソニック株式会社 表示装置及びその製造方法
KR101758783B1 (ko) * 2010-12-27 2017-07-18 삼성디스플레이 주식회사 게이트 구동부, 이를 포함하는 표시 기판 및 이 표시 기판의 제조 방법
FR2976127B1 (fr) * 2011-06-01 2014-01-10 Commissariat Energie Atomique Composant organique a electrodes ayant un agencement et une forme ameliores
WO2013001564A1 (ja) * 2011-06-27 2013-01-03 パナソニック株式会社 表示装置及びその製造方法
KR101813293B1 (ko) 2011-06-27 2017-12-28 가부시키가이샤 제이올레드 표시 장치 및 그 제조 방법
KR20130046847A (ko) * 2011-10-28 2013-05-08 삼성디스플레이 주식회사 표시기판 및 표시기판의 수리 방법
CN102411917A (zh) * 2011-12-21 2012-04-11 深圳市华星光电技术有限公司 液晶面板的驱动电路及液晶显示器
CN102708816B (zh) * 2012-03-02 2013-06-12 京东方科技集团股份有限公司 移位寄存器、栅极驱动装置和显示装置
US9223161B2 (en) 2012-04-20 2015-12-29 Sharp Kabushiki Kaisha Display device
WO2013172243A1 (ja) 2012-05-16 2013-11-21 シャープ株式会社 液晶ディスプレイ
KR101975533B1 (ko) * 2012-06-29 2019-05-08 삼성디스플레이 주식회사 구동회로, 그를 구비하는 평판표시장치 및 구동회로의 리페어 방법
CN204577057U (zh) * 2012-10-05 2015-08-19 夏普株式会社 显示装置
US9218088B2 (en) * 2012-10-11 2015-12-22 Shanghai Tianma Micro-electronics Co., Ltd. Touch screen display apparatus
TWM462429U (zh) 2013-03-26 2013-09-21 Chunghwa Picture Tubes Ltd 面板整合掃描驅動電路的電容結構
CN103715207B (zh) * 2013-12-31 2017-11-10 合肥京东方光电科技有限公司 Tft阵列基板的电容及其制造方法和相关设备
CN104536223A (zh) * 2014-12-30 2015-04-22 深圳市华星光电技术有限公司 液晶显示面板及其阵列基板
US10146346B2 (en) * 2015-01-27 2018-12-04 Innolux Corporation Touch display device with capacitor having large capacitance
CN106653089B (zh) * 2015-10-22 2020-06-09 上海和辉光电有限公司 移位寄存器单元、栅极驱动电路及显示装置
US10725352B2 (en) * 2017-01-27 2020-07-28 Sharp Kabushiki Kaisha Active matrix substrate and display device using same
WO2018155284A1 (ja) * 2017-02-21 2018-08-30 シャープ株式会社 駆動回路、ｔｆｔ基板、表示装置
CN107527599B (zh) * 2017-08-16 2020-06-05 深圳市华星光电半导体显示技术有限公司 扫描驱动电路、阵列基板与显示面板
GB2604728B (en) * 2018-09-10 2023-07-19 Pragmatic Printing Ltd Electronic circuit and method of manufacture
WO2021072737A1 (zh) * 2019-10-18 2021-04-22 京东方科技集团股份有限公司 显示面板
TWI740484B (zh) * 2020-05-04 2021-09-21 宏碁股份有限公司 顯示裝置與其製造方法
JP7401416B2 (ja) 2020-09-11 2023-12-19 株式会社東芝 半導体装置
CN114283746B (zh) * 2021-12-29 2023-05-23 上海中航光电子有限公司 一种显示面板及显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0317614A (ja) * 1989-06-15 1991-01-25 Sharp Corp アクティブマトリクス表示装置の製造方法
JPH0887897A (ja) * 1994-08-12 1996-04-02 Thomson Multimedia Sa シフト・レジスタおよびスキャン・レジスタ
JP2005242307A (ja) * 2004-01-28 2005-09-08 Sharp Corp アクティブマトリクス基板及び表示装置
JP2007212812A (ja) * 2006-02-10 2007-08-23 Epson Imaging Devices Corp 電気光学装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5102361A (en) * 1989-01-23 1992-04-07 Sharp Kabushiki Kaisha Method for the manufacture of active matrix display apparatuses
RU1762690C (ru) * 1990-03-20 1994-08-30 Научно-исследовательский институт "Волга" Способ изготовления матрицы тонкопленочных транзисторов для управления жидкокристаллическим индикатором
US5701136A (en) * 1995-03-06 1997-12-23 Thomson Consumer Electronics S.A. Liquid crystal display driver with threshold voltage drift compensation
JPH10198292A (ja) * 1996-12-30 1998-07-31 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US20030016196A1 (en) * 2001-07-17 2003-01-23 Display Research Laboratories, Inc. Thin film transistors suitable for use in flat panel displays
TWI249642B (en) * 2002-12-24 2006-02-21 Quanta Display Inc TFT LCD and manufacturing method thereof
US7112458B2 (en) * 2003-10-02 2006-09-26 Tpo Displays Corp. Method of forming a liquid crystal display
JP4522145B2 (ja) * 2004-05-25 2010-08-11 シャープ株式会社 表示装置用基板、その製造方法及び表示装置
US7608861B2 (en) * 2004-06-24 2009-10-27 Canon Kabushiki Kaisha Active matrix type display having two transistors of opposite conductivity acting as a single switch for the driving transistor of a display element
KR100661725B1 (ko) * 2004-12-30 2006-12-26 엘지.필립스 엘시디 주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR100654569B1 (ko) 2004-12-30 2006-12-05 엘지.필립스 엘시디 주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
JP5128091B2 (ja) * 2006-08-04 2013-01-23 三菱電機株式会社 表示装置及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0317614A (ja) * 1989-06-15 1991-01-25 Sharp Corp アクティブマトリクス表示装置の製造方法
JPH0887897A (ja) * 1994-08-12 1996-04-02 Thomson Multimedia Sa シフト・レジスタおよびスキャン・レジスタ
JP2005242307A (ja) * 2004-01-28 2005-09-08 Sharp Corp アクティブマトリクス基板及び表示装置
JP2007212812A (ja) * 2006-02-10 2007-08-23 Epson Imaging Devices Corp 電気光学装置

Also Published As

Publication number Publication date
CN101978505B (zh) 2013-03-13
US8946719B2 (en) 2015-02-03
RU2010138946A (ru) 2012-07-20
JPWO2009150862A1 (ja) 2011-11-10
US20110012880A1 (en) 2011-01-20
WO2009150862A1 (ja) 2009-12-17
CN101978505A (zh) 2011-02-16
BRPI0911156A2 (pt) 2015-10-06
RU2471266C2 (ru) 2012-12-27

Similar Documents

Publication Publication Date Title
JP5341079B2 (ja) Ｔｆｔ、シフトレジスタ、走査信号線駆動回路、および表示装置、ならびにｔｆｔの成形方法
WO2009150864A1 (ja) Ｔｆｔ、シフトレジスタ、走査信号線駆動回路、および、表示装置
KR101758783B1 (ko) 게이트 구동부, 이를 포함하는 표시 기판 및 이 표시 기판의 제조 방법
US7982813B2 (en) Liquid crystal display
CN110658658B (zh) 图像显示装置
US20050275614A1 (en) Gate driving portion and display device having the same
US8183570B2 (en) Thin film transistor array panel
CN101017297A (zh) 液晶显示器装置及其制造方法
WO2011007464A1 (ja) シフトレジスタ
CN105810160A (zh) 栅极驱动电路
US9437148B2 (en) Display device having integral capacitors and reduced size
KR101702031B1 (ko) 표시 패널
CN110660368B (zh) 图像显示装置
US9711654B2 (en) Display device
EP2444838B1 (en) Display apparatus
KR20110067573A (ko) 표시 패널
KR102365774B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
US20150338692A1 (en) Display device
JP2009015049A (ja) 液晶表示装置
US10685618B2 (en) Gate driving circuit and display device having the same
US20160180787A1 (en) Gate driving circuit and display device having the same
JPH09166789A (ja) 液晶表示装置
KR20060015860A (ko) 쉬프트 레지스터와 이를 갖는 표시패널
KR20050112358A (ko) 게이트 구동회로 및 이를 갖는 표시장치

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130305

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130322

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130709

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130807

R150 Certificate of patent or registration of utility model

Ref document number: 5341079

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees