JP7401416B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP7401416B2
JP7401416B2 JP2020153313A JP2020153313A JP7401416B2 JP 7401416 B2 JP7401416 B2 JP 7401416B2 JP 2020153313 A JP2020153313 A JP 2020153313A JP 2020153313 A JP2020153313 A JP 2020153313A JP 7401416 B2 JP7401416 B2 JP 7401416B2
Authority
JP
Japan
Prior art keywords
electrode
termination
insulating film
protective film
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020153313A
Other languages
English (en)
Other versions
JP2022047410A (ja
Inventor
憲一 松下
達也 大黒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Original Assignee
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Electronic Devices and Storage Corp filed Critical Toshiba Corp
Priority to JP2020153313A priority Critical patent/JP7401416B2/ja
Priority to CN202110022129.2A priority patent/CN114171575A/zh
Priority to US17/171,585 priority patent/US11335769B2/en
Publication of JP2022047410A publication Critical patent/JP2022047410A/ja
Application granted granted Critical
Publication of JP7401416B2 publication Critical patent/JP7401416B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41708—Emitter or collector electrodes for bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

本発明の実施形態は、半導体装置に関する。
電車などに供給する電流量を制御するパワーデバイスには、ＩＧＢＴ（Insulated Gate Bipolar Transistor：絶縁ゲートバイポーラトランジスタ）、ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor-Field-Effect-Transistor：金属酸化膜半導体電界効果トランジスタ）、ＦＲＤ（Fast Recovery Diode：高速整流素子）などの高耐圧性の半導体装置が用いられている。このような半導体装置においては、高い信頼性が要求される。
特開２００２－３５３３０７号公報
本発明の実施形態は、信頼性が高い半導体装置を提供する。
実施形態に係る半導体装置においては、セル領域及び前記セル領域を囲む終端領域が設定されている。前記半導体装置は、第１電極と、半導体部分と、終端絶縁膜と、第１保護膜と、第２電極と、終端電極と、第１絶縁膜と、第２保護膜と、を備える。前記半導体部分は、前記第１電極上に設けられている。前記第１保護膜は、前記終端領域において前記半導体部分上に設けられている。前記第１保護膜は、前記終端絶縁膜上に設けられ、シリコン及び窒素を含んでいる。前記第２電極は、前記セル領域において前記半導体部分上に設けられている。前記第２電極の端部が、前記第１保護膜上に配置されている。前記終端電極は、前記終端領域において前記第１保護膜上に設けられており、前記半導体部分に接続されている。前記第１絶縁膜は、前記第１保護膜上に設けられており、前記第２電極の端部及び前記終端電極に接している。前記第１絶縁膜の下部は、前記第２電極と前記終端電極との間に配置されている。前記第１絶縁膜の上部は、前記第２電極及び前記終端電極の上に配置されている。前記第１絶縁膜は、内部応力が前記終端絶縁膜の内部応力よりも低い。前記第２保護膜は、前記第１絶縁膜の前記上部を覆っており、シリコン及び窒素を含んでいる。
実施形態に係る半導体装置においては、セル領域及び前記セル領域を囲む終端領域が設定されている。前記半導体装置は、第１電極と、半導体部分と、終端絶縁膜と、第１保護膜と、第２電極と、終端電極と、第１絶縁膜と、第２保護膜と、金属膜と、を備える。前記半導体部分は、前記第１電極上に設けられている。前記終端絶縁膜は、前記終端領域において前記半導体部分上に設けられている。前記第１保護膜は、前記終端絶縁膜上に設けられており、シリコン及び窒素を含んでいる。前記第２電極は、前記セル領域において前記半導体部分上に設けられている。前記第２電極の端部は、前記第１保護膜上に配置されている。前記終端電極は、前記終端領域において前記第１保護膜上に設けられており、前記半導体部分に接続されている。前記第１絶縁膜は、前記第１保護膜上に設けられており、前記第２電極の端部及び前記終端電極に接している。前記第１絶縁膜の下部は、前記第２電極と前記終端電極との間に配置されている。前記第１絶縁膜の上部は、前記第２電極及び前記終端電極の上に配置されている。前記第２保護膜は、前記第１絶縁膜の前記上部を覆っており、シリコン及び窒素を含んでいる。前記金属膜は、前記第１絶縁膜上に設けられており、前記第２電極に接続されている。前記金属膜の一部は、前記終端電極上に重なり、かつ、前記終端電極から離隔している。
第１実施形態に係る半導体装置を示す平面図である。 図１の領域Ａを示す拡大図である。 図２に示すＢ－Ｂ'線による断面図である。 第２実施形態に係る半導体装置を示す拡大平面図である。 図４に示すＣ－Ｃ'線による断面図である。 第３実施形態に係る半導体装置を示す拡大断面図である。
以下に、各実施形態について図面を参照しつつ説明する。
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。さらに、本明細書と各図において、既出の図に関して説明したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
（第１実施形態）
図１は、本実施形態に係る半導体装置を示す平面図である。図２は、図１の領域Ａを示す拡大図である。図３は、図２に示すＢ－Ｂ’線による断面図である。図１～図３は、配線層が省略されている。図１、図２は、後述する第１低応力絶縁膜５１が一点鎖線で示されている。図２は、後述する第２保護膜４２の稜線が細線で示されている。
本実施形態に係る半導体装置１０１は、例えば、鉄道車両等の車両に供給する電流を制御するために用いられ、数千Ｖの電圧が印加される。本実施形態に係る半導体装置１０１は、高電流を流すことができ、高電圧下において高温になっても耐圧性が高い電力用半導体装置であり、例えばダイオードである。
図１～図３に示すように、半導体装置１０１には、電流を制御するセル領域ＣＥと、その周囲に設けられた終端領域ＥＮ１が設定されている。図１、図２に示すように、セル領域ＣＥは、二点鎖線よりも内側の領域であり、終端領域ＥＮ１は、二点鎖線よりも外側の領域である。終端領域ＥＮ１においては、セル領域ＣＥ側をセル側ＣＳとし、ダイシングラインがある外側を終端側ＴＳとする。
半導体装置１０１は積層構造を持ち、その形状は略直方体形状である。図２及び図３に示すように、半導体装置１０１は、概略的には、半導体部分１０と、第１電極２１と、第２電極２２と、第３電極２３と、終端電極２８と、終端絶縁膜３１と、第１保護膜４１と、第２保護膜４２と、第１低応力絶縁膜５１と、を有する。
第１電極２１は、半導体装置１０１の底面全域に設けられ、略平坦な板形状である。第１電極２１は、例えばカソード電極である。
半導体部分１０は、第１電極２１上に設けられており、略直方体形状である。図３に示すように、半導体部分１０は、第１半導体層１１と、第２半導体層１２と、第３半導体層１３を含む。半導体部分１０は、例えば、シリコン（Ｓｉ）又は炭化シリコン（ＳｉＣ）を含む。
第１半導体層１１は、第１導電形であり、例えばｎ形である。第１半導体層１１は、下層半導体層１１ａと、上層半導体層１１ｂと、終端半導体層１１ｃとを有する。下層半導体層１１ａは、セル領域ＣＥ及び終端領域ＥＮ１において第１電極２１上に設けられ、第１電極２１に接している。下層半導体層１１ａは、例えばｎ＋形の半導体からなる。上層半導体層１１ｂは、セル領域ＣＥ及び終端領域ＥＮ１において下層半導体層１１ａ上に設けられている。上層半導体層１１ｂは、例えばｎ－形の半導体からなる。終端半導体層１１ｃは、終端領域ＥＮ１において上層半導体層１１ｂ上に設けられ、例えばｎ＋形の半導体からなる。なお、「ｎ－形」は、「ｎ＋形」よりもキャリア濃度が低いことを表す。終端半導体層１１ｃは、平面視においてセル領域ＣＥを囲む枠状に形成されている。終端半導体層１１ｃは、半導体装置１０１の終端側ＴＳに設けられ、例えば、終端側ＴＳに沿って配置されている。
図３に示すように、第２半導体層１２は、セル領域ＣＥにおいて上層半導体層１１ｂ上に設けられ、終端側ＴＳの一部が、終端領域ＥＮ１に配置されている。第２半導体層１２は、第２導電形であり、例えばｐ＋形である。第２半導体層１２は、例えばアノード側半導体層であって、上方に設けられた第２電極２２が接続されている。
第３半導体層１３は、例えばガードリング（Ｇｕａｒｄ Ｒｉｎｇ）である。第３半導体層１３は、終端領域ＥＮ１において上層半導体層１１ｂ上に、複数、例えば３つ設けられている。第３半導体層１３は、第２導電形であり、例えばｐ＋形である。第３半導体層１３は、上方に設けられた第３電極２３に接続されている。複数の第３半導体層１３は、平面視において大きさが異なる略相似形の枠形状であり、セル領域ＣＥを囲むように同心状に配置されている。
終端絶縁膜３１は、終端領域ＥＮ１において半導体部分１０上に設けられ、半導体部分１０の上面に接している。具体的には、終端絶縁膜３１は、半導体部分１０の上面における第２電極２２、第３電極２３、及び、終端電極２８が接している領域以外の領域を覆っている。これにより、終端絶縁膜３１は、段差や屈曲部がほとんど無い略平坦な形状である。終端絶縁膜３１は、シリコン及び酸素（Ｏ）を含み、例えばシリコン酸化物（ＳｉＯ）を含んでいる。
第１保護膜４１は、終端絶縁膜３１上に設けられ、終端絶縁膜３１の上面を覆っている。これにより、第１保護膜４１は、段差や屈曲部がほとんど無い略平坦な形状である。第１保護膜４１は、シリコン及び窒素（Ｎ）を含み、例えばシリコン窒化物（ＳｉＮ）を含んでいる。
図１～図３に示すように、第２電極２２は、セル領域ＣＥと終端領域ＥＮ１のセル側ＣＳにおいて半導体部分１０上に設けられている。第２電極２２は、例えばアノード電極である。第２電極２２は、例えばアルミニウム（Ａｌ）を含んでいる。図３に示すように、第２電極２２は、本体部２２ａと、端部２２ｂを有する。本体部２２ａは、セル領域ＣＥにおいて第２半導体層１２上に設けられ、下面が第２半導体層１２に接続されている。本体部２２ａは、終端側ＴＳにおいて終端絶縁膜３１と第１保護膜４１に接している。
端部２２ｂは、本体部２２ａの上部から終端側ＴＳに張り出している。端部２２ｂは、終端領域ＥＮ１のセル側ＣＳにおいて第１保護膜４１上に配置され、下面が第１保護膜４１に接している。
図１、図２に示すように、複数の第３電極２３は、終端領域ＥＮ１においてセル領域ＣＥを囲うように同心状に設けられた複数の略枠形である。図３に示すように、第３電極２３は、本体部２３ａとコンタクト部２３ｂを有する。本体部２３ａは、第１保護膜４１上に設けられている。本体部２３ａの下面は、第１保護膜４１に接している。コンタクト部２３ｂは、本体部２３ａから下に延び、第３半導体層１３上に設けられ、第３半導体層１３に接続されている。コンタクト部２３ｂは、終端絶縁膜３１と第１保護膜４１を貫通している。第３電極２３は、例えばアルミニウムを含んでいる。
図１、図２に示すように、終端電極２８は、終端領域ＥＮ１においてセル領域ＣＥを囲う略枠形である。図３に示すように、終端電極２８は、本体部２８ａと、コンタクト部２８ｂを有する。
本体部２８ａは、第１保護膜４１上に設けられている。本体部２８ａの下面は、第１保護膜４１に接している。図３に示すように、本体部２８ａの終端側ＴＳに面する側面２８Ｄと、終端電極２８の上面２８Ｂがなす角度βは、例えば１００度以上であることが好ましい。コンタクト部２８ｂは、本体部２８ａから下に延び、終端半導体層１１ｃ上に設けられ、終端半導体層１１ｃに接続されている。コンタクト部２８ｂは、終端絶縁膜３１と第１保護膜４１を貫通している。終端電極２８は、例えばアルミニウムを含んでいる。
図１、図２に示すように、第１低応力絶縁膜５１は、セル領域ＣＥを囲う略枠形に設けられている。図３に示すように、第１低応力絶縁膜５１は、下部５１ａと上部５１ｂを有する。下部５１ａは、第１保護膜４１上に設けられ、第２電極２２と終端電極２８との間に配置されている。具体的には、下部５１ａは、第２電極２２と、複数の第３電極２３と、終端電極２８の間隙に設けられ、第２電極２２の端部２２ｂ、複数の第３電極２３の本体部２３ａ、及び、終端電極２８の本体部２８ａの側面に接している。
上部５１ｂは、下部５１ａの上に設けられ、第２電極２２、第３電極２３、及び、終端電極２８の上に配置されている。上部５１ｂは、第２電極２２の端部２２ｂの上面、第３電極２３の本体部２３ａの上面、及び、終端電極２８の本体部２８ａのセル側ＣＳの上面２８Ｂに接している。すなわち、第１低応力絶縁膜５１は、第２電極２２の端部２２ｂと終端電極２８のセル側ＣＳの端部を覆っている。
尚、第１低応力絶縁膜５１は、少なくとも、第２電極２２の端部２２ｂの側面と終端電極２８のセル側ＣＳの側面に接していればよい。
上部５１ｂは、上面５１Ｂと、上面５１Ｂに接した側面５１Ｃ、５１Ｄを有する。上面５１Ｂは、例えば平坦な面である。側面５１Ｃは、セル側ＣＳに位置し、側面５１Ｄは、終端側ＴＳに位置する。上部５１ｂの側面５１Ｃと上面５１Ｂがなす角度α１は、例えば１００度以上であることが好ましい。上部５１ｂの側面５１Ｄと上面５１Ｂがなす角度α２は、例えば１００度以上であることが好ましい。
第１低応力絶縁膜５１（第１絶縁膜）は、シリコン、酸素、窒素及び水素（Ｈ）を含み、例えば、シリコン酸窒化物（ＳｉＯＮ）と水素を含んでいる。第１低応力絶縁膜５１は、シリコン窒化物を含む第１保護膜４１よりも、水素が多く、窒素が少ない。また、第１低応力絶縁膜５１は、酸化シリコンと水素の結合物質（ＳｉＯ－Ｈ）が少ないため、耐圧性が高い。また、第１低応力絶縁膜５１は、第１保護膜４１及び第２保護膜４２よりも高電界での寿命が長い。さらに、第１低応力絶縁膜５１は、第１保護膜４１、第２保護膜４２よりも破壊電界が高いため、高電界においても絶縁性を維持できる。また、第１低応力絶縁膜５１は、例えば１０ＭＰａ以下の内部応力を有する。第１低応力絶縁膜５１の内部応力は、第１保護膜４１と終端絶縁膜３１の内部応力よりも低い。例えば、第１低応力絶縁膜５１の内部応力は、第１保護膜４１の内部応力の４０分の１以下である。以上のように厚い第１低応力絶縁膜５１は、高電界下においても耐圧性が高く絶縁性が高い絶縁膜である。一方で、第１低応力絶縁膜５１は、シリコン窒化物を含む第１保護膜４１、第２保護膜４２よりも、イオンが侵入しやすい。
図１、図２に示すように、第２保護膜４２は、終端領域ＥＮ１においてセル領域ＣＥを枠状に囲い、セル側ＣＳの一部がセル領域ＣＥに設けられている。図３に示すように、第２保護膜４２は、第１低応力絶縁膜５１の上に設けられている。第２保護膜４２は、第１低応力絶縁膜５１の上部５１ｂの側面５１Ｃ、５１Ｄと上面５１Ｂを覆っている。第２保護膜４２は、上部４２ｂと、側部４２ｃ、４２ｄと、電極接触部４２ｅ、４２ｆとを有する。上部４２ｂは、第１低応力絶縁膜５１の上部５１ｂの上面に接している。側部４２ｃは、上部４２ｂのセル側ＣＳに設けられ、第１低応力絶縁膜５１の側面５１Ｃに接している。側部４２ｄは、上部４２ｂの終端側ＴＳに設けられ、第１低応力絶縁膜５１の側面５１Ｄに接している。第２保護膜４２の側部４２ｃ及び上部４２ｂの内面がなす角度は、角度α１と略同一であり、第２保護膜４２の側部４２ｄ及び上部４２ｂの内面がなす角度は、角度α２と略同一である。上述のごとく、角度α１と角度α２は、例えば１００度以上であることが好ましい。
電極接触部４２ｅは、側部４２ｃのセル側ＣＳに設けられ、第２電極２２の端部２２ｂ上に設けられている。電極接触部４２ｅは、第２電極２２の端部２２ｂの上面に接し、端部２２ｂの上面に平行である。電極接触部４２ｅ及び側部４２ｃの内面がなす角度は、角度α１と略同一となる。
電極接触部４２ｆは、側部４２ｄの終端側ＴＳに設けられ、終端電極２８の本体部２８ａ上に設けられている。電極接触部４２ｆは、終端電極２８の上面２８Ｂ及び側面２８Ｄ並びに第１保護膜４１に接している。電極接触部４２ｆの内面がなす角度は、角度βと略同一であり、例えば１００度以上が好ましい。
第２保護膜４２は、シリコン及び窒素を含んでいる。第２保護膜４２は、第１保護膜４１と共にイオンの侵入を抑止する。第２保護膜４２は、例えば、シリコン窒化膜であって、例えば、第１保護膜４１と同じ組成であることが好ましい。
図２に示すように、第１低応力絶縁膜５１は、終端絶縁膜３１、第１保護膜４１、及び、第２保護膜４２のいずれよりも厚い。上部５１ｂの厚さは、例えば５μｍ以上であることが好ましい。また、第１低応力絶縁膜５１の厚さは、第１保護膜４１の厚さの約４０倍以下であることが好ましい。
本実施形態においては、第１低応力絶縁膜５１の上面５１Ｂと側面５１Ｃがなす角度α１と、上面５１Ｂと側面５１Ｄがなす角度α２とを１００度以上にすることにより、第２保護膜４２の上部４２ｂ及び側部４２ｃの内面がなす角度と上部４２ｂ及び側部４２ｄの内面がなす角度も１００度以上にしているが、これに限らず、９０度以上でもよい。
同様に、終端電極２８の側面２８Ｄと上面２８Ｂがなす角度βは、例えば１００度以上であることが好ましいが、これに限らず、９０度以上でもよい。
本実施形態に係る半導体装置１０１は、ダイオードであるが、他の高耐圧性の半導体装置であってもよく、例えば、ＩＧＢＴ、ＭＯＳＦＥＴなどの高耐圧性の半導体装置であってもよい。この場合は、半導体装置１０１のセル領域ＣＥの構造は様々だが、アノード側の電極に第２電極２２の終端側ＴＳの構造が適用されればよい。
以下に、本実施形態に係る半導体装置１０１の動作について説明する。
本実施形態に係る半導体装置１０１は、封止樹脂内に配置される。封止樹脂は、例えばエポキシ樹脂などの熱硬化性樹脂またはシリコーン樹脂などのゲルであって、シリカフィラーを含む。
オフ状態において、例えばカソード電極である第１電極２１は、例えば電源装置から正電位が印加される。例えばアノード電極である第２電極２２は、例えば電源装置から負電位が印加される。終端電極２８は、第１電極２１に接する半導体部分１０を介して第１電極２１に接続されているため第１電極２１と略同一の正の電位になる。これにより、終端領域ＥＮ１における半導体部分１０のセル側ＣＳは、負の電位になる。また、終端領域ＥＮ１の上層半導体層１１ｂに発生する空乏層は、終端半導体層１１ｃより終端側ＴＳに伸びない。
一方、オン時における大電流の流入によって封止樹脂が高温になると、封止樹脂内に含まれる可動イオンは、移動し易くなる。負の可動イオンは、正の電位になった終端半導体層１１ｃ側に引き寄せられ、正の可動イオンは、終端半導体層１１ｃ側から負の電位になった終端領域ＥＮ１における半導体部分１０のセル側ＣＳに引き寄せられる。第２保護膜４２は、イオンを通過させないので、可動イオンの侵入による終端領域ＥＮ１の破壊を抑制する。また、厚い第１低応力絶縁膜５１上に設けられた第２保護膜４２によって可動イオンは終端領域ＥＮ１における半導体部分１０と距離をあけて離隔され、可動イオンによる耐圧低下を効果的に抑制している。
一方、第２保護膜４２は、内部応力が高いため、例えば応力が集中しやすい屈曲した部分にクラックが入る可能性がある。第２保護膜４２は、上部４２ｂ及び側部４２ｃの内面がなす角度と、上部４２ｂ及び側部４２ｄの内面がなす角度とを、例えば１００度以上にしている。これにより、上部４２ｂと側部４２ｃが連結した角部Ｃ１と、上部４２ｂと側部４２ｄが連結した角部Ｃ２において、応力集中を抑え、クラックの生成を抑止している。
仮に、角部Ｃ１、Ｃ２にクラックが発生した場合であっても、クラックを通って第１低応力絶縁膜５１に侵入した可動イオンは、第１低応力絶縁膜５１の下部５１ａにおいて第１保護膜４１に通過を妨げられる。第１保護膜４１は、段差や屈曲部がほとんど形成されていない略平坦な形状であるため、第２保護膜４２よりも更にクラックが発生しにくい。したがって、仮に可動イオンが第１低応力絶縁膜５１に侵入したとしても、第１保護膜４１が可動イオンの終端絶縁膜３１及び半導体部分１０への侵入を抑止する。
第２保護膜４２は、第２電極２２の上面と終端電極２８の上面２８Ｂに接している。これにより、可動イオンの第１低応力絶縁膜５１への侵入が更に抑制される。また、第２保護膜４２は、終端電極２８の上面２８Ｂと側面２８Ｄを覆って、可動イオンの侵入を更に抑制している。また、第２保護膜４２の電極接触部４２ｆの内面がなす角度を、例えば１００度以上にしている。これにより、電極接触部４２ｆの角部Ｃ３において、クラックの発生を抑え、可動イオンの侵入を更に抑制している。また、第２保護膜４２の電極接触部４２ｆの先端は、終端電極２８よりも終端側ＴＳに配置され、第１保護膜４１に接している。これにより、可動イオンの侵入口となりうる箇所を閉じている。
以下に、本実施形態に係る半導体装置１０１の製造方法について説明する。
先ず、半導体部分１０は、例えばエピタキシャル成長によって形成する。半導体部分１０の所定の部分にそれぞれ不純物を注入し、半導体部分１０に第１半導体層１１、第２半導体層１２、第３半導体層１３を形成する。半導体部分１０に導電性の第１電極２１を形成する。
次に、半導体部分１０上の終端領域ＥＮ１において、例えばシリコン酸化膜である終端絶縁膜３１を形成する。終端絶縁膜３１は、半導体部分１０の略平坦な上面に形成することにより、段差や屈曲部がほとんど形成されない略平坦な膜になる。
次に、終端絶縁膜３１上に、第１保護膜４１を形成する。第１保護膜４１は、略平坦な終端絶縁膜３１上に形成されることにより、略平坦な膜になる。第１保護膜４１は、例えば、プラズマを用いた化学気相成長（chemical vapor deposition：ＣＶＤ）によって形成する。第１保護膜４１は、例えば、水酸化ケイ素（ＳｉＨ４、シラン）を含むガスと、アンモニア（ＮＨ３）を含むガスを使用する。具体的には、プラズマＣＶＤは、キャリアガスに窒素を使用し、反応ガスにシラン及びアンモニアを使用する。
次に、第２電極２２、第３電極２３、終端電極２８を形成する。終端絶縁膜３１と第１保護膜４１の所定部分を例えばエッチングにより半導体部分１０の上面まで除去し、第２電極２２の本体部２２ａ、第３電極２３のコンタクト部２３ｂ、終端電極２８のコンタクト部２８ｂを形成する。
次に、第２電極２２と終端電極２８の間に、第１低応力絶縁膜５１を形成する。第１低応力絶縁膜５１は、たとえば、プラズマＣＶＤによって形成する。第１低応力絶縁膜５１は、例えば、シランを含むガスを使用する。具体的には、プラズマＣＶＤは、例えば、キャリアガスに窒素を使用し、反応ガスに一酸化二窒素（Ｎ２О）を使用する。
プラズマＣＶＤによって、第２電極２２と終端電極２８の間に第１低応力絶縁膜５１を形成する。ＣＶＤ法によって形成するため、段差のある第１保護膜４１から第２電極２２、第３電極２３、及び、終端電極２８の上に、第１低応力絶縁膜５１を精度良く形成できる。
次に、第１低応力絶縁膜５１をエッチングして、第１低応力絶縁膜５１に上面５１Ｂと側面５１Ｃ、５１Ｄを形成する。
次に、第１低応力絶縁膜５１、第２電極２２、及び、終端電極２８の上に第２保護膜４２を形成する。第２保護膜４２は、例えば、プラズマＣＶＤによって形成する。第２保護膜４２は、第１保護膜４１と同様のガスを使用する。
以下に、本実施形態に係る半導体装置１０１の効果について説明する。
本実施形態に係る半導体装置１０１によれば、半導体部分１０の略平坦な上面に、例えばシリコン酸化膜である終端絶縁膜３１を形成し、終端絶縁膜３１上に、例えばシリコン窒化物を含む第１保護膜４１を形成する。これにより、第１保護膜４１を、段差が少なく略平坦な膜にして、終端絶縁膜３１上に設けている。よって、第１保護膜４１は、クラックの生成を抑えられ、半導体部分１０へのイオンの侵入を抑止できる。
第１保護膜４１上において、第２電極２２と終端電極２８の間に第１低応力絶縁膜５１
を設けている。第１低応力絶縁膜５１は、下部５１ａを、第２電極２２、第３電極２３、及び、終端電極２８の間に設け、上部５１ｂを、第２電極２２、第３電極２３、及び、終端電極２８の上に設けている。第１低応力絶縁膜５１は内部応力が低い。よって、上部５１ｂの厚さを、例えば、５μｍ以上であって第１保護膜４１の厚さの４０倍以下に設定しても、ウェーハを変形させ難い。これにより、終端領域ＥＮ１に厚い絶縁膜を設けて、絶縁性を高め、可動イオンによる耐圧低下を抑制し、半導体装置１０１の終端領域ＥＮ１の信頼性を向上できる。
以上のように、本実施形態に係る半導体装置１０１は、第１低応力絶縁膜５１を厚くすることにより信頼性を向上しているが、他の膜を厚くすることは実用的ではない。たとえば、第１保護膜４１を厚くする場合、例えばシリコン窒化物を含んだ第１保護膜４１は、内部応力が高く、厚く形成すると、ウェーハに反りなど変形させる可能性がある。また、耐圧性の高い終端絶縁膜３１を厚く形成すると、終端絶縁膜３１は例えばシリコン酸化膜であるので、接しているシリコンを含む半導体部分１０との間で高い応力を生じる。また、厚い終端絶縁膜３１は、エッチングなどによる微細加工が困難になり、加工性が悪くなる。
また、本実施形態に係る半導体装置１０１によれば、第２保護膜４２が、第１低応力絶縁膜５１の上部５１ｂを覆い、可動イオンの第１低応力絶縁膜５１への侵入を抑止する。また、セル側ＣＳにおいて第２電極２２に接し、終端側ＴＳにおいて終端電極２８に接している第１低応力絶縁膜５１を、下に設けられた平坦な第１保護膜４１と、上に設けられた第２保護膜４２とによって覆うことで、終端領域ＥＮ１に厚い絶縁膜を設けて信頼性を向上できる。
また、第１低応力絶縁膜５１の上部５１ｂにおける側面５１Ｃと上面５１Ｂがなす角度と、側面５１Ｄと上面５１Ｂがなす角度を１００度以上にすることにより、第２保護膜４２の上部４２ｂ及び側部４２ｃの内面がなす角度と、上部４２ｂ及び側部４２ｄの内面がなす角度を１００度以上にしている。これにより、内部応力が集中しやすい上部４２ｂと側部４２ｃの角部Ｃ１と、上部４２ｂと側部４２ｄの角部Ｃ２におけるクラックの生成を抑制し、可動イオンのクラックからの侵入を抑止できる。
また、終端電極２８の上面２８Ｂと側面２８Ｄがなす角度βを１００度以上にすることにより、第２保護膜４２の電極接触部４２ｆの内面がなす角度を１００度以上にしている。これにより、電極接触部４２ｆの角部Ｃ３へのクラックの生成を抑制している。
また、第２保護膜４２の電極接触部４２ｆが終端電極２８の上面２８Ｂと側面２８Ｄに接している。また、第２保護膜４２の電極接触部４２ｆの先端が、終端電極２８よりも終端側ＴＳにおいて第１保護膜４１に接している。以上により、引き寄せられた負の可動イオンの侵入を効果的に抑止できる。
（第２実施形態）
本実施形態に係る半導体装置１０２は、終端領域ＥＮ２における半導体部分１０に、複数の第３半導体層１３ではなく１つの第４半導体層１４が設けられ、金属膜６１、金属部材６２、及び、第２低応力絶縁膜５２（第２絶縁膜）を有する。第２低応力絶縁膜５２は、シリコン、酸素、窒素及び水素を含み、例えば、シリコン酸窒化物と水素を含んでいる。第２低応力絶縁膜５２は、シリコン窒化物を含む第１保護膜４１または第２保護膜４２よりも水素が多く、窒素が少ない。
図４は、本実施形態における半導体装置を示す拡大平面図である。図５は、図４に示すＣ－Ｃ’線による断面図である。図４は、第２保護膜４２の稜線が細線によって示され、後述する第１低応力絶縁膜５１、第２低応力絶縁膜５２が一点鎖線で示されている。図４、図５は、配線層が省略されている。
図５に示すように、半導体部分１０は、第１半導体層１１と第２半導体層１２と第４半導体層１４を含む。
第４半導体層１４は、例えば、ＲＥＳＵＲＦ（Reduced Surface Field）である。第４半導体層１４は、終端領域ＥＮ２において上層半導体層１１ｂ上に設けられ、第２半導体層１２の終端側ＴＳに接して設けられている。第４半導体層１４は、第２導電形であり、例えばＰ－形の半導体からなる。第４半導体層１４は、第２半導体層１２と略同一電位となり、例えば略０Ｖである。第４半導体層１４は、第２半導体層１２と同様に、セル領域ＣＥを囲む略枠形である。
終端絶縁膜３１は、半導体部分１０において第２電極２２と終端電極２９が接している領域以外の半導体部分１０の領域を覆っている。終端絶縁膜３１は、終端電極２９から終端側ＴＳにおいて、終端半導体層１１ｃに接している。
終端電極２９の本体部２９ａの上面２９Ｂと側面２９Ｄがなす角度は、約９０度である。
第１低応力絶縁膜５１は、下部５１ａが、第２電極２２と終端電極２９との間に配置されている。第１低応力絶縁膜５１の下部５１ａは、下面が第１保護膜４１に接しており、側面が第２電極２２の端部２２ｂの側面と、終端電極２９の本体部２９ａのセル側ＣＳの側面と接している。
第１低応力絶縁膜５１の上部５１ｂは、第２電極２２の端部２２ｂの上面と、終端電極２９の本体部２９ａの上面に接している。また、第１低応力絶縁膜５１の比誘電率は、４．８である。
金属膜６１は、例えばセル領域ＣＥを囲む略枠形である。金属膜６１は、上部６１ｂと、側部６１ｃと、電極接触部６１ｅとを有する。上部６１ｂは、第１低応力絶縁膜５１の上面５１Ｂに接している。側部６１ｃは、上部６１ｂのセル側ＣＳに設けられ、第１低応力絶縁膜５１の側面５１Ｃに接している。電極接触部６１ｅは、側部６１ｃのセル側ＣＳに設けられ、第２電極２２の本体部２２ａの上面に接している。金属膜６１の上部６１ｂ及び側部６１ｃの内面がなす角度と、金属膜６１の側部６１ｃ及び電極接触部６１ｅの内面がなす角度は、角度α１と略同一である。金属膜６１は、例えば銅（Ｃｕ）を含んだ金属からなる。
上部６１ｂの先端部６１ｂｂは、終端電極２９の本体部２９ａと重なり、かつ、本体部２９ａと離隔している。金属膜６１の先端部６１ｂｂと終端電極２９の本体部２９ａの間隙に、第１低応力絶縁膜５１の上部５１ｂが介在している。これにより、金属膜６１の先端部６１ｂｂと終端電極２９の本体部２９ａは、第２電極２２と第２半導体層１２に並列接続されたコンデンサーＣとして機能する。金属膜６１の先端部６１ｂｂは、第１低応力絶縁膜５１の上面５１Ｂから突出せず、上面５１Ｂの面内に配置されている。
コンデンサーＣを構成する金属膜６１の部分は、先端部６１ｂｂではなく他の部分でもよい。金属膜６１をさらに伸ばして中間部によってコンデンサーＣを構成してもよい。
第２低応力絶縁膜５２は、例えばセル領域ＣＥを囲む略枠形であり、第１低応力絶縁膜５１の終端側ＴＳに設けられている。第２低応力絶縁膜５２は、下部５２ａと上部５２ｂを有する。下部５２ａは、第１保護膜４１上に設けられ、終端電極２９の終端側ＴＳに配置され、本体部２９ａの側面に接している。
上部５２ｂは、終端電極２９の本体部２９ａ上に設けられている。上部５２ｂは、終端電極２９の上面２９Ｂにおいて第１低応力絶縁膜５１の上部５１ｂと離隔している。上部５２ｂは、上面５２Ｂと、上面５２Ｂに接したセル側ＣＳの側面５２Ｃと、終端側ＴＳの側面５２Ｄを有する。上部５２ｂの側面５２Ｃと上面５２Ｂがなす角度α３は、例えば１００度以上であることが好ましい。上部５２ｂの側面５２Ｄと上面５２Ｂとがなす角度は、例えば約９０度である。上部５２ｂの側面５２Ｃと終端電極２９の上面２９Ｂがなす角度は、角度α３と略同一である。
図５に示すように、第２低応力絶縁膜５２は、終端絶縁膜３１と第１保護膜４１及び第２保護膜４２よりも厚い。上部５２ｂの厚さは、例えば５μｍ以上であることが好ましい。また、第２低応力絶縁膜５２は、第１保護膜４１の厚さの約４０倍以下であることが好ましい。
第２低応力絶縁膜５２は、第１低応力絶縁膜５１と略同一の物質を含み、例えば、第１低応力絶縁膜５１と略同一の組成からなり、同一の特徴を有する。
第２保護膜４２は、第１低応力絶縁膜５１上から第２低応力絶縁膜５２上に亘って設けられている。第２保護膜４２は、第１低応力絶縁膜５１上に設けられた上部４２ｂ、及び、側部４２ｃ、４２ｄと、終端電極２９に接した電極接触部４２ｇと、第２低応力絶縁膜５２上に設けられた上部４２ｈｂ及び側部４２ｈｃとを有する。上部４２ｂと側部４２ｄの角部Ｃ４近傍は、金属膜６１の上部６１ｂの先端部６１ｂｂと、第１低応力絶縁膜５１の上面５１Ｂの終端側ＴＳに接している。
電極接触部４２ｇは、終端電極２９の上面２９Ｂに接している。側部４２ｈｃは、第２低応力絶縁膜５２の側面５２Ｃに接している。上部４２ｈｂは、第２低応力絶縁膜５２の上面５２Ｂに接している。側部４２ｄ及び電極接触部４２ｇの内面がなす角度は、角度α２と略同一である。上部４２ｈｂと側部４２ｈｃの内面がなす角度は、角度α３と略同一であり、１００度以上であることが好ましい。側部４２ｈｃ及び電極接触部４２ｇの内面がなす角度は、角度α３と略同一である。
第２保護膜４２の電極接触部４２ｇは、第２保護膜４２の他の部分よりも膜厚が厚い。第２保護膜４２の比誘電率は、７．０である。
金属部材６２は、略直方体形状であって、銅を含む。金属部材６２は、例えばセル領域ＣＥを囲む略枠形である。金属部材６２は、第２電極２２上に設けられ、金属膜６１の電極接触部６１ｅに接続されている。詳細には、金属部材６２は、第２電極２２の本体部２２ａの上面において金属膜６１の電極接触部６１ｅが配置された部分に設けられている。金属部材６２の上面は、第２保護膜４２の上部４２ｂ、４２ｈｂよりも僅かに上に位置している。
金属部材６２は、第１実施形態の構成においても用いることができる。例えば、金属膜６１を第１低応力絶縁膜５１上に設けず、金属部材６２は、金属膜６１に接続しなくてもよい。
以下に、本実施形態に係る半導体装置１０２の動作について説明する。
本実施形態に係る半導体装置１０２は、封止樹脂内に配置され、第１電極２１の下面が基板に接続され、金属部材６２の上面が基板に接続される。これにより、半導体装置１０２は、第１電極２１と金属部材６２から放熱される。また、半導体装置１０２は、第１電極２１と金属部材６２の間で基板からの負荷を受ける。
また、半導体装置１０２は、高速パワー半導体であるため、蓄積キャリア量が少ない。したがって、例えばオフスイッチング時にキャリアが激減し、逆回復時にアノード側の第２電極２２と第２半導体層１２において電気的に発振することがある。これに対して、コンデンサーＣは、第２電極２２と第２半導体層１２の電気的な発振を吸収して、外部への影響を低減する。
また、第２保護膜４２の側部４２ｄ、電極接触部４２ｇ、及び、側部４２ｈｃと、第１低応力絶縁膜５１と、第２低応力絶縁膜５２とが、金属膜６１の先端部６１ｂｂの先端からの放電を抑止する。また、終端電極２９に接した厚い電極接触部４２ｇは、効果的に放電を抑止する。
また、例えばＲＥＳＵＲＦである第４半導体層１４は、第２半導体層１２と略同一の電位となり、終端領域ＥＮ２におけるオフ時の電界の集中を抑制する。
また、半導体装置１０２は、第１実施形態と同様に封止樹脂内に配置される。封止樹脂内の可動イオンは、第２保護膜４２によって第１低応力絶縁膜５１と第２低応力絶縁膜５２への侵入を抑止される。また、可動イオンは、第２保護膜４２に覆われた厚い第１低応力絶縁膜５１と第２低応力絶縁膜５２によって半導体部分１０と終端絶縁膜３１から離隔される。
金属膜６１は、可動イオンを通過させないので、効果的に可動イオンの侵入を抑止する。また、金属膜６１が第１低応力絶縁膜５１と第２保護膜４２の間に設けられているので、仮に第２保護膜４２の角部Ｃ３にクラックが発生したとしても、内側にある金属膜６１が可動イオンの侵入を抑止する。
以下に、本実施形態に係る半導体装置１０２の製造方法について、第１実施形態との相違点のみ説明する。
第１低応力絶縁膜５１と第２低応力絶縁膜５２を、第２電極２２と終端電極２９と第１保護膜４１の上に、例えば第１実施形態と同様にプラズマＣＶＤによって形成する。
金属膜６１を、例えばスパッタリングによって第１低応力絶縁膜５１上に形成する。
金属部材６２は、例えば銅を含む金属によるめっきを重ねて形成する。
以下に、本実施形態に係る半導体装置１０２の効果について説明する。
本実施形態に係る半導体装置１０２によれば、第１低応力絶縁膜５１上に金属膜６１を設け、金属膜６１の先端部６１ｂｂを、終端電極２９の本体部２９ａ上に重ね、かつ、離隔させている。また、金属膜６１の電極接触部６１ｅを第２電極２２に接続している。これにより、第１低応力絶縁膜５１の上部５１ｂが介在した金属膜６１の先端部６１ｂｂと終端電極２９の本体部２９ａは、第２電極２２と第２半導体層１２に並列接続されたコンデンサーＣを構成している。したがって、コンデンサーＣは、オフスイッチングの逆回復時に、第２電極２２と第２半導体層１２における電気的な発振を吸収できる。これにより、半導体装置１０２は、低コストで信頼性があるコンデンサーＣを内蔵できる。
また、厚い第２低応力絶縁膜５２が、第１低応力絶縁膜５１の終端側に設けられ、第１保護膜４１上と終端電極２９上に配置されている。第２保護膜４２は、第１低応力絶縁膜５１と、終端電極２９の上面２９Ｂと、第２低応力絶縁膜５２とに亘って設けられている。これにより、封止樹脂内の負の可動イオンが集まり易い終端にも厚い絶縁膜を配置して、耐圧低下を効果的に抑制し、可動イオンの侵入を抑止している。
また、第２保護膜４２と第１低応力絶縁膜５１と第２低応力絶縁膜５２は、金属膜６１の先端部６１ｂｂから終端電極２９への放電を抑制している。
さらに、金属部材６２が、第２電極２２上に設けられている。略直方体形状である金属部材６２の上面を、第２保護膜４２よりも上に位置させている。これにより、金属部材６２は、半導体装置１０２内における厚みを均一化し、半導体装置１０２内における応力の発生を緩和する。また、金属部材６２、第２電極２２、半導体部分１０、及び、第１電極２１が重なる部分は、強度が高く、外部からの負荷を受けることができ、外部負荷による半導体装置１０２の破壊を抑止できる。また、金属部材６２と第１電極２１は、放熱用の基板に接続して、放熱性を向上できる。
本実施形態における上記以外の構成、動作、及び、効果は、第１実施形態と同様である。
（第３実施形態）
本実施形態に係る半導体装置１０３は、ＩＧＢＴである。半導体装置１０３は、セル領域ＣＥ３が、第１実施形態に係る半導体装置１０１のセル領域ＣＥと異なり、終端領域ＥＮ３が、半導体装置１０１の終端領域ＥＮ１と略同一である。
図６は、本実施形態に係る半導体装置１０３を示す拡大断面図である。図６は、図３と同等箇所の断面図であり、配線層を省略している。
図６に示すように、半導体装置１０３は、セル領域ＣＥ３及び終端領域ＥＮ３において、第１電極２１の上に第５半導体層１５が設けられ、第５半導体層１５の上に下層半導体層１１ａが設けられている。第５半導体層１５は、第２導電形であり、例えばｐ形の半導体からなる。
半導体装置１０３は、セル領域ＣＥ３において更に、チャネル層１７、エミッタ層１８ａ、エミッタコンタクト層１８ｂ、及び、絶縁層３２、並びに、ゲート電極２４、及び、ゲート絶縁膜２４ａがそれぞれ複数設けられている。
第１電極２１は、例えばコレクタ電極であって、例えばオフ時において電源装置の正極側に接続される。ゲート電極２４は、電流制御を行うために所定の電圧が印加される。第２電極２２Ｅは、例えばエミッタ電極である。第２電極２２Ｅは、例えばオフ時において電源装置の負極側に接続される。第２電極２２Ｅは、半導体部分１０の上に設けられた本体部２２Ｅａと、本体部２２Ｅａの終端側ＴＳに位置する端部２２Ｅｂを有する。本体部２２Ｅａは、下面において下方に延びたコンタクト部２２Ｅａ１を有する。コンタクト部２２Ｅｃは、エミッタコンタクト層１８ｂに接している。端部２２Ｅｂは、終端領域ＥＮ３のセル側ＣＳにおいて第１保護膜４１上に設けられている。端部２２Ｅｂの上には、第１低応力絶縁膜５１と第２保護膜４２が設けられている。本体部２２Ｅａの上には、第２保護膜４２が設けられている。
図６に示すように、エミッタコンタクト層１８ｂとゲート電極２４は、終端側ＴＳに向かう配列方向Ｄ１に沿って交互に配列され、配列方向Ｄ１に直交する延設方向Ｄ２に沿ってそれぞれ延びている。
チャネル層１７は、例えばｐ形の半導体からなり、エミッタ層１８ａは、例えばｎ形の半導体からなる。エミッタコンタクト層１８ｂは、例えばｐ＋の半導体からなり、積層したチャネル層１７とエミッタ層１８ａにおいて下方に延びて設けられている。ゲート電極２４は、上面以外をゲート絶縁膜２４ａに覆われている。終端側ＴＳに配列されたゲート電極２４は、ゲート絶縁膜２４ａを介して第２半導体層１２Ｅに対向している。その他のゲート電極２４は、ゲート絶縁膜２４ａを介して積層した上層半導体層１１ｂ、チャネル層１７、及び、エミッタ層１８ａに対向している。絶縁層３２は、第２電極２２Ｅとゲート電極２４の間に設けられている。
本実施形態に係る半導体装置１０３によれば、半導体装置１０３が例えばＩＧＢＴであったとしても、第２電極２２Ｅの本体部２２Ｅａを半導体部分１０上に設け、第２電極２２Ｅの端部２２Ｅｂを終端領域ＥＮ３の第１保護膜４１上に設けることにより、第１実施形態に係る半導体装置１０１及び第２実施形態に係る半導体装置１０２と同様な終端構造を採用することができ、半導体装置１０３の信頼性を高くすることができる。
本実施形態における上記以外の構成、動作、及び、効果は、第１実施形態と同様である。
本発明の実施形態によれば、信頼性が高い半導体装置を提供することができる。
以上、具体例を参照しつつ、本発明の実施形態について説明した。しかし、本発明の実施形態は、これらの具体例に限定されるものではない。例えば、半導体装置に含まれるセル領域や終端領域の具体的な構成、半導体部分を構成する半導体層、電極の具体的な形状や材質等に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は例として提示したもの
であり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
本発明は、以下の態様を含む。
（付記１）
セル領域及び前記セル領域を囲む終端領域が設定された半導体装置であって、
第１電極と、
前記第１電極上に設けられた半導体部分と、
前記終端領域において前記半導体部分上に設けられた終端絶縁膜と、
前記終端絶縁膜上に設けられ、シリコン及び窒素を含む第１保護膜と、
前記セル領域において前記半導体部分上に設けられ、端部が前記第１保護膜上に配置された第２電極と、
前記終端領域において前記第１保護膜上に設けられ、前記半導体部分に接続された終端電極と、
前記第１保護膜上に設けられ、前記第２電極の端部及び前記終端電極に接し、下部が前記第２電極と前記終端電極との間に配置され、上部が前記第２電極及び前記終端電極の上に配置され、水素を含む内部応力が前記終端絶縁膜の内部応力よりも低い第１低応力絶縁膜と、
前記第１低応力絶縁膜の前記上部を覆い、シリコン及び窒素を含む第２保護膜と、
を備えた半導体装置。
（付記２）
前記第１低応力絶縁膜は、さらに、シリコン、酸素、及び窒素及び水素を含む付記１に記載の半導体装置。
（付記３）
前記第２保護膜は、前記終端電極に接している付記１または２に記載の半導体装置。
（付記４）
前記第２保護膜は、前記終端電極よりも終端側において前記第１保護膜と接している付記１～３のいずれか１つに記載の半導体装置。
（付記５）
前記終端電極の上面と終端側の側面とがなす角度は、１００度以上である付記４に記載の半導体装置。
（付記６）
前記第１低応力絶縁膜の前記上部の側面と上面とがなす角度は１００度以上である付記１～５のいずれか１つに記載の半導体装置。
（付記７）
前記第２保護膜は、前記第２電極に接している付記１～６のいずれか１つに記載の半導体装置。
（付記８）
前記第１低応力絶縁膜上に設けられ、前記第２電極に接続され、一部が前記終端電極上に重なり、かつ、前記終端電極から離隔した金属膜をさらに備え、
前記半導体部分は、
前記第１電極及び前記終端電極に接続された第１導電形の第１半導体層と、
前記セル領域において前記第１半導体層上に設けられ、前記第２電極に接続された第２導電形の第２半導体層と、
を有した付記１～７のいずれか１つに記載の半導体装置。
（付記９）
前記第１低応力絶縁膜の終端側に設けられ、下部が前記第１保護膜上に配置され、上部が前記終端電極上に配置された、水素を含む第２低応力絶縁膜をさらに備え、
前記第２保護膜は、前記第２低応力絶縁膜の前記上部上にも設けられた付記８に記載の半導体装置。
（付記１０）
前記第２低応力絶縁膜の前記上部の上面と前記セル領域側の側面がなす角度は、１００度以上であり、
前記第２保護膜は、前記第２低応力絶縁膜の前記上面上及び前記側面上にも設けられた付記９に記載の半導体装置。
（付記１１）
前記第２電極の上に設けられた金属部材をさらに備え、
前記金属部材の上面は、前記第２保護膜よりも上に位置している付記１～１０のいずれか１つに記載の半導体装置。
（付記１２）
前記第１低応力絶縁膜の内部応力は、前記第１保護膜の内部応力の４０分の１以下である付記１～１１のいずれか１つに記載の半導体装置。
（付記１３）
前記第１低応力絶縁膜の前記上部の厚さは、５μｍ以上であって、前記第１保護膜の厚さの４０倍以下である付記１～１２のいずれか１つに記載の半導体装置。
（付記１４）
前記終端絶縁膜は、シリコン及び酸素を含んだ付記１～１３のいずれか１つに記載の半導体装置。
（付記１５）
セル領域及び前記セル領域を囲む終端領域が設定された半導体装置であって、
第１電極と、
前記第１電極上に設けられた半導体部分と、
前記終端領域において前記半導体部分上に設けられた終端絶縁膜と、
前記終端絶縁膜上に設けられ、シリコン及び窒素を含む第１保護膜と、
前記セル領域において前記半導体部分上に設けられ、端部が前記第１保護膜上に配置された第２電極と、
前記終端領域において前記第１保護膜上に設けられ、前記半導体部分に接続された終端電極と、
前記第１保護膜上に設けられ、前記第２電極の端部及び前記終端電極に接し、下部が前記第２電極と前記終端電極との間に配置され、上部が前記第２電極及び前記終端電極よりも上方に配置された第１低応力絶縁膜と、
前記第１低応力絶縁膜の前記上部を覆い、シリコン及び窒素を含む第２保護膜と、
前記第１低応力絶縁膜上に設けられ、前記第２電極に接続され、一部が前記終端電極に重なり、かつ、前記終端電極から離隔した金属膜と、
を備えた半導体装置。
１０…半導体部分
１１…第１半導体層
１１ａ…下層半導体層
１１ｂ…上層半導体層
１１ｃ…終端半導体層
１２、１２Ｅ…第２半導体層
１３…第３半導体層
１４…第４半導体層
１５…第５半導体層
１７…チャネル層
１８ａ…エミッタ層
１８ｂ…エミッタコンタクト層
２１…第１電極
２２、２２Ｅ…第２電極
２２ａ、２２Ｅａ…本体部
２２ｂ、２２Ｅｂ…端部
２２Ｅｃ…コンタクト部
２３…第３電極
２３ａ…本体部
２３ｂ…コンタクト部
２４…ゲート電極
２４ａ…ゲート絶縁膜
２８、２９…終端電極
２８Ｂ、２９Ｂ…上面
２８Ｄ、２９Ｄ…側面
２８ａ、２９ａ…本体部
２８ｂ、２９ｂ…コンタクト部
３１…終端絶縁膜
３２…絶縁層
４１…第１保護膜
４２…第２保護膜
４２ｂ、４２ｈｂ…上部
４２ｃ、４２ｄ、４２ｈｃ…側部
４２ｅ、４２ｆ、４２ｇ…電極接触部
５１…第１低応力絶縁膜
５１Ｂ…上面
５１Ｃ、５１Ｄ…側面
５１ａ…下部
５１ｂ…上部
５２…第２低応力絶縁膜
５２Ｂ…上面
５２Ｃ、５２Ｄ…側面
５２ａ…下部
５２ｂ…上部
６１…金属膜
６１ｂ…上部
６１ｂｂ…先端部
６１ｃ…側部
６１ｅ…電極接触部
６２…金属部材
１０１、１０２、１０３…半導体装置
Ｃ…コンデンサー
Ｃ１～Ｃ４…角部
ＣＥ、ＣＥ３…セル領域
ＣＳ…セル側
Ｄ１…配列方向
Ｄ２…延設方向
ＥＮ１、ＥＮ２、ＥＮ３…終端領域
ＴＳ…終端側
α１～α３、β…角度

Claims (11)

  1. セル領域及び前記セル領域を囲む終端領域が設定された半導体装置であって、
    第１電極と、
    前記第１電極上に設けられた半導体部分と、
    前記終端領域において前記半導体部分上に設けられた終端絶縁膜と、
    前記終端絶縁膜上に設けられ、シリコン及び窒素を含む第１保護膜と、
    前記セル領域において前記半導体部分上に設けられ、端部が前記第１保護膜上に配置された第２電極と、
    前記終端領域において前記第１保護膜上に設けられ、前記半導体部分に接続された終端電極と、
    前記第１保護膜上に設けられ、前記第２電極の端部及び前記終端電極に接し、下部が前記第２電極と前記終端電極との間に配置され、上部が前記第２電極及び前記終端電極の上に配置され、水素を含む第１絶縁膜と、
    前記第１絶縁膜の前記上部を覆い、シリコン及び窒素を含む第２保護膜と、
    を備え、
    前記第１絶縁膜は、さらに、シリコン、酸素及び窒素を含む半導体装置。
  2. 前記第２保護膜は、前記終端電極に接している請求項１記載の半導体装置。
  3. 前記第２保護膜は、前記終端電極よりも終端側において前記第１保護膜と接している請求項１または２に記載の半導体装置。
  4. セル領域及び前記セル領域を囲む終端領域が設定された半導体装置であって、
    第１電極と、
    前記第１電極上に設けられた半導体部分と、
    前記終端領域において前記半導体部分上に設けられた終端絶縁膜と、
    前記終端絶縁膜上に設けられ、シリコン及び窒素を含む第１保護膜と、
    前記セル領域において前記半導体部分上に設けられ、端部が前記第１保護膜上に配置された第２電極と、
    前記終端領域において前記第１保護膜上に設けられ、前記半導体部分に接続された終端電極と、
    前記第１保護膜上に設けられ、前記第２電極の端部及び前記終端電極に接し、下部が前記第２電極と前記終端電極との間に配置され、上部が前記第２電極及び前記終端電極の上に配置され、水素を含む第１絶縁膜と、
    前記第１絶縁膜の前記上部を覆い、シリコン及び窒素を含む第２保護膜と、
    を備え、
    前記第２保護膜は、前記終端電極よりも終端側において前記第１保護膜と接している半導体装置。
  5. 前記第２保護膜は、前記第２電極に接している請求項１～４のいずれか１つに記載の半導体装置。
  6. 前記第１絶縁膜上に設けられ、前記第２電極に接続され、一部が前記終端電極上に重なり、かつ、前記終端電極から離隔した金属膜をさらに備え、
    前記半導体部分は、
    前記第１電極及び前記終端電極に接続された第１導電形の第１半導体層と、
    前記セル領域において前記第１半導体層上に設けられ、前記第２電極に接続された第２導電形の第２半導体層と、
    を有した請求項１～５のいずれか１つに記載の半導体装置。
  7. セル領域及び前記セル領域を囲む終端領域が設定された半導体装置であって、
    第１電極と、
    前記第１電極上に設けられた半導体部分と、
    前記終端領域において前記半導体部分上に設けられた終端絶縁膜と、
    前記終端絶縁膜上に設けられ、シリコン及び窒素を含む第１保護膜と、
    前記セル領域において前記半導体部分上に設けられ、端部が前記第１保護膜上に配置された第２電極と、
    前記終端領域において前記第１保護膜上に設けられ、前記半導体部分に接続された終端電極と、
    前記第１保護膜上に設けられ、前記第２電極の端部及び前記終端電極に接し、下部が前記第２電極と前記終端電極との間に配置され、上部が前記第２電極及び前記終端電極の上に配置され、水素を含む第１絶縁膜と、
    前記第１絶縁膜の前記上部を覆い、シリコン及び窒素を含む第２保護膜と、
    前記第１絶縁膜上に設けられ、前記第２電極に接続され、一部が前記終端電極上に重なり、かつ、前記終端電極から離隔した金属膜と、
    を備え、
    前記半導体部分は、
    前記第１電極及び前記終端電極に接続された第１導電形の第１半導体層と、
    前記セル領域において前記第１半導体層上に設けられ、前記第２電極に接続された第２導電形の第２半導体層と、
    を有した半導体装置。
  8. 前記第１絶縁膜の終端側に設けられ、下部が前記第１保護膜上に配置され、上部が前記終端電極上に配置され、水素を含む第２絶縁膜をさらに備え、
    前記第２保護膜は、前記第２絶縁膜の前記上部上にも設けられた請求項６または７に記載の半導体装置。
  9. 前記第２電極の上に設けられた金属部材をさらに備え、
    前記金属部材の上面は、前記第２保護膜よりも上に位置している請求項１～８のいずれか１つに記載の半導体装置。
  10. セル領域及び前記セル領域を囲む終端領域が設定された半導体装置であって、
    第１電極と、
    前記第１電極上に設けられた半導体部分と、
    前記終端領域において前記半導体部分上に設けられた終端絶縁膜と、
    前記終端絶縁膜上に設けられ、シリコン及び窒素を含む第１保護膜と、
    前記セル領域において前記半導体部分上に設けられ、端部が前記第１保護膜上に配置された第２電極と、
    前記終端領域において前記第１保護膜上に設けられ、前記半導体部分に接続された終端電極と、
    前記第１保護膜上に設けられ、前記第２電極の端部及び前記終端電極に接し、下部が前記第２電極と前記終端電極との間に配置され、上部が前記第２電極及び前記終端電極の上に配置され、水素を含む第１絶縁膜と、
    前記第１絶縁膜の前記上部を覆い、シリコン及び窒素を含む第２保護膜と、
    前記第２電極の上に設けられた金属部材と、
    を備え、
    前記金属部材の上面は、前記第２保護膜よりも上に位置している半導体装置。
  11. セル領域及び前記セル領域を囲む終端領域が設定された半導体装置であって、
    第１電極と、
    前記第１電極上に設けられた半導体部分と、
    前記終端領域において前記半導体部分上に設けられた終端絶縁膜と、
    前記終端絶縁膜上に設けられ、シリコン及び窒素を含む第１保護膜と、
    前記セル領域において前記半導体部分上に設けられ、端部が前記第１保護膜上に配置された第２電極と、
    前記終端領域において前記第１保護膜上に設けられ、前記半導体部分に接続された終端電極と、
    前記第１保護膜上に設けられ、前記第２電極の端部及び前記終端電極に接し、下部が前記第２電極と前記終端電極との間に配置され、上部が前記第２電極及び前記終端電極よりも上方に配置された第１絶縁膜と、
    前記第１絶縁膜の前記上部を覆い、シリコン及び窒素を含む第２保護膜と、
    前記第１絶縁膜上に設けられ、前記第２電極に接続され、一部が前記終端電極に重なり、かつ、前記終端電極から離隔した金属膜と、
    を備えた半導体装置。
JP2020153313A 2020-09-11 2020-09-11 半導体装置 Active JP7401416B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2020153313A JP7401416B2 (ja) 2020-09-11 2020-09-11 半導体装置
CN202110022129.2A CN114171575A (zh) 2020-09-11 2021-01-08 半导体装置
US17/171,585 US11335769B2 (en) 2020-09-11 2021-02-09 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020153313A JP7401416B2 (ja) 2020-09-11 2020-09-11 半導体装置

Publications (2)

Publication Number Publication Date
JP2022047410A JP2022047410A (ja) 2022-03-24
JP7401416B2 true JP7401416B2 (ja) 2023-12-19

Family

ID=80476345

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020153313A Active JP7401416B2 (ja) 2020-09-11 2020-09-11 半導体装置

Country Status (3)

Country Link
US (1) US11335769B2 (ja)
JP (1) JP7401416B2 (ja)
CN (1) CN114171575A (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1996029744A1 (fr) 1995-03-17 1996-09-26 Hitachi, Ltd. Semi-conducteur plan, son procede de fabrication et convertisseur de puissance
JP2007103524A (ja) 2005-09-30 2007-04-19 Shindengen Electric Mfg Co Ltd 半導体装置及び半導体装置の製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0185787B1 (de) 1984-12-21 1988-08-10 Deutsche ITT Industries GmbH Plastikumhülltes Halbleiterbauelement
JPH0514156A (ja) 1991-07-04 1993-01-22 Toyota Autom Loom Works Ltd 半導体集積回路装置
JP3758194B2 (ja) 1993-01-22 2006-03-22 ソニー株式会社 ツェナーザップダイオードの設置構造
JP3183190B2 (ja) * 1995-12-14 2001-07-03 株式会社デンソー 半導体装置の製造方法
JP2002353307A (ja) 2001-05-25 2002-12-06 Toshiba Corp 半導体装置
WO2009150862A1 (ja) 2008-06-12 2009-12-17 シャープ株式会社 Ｔｆｔ、シフトレジスタ、走査信号線駆動回路、および表示装置、ならびにｔｆｔの成形方法
JP5606019B2 (ja) * 2009-07-21 2014-10-15 株式会社東芝 電力用半導体素子およびその製造方法
US8796745B2 (en) 2011-07-05 2014-08-05 Texas Instruments Incorporated Monolithically integrated active snubber
JP2014241367A (ja) * 2013-06-12 2014-12-25 三菱電機株式会社 半導体素子、半導体素子の製造方法
JP2016035989A (ja) * 2014-08-04 2016-03-17 株式会社東芝 半導体装置
US9673315B2 (en) * 2015-03-24 2017-06-06 Kabushiki Kaisha Toshiba Semiconductor device, inverter circuit, driving device, vehicle, and elevator
JP7091714B2 (ja) * 2018-03-01 2022-06-28 株式会社デンソー 半導体装置
JP7293750B2 (ja) * 2019-03-14 2023-06-20 富士電機株式会社 超接合炭化珪素半導体装置および超接合炭化珪素半導体装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1996029744A1 (fr) 1995-03-17 1996-09-26 Hitachi, Ltd. Semi-conducteur plan, son procede de fabrication et convertisseur de puissance
JP2007103524A (ja) 2005-09-30 2007-04-19 Shindengen Electric Mfg Co Ltd 半導体装置及び半導体装置の製造方法

Also Published As

Publication number Publication date
JP2022047410A (ja) 2022-03-24
US11335769B2 (en) 2022-05-17
US20220085154A1 (en) 2022-03-17
CN114171575A (zh) 2022-03-11

Similar Documents

Publication Publication Date Title
US10784256B2 (en) Semiconductor device and method of manufacturing semiconductor device
US10128230B2 (en) Semiconductor device
CN107768316B (zh) 功率半导体装置和用于制造这种功率半导体装置的方法
US10439060B2 (en) Semiconductor device and method of manufacturing semiconductor device
CN110574169B (zh) 半导体装置
JP6958011B2 (ja) 半導体装置および半導体装置の製造方法
US8124983B2 (en) Power transistor
US20170077218A1 (en) Semiconductor device
JP2018049908A (ja) 半導体装置及びその製造方法
JP2013069783A (ja) 電力用半導体装置
JP7401416B2 (ja) 半導体装置
US9853023B2 (en) Semiconductor device and semiconductor package
CN112713124A (zh) 半导体装置
CN111446244A (zh) 半导体装置
JP2017017145A (ja) 半導体装置
US11257910B2 (en) Semiconductor device including transistor portion and diode portion
US11088073B2 (en) Semiconductor device
US11967568B2 (en) Semiconductor device
US20210287971A1 (en) Semiconductor device
US11538904B2 (en) Semiconductor device
US20220085209A1 (en) Semiconductor device
US20230019632A1 (en) Semiconductor device
US11322585B2 (en) Semiconductor device
US20230335626A1 (en) Semiconductor device
US20230307513A1 (en) Semiconductor device and method of manufacturing semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220623

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20230623

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230630

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230725

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230913

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231108

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231207

R150 Certificate of patent or registration of utility model

Ref document number: 7401416

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150