JP3183190B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3183190B2 JP3183190B2 JP26464396A JP26464396A JP3183190B2 JP 3183190 B2 JP3183190 B2 JP 3183190B2 JP 26464396 A JP26464396 A JP 26464396A JP 26464396 A JP26464396 A JP 26464396A JP 3183190 B2 JP3183190 B2 JP 3183190B2
- Authority
- JP
- Japan
- Prior art keywords
- sin film
- film
- silane
- gas
- plasma sin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Formation Of Insulating Films (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】この発明は、アンモニアガス
とシラン系ガスを供給しながらＳｉＮ膜を半導体基板上
に成膜するプラズマＣＶＤ法を用いて、ゲート絶縁膜を
有するトランジスタが形成された半導体基板の上面をプ
ラズマＳｉＮ膜にて覆うための半導体装置の製造方法に
関するものである。
とシラン系ガスを供給しながらＳｉＮ膜を半導体基板上
に成膜するプラズマＣＶＤ法を用いて、ゲート絶縁膜を
有するトランジスタが形成された半導体基板の上面をプ
ラズマＳｉＮ膜にて覆うための半導体装置の製造方法に
関するものである。
【０００２】
【従来の技術および課題】ＩＣのパッシベーション膜や
層間絶縁膜として、ＳｉＮ膜が広く使われている。そし
て、プラズマＳｉＮ膜を用いた場合には、プラズマＳｉ
Ｎ膜中に含まれる水素がホットキャリア注入による界面
凖位の発生を助長してホットキャリア劣化を招くことが
知られている（電子情報通信学会技術研究報告９０−１
２３、ｐ３３、「ホットキャリア効果」、辰馬賢一郎
他）。この対策として、パッシベーション膜中の水素量
を低減していくと、膜応力が増加しＡｌ（アルミ）ボイ
ド等の発生を招く問題が生じる。又、他の手法にて低応
力化を図ると、特に段差部での被覆性から耐湿性に問題
が生じる。このように、保護膜として必要な耐湿性、低
応力、又、ＵＶ透過性、電荷保持あるいは製造上重要と
なる膜厚の均一性、加工上の再現性等を十分に満足しつ
つ、ホットキャリア寿命の向上を図ることができない。
層間絶縁膜として、ＳｉＮ膜が広く使われている。そし
て、プラズマＳｉＮ膜を用いた場合には、プラズマＳｉ
Ｎ膜中に含まれる水素がホットキャリア注入による界面
凖位の発生を助長してホットキャリア劣化を招くことが
知られている（電子情報通信学会技術研究報告９０−１
２３、ｐ３３、「ホットキャリア効果」、辰馬賢一郎
他）。この対策として、パッシベーション膜中の水素量
を低減していくと、膜応力が増加しＡｌ（アルミ）ボイ
ド等の発生を招く問題が生じる。又、他の手法にて低応
力化を図ると、特に段差部での被覆性から耐湿性に問題
が生じる。このように、保護膜として必要な耐湿性、低
応力、又、ＵＶ透過性、電荷保持あるいは製造上重要と
なる膜厚の均一性、加工上の再現性等を十分に満足しつ
つ、ホットキャリア寿命の向上を図ることができない。
【０００３】従って、上記した耐湿性（高ステップカバ
レッジ化）、低応力化に加え、ＵＶ透過性、電荷保持特
性を確保しつつ、又、基本的な膜厚を変えることなく、
さらには、従来の製造方法に対しごく簡単な成膜条件の
変更のみでスループットのダウン、コストアップも招く
ことなく、ホットキャリア寿命の向上性に優れた半導体
装置を提供することが望まれている。
レッジ化）、低応力化に加え、ＵＶ透過性、電荷保持特
性を確保しつつ、又、基本的な膜厚を変えることなく、
さらには、従来の製造方法に対しごく簡単な成膜条件の
変更のみでスループットのダウン、コストアップも招く
ことなく、ホットキャリア寿命の向上性に優れた半導体
装置を提供することが望まれている。
【０００４】そこで、この発明の目的は、新規な構成に
よりデバイスの性能保護に優れるとともに製造が容易な
半導体装置の製造方法を提供することにある。
よりデバイスの性能保護に優れるとともに製造が容易な
半導体装置の製造方法を提供することにある。
【０００５】
【課題を解決するための手段】プラズマＳｉＮ膜には
（主に弱く結合したＳｉ−Ｈからの）水素が存在し、短
チャンネルＭＯＳデバイスでは、この水素がデバイスに
侵入し、ゲート酸化膜の劣化を引き起こすとされてい
る。そこで、本発明では、プラズマＳｉＮ膜の形成時に
含有される水素のうち、Ｓｉ−Ｈ結合に着目し、このＳ
ｉ−Ｈ結合量を低減したプラズマＳｉＮ膜と、これまで
用いられてきたプラズマＳｉＮ膜とを積層した構造とし
ている。
（主に弱く結合したＳｉ−Ｈからの）水素が存在し、短
チャンネルＭＯＳデバイスでは、この水素がデバイスに
侵入し、ゲート酸化膜の劣化を引き起こすとされてい
る。そこで、本発明では、プラズマＳｉＮ膜の形成時に
含有される水素のうち、Ｓｉ−Ｈ結合に着目し、このＳ
ｉ−Ｈ結合量を低減したプラズマＳｉＮ膜と、これまで
用いられてきたプラズマＳｉＮ膜とを積層した構造とし
ている。
【０００６】よって、これまで用いられてきたプラズマ
ＳｉＮ膜中から水素がデバイスに向かって侵入しようと
するが、Ｓｉ−Ｈ結合量を低減したプラズマＳｉＮ膜に
よりブロック（トラップ）される（これは、プラズマＳ
ｉＮ膜中からの水素が、Ｓｉ−Ｈ結合量を低減したプラ
ズマＳｉＮ膜において、シリコンのダングリングボンド
と結合してデバイス側への進行が抑制されるためである
と推定される）。その結果、デバイスの悪影響（より具
体的にはゲート酸化膜の劣化）を防ぎ、ホットキャリア
の長寿命化に優れたものとなる。
ＳｉＮ膜中から水素がデバイスに向かって侵入しようと
するが、Ｓｉ−Ｈ結合量を低減したプラズマＳｉＮ膜に
よりブロック（トラップ）される（これは、プラズマＳ
ｉＮ膜中からの水素が、Ｓｉ−Ｈ結合量を低減したプラ
ズマＳｉＮ膜において、シリコンのダングリングボンド
と結合してデバイス側への進行が抑制されるためである
と推定される）。その結果、デバイスの悪影響（より具
体的にはゲート酸化膜の劣化）を防ぎ、ホットキャリア
の長寿命化に優れたものとなる。
【０００７】又、この多層構造のプラズマＳｉＮ膜の形
成は、アンモニアガスを一定量供給すると共にシラン系
ガスを増量させながら供給している状態であって、なお
かつ、高周波電源電圧を印加している状態で低水素プラ
ズマＳｉＮ膜を形成し、その後に、アンモニアガスおよ
びシラン系ガスを一定量供給している状態で前記低水素
プラズマＳｉＮ膜の上に、当該プラズマＳｉＮ膜よりも
水素含有量が多いプラズマＳｉＮ膜を形成することで容
易に実現できる。また、低水素プラズムＳｉＮ膜は、ア
ンモニアガス及びシラン系ガスを増量させながら供給し
ている状態であって、なおかつ、高周波電源電圧を印加
している状態でも形成される。
成は、アンモニアガスを一定量供給すると共にシラン系
ガスを増量させながら供給している状態であって、なお
かつ、高周波電源電圧を印加している状態で低水素プラ
ズマＳｉＮ膜を形成し、その後に、アンモニアガスおよ
びシラン系ガスを一定量供給している状態で前記低水素
プラズマＳｉＮ膜の上に、当該プラズマＳｉＮ膜よりも
水素含有量が多いプラズマＳｉＮ膜を形成することで容
易に実現できる。また、低水素プラズムＳｉＮ膜は、ア
ンモニアガス及びシラン系ガスを増量させながら供給し
ている状態であって、なおかつ、高周波電源電圧を印加
している状態でも形成される。
【０００８】請求項６に記載のように、低水素プラズム
ＳｉＮ膜を形成する際、シラン系ガスを流す前において
窒素ガスを流した状態で電源電圧を印加して下地層の表
面に対しプラズマによる粗面化処理を施し、その後、シ
ラン系ガスを供給して成膜を開始させても良い。このよ
うにすると、下地層の表面が粗面化された状態で低水素
プラズマＳｉＮ膜が形成されて密着させることができ
る。
ＳｉＮ膜を形成する際、シラン系ガスを流す前において
窒素ガスを流した状態で電源電圧を印加して下地層の表
面に対しプラズマによる粗面化処理を施し、その後、シ
ラン系ガスを供給して成膜を開始させても良い。このよ
うにすると、下地層の表面が粗面化された状態で低水素
プラズマＳｉＮ膜が形成されて密着させることができ
る。
【０００９】ここで、請求項７に記載のように、シラン
系ガスが一定量供給された状態となった後、窒素ガスの
供給量を低下させるとともにアンモニアガスの供給量を
増加させると、低水素プラズマＳｉＮ膜の成膜時にはＳ
ｉ−Ｎ結合を強くできる。一方、高水素プラズマＳｉＮ
膜の成膜時には応力低減および面内均一性の向上を図る
ことができる。
系ガスが一定量供給された状態となった後、窒素ガスの
供給量を低下させるとともにアンモニアガスの供給量を
増加させると、低水素プラズマＳｉＮ膜の成膜時にはＳ
ｉ−Ｎ結合を強くできる。一方、高水素プラズマＳｉＮ
膜の成膜時には応力低減および面内均一性の向上を図る
ことができる。
【００１０】
（第１の実施の形態）以下、この発明の第１の実施の形
態を図面に従って説明する。
態を図面に従って説明する。
【００１１】図１には本実施の形態における半導体装置
の縦断面図を示す。本装置は自動車用ＩＣに具体化した
ものであり、ＭＯＳトランジスタを備えている。自動車
用ＩＣの使用環境（特に温度環境）は厳しく、要求され
る機能としては、自動車の保証年数を１９年として、
（ＩＣの１９年間の間欠的な使用に耐えるべく）、周波
数２０ＭＨｚ、Ｖd ；−５．５Ｖ、デューティ比５０／
５０％でインバータ動作させたとき、動作スピードが１
０％遅くなる時を、ＤＣストレスＶd ＝５．５Ｖで見積
もったときの値、１．７年を満足するものである。
の縦断面図を示す。本装置は自動車用ＩＣに具体化した
ものであり、ＭＯＳトランジスタを備えている。自動車
用ＩＣの使用環境（特に温度環境）は厳しく、要求され
る機能としては、自動車の保証年数を１９年として、
（ＩＣの１９年間の間欠的な使用に耐えるべく）、周波
数２０ＭＨｚ、Ｖd ；−５．５Ｖ、デューティ比５０／
５０％でインバータ動作させたとき、動作スピードが１
０％遅くなる時を、ＤＣストレスＶd ＝５．５Ｖで見積
もったときの値、１．７年を満足するものである。
【００１２】尚、この構成は、ＥＰＲＯＭやＥＥＰＲＯ
Ｍ（フラッシュメモリを含む）に用いてもよい。半導体
基板としてのＰ型シリコン基板１にはＰウェル領域２と
Ｎウェル領域３とが形成されている。Ｐ型シリコン基板
１のＰウェル領域２の表面部にはＮチャネルＭＯＳトラ
ンジスタＴｒ１とＮチャネルＭＯＳトランジスタＴｒ２
とが形成されている。又、Ｐ型シリコン基板１の表面部
にはＮチャネルＭＯＳトランジスタＴｒ３が形成されて
いる。さらに、Ｐ型シリコン基板１のＮウェル領域３の
表面部にはＰチャネルＭＯＳトランジスタＴｒ４とＰチ
ャネルＭＯＳトランジスタＴｒ５とが形成されている。
Ｍ（フラッシュメモリを含む）に用いてもよい。半導体
基板としてのＰ型シリコン基板１にはＰウェル領域２と
Ｎウェル領域３とが形成されている。Ｐ型シリコン基板
１のＰウェル領域２の表面部にはＮチャネルＭＯＳトラ
ンジスタＴｒ１とＮチャネルＭＯＳトランジスタＴｒ２
とが形成されている。又、Ｐ型シリコン基板１の表面部
にはＮチャネルＭＯＳトランジスタＴｒ３が形成されて
いる。さらに、Ｐ型シリコン基板１のＮウェル領域３の
表面部にはＰチャネルＭＯＳトランジスタＴｒ４とＰチ
ャネルＭＯＳトランジスタＴｒ５とが形成されている。
【００１３】この各ＭＯＳトランジスタＴｒ１〜Ｔｒ５
の詳細な構成を説明すると、Ｐ型シリコン基板１の表面
部にはフィールド酸化膜（ＬＯＣＯＳ酸化膜）４が形成
されている。ＮチャネルＭＯＳトランジスタＴｒ１，Ｔ
ｒ２の形成領域において、Ｐ型シリコン基板１の表面部
にはゲート酸化膜５が形成され、その上にはポリシリコ
ンゲート電極８が形成されている。ポリシリコンゲート
電極８の下方でのＰウェル領域２にはＮ+ ソース領域６
とＮ+ ドレイン領域７とが形成されている。
の詳細な構成を説明すると、Ｐ型シリコン基板１の表面
部にはフィールド酸化膜（ＬＯＣＯＳ酸化膜）４が形成
されている。ＮチャネルＭＯＳトランジスタＴｒ１，Ｔ
ｒ２の形成領域において、Ｐ型シリコン基板１の表面部
にはゲート酸化膜５が形成され、その上にはポリシリコ
ンゲート電極８が形成されている。ポリシリコンゲート
電極８の下方でのＰウェル領域２にはＮ+ ソース領域６
とＮ+ ドレイン領域７とが形成されている。
【００１４】ＮチャネルＭＯＳトランジスタＴｒ３の形
成領域において、Ｐ型シリコン基板１の表面部にはゲー
ト酸化膜９が形成され、その上にはポリシリコンゲート
電極１２が形成されている。ポリシリコンゲート電極１
２の下方でのＰ型シリコン基板１にはＮ+ ソース領域１
０とＮ+ ドレイン領域１１とが形成されている。
成領域において、Ｐ型シリコン基板１の表面部にはゲー
ト酸化膜９が形成され、その上にはポリシリコンゲート
電極１２が形成されている。ポリシリコンゲート電極１
２の下方でのＰ型シリコン基板１にはＮ+ ソース領域１
０とＮ+ ドレイン領域１１とが形成されている。
【００１５】ＰチャネルＭＯＳトランジスタＴｒ４，Ｔ
ｒ５の形成領域において、Ｐ型シリコン基板１の表面部
にはゲート酸化膜１３が形成され、その上にはポリシリ
コンゲート電極１６が形成されている。ポリシリコンゲ
ート電極１６の下方でのＮウェル領域３にはＰ+ ソース
領域１４とＮ+ ドレイン領域１５とが形成されている。
ここで各ゲート酸化膜５，９，１３の膜厚は２００Å程
度である。
ｒ５の形成領域において、Ｐ型シリコン基板１の表面部
にはゲート酸化膜１３が形成され、その上にはポリシリ
コンゲート電極１６が形成されている。ポリシリコンゲ
ート電極１６の下方でのＮウェル領域３にはＰ+ ソース
領域１４とＮ+ ドレイン領域１５とが形成されている。
ここで各ゲート酸化膜５，９，１３の膜厚は２００Å程
度である。
【００１６】このようにデバイスが形成された基板の上
には、ＢＰＳＧ膜１７が形成され、その上に第１層アル
ミ配線（多層配線）１８ａ，１８ｂ，１８ｃが形成され
ている。第１層アルミ配線１８ａとＮチャネルＭＯＳト
ランジスタＴｒ１のＮ+ ソース領域６とがコンタクトホ
ールを介して電気的に接続されている。第１層アルミ配
線１８ａ，１８ｂ，１８ｃの表面を含むＢＰＳＧ膜１７
の上には、膜厚が１０００ÅのプラズマＳｉＮ膜１９が
形成されている。プラズマＳｉＮ膜１９の上には第１層
間絶縁膜としてのＴＥＯＳ（テトラエチルオルトシリケ
ート）膜２０が形成されている。ＴＥＯＳ膜２０の上の
所定領域にはＳＯＧ（スピンオングラス）膜２１が形成
され、このＳＯＧ膜２１にて表面の平滑化が図られてい
る。
には、ＢＰＳＧ膜１７が形成され、その上に第１層アル
ミ配線（多層配線）１８ａ，１８ｂ，１８ｃが形成され
ている。第１層アルミ配線１８ａとＮチャネルＭＯＳト
ランジスタＴｒ１のＮ+ ソース領域６とがコンタクトホ
ールを介して電気的に接続されている。第１層アルミ配
線１８ａ，１８ｂ，１８ｃの表面を含むＢＰＳＧ膜１７
の上には、膜厚が１０００ÅのプラズマＳｉＮ膜１９が
形成されている。プラズマＳｉＮ膜１９の上には第１層
間絶縁膜としてのＴＥＯＳ（テトラエチルオルトシリケ
ート）膜２０が形成されている。ＴＥＯＳ膜２０の上の
所定領域にはＳＯＧ（スピンオングラス）膜２１が形成
され、このＳＯＧ膜２１にて表面の平滑化が図られてい
る。
【００１７】ＳＯＧ膜２１の上面を含むＴＥＯＳ膜２０
の上には、第２層間絶縁膜としてのＴＥＯＳ膜２２が形
成されている。ＴＥＯＳ膜２２の上には、第２層アルミ
配線（多層配線）２３ａ，２３ｂが形成され、第２層ア
ルミ配線２３ｂと第１層アルミ配線１８ｃとがコンタク
トホールを介して電気的に接続されている。そして、多
層化されたアルミ配線（第２層アルミ配線２３ａ，２３
ｂ、第１層アルミ配線１８ａ，１８ｂ，１８ｃ等）を用
いて、基板１に形成されたデバイスに電源電圧とグラン
ド電圧の印加が行われる。
の上には、第２層間絶縁膜としてのＴＥＯＳ膜２２が形
成されている。ＴＥＯＳ膜２２の上には、第２層アルミ
配線（多層配線）２３ａ，２３ｂが形成され、第２層ア
ルミ配線２３ｂと第１層アルミ配線１８ｃとがコンタク
トホールを介して電気的に接続されている。そして、多
層化されたアルミ配線（第２層アルミ配線２３ａ，２３
ｂ、第１層アルミ配線１８ａ，１８ｂ，１８ｃ等）を用
いて、基板１に形成されたデバイスに電源電圧とグラン
ド電圧の印加が行われる。
【００１８】第２層アルミ配線２３ａ，２３ｂの表面を
含むＴＥＯＳ膜２２の上には低水素プラズマＳｉＮ膜２
４が形成され、その上には高水素プラズマＳｉＮ膜２５
が形成されている。低水素プラズマＳｉＮ膜２４は、プ
ラズマＳｉＮ膜２５よりも水素含有量が少ない。具体的
には、高水素プラズマＳｉＮ膜２５のＳｉ−Ｈ結合量が
８×１０21／ｃｍ3 であり、低水素プラズマＳｉＮ膜２
４のＳｉ−Ｈ結合量が６×１０21／ｃｍ3 以下である。
プラズマＳｉＮ膜２４，２５の合計の膜厚は１６０００
Å程度であり、低水素プラズマＳｉＮ膜２４の膜厚は５
００Å程度である。
含むＴＥＯＳ膜２２の上には低水素プラズマＳｉＮ膜２
４が形成され、その上には高水素プラズマＳｉＮ膜２５
が形成されている。低水素プラズマＳｉＮ膜２４は、プ
ラズマＳｉＮ膜２５よりも水素含有量が少ない。具体的
には、高水素プラズマＳｉＮ膜２５のＳｉ−Ｈ結合量が
８×１０21／ｃｍ3 であり、低水素プラズマＳｉＮ膜２
４のＳｉ−Ｈ結合量が６×１０21／ｃｍ3 以下である。
プラズマＳｉＮ膜２４，２５の合計の膜厚は１６０００
Å程度であり、低水素プラズマＳｉＮ膜２４の膜厚は５
００Å程度である。
【００１９】ここで、高水素プラズマＳｉＮ膜２５は低
応力・高ステップカバレッジ（段差被覆性）を有する。
しかし、高水素プラズマＳｉＮ膜２５には膜中に水素が
含まれており、その水素が基板に形成したＭＯＳトラン
ジスタにおけるホットキャリアの劣化を招く要因とな
る。低水素プラズマＳｉＮ膜２４は、水素を通過させな
い性質を有する。
応力・高ステップカバレッジ（段差被覆性）を有する。
しかし、高水素プラズマＳｉＮ膜２５には膜中に水素が
含まれており、その水素が基板に形成したＭＯＳトラン
ジスタにおけるホットキャリアの劣化を招く要因とな
る。低水素プラズマＳｉＮ膜２４は、水素を通過させな
い性質を有する。
【００２０】この二層構造のプラズマＳｉＮ膜を用いた
ことにより、これまでパッシベーション膜として用いら
れてきたプラズマＳｉＮ膜２５中から水素がデバイスに
向かって侵入しようとするが、Ｓｉ−Ｈ結合量を低減し
たプラズマＳｉＮ膜２４によりブロック（トラップ）さ
れる。これは、プラズマＳｉＮ膜２５中からの水素が、
Ｓｉ−Ｈ結合量を低減したプラズマＳｉＮ膜２４におい
て、シリコンのダングリングボンドと結合してデバイス
側への進行が抑制されるためであると推定される。
ことにより、これまでパッシベーション膜として用いら
れてきたプラズマＳｉＮ膜２５中から水素がデバイスに
向かって侵入しようとするが、Ｓｉ−Ｈ結合量を低減し
たプラズマＳｉＮ膜２４によりブロック（トラップ）さ
れる。これは、プラズマＳｉＮ膜２５中からの水素が、
Ｓｉ−Ｈ結合量を低減したプラズマＳｉＮ膜２４におい
て、シリコンのダングリングボンドと結合してデバイス
側への進行が抑制されるためであると推定される。
【００２１】次に、このように構成した自動車用ＩＣの
製造方法を、図２〜図６を用いて説明する。図２に示す
ように、Ｐ型シリコン基板１を用意し、Ｐウェル領域２
とＮウェル領域３とを形成する。そして、ＬＯＣＯＳ酸
化法を用いてＰ型シリコン基板１の表面部にフィールド
酸化膜４を形成するとともに、ゲート酸化膜５，９，１
３を形成する。
製造方法を、図２〜図６を用いて説明する。図２に示す
ように、Ｐ型シリコン基板１を用意し、Ｐウェル領域２
とＮウェル領域３とを形成する。そして、ＬＯＣＯＳ酸
化法を用いてＰ型シリコン基板１の表面部にフィールド
酸化膜４を形成するとともに、ゲート酸化膜５，９，１
３を形成する。
【００２２】引き続き、図３に示すように、ゲート酸化
膜５，９，１３の上にポリシリコンゲート電極８，１
２，１６を形成する。さらに、図４に示すように、ソー
ス領域６，１０，１４とドレイン領域７，１１，１５を
イオン注入法により形成する。
膜５，９，１３の上にポリシリコンゲート電極８，１
２，１６を形成する。さらに、図４に示すように、ソー
ス領域６，１０，１４とドレイン領域７，１１，１５を
イオン注入法により形成する。
【００２３】そして、図５に示すように、基板１上に、
ＢＰＳＧ膜１７、第１層アルミ配線１８ａ，１８ｂ，１
８ｃ、プラズマＳｉＮ膜１９、ＴＥＯＳ膜２０、ＳＯＧ
膜２１、ＴＥＯＳ膜２２、第２層アルミ配線２３ａ，２
３ｂを順次、積層する。
ＢＰＳＧ膜１７、第１層アルミ配線１８ａ，１８ｂ，１
８ｃ、プラズマＳｉＮ膜１９、ＴＥＯＳ膜２０、ＳＯＧ
膜２１、ＴＥＯＳ膜２２、第２層アルミ配線２３ａ，２
３ｂを順次、積層する。
【００２４】その後、図６に示すように、プラズマＣＶ
Ｄ法により、低水素プラズマＳｉＮ膜２４を形成し、さ
らに、その上に図１に示すように、高水素プラズマＳｉ
Ｎ膜２５を形成する。その後、プラズマＳｉＮ膜２４，
２５に対し所定領域をエッチングにより除去して開口さ
せアルミパッド部とする。
Ｄ法により、低水素プラズマＳｉＮ膜２４を形成し、さ
らに、その上に図１に示すように、高水素プラズマＳｉ
Ｎ膜２５を形成する。その後、プラズマＳｉＮ膜２４，
２５に対し所定領域をエッチングにより除去して開口さ
せアルミパッド部とする。
【００２５】ここで、低水素プラズマＳｉＮ膜２４と高
水素プラズマＳｉＮ膜２５との積層方法について詳細に
説明する。本実施の形態において、プラズマＣＶＤ装置
としては日本エー・エス・エム株式会社製のＥＡＧＬＥ
−１０を用いており、同装置は枚葉式プラズマＣＶＤ装
置である。
水素プラズマＳｉＮ膜２５との積層方法について詳細に
説明する。本実施の形態において、プラズマＣＶＤ装置
としては日本エー・エス・エム株式会社製のＥＡＧＬＥ
−１０を用いており、同装置は枚葉式プラズマＣＶＤ装
置である。
【００２６】図７には、同プラズマＣＶＤ装置を用いた
ときのパワーの供給状況、圧力の変化状況、窒素ガス
（Ｎ2 ）とアンモニアガス（ＮＨ3 ）の供給状況、シラ
ンガス（ＳｉＨ4 ）の供給状況を示す。
ときのパワーの供給状況、圧力の変化状況、窒素ガス
（Ｎ2 ）とアンモニアガス（ＮＨ3 ）の供給状況、シラ
ンガス（ＳｉＨ4 ）の供給状況を示す。
【００２７】図７において、まず減圧動作と窒素ガス
（Ｎ2 ）とアンモニアガス（ＮＨ3 ）の供給とを同時に
開始する。目的の真空度（４．３Ｔｏｒｒ）を得るため
の減圧時間として１５秒を要する。又、窒素ガス
（Ｎ2 ）とアンモニアガス（ＮＨ3 ）とは１０秒間にて
所定の供給量（Ｎ2 ；１２００ｓｃｃｍ、ＮＨ3 ；１８
００ｓｃｃｍ）とすることができる。そして、目的の真
空度とガス流量を得たときに高周波電源電圧（ＲＦパワ
ー）を下部電極と上部電極との間に印加する（Ｈigh ４
８５Ｗ、Ｌow２１５Ｗ）。パワー・オンから５秒経過し
たときに、シランガス（ＳｉＨ4 ）の供給を開始する。
このとき、成膜が開始される。そして、５秒が経過する
までは直線的にシラン（ＳｉＨ4 ）の供給を増加させ
る。この５秒間に、図１の低水素プラズマＳｉＮ膜２４
が形成される。シランガス（ＳｉＨ4 ）の供給が所定の
値（１５０ｓｃｃｍ）になった後は、一定量の供給を維
持する。これにより、図１の高水素プラズマＳｉＮ膜２
５が形成される。
（Ｎ2 ）とアンモニアガス（ＮＨ3 ）の供給とを同時に
開始する。目的の真空度（４．３Ｔｏｒｒ）を得るため
の減圧時間として１５秒を要する。又、窒素ガス
（Ｎ2 ）とアンモニアガス（ＮＨ3 ）とは１０秒間にて
所定の供給量（Ｎ2 ；１２００ｓｃｃｍ、ＮＨ3 ；１８
００ｓｃｃｍ）とすることができる。そして、目的の真
空度とガス流量を得たときに高周波電源電圧（ＲＦパワ
ー）を下部電極と上部電極との間に印加する（Ｈigh ４
８５Ｗ、Ｌow２１５Ｗ）。パワー・オンから５秒経過し
たときに、シランガス（ＳｉＨ4 ）の供給を開始する。
このとき、成膜が開始される。そして、５秒が経過する
までは直線的にシラン（ＳｉＨ4 ）の供給を増加させ
る。この５秒間に、図１の低水素プラズマＳｉＮ膜２４
が形成される。シランガス（ＳｉＨ4 ）の供給が所定の
値（１５０ｓｃｃｍ）になった後は、一定量の供給を維
持する。これにより、図１の高水素プラズマＳｉＮ膜２
５が形成される。
【００２８】この図７に示した本形態での方法を、図８
に示す一般的な一層よりなるプラズマＳｉＮ膜を形成す
るときと比べて説明する。図８の一層のみの成膜におい
ては、減圧動作と窒素ガス（Ｎ2 ）とアンモニアガス
（ＮＨ3 ）の供給とを同時に開始し、目的の真空度を得
るとともに一定の窒素ガスとアンモニアガスとが供給で
きると、シランガスの供給を開始して一定の供給量とな
った後において、ＲＦパワーをオンして成膜を開始して
所定の膜厚となるまで積む。
に示す一般的な一層よりなるプラズマＳｉＮ膜を形成す
るときと比べて説明する。図８の一層のみの成膜におい
ては、減圧動作と窒素ガス（Ｎ2 ）とアンモニアガス
（ＮＨ3 ）の供給とを同時に開始し、目的の真空度を得
るとともに一定の窒素ガスとアンモニアガスとが供給で
きると、シランガスの供給を開始して一定の供給量とな
った後において、ＲＦパワーをオンして成膜を開始して
所定の膜厚となるまで積む。
【００２９】図８と図７との対比から分かるように、シ
ランガスのランプアップのタイミング（時期）を変える
ことにより、成膜初期に形成されたプラズマＳｉＮ膜と
シランガス供給安定時に形成されたプラズマＳｉＮ膜と
の間に特性の違いを生じさせることができる。つまり、
図７に示す場合においては、意図的にＲＦパワー・オン
のタイミングとシランガス（ＳｉＨ4 ）の供給開始のタ
イミングをズラして、低水素プラズマＳｉＮ膜２４を形
成している。このように、減圧下で、かつ、放電可能な
状態においてシランガスを増量させながら供給すること
により低水素プラズマＳｉＮ膜２４を成膜することがで
きることとなる。
ランガスのランプアップのタイミング（時期）を変える
ことにより、成膜初期に形成されたプラズマＳｉＮ膜と
シランガス供給安定時に形成されたプラズマＳｉＮ膜と
の間に特性の違いを生じさせることができる。つまり、
図７に示す場合においては、意図的にＲＦパワー・オン
のタイミングとシランガス（ＳｉＨ4 ）の供給開始のタ
イミングをズラして、低水素プラズマＳｉＮ膜２４を形
成している。このように、減圧下で、かつ、放電可能な
状態においてシランガスを増量させながら供給すること
により低水素プラズマＳｉＮ膜２４を成膜することがで
きることとなる。
【００３０】図９にはプラズマＳｉＮ膜におけるＳｉ−
Ｈの結合量に対するデバイスの寿命の測定結果を示す。
つまり、横軸にはＳｉ−Ｈの結合量をとり、縦軸には１
０％特性が低下するまでの時間Ｇｍ１０％をとってい
る。このとき、作動電圧としては５．５ボルトとしてい
る。又、サンプルとしてＮチャネルＭＯＳトランジスタ
を用い、かつ、Ｗ（ゲート幅）／Ｌ（ゲート長）＝２
５．０／１．０としている。
Ｈの結合量に対するデバイスの寿命の測定結果を示す。
つまり、横軸にはＳｉ−Ｈの結合量をとり、縦軸には１
０％特性が低下するまでの時間Ｇｍ１０％をとってい
る。このとき、作動電圧としては５．５ボルトとしてい
る。又、サンプルとしてＮチャネルＭＯＳトランジスタ
を用い、かつ、Ｗ（ゲート幅）／Ｌ（ゲート長）＝２
５．０／１．０としている。
【００３１】図９におけるＳｉ−Ｈの結合量とホットキ
ャリア寿命との関係から、１．７年の連続使用に耐える
ためには、低水素プラズマＳｉＮ膜のＳｉ−Ｈ結合量が
６×１０21／ｃｍ3 以下であることが必要であることが
分かる。
ャリア寿命との関係から、１．７年の連続使用に耐える
ためには、低水素プラズマＳｉＮ膜のＳｉ−Ｈ結合量が
６×１０21／ｃｍ3 以下であることが必要であることが
分かる。
【００３２】図１０には、本実施の形態（二層タイプの
プラズマＳｉＮ膜）を用いた場合と比較例（一層タイプ
のプラズマＳｉＮ膜）におけるＭＯＳトランジスタの劣
化寿命の測定結果を示す。即ち、横軸にＭＯＳトランジ
スタにおける単位ゲート幅あたりのドレイン電流の最大
値Ｉsubmax／Ｗをとり、縦軸にＧｍ１０％をとってい
る。又、サンプルとしてＮチャネルＭＯＳトランジスタ
を用い、かつ、Ｗ／Ｌ＝２５．０／１．０としている。
ここで、基板電流の最大値Ｉsubmaxとは、図１１に示す
ようにＶG とＩsub との関係において最大値をとるＩ
sub 値を指す。
プラズマＳｉＮ膜）を用いた場合と比較例（一層タイプ
のプラズマＳｉＮ膜）におけるＭＯＳトランジスタの劣
化寿命の測定結果を示す。即ち、横軸にＭＯＳトランジ
スタにおける単位ゲート幅あたりのドレイン電流の最大
値Ｉsubmax／Ｗをとり、縦軸にＧｍ１０％をとってい
る。又、サンプルとしてＮチャネルＭＯＳトランジスタ
を用い、かつ、Ｗ／Ｌ＝２５．０／１．０としている。
ここで、基板電流の最大値Ｉsubmaxとは、図１１に示す
ようにＶG とＩsub との関係において最大値をとるＩ
sub 値を指す。
【００３３】この図１０から、作動電圧として５．５ボ
ルトとしたときにおいて１．７年の連続使用に対し、従
来品である一層タイプのプラズマＳｉＮ膜ではその仕様
を満足することができなかったが、本実施の形態である
二層タイプのプラズマＳｉＮ膜を用いるとその仕様を満
足することができることが分かる。
ルトとしたときにおいて１．７年の連続使用に対し、従
来品である一層タイプのプラズマＳｉＮ膜ではその仕様
を満足することができなかったが、本実施の形態である
二層タイプのプラズマＳｉＮ膜を用いるとその仕様を満
足することができることが分かる。
【００３４】このように本実施の形態は、下記（イ），
（ロ）の特徴を有する。 （イ） パッシベーション膜（表面保護膜）としてのプ
ラズマＳｉＮ膜において二層構造とし、下側層を上層の
プラズマＳｉＮ膜よりも水素含有量が少ない低水素プラ
ズマＳｉＮ膜としたので、上層のプラズマＳｉＮ膜中の
水素のデバイスへの侵入を抑制してホットキャリア寿命
を確保することができる。 （ロ） 低水素プラズマＳｉＮ膜を有する二層構造のプ
ラズマＳｉＮ膜を製造する方法として、アンモニアガス
を一定量供給している状態においてシラン系ガスを増量
させながら供給することにより、低水素プラズマＳｉＮ
膜２４を形成し、アンモニアガスおよびシラン系ガスを
一定量供給することにより、低水素プラズマＳｉＮ膜２
４の上に、当該プラズマＳｉＮ膜よりも水素含有量が多
いプラズマＳｉＮ膜２５を形成するようにした。よっ
て、同一の装置を用いて連続的にパッシベーション膜と
なるプラズマＳｉＮ膜を形成することができる。
（ロ）の特徴を有する。 （イ） パッシベーション膜（表面保護膜）としてのプ
ラズマＳｉＮ膜において二層構造とし、下側層を上層の
プラズマＳｉＮ膜よりも水素含有量が少ない低水素プラ
ズマＳｉＮ膜としたので、上層のプラズマＳｉＮ膜中の
水素のデバイスへの侵入を抑制してホットキャリア寿命
を確保することができる。 （ロ） 低水素プラズマＳｉＮ膜を有する二層構造のプ
ラズマＳｉＮ膜を製造する方法として、アンモニアガス
を一定量供給している状態においてシラン系ガスを増量
させながら供給することにより、低水素プラズマＳｉＮ
膜２４を形成し、アンモニアガスおよびシラン系ガスを
一定量供給することにより、低水素プラズマＳｉＮ膜２
４の上に、当該プラズマＳｉＮ膜よりも水素含有量が多
いプラズマＳｉＮ膜２５を形成するようにした。よっ
て、同一の装置を用いて連続的にパッシベーション膜と
なるプラズマＳｉＮ膜を形成することができる。
【００３５】次に、本実施の形態における応用例を説明
する。図７においてはシランガス（ＳｉＨ4 ）の供給は
直線的に増加させたが、図１２に示すように、シランガ
スの供給の際に、直線ではなくて曲線的に増加させても
よい（図１２では一点鎖線の場合と実線の場合の２つの
場合を示す）。
する。図７においてはシランガス（ＳｉＨ4 ）の供給は
直線的に増加させたが、図１２に示すように、シランガ
スの供給の際に、直線ではなくて曲線的に増加させても
よい（図１２では一点鎖線の場合と実線の場合の２つの
場合を示す）。
【００３６】あるいは、図１３に示すように、シランガ
スの供給の際に、階段状に（ステップ的に）増加させて
もよい（図１３では実線にて３段階のステップ動作を行
う場合を示し、一点鎖線にて２段階のステップ動作を行
う場合を示す）。
スの供給の際に、階段状に（ステップ的に）増加させて
もよい（図１３では実線にて３段階のステップ動作を行
う場合を示し、一点鎖線にて２段階のステップ動作を行
う場合を示す）。
【００３７】あるいは、図１４に示すように、シランガ
スの供給の際に、一時的な減量時期を持たせながら増加
させてもよい。あるいは、図１５に示すように、パワー
・オン後において、窒素ガス（Ｎ2 ）とアンモニアガス
（ＮＨ3 ）とを増量させている途中においてシランガス
を増量させることにより、低水素プラズマＳｉＮ膜２４
を形成してもよい。 （第２の実施の形態）次に、第２の実施の形態を、第１
の実施の形態との相違点を中心に説明する。
スの供給の際に、一時的な減量時期を持たせながら増加
させてもよい。あるいは、図１５に示すように、パワー
・オン後において、窒素ガス（Ｎ2 ）とアンモニアガス
（ＮＨ3 ）とを増量させている途中においてシランガス
を増量させることにより、低水素プラズマＳｉＮ膜２４
を形成してもよい。 （第２の実施の形態）次に、第２の実施の形態を、第１
の実施の形態との相違点を中心に説明する。
【００３８】第１の実施の形態における製造方法におい
ては低水素プラズマＳｉＮ膜２４と高水素プラズマＳｉ
Ｎ膜２５の形成後においてアルミパッド部を開口すべく
プラズマＳｉＮ膜２４，２５のエッチングを行うが、こ
の際、図１６に示すようにアルミ配線２３ｂの上の低水
素プラズマＳｉＮ膜２４においては浮いた状態となりや
すい。この密着不良箇所からエッチング液が入り込んで
目的の形状の開口部を得にくい。つまり、水素を多く含
むプラズマＳｉＮ膜と水素が少ないプラズマＳｉＮ膜と
のエッチングレートを比べた場合に水素が少ないプラズ
マＳｉＮ膜の方がエッチングレートが速く、下地層のア
ルミ配線２３ｂと接する低水素プラズマＳｉＮ膜２４に
おいては密着不良箇所からエッチング液が急速に進入し
サイドエッチングされてしまう。
ては低水素プラズマＳｉＮ膜２４と高水素プラズマＳｉ
Ｎ膜２５の形成後においてアルミパッド部を開口すべく
プラズマＳｉＮ膜２４，２５のエッチングを行うが、こ
の際、図１６に示すようにアルミ配線２３ｂの上の低水
素プラズマＳｉＮ膜２４においては浮いた状態となりや
すい。この密着不良箇所からエッチング液が入り込んで
目的の形状の開口部を得にくい。つまり、水素を多く含
むプラズマＳｉＮ膜と水素が少ないプラズマＳｉＮ膜と
のエッチングレートを比べた場合に水素が少ないプラズ
マＳｉＮ膜の方がエッチングレートが速く、下地層のア
ルミ配線２３ｂと接する低水素プラズマＳｉＮ膜２４に
おいては密着不良箇所からエッチング液が急速に進入し
サイドエッチングされてしまう。
【００３９】そこで、本実施の形態においては、図１７
に示すように、シランガス（ＳｉＨ 4 ）を流す前におい
て窒素ガス（Ｎ2 ）を流した状態でＲＦパワー（高周波
電源電圧）を印加してアルミ配線２３ｂの表面に対しプ
ラズマによる粗面化処理を施し、その後に成膜を開始す
る。
に示すように、シランガス（ＳｉＨ 4 ）を流す前におい
て窒素ガス（Ｎ2 ）を流した状態でＲＦパワー（高周波
電源電圧）を印加してアルミ配線２３ｂの表面に対しプ
ラズマによる粗面化処理を施し、その後に成膜を開始す
る。
【００４０】より詳しくは、まず窒素ガス（Ｎ2 ）の供
給とアンモニアガス（ＮＨ3 ）の供給とを同時に開始
し、５秒後に窒素ガス（Ｎ2 ）とアンモニアガス（ＮＨ
3 ）とを所定の供給量（Ｎ2 ；２９００ｓｃｃｍ、ＮＨ
3 ；３００ｓｃｃｍ）にする。そして、５秒が経過した
時にＲＦパワーを１０秒間オンにする。このプリプラズ
マ処理により窒素ガス（Ｎ2 ）がプラズマ化して下地層
であるアルミ配線（図１の符号２３ｂ）の表面がたたか
れ表面に凹凸が形成される。
給とアンモニアガス（ＮＨ3 ）の供給とを同時に開始
し、５秒後に窒素ガス（Ｎ2 ）とアンモニアガス（ＮＨ
3 ）とを所定の供給量（Ｎ2 ；２９００ｓｃｃｍ、ＮＨ
3 ；３００ｓｃｃｍ）にする。そして、５秒が経過した
時にＲＦパワーを１０秒間オンにする。このプリプラズ
マ処理により窒素ガス（Ｎ2 ）がプラズマ化して下地層
であるアルミ配線（図１の符号２３ｂ）の表面がたたか
れ表面に凹凸が形成される。
【００４１】このプリプラズマ処理の後におい２０秒経
過すると、ＲＦパワーを印加する（Ｈigh ４８５Ｗ、Ｌ
ow２１５Ｗ）。パワー・オンから３秒経過したときに、
シランガス（ＳｉＨ4 ）の供給を開始して成膜を開始す
る。そして、５秒間のシランガス（ＳｉＨ4 ）の供給増
加により低水素プラズマＳｉＮ膜２４を形成し、シラン
ガス（ＳｉＨ4 ）の供給を所定の値（１５０ｓｃｃｍ）
にする。その後、さらに５秒経過した時に窒素ガス（Ｎ
2 ）の供給量を減少するとともにアンモニアガス（ＮＨ
3 ）の供給量を増加して５秒後に窒素ガス（Ｎ2 ）の供
給量を１２００ｓｃｃｍに、アンモニアガス（ＮＨ3 ）
の供給量を１８００ｓｃｃｍにする。この状態で高水素
プラズマＳｉＮ膜２５が積まれていく。
過すると、ＲＦパワーを印加する（Ｈigh ４８５Ｗ、Ｌ
ow２１５Ｗ）。パワー・オンから３秒経過したときに、
シランガス（ＳｉＨ4 ）の供給を開始して成膜を開始す
る。そして、５秒間のシランガス（ＳｉＨ4 ）の供給増
加により低水素プラズマＳｉＮ膜２４を形成し、シラン
ガス（ＳｉＨ4 ）の供給を所定の値（１５０ｓｃｃｍ）
にする。その後、さらに５秒経過した時に窒素ガス（Ｎ
2 ）の供給量を減少するとともにアンモニアガス（ＮＨ
3 ）の供給量を増加して５秒後に窒素ガス（Ｎ2 ）の供
給量を１２００ｓｃｃｍに、アンモニアガス（ＮＨ3 ）
の供給量を１８００ｓｃｃｍにする。この状態で高水素
プラズマＳｉＮ膜２５が積まれていく。
【００４２】ここで、図１７において低水素プラズマＳ
ｉＮ膜２４の成膜時、即ち、シランガスのランプアップ
時（徐々に流量を増加している時）に窒素ガスの流量を
多くしているのは、アンモニアガス中の窒素からＳｉＮ
膜を作る場合と窒素ガス中の窒素からＳｉＮ膜を作る場
合とを比較すると窒素ガス中の窒素にて形成したＳｉＮ
膜の方がＳｉ−Ｎ結合が強くなり密着性が向上するため
である。ただし、窒素ガス中の窒素からＳｉＮ膜を作る
とその膜は応力が大きくなったり面内均一性が悪くなる
ので、シランガスの供給が安定したら窒素ガスの流量を
減らしアンモニアガスの流量を増加させ、低応力かつ面
内均一性に優れた高水素プラズマＳｉＮ膜２５を得るよ
うにしている。
ｉＮ膜２４の成膜時、即ち、シランガスのランプアップ
時（徐々に流量を増加している時）に窒素ガスの流量を
多くしているのは、アンモニアガス中の窒素からＳｉＮ
膜を作る場合と窒素ガス中の窒素からＳｉＮ膜を作る場
合とを比較すると窒素ガス中の窒素にて形成したＳｉＮ
膜の方がＳｉ−Ｎ結合が強くなり密着性が向上するため
である。ただし、窒素ガス中の窒素からＳｉＮ膜を作る
とその膜は応力が大きくなったり面内均一性が悪くなる
ので、シランガスの供給が安定したら窒素ガスの流量を
減らしアンモニアガスの流量を増加させ、低応力かつ面
内均一性に優れた高水素プラズマＳｉＮ膜２５を得るよ
うにしている。
【００４３】尚、本来、窒素ガスはプラズマＣＶＤ法に
おいてキャリアガスとして機能する。このように本実施
形態においては下記の特徴を有している。 （イ） シラン系ガスを流す前において窒素ガスを流し
た状態で電源電圧を印加して下地層の表面に対しプラズ
マによる粗面化処理を施し、その後に成膜を開始するよ
うにしたので、下地層の表面が粗面化された状態で低水
素プラズマＳｉＮ膜２４が形成されて下地層に密着させ
ることができる。つまり、プラズマによりＡｌ（アル
ミ）の表面がたたかれＡｌ表面が凹凸状態となり、水素
が少ないプラズマＳｉＮ膜２４とアルミ配線２３ｂとの
密着性が向上する。
おいてキャリアガスとして機能する。このように本実施
形態においては下記の特徴を有している。 （イ） シラン系ガスを流す前において窒素ガスを流し
た状態で電源電圧を印加して下地層の表面に対しプラズ
マによる粗面化処理を施し、その後に成膜を開始するよ
うにしたので、下地層の表面が粗面化された状態で低水
素プラズマＳｉＮ膜２４が形成されて下地層に密着させ
ることができる。つまり、プラズマによりＡｌ（アル
ミ）の表面がたたかれＡｌ表面が凹凸状態となり、水素
が少ないプラズマＳｉＮ膜２４とアルミ配線２３ｂとの
密着性が向上する。
【００４４】又、プリプラズマ処理を行うことにより基
板温度が上がり、その上に成膜される低水素プラズマＳ
ｉＮ膜２４の成膜時の温度に近づき密着性の向上が図ら
れる。 （ロ） 低水素プラズマＳｉＮ膜２４の形成後において
窒素ガスの供給量を低下させるとともにアンモニアガス
の供給量を増加させたので、低水素プラズマＳｉＮ膜２
４の成膜時にはＳｉ−Ｎ結合を強くでき、高水素プラズ
マＳｉＮ膜２５の成膜時には応力低減、面内均一性の向
上を図ることができる。
板温度が上がり、その上に成膜される低水素プラズマＳ
ｉＮ膜２４の成膜時の温度に近づき密着性の向上が図ら
れる。 （ロ） 低水素プラズマＳｉＮ膜２４の形成後において
窒素ガスの供給量を低下させるとともにアンモニアガス
の供給量を増加させたので、低水素プラズマＳｉＮ膜２
４の成膜時にはＳｉ−Ｎ結合を強くでき、高水素プラズ
マＳｉＮ膜２５の成膜時には応力低減、面内均一性の向
上を図ることができる。
【００４５】尚、図１７においてはプリプラズマ後にＲ
Ｆパワーを一旦オフにしているが、必ずしもオフにする
必要はない。ただし、長時間ＲＦパワーをオンにし続け
ると下地層（アルミ）の凹凸が大きくなりすぎるのでプ
リプラズマ時間は所定の時間を超えないようにするのが
望ましい。
Ｆパワーを一旦オフにしているが、必ずしもオフにする
必要はない。ただし、長時間ＲＦパワーをオンにし続け
ると下地層（アルミ）の凹凸が大きくなりすぎるのでプ
リプラズマ時間は所定の時間を超えないようにするのが
望ましい。
【００４６】次に、本実施の形態における応用例を説明
する。図１８に示すように、窒素ガス（Ｎ2 ）とアンモ
ニアガス（ＮＨ3 ）との流量を逆転させることなく、プ
リプラズマ動作を行ってもよい。
する。図１８に示すように、窒素ガス（Ｎ2 ）とアンモ
ニアガス（ＮＨ3 ）との流量を逆転させることなく、プ
リプラズマ動作を行ってもよい。
【００４７】尚、第１及び第２の実施の形態においては
図７，１７等に示すようにガスの供給量（流量）を規定
したが、チャンバ内のガス濃度を規定してもよい。即
ち、流量が少ない時は濃度が小さくなり、多いときは濃
度が高くなるので、チャンバ内のガス濃度が所定値とな
るように調整しつつ半導体装置を製造してもよい。 （第３の実施の形態）次に、第３の実施の形態を、第１
の実施の形態との相違点を中心に説明する。
図７，１７等に示すようにガスの供給量（流量）を規定
したが、チャンバ内のガス濃度を規定してもよい。即
ち、流量が少ない時は濃度が小さくなり、多いときは濃
度が高くなるので、チャンバ内のガス濃度が所定値とな
るように調整しつつ半導体装置を製造してもよい。 （第３の実施の形態）次に、第３の実施の形態を、第１
の実施の形態との相違点を中心に説明する。
【００４８】第１の実施の形態においてはパッシベーシ
ョン膜としてのプラズマＳｉＮ膜にに対して二層構造と
したが、本実施の形態においては、パッシベーション膜
および層間絶縁膜としてのプラズマＳｉＮ膜に適用して
いる。つまり、図１に示したＩＣにおけるプラズマＳｉ
Ｎ膜１９にも適用している。以下、図１におけるＮチャ
ネルＭＯＳトランジスタＴｒ３の形成領域を拡大した図
１９を用いて本実施の形態を説明する。
ョン膜としてのプラズマＳｉＮ膜にに対して二層構造と
したが、本実施の形態においては、パッシベーション膜
および層間絶縁膜としてのプラズマＳｉＮ膜に適用して
いる。つまり、図１に示したＩＣにおけるプラズマＳｉ
Ｎ膜１９にも適用している。以下、図１におけるＮチャ
ネルＭＯＳトランジスタＴｒ３の形成領域を拡大した図
１９を用いて本実施の形態を説明する。
【００４９】低水素プラズマＳｉＮ膜３０の上に高水素
プラズマＳｉＮ膜３１を積層した構成となっている。低
水素プラズマＳｉＮ膜３０と高水素プラズマＳｉＮ膜３
１との合計の膜厚は１０００Åであり、低水素プラズマ
ＳｉＮ膜３０の膜厚は１６０Åとなっている。その他
は、第１の実施の形態と同じであり、同一の符号を付す
ことによりその説明は省略する。
プラズマＳｉＮ膜３１を積層した構成となっている。低
水素プラズマＳｉＮ膜３０と高水素プラズマＳｉＮ膜３
１との合計の膜厚は１０００Åであり、低水素プラズマ
ＳｉＮ膜３０の膜厚は１６０Åとなっている。その他
は、第１の実施の形態と同じであり、同一の符号を付す
ことによりその説明は省略する。
【００５０】ＴＥＯＳ膜２０，２２又はＳＯＧ膜２１の
膜中に含まれた水素が、基板に形成したＭＯＳトランジ
スタにおけるホットキャリアの劣化を招く要因となる。
又、高水素プラズマＳｉＮ膜３１には膜中に水素が含ま
れており、この水素が基板に形成したＭＯＳトランジス
タにおけるホットキャリアの劣化を招く要因となる。低
水素プラズマＳｉＮ膜３０は、水素を通過させない。そ
の結果、膜２０，２２，３１中から水素がデバイスに向
かって侵入しようとするが、Ｓｉ−Ｈ結合量を低減した
プラズマＳｉＮ膜３０によりブロック（トラップ）され
る。
膜中に含まれた水素が、基板に形成したＭＯＳトランジ
スタにおけるホットキャリアの劣化を招く要因となる。
又、高水素プラズマＳｉＮ膜３１には膜中に水素が含ま
れており、この水素が基板に形成したＭＯＳトランジス
タにおけるホットキャリアの劣化を招く要因となる。低
水素プラズマＳｉＮ膜３０は、水素を通過させない。そ
の結果、膜２０，２２，３１中から水素がデバイスに向
かって侵入しようとするが、Ｓｉ−Ｈ結合量を低減した
プラズマＳｉＮ膜３０によりブロック（トラップ）され
る。
【００５１】このように層間絶縁膜としてのプラズマＳ
ｉＮ膜に適用することにより、デバイスの性能保護に優
れたものとなる。又、第１の実施の形態においても述べ
たように、多層構造とする際に製造が容易である。 （第４の実施の形態）次に、第４の実施の形態を、第３
の実施の形態との相違点を中心に説明する。
ｉＮ膜に適用することにより、デバイスの性能保護に優
れたものとなる。又、第１の実施の形態においても述べ
たように、多層構造とする際に製造が容易である。 （第４の実施の形態）次に、第４の実施の形態を、第３
の実施の形態との相違点を中心に説明する。
【００５２】第３の実施の形態においては、第１層アル
ミ配線と第２層アルミ配線との間において配置された層
間絶縁膜にプラズマＳｉＮ膜を用いた場合（多層配線間
に配置されたプラズマＳｉＮ膜に適用した場合）であっ
たが、本実施の形態においては、ＭＯＳトランジスタと
当該トランジスタの上に配置した配線との間に配置され
た絶縁膜にプラズマＳｉＮ膜を用いた場合にも適用して
いる。つまり、図１に示したＩＣにおけるＢＰＳＧ膜１
７の代わりにプラズマＳｉＮ膜を用いたものである。
ミ配線と第２層アルミ配線との間において配置された層
間絶縁膜にプラズマＳｉＮ膜を用いた場合（多層配線間
に配置されたプラズマＳｉＮ膜に適用した場合）であっ
たが、本実施の形態においては、ＭＯＳトランジスタと
当該トランジスタの上に配置した配線との間に配置され
た絶縁膜にプラズマＳｉＮ膜を用いた場合にも適用して
いる。つまり、図１に示したＩＣにおけるＢＰＳＧ膜１
７の代わりにプラズマＳｉＮ膜を用いたものである。
【００５３】以下、図１９に対応する図２０（Ｎチャネ
ルＭＯＳトランジスタＴｒ３の形成領域を拡大した図）
を用いて本実施の形態を説明する。ＮチャネルＭＯＳト
ランジスタＴｒ３のゲート電極１２上に低水素プラズマ
ＳｉＮ膜４０を形成し、その上に高水素プラズマＳｉＮ
膜４１を積層した構成となっている。このプラズマＳｉ
Ｎ膜４０，４１の上にアルミ配線１８ａ，１８ｂ，１８
ｃが形成されている。その他は、第３の実施の形態と同
じであり、同一の符号を付すことによりその説明は省略
する。
ルＭＯＳトランジスタＴｒ３の形成領域を拡大した図）
を用いて本実施の形態を説明する。ＮチャネルＭＯＳト
ランジスタＴｒ３のゲート電極１２上に低水素プラズマ
ＳｉＮ膜４０を形成し、その上に高水素プラズマＳｉＮ
膜４１を積層した構成となっている。このプラズマＳｉ
Ｎ膜４０，４１の上にアルミ配線１８ａ，１８ｂ，１８
ｃが形成されている。その他は、第３の実施の形態と同
じであり、同一の符号を付すことによりその説明は省略
する。
【００５４】本実施の形態においても、高水素プラズマ
ＳｉＮ膜４１には膜中に水素が含まれており、この水素
が基板に形成したＭＯＳトランジスタにおけるホットキ
ャリアの劣化を招く要因となる。低水素プラズマＳｉＮ
膜４０は、水素を通過させない。その結果、高水素プラ
ズマＳｉＮ膜４１中から水素がデバイスに向かって侵入
しようとするが、Ｓｉ−Ｈ結合量を低減したプラズマＳ
ｉＮ膜４０によりブロック（トラップ）される。
ＳｉＮ膜４１には膜中に水素が含まれており、この水素
が基板に形成したＭＯＳトランジスタにおけるホットキ
ャリアの劣化を招く要因となる。低水素プラズマＳｉＮ
膜４０は、水素を通過させない。その結果、高水素プラ
ズマＳｉＮ膜４１中から水素がデバイスに向かって侵入
しようとするが、Ｓｉ−Ｈ結合量を低減したプラズマＳ
ｉＮ膜４０によりブロック（トラップ）される。
【００５５】この発明は上述した各実施の形態に限られ
るものでなく、層間絶縁膜としてのプラズマＳｉＮ膜の
み、あるいは、ＭＯＳトランジスタのゲート電極を覆う
絶縁膜としてのプラズマＳｉＮ膜のみに適用してもよ
い。即ち、表面保護膜であるパッシベーション膜には本
発明を適用せずに、多層配線間に配置されている層間絶
縁膜にのみ適用したり、ＭＯＳトランジスタと当該トラ
ンジスタの上に配置した配線との間に配置されている絶
縁膜にのみ適用してもよい。
るものでなく、層間絶縁膜としてのプラズマＳｉＮ膜の
み、あるいは、ＭＯＳトランジスタのゲート電極を覆う
絶縁膜としてのプラズマＳｉＮ膜のみに適用してもよ
い。即ち、表面保護膜であるパッシベーション膜には本
発明を適用せずに、多層配線間に配置されている層間絶
縁膜にのみ適用したり、ＭＯＳトランジスタと当該トラ
ンジスタの上に配置した配線との間に配置されている絶
縁膜にのみ適用してもよい。
【００５６】又、本発明はＩＧＢＴやＬＤＭＯＳ等にも
応用できる。さらに、自動車用ＩＣに限ることはなく他
のＩＣ（半導体装置）に適用できる。
応用できる。さらに、自動車用ＩＣに限ることはなく他
のＩＣ（半導体装置）に適用できる。
【図１】 第１の実施の形態における半導体装置の縦断
面図。
面図。
【図２】 半導体装置の製造工程を説明するための断面
図。
図。
【図３】 半導体装置の製造工程を説明するための断面
図。
図。
【図４】 半導体装置の製造工程を説明するための断面
図。
図。
【図５】 半導体装置の製造工程を説明するための断面
図。
図。
【図６】 半導体装置の製造工程を説明するための断面
図。
図。
【図７】 プラズマＣＶＤ法でのガス供給、減圧、パワ
ー供給の各状況を説明するための説明図。
ー供給の各状況を説明するための説明図。
【図８】 比較のためのプラズマＣＶＤ法でのガス供
給、減圧、パワー供給の各状況を説明するための説明
図。
給、減圧、パワー供給の各状況を説明するための説明
図。
【図９】 プラズマＳｉＮ膜におけるＳｉ−Ｈの結合量
に対するデバイスの寿命の測定結果を示す図。
に対するデバイスの寿命の測定結果を示す図。
【図１０】 ＭＯＳトランジスタの劣化寿命の測定結果
を示す図。
を示す図。
【図１１】 基板電流の最大値Ｉsubmaxを説明するため
のＶG とＩsub との関係図。
のＶG とＩsub との関係図。
【図１２】 プラズマＣＶＤ法でのガス供給、減圧、パ
ワー供給の各状況を説明するための説明図。
ワー供給の各状況を説明するための説明図。
【図１３】 プラズマＣＶＤ法でのガス供給、減圧、パ
ワー供給の各状況を説明するための説明図。
ワー供給の各状況を説明するための説明図。
【図１４】 プラズマＣＶＤ法でのガス供給、減圧、パ
ワー供給の各状況を説明するための説明図。
ワー供給の各状況を説明するための説明図。
【図１５】 プラズマＣＶＤ法でのガス供給、減圧、パ
ワー供給の各状況を説明するための説明図。
ワー供給の各状況を説明するための説明図。
【図１６】 プラズマＳｉＮ膜の成膜状況を説明するた
めの断面図。
めの断面図。
【図１７】 第２の実施の形態におけるプラズマＣＶＤ
法でのガス供給、パワー供給の各状況を説明するための
説明図。
法でのガス供給、パワー供給の各状況を説明するための
説明図。
【図１８】 プラズマＣＶＤ法でのガス供給、パワー供
給の各状況を説明するための説明図。
給の各状況を説明するための説明図。
【図１９】 第３の実施の形態における半導体装置の要
部断面図。
部断面図。
【図２０】 第４の実施の形態における半導体装置の要
部断面図。
部断面図。
Ｔｒ１〜Ｔｒ５…ＭＯＳトランジスタ、１…半導体基板
としてのシリコン基板、５，９，１３…ゲート酸化膜、
１８ａ，１８ｂ，１８ｃ…第１層アルミ配線（多層配
線）、２０…ＴＥＯＳ膜、２１…ＳＯＧ膜、２２…ＴＥ
ＯＳ膜、２３ａ，２３ｂ…第２層アルミ配線（多層配
線）、２４…低水素プラズマＳｉＮ膜、２５…高水素プ
ラズマＳｉＮ膜。
としてのシリコン基板、５，９，１３…ゲート酸化膜、
１８ａ，１８ｂ，１８ｃ…第１層アルミ配線（多層配
線）、２０…ＴＥＯＳ膜、２１…ＳＯＧ膜、２２…ＴＥ
ＯＳ膜、２３ａ，２３ｂ…第２層アルミ配線（多層配
線）、２４…低水素プラズマＳｉＮ膜、２５…高水素プ
ラズマＳｉＮ膜。
フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ Ｈ０１Ｌ 21/8234 Ｈ０１Ｌ 29/78 ６５８Ｊ 27/088 (72)発明者 窪小谷 良一 愛知県刈谷市昭和町１丁目１番地 株式 会社デンソー内 (72)発明者 黒柳 晃 愛知県刈谷市昭和町１丁目１番地 株式 会社デンソー内 (72)発明者 塩谷 博仁 愛知県刈谷市昭和町１丁目１番地 株式 会社デンソー内 (56)参考文献 特開 昭62−174927（ＪＰ，Ａ) 特開 昭58−207640（ＪＰ，Ａ) 特開 昭63−132434（ＪＰ，Ａ) 特開 平２−109359（ＪＰ，Ａ) 特開 平６−89893（ＪＰ，Ａ) 特開 平３−24771（ＪＰ，Ａ) 特開 平４−186675（ＪＰ，Ａ) 特開 平１−110737（ＪＰ，Ａ) 特開 平２−128424（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 29/78 H01L 21/318
Claims (9)
- 【請求項１】 アンモニアガスとシラン系ガスを供給し
ながらＳｉＮ膜を半導体基板上に成膜するプラズマＣＶ
Ｄ法を用いて、ゲート絶縁膜を有するトランジスタが形
成された半導体基板の上面をプラズマＳｉＮ膜にて覆う
ための半導体装置の製造方法において、 前記アンモニアガスを一定量供給すると共に前記シラン
系ガスを増量させながら供給している状態であって、な
おかつ、高周波電源電圧を印加している状態で低水素プ
ラズマＳｉＮ膜を形成する第１工程と、 前記アンモニアガス及び前記シラン系ガスを一定量供給
している状態で前記低水素プラズマＳｉＮ膜の上に、当
該低水素プラズマＳｉＮ膜よりも水素含有量が多いプラ
ズマＳｉＮ膜を形成する第２工程とを備えたことを特徴
とする半導体装置の製造方法。 - 【請求項２】 前記第１工程は、減圧下で、かつ、放電
可能な状態において前記シラン系ガスを増量させながら
供給するものである請求項１に記載の半導体装置の製造
方法。 - 【請求項３】 前記第１工程は、前記シラン系ガスを連
続的に増量させながら供給するものである請求項１に記
載の半導体装置の製造方法。 - 【請求項４】 前記第１工程は、前記シラン系ガスを階
段状に増量させながら供給するものである請求項１に記
載の半導体装置の製造方法。 - 【請求項５】 前記低水素プラズマＳｉＮ膜は、Ｓｉ−
Ｈ結合量が６×１０ 21 ／ｃｍ 3 以下である請求項１に記
載の半導体装置の製造方法。 - 【請求項６】 前記第１工程では、前記シラン系ガスを
流す前において窒素ガスを流した状態で前記高周波電源
電圧を印加して下地層の表面に対しプラズマによる粗面
化処理を施し、その後、前記シラン系ガスを供給して成
膜を開始するようにした請求項１に記載の半導体装置の
製造方法。 - 【請求項７】 前記第１工程では、前記シラン系ガスが
一定量供給された状態となった後、前記窒素ガスの供給
量を低下させると共に前記アンモニアガスの供給量を増
加させるようにした請求項６に記載の半導体装置の製造
方法。 - 【請求項８】 前記第１工程では、前記シラン系ガスが
一定量供給された状 態となった後、前記アンモニアガス
の供給量を増加させるようにした請求項１に記載の半導
体装置の製造方法。 - 【請求項９】 アンモニアガスとシラン系ガスを供給し
ながらＳｉＮ膜を半導体基板上に成膜するプラズマＣＶ
Ｄ法を用いて、ゲート絶縁膜を有するトランジスタが形
成された半導体基板の上面をプラズマＳｉＮ膜にて覆う
ための半導体装置の製造方法において、 前記アンモニアガス及び前記シラン系ガスを増量させな
がら供給している状態であって、なおかつ、高周波電源
電圧を印加している状態で低水素プラズマＳｉＮ膜を形
成する第１工程と、 前記アンモニアガス及び前記シラン系ガスを一定量供給
している状態で前記低水素プラズマＳｉＮ膜の上に、当
該低水素プラズマＳｉＮ膜よりも水素含有量が多いプラ
ズマＳｉＮ膜を形成する第２工程とを備えたことを特徴
とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26464396A JP3183190B2 (ja) | 1995-12-14 | 1996-10-04 | 半導体装置の製造方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32572795 | 1995-12-14 | ||
| JP7-325727 | 1995-12-14 | ||
| JP26464396A JP3183190B2 (ja) | 1995-12-14 | 1996-10-04 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09223798A JPH09223798A (ja) | 1997-08-26 |
| JP3183190B2 true JP3183190B2 (ja) | 2001-07-03 |
Family
ID=26546599
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26464396A Expired - Lifetime JP3183190B2 (ja) | 1995-12-14 | 1996-10-04 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3183190B2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19907168C1 (de) * | 1999-02-19 | 2000-08-10 | Micronas Intermetall Gmbh | Schichtanordnung sowie Verfahren zu deren Herstellung |
| WO2001004946A1 (en) * | 1999-07-08 | 2001-01-18 | Hitachi, Ltd. | Semiconductor device and method for producing the same |
| JP4557356B2 (ja) * | 2000-03-29 | 2010-10-06 | 京セラ株式会社 | 圧電共振子 |
| US6632750B2 (en) * | 2000-07-31 | 2003-10-14 | Hitachi, Ltd. | Manufacturing method of semiconductor integrated circuit device |
| JP2005310915A (ja) * | 2004-04-19 | 2005-11-04 | Denso Corp | 半導体装置 |
| US7598576B2 (en) * | 2005-06-29 | 2009-10-06 | Cree, Inc. | Environmentally robust passivation structures for high-voltage silicon carbide semiconductor devices |
| JP5186776B2 (ja) * | 2007-02-22 | 2013-04-24 | 富士通株式会社 | 半導体装置及びその製造方法 |
| JP2009016688A (ja) * | 2007-07-06 | 2009-01-22 | Sharp Corp | 半導体装置の製造方法 |
| JP7401416B2 (ja) * | 2020-09-11 | 2023-12-19 | 株式会社東芝 | 半導体装置 |
-
1996
- 1996-10-04 JP JP26464396A patent/JP3183190B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09223798A (ja) | 1997-08-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100271222B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| US6261925B1 (en) | N2O Nitrided-oxide trench sidewalls to prevent boron outdiffusion and decrease stress | |
| US6838772B2 (en) | Semiconductor device | |
| KR100803861B1 (ko) | 비휘발성 반도체 메모리 디바이스 및 그 제조 방법 | |
| TW471001B (en) | Semiconductor device and method for producing the same | |
| US20060081992A1 (en) | Semiconductor device with a fluorinated silicate glass film as an interlayer metal dielectric film, and manufacturing method thereof | |
| US20050196954A1 (en) | Method for manufacturing semiconductor integrated circuit device | |
| US20030045086A1 (en) | Semiconductor integrated circuit device and manufacturing method of semiconductor integrated circuit device | |
| US9437729B2 (en) | High-density power MOSFET with planarized metalization | |
| JP3183190B2 (ja) | 半導体装置の製造方法 | |
| US5750419A (en) | Process for forming a semiconductor device having a ferroelectric capacitor | |
| US7553741B2 (en) | Manufacturing method of semiconductor device | |
| JP3116478B2 (ja) | 半導体メモリ装置 | |
| US20050170102A1 (en) | Method for manufacturing semiconductor device | |
| US6882031B2 (en) | Ammonia gas passivation on nitride encapsulated devices | |
| US6576949B1 (en) | Integrated circuit having optimized gate coupling capacitance | |
| US8309455B2 (en) | SiH4 soak for low hydrogen SiN deposition to improve flash memory device performance | |
| JP2000340562A (ja) | 半導体装置及びその製造方法 | |
| US7371629B2 (en) | N/PMOS saturation current, HCE, and Vt stability by contact etch stop film modifications | |
| US20020045339A1 (en) | Manufacture method for semiconductor with small variation in MOS threshold voltage | |
| JP2006332538A (ja) | 半導体装置の製造方法 | |
| JPH05283678A (ja) | Ｍｉｓ型半導体装置 | |
| US20060284219A1 (en) | Semiconductor integrated circuit device method of fabricating the same | |
| JP2001077192A (ja) | 半導体装置およびその製造方法 | |
| US20030209756A1 (en) | Semiconductor memory reducing current consumption and narrow channel effect and method of manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100427 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110427 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120427 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120427 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130427 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130427 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140427 Year of fee payment: 13 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |