JP4772395B2 - 電気光学表示装置およびその製造方法 - Google Patents
電気光学表示装置およびその製造方法 Download PDFInfo
- Publication number
- JP4772395B2 JP4772395B2 JP2005184408A JP2005184408A JP4772395B2 JP 4772395 B2 JP4772395 B2 JP 4772395B2 JP 2005184408 A JP2005184408 A JP 2005184408A JP 2005184408 A JP2005184408 A JP 2005184408A JP 4772395 B2 JP4772395 B2 JP 4772395B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- contact hole
- insulating film
- organic resin
- pixel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 35
- 239000010408 film Substances 0.000 claims description 249
- 239000000758 substrate Substances 0.000 claims description 74
- 239000011159 matrix material Substances 0.000 claims description 49
- 239000011347 resin Substances 0.000 claims description 41
- 229920005989 resin Polymers 0.000 claims description 41
- 238000000034 method Methods 0.000 claims description 36
- 229910052751 metal Inorganic materials 0.000 claims description 24
- 239000002184 metal Substances 0.000 claims description 24
- 239000010409 thin film Substances 0.000 claims description 23
- 239000011651 chromium Substances 0.000 claims description 13
- 238000005530 etching Methods 0.000 claims description 10
- 230000000149 penetrating effect Effects 0.000 claims description 10
- 238000004380 ashing Methods 0.000 claims description 6
- 239000004570 mortar (masonry) Substances 0.000 claims description 6
- 239000010936 titanium Substances 0.000 claims description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 3
- 229910052804 chromium Inorganic materials 0.000 claims description 3
- 229910052750 molybdenum Inorganic materials 0.000 claims description 3
- 239000001301 oxygen Substances 0.000 claims description 3
- 229910052760 oxygen Inorganic materials 0.000 claims description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 2
- 239000011733 molybdenum Substances 0.000 claims description 2
- 229910052719 titanium Inorganic materials 0.000 claims description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 2
- 229910052721 tungsten Inorganic materials 0.000 claims description 2
- 239000010937 tungsten Substances 0.000 claims description 2
- 238000009413 insulation Methods 0.000 claims 11
- 239000004020 conductor Substances 0.000 abstract 1
- 239000004065 semiconductor Substances 0.000 description 31
- 239000010410 layer Substances 0.000 description 17
- 238000000206 photolithography Methods 0.000 description 11
- 239000011229 interlayer Substances 0.000 description 8
- 229910021417 amorphous silicon Inorganic materials 0.000 description 7
- 239000007789 gas Substances 0.000 description 7
- 239000004973 liquid crystal related substance Substances 0.000 description 6
- 238000004544 sputter deposition Methods 0.000 description 6
- 238000012986 modification Methods 0.000 description 5
- 230000004048 modification Effects 0.000 description 5
- 230000005540 biological transmission Effects 0.000 description 4
- XMPZTFVPEKAKFH-UHFFFAOYSA-P ceric ammonium nitrate Chemical compound [NH4+].[NH4+].[Ce+4].[O-][N+]([O-])=O.[O-][N+]([O-])=O.[O-][N+]([O-])=O.[O-][N+]([O-])=O.[O-][N+]([O-])=O.[O-][N+]([O-])=O XMPZTFVPEKAKFH-UHFFFAOYSA-P 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 239000011737 fluorine Substances 0.000 description 3
- 229910052731 fluorine Inorganic materials 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 2
- 206010034972 Photosensitivity reaction Diseases 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910004205 SiNX Inorganic materials 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000001755 magnetron sputter deposition Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 230000036211 photosensitivity Effects 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910006404 SnO 2 Inorganic materials 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 229910001882 dioxygen Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 229910003437 indium oxide Inorganic materials 0.000 description 1
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 1
- 229910001887 tin oxide Inorganic materials 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
Description
本発明は電気光学表示装置およびその製造方法に関し、特に、薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）をスイッチング素子として備えたアクティブマトリックス型の電気光学表示装置およびその製造方法に関する。
電気光学素子として液晶や有機ＥＬ（エレクトロルミネッセンス）を用いた電気光学表示装置には、基板上に薄膜トランジスタ等のスイッチング素子をアレイ状に設けて各表示画素に独立した映像信号を印加するアクティブマトリックス型のＴＦＴアレイ基板（アクティブマトリックス基板）が広く用いられるようになっている。
そして、電気光学表示装置においては、明るく高い表示品質を得るために、各画素の表示面積ができるだけ大きい、すなわち開口率の高い基板を使用することが重要である。
このような高開口率を実現するアクティブマトリックス基板の１つとして、特許文献１に示すような構成が一般的である。
特許文献１に開示のアクティブマトリックス基板においては、ガラスのような透明絶縁性基板上にゲート信号線、ゲート絶縁膜、半導体膜および該半導体膜に電気的接続されたソース電極およびドレイン電極を順次形成してＴＦＴが構成されるとともに、該ＴＦＴを含む基板全体を覆うように無機絶縁膜が設けられ、さらにその上層に有機系の層間絶縁膜を設けて平坦化する構成となっているので、各信号線に対して画素電極のパターンをオーバーラップさせることができる。これによって液晶表示装置の開口率を高くすることができるとともに、各信号線に起因する電界をシールドすることができる。
以上説明した特許文献１に開示のアクティブマトリックス基板においては、画素電極の下方に位置するＴＦＴのドレイン電極と画素電極とを電気的に接続するためのコンタクトホールは、上述した有機系の層間絶縁膜をマスクとして無機絶縁膜をエッチングすることで形成することになる。
しかしながら、この場合にはコンタクトホールの底部を規定する無機絶縁膜の端面が、その上に存在する有機系層間絶縁膜の端面よりも平面方向で奥まった位置に存在することになり、有機系層間絶縁膜が無機絶縁膜上に庇状に張り出した形状になることがあった。
これは、コンタクトホールの底面にドレイン電極を露出させるため、無機絶縁膜をオーバーエッチング気味に除去することにより発生する現象であり、これが発生するとコンタクトホールの底面部において、庇状の部分を画素電極がカバレッジできず、断線してしまうという問題が生じる。
また、液晶表示装置において層間絶縁膜を間に挟んで存在する上層の電極と下層の電極とを、層間絶縁膜を貫通するコンタクトホールを介して電気的に接続する場合の別の問題点として、例えば特許文献２において指摘されているような問題点もある。
すなわち、特許文献２においては、画素電極をＩＴＯ（インジウム−錫酸化物）やＩＺＯ（インジウム−亜鉛酸化物）のような透明電極で形成する場合には、有機系の層間絶縁膜の上面のコンタクトホール周縁部の角部において画素電極にクラックが入り断線することが指摘されている。
特許文献２においてはこれを解消するために、コンタクトホール部分には第１および第２の画素電極を積層して設けて部分的に二層化した構成が開示されている。
以上説明したような従来の液晶表示装置における問題点について、発明者らによる検討の結果では、有機系層間絶縁膜のコンタクトホール周縁部の角部におけるクラックについては、コンタクトホール周縁部の角部をなだらかなテーパー形状にしたり、あるいは少なくとも第１の画素電極にＩＴＯやＩＺＯのような酸化物ではなく、例えば延性のある金属膜を使用することで解決できるという知見が得られている。
ここで、第１の画素電極は、コンタクトホール部分とその近傍にのみ配設されるので、不透明な金属膜を用いたとしても、第２の画素電極に透明電極を用いれば画素部の光透過性に関しては問題はない。
しかしながら、部分二層構造の画素電極において下側となる第１の画素電極に金属膜を使用すると、当該金属膜の端面の断面形状が逆テーパー状になりやすく、この部分で上側の第２の画素電極が断線するという問題が生じることがわかった。
なお、金属膜の断面形状が逆テーパーになってしまうのは、金属膜の下地が有機系層間絶縁膜であるためにエッチング液が下地界面にしみ込んで金属膜のエッチングが進行するためである。
本発明は上記のような問題点を解消するためになされたものであり、上層の画素電極と下層のＴＦＴのドレイン電極との間の断線による点欠陥を防止した電気光学表示装置およびその製造方法を提供することを目的とする。
本発明に係る請求項１記載の電気光学表示装置は、絶縁性基板と、前記絶縁性基板上にマトリックス状に配設され、薄膜トランジスタが電気的に接続された画素電極をそれぞれ有する複数の表示画素と、を有したアクティブマトリックス基板を備えた電気光学表示装置であって、前記アクティブマトリックス基板は、前記薄膜トランジスタのドレイン電極上を含めて前記絶縁性基板上全体を覆う無機系絶縁膜と、前記無機系絶縁膜上全体を覆う有機系樹脂絶縁膜と、前記無機系絶縁膜および前記有機系樹脂絶縁膜を貫通して前記ドレイン電極に達する画素ドレインコンタクトホールと、前記画素ドレインコンタクトホールのうち前記有機系樹脂絶縁膜を貫通する部分の底部からはみ出さないように配設され、前記ドレイン電極に接触する金属膜で構成されるコンタクト導電膜とを有し、前記画素電極は、前記有機系樹脂絶縁膜上を覆うとともに、前記画素ドレインコンタクトホールの内壁および前記コンタクト導電膜上を覆うように配設され、前記コンタクト導電膜の端縁部は、前記無機系絶縁膜上に形成されている。
本発明に係る請求項５記載の電気光学表示装置の製造方法は、絶縁性基板と、前記絶縁性基板上にマトリックス状に配設され、薄膜トランジスタが電気的に接続された画素電極をそれぞれ有する複数の表示画素とを有したアクティブマトリックス基板を備えた電気光学表示装置の製造方法であって、以下の工程(ａ)〜(ｇ)を備えている。前記薄膜トランジスタのドレイン電極上を含めて前記絶縁性基板上全体を覆う無機系絶縁膜を形成する工程(ａ)。前記無機系絶縁膜上全体を覆う有機系樹脂絶縁膜を形成する工程(ｂ)。前記ドレイン電極上に対応する前記有機系樹脂絶縁膜の部分に、前記有機系樹脂絶縁膜を貫通して前記無機系絶縁膜に達する第１の開口部と、前記第１の開口部の開口寸法より大きく前記第１の開口部に対して同心状となるように設けられ、前記有機系樹脂絶縁膜を貫通せず、その底部の端縁部下に前記有機系樹脂絶縁膜が残る第２の開口部とを形成する工程(ｃ)。前記第１の開口部をマスクとして、前記無機系絶縁膜をエッチングすることで、前記無機系絶縁膜を貫通する第１のコンタクトホールを形成する工程(ｄ)。酸素を用いたアッシング法を用いて、前記有機系樹脂絶縁膜を全体的に薄膜化するとともに、前記第２の開口部を、その底部の寸法よりも開口端の寸法が大きくなるように内壁がなだらかに傾斜して断面形状がすり鉢状をなすように加工して、前記有機系樹脂絶縁膜を貫通する第２のコンタクトホールを形成して、前記第１および第２のコンタクトホールが連通した画素ドレインコンタクトホールを形成する工程(ｅ)。前記第２のコンタクトホールの底部の前記第１のコンタクトホールを埋め込むとともに、前記第２のコンタクトホールの底部に露出する前記無機系絶縁膜上を覆い、前記第２のコンタクトホールの底部からはみ出さないように配設された金属膜で構成されるコンタクト導電膜を形成する工程（ｆ）。前記有機系樹脂絶縁膜上を覆うとともに、前記画素ドレインコンタクトホールの内壁および前記コンタクト導電膜上を覆うように前記画素電極を形成する工程(ｇ)。
本発明に係る請求項１記載の電気光学表示装置によれば、画素ドレインコンタクトホールの底部にはドレイン電極に接触するコンタクト導電膜を有し、画素電極が、有機系樹脂絶縁膜上を覆うとともに、画素ドレインコンタクトホールの内壁およびコンタクト導電膜上を覆うように配設されるので、コンタクト導電膜として、例えば、ＩＴＯのような透明導電性膜よりも延性の高い金属薄膜を配設することで、コンタクト導電膜にクラックが発生することを防止して、画素電極と下層のＴＦＴのドレイン電極との間の断線による点欠陥を防止することができる。また、コンタクト導電膜を介して画素電極とドレイン電極とを電気的に接続するようにしたので、接続抵抗を低くすることができ、表示品質が高い電気光学表示装置を得ることが可能となる。また、コンタクト導電膜に、ドレイン電極および画素電極と電気的コンタクトを取ることが可能な材質を選択することで、ドレイン電極の材質の選択の幅を広げることができる。
本発明に係る請求項５記載の電気光学表示装置の製造方法によれば、工程(ｅ)において、酸素を用いたアッシング法を用いて、有機系樹脂絶縁膜を全体的に薄膜化するとともに、第２の開口部を、その底部の寸法よりも開口端の寸法が大きくなるように内壁がなだらかに傾斜して断面形状がすり鉢状をなすように加工して、有機系樹脂絶縁膜を貫通する第２のコンタクトホールを形成するので、画素ドレインコンタクトホール内で画素電極が断線することを防止した構成を得ることができる。
＜実施の形態＞
＜Ａ．装置構成＞
本発明に係る実施の形態の電気光学表示装置として、ＴＦＴをスイッチング素子として用いた透過型液晶表示装置のＴＦＴアクティブマトリックス基板１００の平面構成を図１に、また、図１におけるＡ−Ｏ−Ａ’線での断面構成を図２に示す。
＜Ａ．装置構成＞
本発明に係る実施の形態の電気光学表示装置として、ＴＦＴをスイッチング素子として用いた透過型液晶表示装置のＴＦＴアクティブマトリックス基板１００の平面構成を図１に、また、図１におけるＡ−Ｏ−Ａ’線での断面構成を図２に示す。
図１は、ＴＦＴアクティブマトリックス基板１００上の画素の１つを示す平面図であり、ＴＦＴアクティブマトリックス基板１００上には、このような画素がマトリックス状に複数配設されている。
図１に示すように、ガラス基板などの透明絶縁性基板１上に、その一部がゲート電極を構成するゲート配線２が配設されている。ゲート配線２は、透明絶縁性基板１上において一方向に直線的に延在するように配設されており、ここではその方向をＸ方向と呼称し、平面内においてＸ方向に直交する方向をＹ方向を呼称する。
また、ゲート配線２と間隔を開けてゲート配線２に平行するように延在する補助容量電極３が配設され、ゲート配線２と補助容量電極３とによって画素電極１６のＹ方向の大きさが規定される。
補助容量電極３は、蓄積容量電極とも呼称され、各画素ごとに接続されるＴＦＴがオフになった後もＴＦＴから与えられた駆動電圧を保持して、安定した表示を可能とするためのキャパシタを構成する電極であり、ゲート配線（ゲート電極）２とは独立した構成を採っている。なお、補助容量電極３は、容量を増やすために、画素電極１６のＹ方向に沿った２つの端縁部の下方において、Ｙ方向に延在する補助容量電極３１を含んでいる。
また、ゲート配線２および補助容量電極３の上方において、両者に直交するように直線状の半導体積層膜ＳＬが設けられている。半導体積層膜ＳＬは、半導体膜５の上にオーミックコンタクト膜６が積層されており、半導体積層膜ＳＬは、Ｙ方向に延在するように間隔を開けて複数配設され、隣り合う半導体積層膜ＳＬによって画素電極１６のＸ方向の大きさが規定される。なお、半導体積層膜ＳＬは補助容量電極３１の上方には重ならないように配設されている。
半導体積層膜ＳＬは、ゲート配線２との交差部において分岐し、ゲート配線２に沿って延在する部分を有するように設けられており、そのうちの半導体膜５の部分がＴＦＴの活性領域層ＡＲを構成する。
また、半導体積層膜ＳＬの上部には半導体積層膜ＳＬに沿って直線状のソース配線７が設けられている。ソース配線７は、半導体積層膜ＳＬと同様にゲート配線２との交差部において分岐し、ゲート配線２に沿って延在する部分を有しており、当該部分がＴＦＴのソース電極８を構成する。なお、ソース電極８の下層にはオーミックコンタクト膜６が存在している。
また、活性領域層ＡＲ上から、画素電極１６の下方の透明絶縁性基板１の上方にかけて延在するようにドレイン電極９が配設されている。ドレイン電極９は、画素電極１６のＸ方向に沿った端縁部の下方において、Ｘ方向に延在する部分も有している。
ソース電極８およびソース配線７は、その端面が半導体膜５の平行な関係にある端面の位置よりも後退した位置となるように配設され、活性領域層ＡＲ上のドレイン電極９の端面も、半導体膜５の平行な関係にある端面の位置よりも後退した位置となるように配設されている。
なお、活性領域層ＡＲ上において、ソース電極８とドレイン電極９とは間隔を開けて設けられており、両者の間の半導体膜５がＴＦＴチャネル部１０となる。また、ドレイン電極９のＴＦＴチャネル部１０と平行する位置には、画素電極１６に達する画素ドレインコンタクトホールＣＨが設けられている。
次に、ＴＦＴアクティブマトリックス基板１００の断面構成を図２を用いて説明する。
図２に示すように、透明絶縁性基板１上にゲート電極２（ゲート配線２）および補助容量電極３が配設され、ゲート電極２（ゲート配線２）上および補助容量電極３上を含めて、透明絶縁性基板１上全体を覆うように第１の絶縁膜４が配設されている。なお、第１の絶縁膜４はゲート電極２の直上の部分においてはゲート絶縁膜として機能する。
第１の絶縁膜４上には半導体膜５が配設され、半導体膜５上にはオーミックコンタクト膜６が配設されている。なお、半導体膜５においてＴＦＴチャネル部１０となる部分には、オーミックコンタクト膜６は配設されていない。
また、オーミックコンタクト膜６の上部にはソース配線７が配設されるが、活性領域層ＡＲにおけるオーミックコンタクト膜６の上部は、ＴＦＴチャネル部１０を間に挟んで、ソース電極８が配設される部分と、ドレイン電極９が配設される部分とに分かれている。
なお、ドレイン電極９は、オーミックコンタクト膜６の上部から半導体膜５の側面および第１の絶縁膜４の上部にかけて延在している。
そして、ソース配線７、ソース電極８およびドレイン電極９上を含めて、透明絶縁性基板１上全体を覆うように無機系絶縁膜で構成される第２の絶縁膜１１が配設され、第２の絶縁膜１１上を覆うように有機系樹脂で構成される第３の絶縁膜１２が配設されている。そして、第３の絶縁膜１２上には画素電極１６が配設されている。
画素電極１６は、第３の絶縁膜１２および第２の絶縁膜１１を貫通してドレイン電極９上に達する画素ドレインコンタクトホールＣＨの内壁を覆うようにも配設され、画素ドレインコンタクトホールＣＨの底部においては、コンタクト導電膜１５を介してドレイン電極９と電気的に接続される構成となっている。
なお、画素ドレインコンタクトホールＣＨは、第２の絶縁膜１１を貫通するコンタクトホール１３（第１のコンタクトホール）と、第３の絶縁膜１２を貫通するコンタクトホール１４とが連通して構成され、コンタクトホール１４（第２のコンタクトホール）は、その底部の寸法よりも開口端の寸法が大きくなるように内壁がなだらかに傾斜して、断面形状がすり鉢状をなすように構成されている。
＜Ｂ．製造方法＞
次に、製造工程を順に示す断面図である図３〜図１２を用いて、ＴＦＴアクティブマトリックス基板１００の製造方法について説明する。なお、図３〜図１２に示す断面は、図１におけるＡ−Ｏ−Ａ’線での断面に対応する。また、図１３〜図１７には、各工程における平面図を示している。
次に、製造工程を順に示す断面図である図３〜図１２を用いて、ＴＦＴアクティブマトリックス基板１００の製造方法について説明する。なお、図３〜図１２に示す断面は、図１におけるＡ−Ｏ−Ａ’線での断面に対応する。また、図１３〜図１７には、各工程における平面図を示している。
まず、図３に示す工程において、ガラス基板などの透明絶縁性基板１上に第１の金属薄膜（図示せず）を成膜した後に、第１回目の写真製版工程を経て、ゲート電極２（ゲート配線２）および補助容量電極３をパターニングする。
ここで、第１の金属薄膜としてはＣｒ（クロム）等の電気的比抵抗値の低い材料を用いることが好ましく、第１の金属薄膜としてＣｒを用いる場合の好適な製造方法としては、アルゴン（Ａｒ）ガスを用いた公知のスパッタリング法により、Ｃｒ膜を２００ｎｍの厚さで成膜する。
この場合のスパッタリング条件は、ＤＣマグネトロンスパッタリング方式を使用し、成膜パワー密度３Ｗ／ｃｍ2、Ａｒガス流量４０ｓｃｃｍとする。
その後、上述した第１回目の写真製版工程でレジストパターンを形成し、公知の硝酸セリウムアンモニウムを含む溶液を用いてＣｒ膜をエッチングした後、上記レジストパターンを除去することで、ゲート電極２（ゲート配線２）および補助容量電極３を得ることができる。
図１３には、透明絶縁性基板１上に形成されたゲート電極２（ゲート配線２）および補助容量電極３の平面図を示す。
次に、図４に示す工程において、透明絶縁性基板１上全体を覆うように第１の絶縁膜４を形成して、ゲート電極２（ゲート配線２）および補助容量電極３を覆った後、第１の絶縁膜４上に半導体膜５を成膜し、さらにその上にオーミックコンタクト膜６を成膜する。
その後、第２回目の写真製版工程を経て、半導体膜５およびオーミックコンタクト膜６をパターニングする。このとき、直線状の半導体積層膜ＳＬとともに、ＴＦＴが形成される活性領域層ＡＲも規定される。
また、半導体膜５およびオーミックコンタクト膜６のパターニングに際しては、後に画素電極１６（図２）が形成される画素表示領域には半導体膜５およびオーミックコンタクト膜６が延在しないようにパターニングを行う。
第１の絶縁膜４、半導体膜５およびオーミックコンタクト膜６の好適な製造方法としては化学的気相成長（ＣＶＤ）法を使用し、まず窒化シリコン膜（ＳｉＮｘ：ｘは正数）を約４００ｎｍの厚さに形成して第１の絶縁膜４とし、アモルファスシリコン（ａ−Ｓｉ）膜を約２００ｎｍの厚さに形成して半導体膜５とし、リン（Ｐ）を不純物として添加したｎ+のアモルファスシリコン（ｎ+のａ−Ｓｉ）膜を約５０ｎｍの厚さに形成してオーミックコンタクト膜６とする。
なお、上述した第２回目の写真製版工程では、フォトレジストパターンを形成し、フッ素系ガスを用いた公知のドライエッチング法により、半導体膜５（ａ−Ｓｉ膜）およびオーミックコンタクト膜６（ｎ+のａ−Ｓｉ膜）をエッチングする。
その後、フォトレジストパターンを除去して、直線状の半導体積層膜ＳＬを得るとともに、活性領域層ＡＲを得る。図１４には、ゲート電極２（ゲート配線２）および補助容量電極３上に一部重なるように半導体積層膜ＳＬおよび活性領域層ＡＲが形成された平面図を示す。
半導体膜５は、基本的には活性領域層ＡＲを構成するために設けるものであるが、後に形成されるソース配線の形成領域に合わせて直線状の半導体積層膜ＳＬの構成要素としても使用することで、ソース配線の冗長配線として利用することができ、ソース配線が断線したような場合でも電気信号の途絶を防止することが可能である。
次に、図５に示す工程において、透明絶縁性基板１上全体を覆うように第２の金属薄膜２０を成膜する。
ここで、第２の金属薄膜２０としてＣｒを用いる場合の好適な製造方法としては、Ａｒガスを用いた公知のスパッタリング法により、Ｃｒ膜を２００ｎｍの厚さで成膜する。
この場合のスパッタリング条件は、ＤＣマグネトロンスパッタリング方式を使用し、成膜パワー密度３Ｗ／ｃｍ2、Ａｒガス流量４０ｓｃｃｍとする。
次に、第３回目の写真製版工程でレジストパターンを形成し、公知の硝酸セリウムアンモニウムを含む溶液を用いてＣｒ膜をエッチングすることで、図６に示すようにソース配線７、ソース電極８、およびドレイン電極９を得ることができる。
そして、上記レジストパターンを残した状態で、さらにフッ素系ガスを用いた公知のドライエッチング法を用いてソース電極８とドレイン電極９の間のオーミックコンタクト膜６（ｎ+のａ−Ｓｉ膜）をエッチングし、ＴＦＴのチャネル部１０を形成する。その後、レジストパターンを除去する。
図１５には、ソース配線７、ソース電極８およびドレイン電極９の平面図を示す。図１５に示すように、ソース電極８はソース配線７から分岐して活性領域層ＡＲ上に延在する直線状の形状を有し、ドレイン電極９は、ゲート配線２に沿って延在する直線状の部分を有している。
次に、図７に示すように、透明絶縁性基板１上全体を覆うように無機系絶縁膜を形成して第２の絶縁膜１１とし、続けて感光性を有する有機系樹脂絶縁膜を塗布形成して第３の絶縁膜１２とする。
なお、第２の絶縁膜１１は、ＣＶＤ法を使用して窒化シリコン膜（ＳｉＮｘ：ｘは正数）を約１００ｎｍの厚さで成膜し、第３の絶縁膜１２は、アクリル系の感光性樹脂膜であるＪＳＲ（株）製の製品名ＰＣ３３５を３．２〜３．９μｍの膜厚となるようにスピンコート法を用いて塗布した。
その後、図７に示す第４回目の写真製版工程で、まず、フォトマスクＭ１を用いて、第３の絶縁膜１２に対して第１の露光を行い、第１の露光領域ＥＰ１を形成する。
フォトマスクＭ１は、露光光ＥＸ１を完全に透過する透過領域Ｔ１と露光光ＥＸ１を完全に遮光する遮光領域Ｓ１とを有するような構成とし、第１の露光によって、第３の絶縁膜１２に完全に露光される露光領域ＥＰ１（第１の露光領域）と、全く露光されない非露光領域ＮＰ１とを形成する。
次に、図８に示す工程において、フォトマスクＭ２を用いて、第３の絶縁膜１２に対して第２の露光を行い、露光領域ＥＰ２を形成する。
フォトマスクＭ２は、露光光ＥＸ２を完全に透過する透過領域Ｔ２と露光光ＥＸ２を完全に遮光する遮光領域Ｓ２とを有するような構成とし、第２の露光によって、第３の絶縁膜１２に露光領域ＥＰ２（第２の露光領域）と、全く露光されない非露光領域ＮＰ２とを形成する。
第２の露光は、第３の絶縁膜１２を完全に露光するのではなく、露光した部分が、現像後に薄い膜厚で残存するように、第１の露光の約２０〜４０％の強度の露光光ＥＸ２で露光を行う、いわゆるハーフ露光であり、これによりハーフ露光領域である露光領域ＥＰ２が形成される。
なお、ハーフ露光領域ＥＰ２は露光領域ＥＰ１と同心をなすように重ね合わせられるが、ハーフ露光領域ＥＰ２の方が広い面積を有している。
その後、図９に示す工程において公知の有機アルカリ系現像液で現像を行うことにより、第３の絶縁膜１２を貫通して第２の絶縁膜１１に達する開口部１３１（第１の開口部）と、第３の絶縁膜１２を貫通せず、その底部の端縁部下に第３の絶縁膜１２が約０．８μｍの厚さで残る開口部１４１（第２の開口部）とが連通した構成を得る。図１６には開口部１３１および開口部１４１が形成された状態の平面図を示す。
このようにハーフ露光を用いることで、１回の写真製版工程で、開口部１３１および開口部１４１が連通した複雑な形状の開口部を得ることができるので、製造工程を簡略化することができる。
なお、上述した第４回目の写真製版工程では、第１の露光および第２の露光の二段階露光により、第３の絶縁膜１２にそれぞれ露光領域ＥＰ１およびハーフ露光領域ＥＰ２を形成する例を示したが、これに限定されるものではなく、１回の露光で露光領域ＥＰ１およびハーフ露光領域ＥＰ２を形成することもできる。
すなわち、ハーフ露光領域ＥＰ２に対応する部分が、露光光の透過量が約２０〜４０％となる半透過領域となり、露光領域ＥＰ１に対応する部分が露光光を完全に透過する透過領域となったフォトマスクを用いて、第３の絶縁膜１２を露光する方法を採ることもできる。
半透過領域は、露光光の透過量を約２０〜４０％程度に減じるフィルター膜によって構成するか、または、半透過領域をスリット開口形状のパターンとすることで光回折現象を利用して形成することができる。このような半透過領域および完全透過領域を有するフォトマスクを用いた場合は、１回の露光で、図８に示すような露光領域ＥＰ１およびハーフ露光領域ＥＰ２を形成することができ、写真製版工程を簡略化して生産効率を上げることが可能である。
次に、図１０に示す工程において、フッ素系ガスを用いた公知のドライエッチング法を用いて開口部１３１の底部に露出する第２の絶縁膜１１を除去して、ドレイン電極９に達するコンタクトホール１３を形成する。
次に、図１１に示す工程において、酸素ガスを用いた公知のアッシング法を用いて、第３の絶縁膜１２を全体的に薄膜化するとともに、開口部１４１を、断面形状がすり鉢状になるように加工して、開口部１３１と開口部１４１との段差を除去してコンタクトホール１４を得る。なお、コンタクトホール１４の底部の端縁部には、第２の絶縁膜１１が露出するとともに、中央部はコンタクトホール１３となっておりドレイン電極９が露出しており、コンタクトホール１３および１４によって、画素ドレインコンタクトホールＣＨが得られる。
次に、図１２に示す工程において、画素ドレインコンタクトホールＣＨの内壁を含めた第３の絶縁膜１２の全面に第３の金属薄膜（図示せず）を成膜した後に、第５回目の写真製版工程を経て、画素ドレインコンタクトホールＣＨの底部にコンタクト導電膜１５をパターニングする。図１７には、画素ドレインコンタクトホールＣＨの底部にコンタクト導電膜１５が形成された状態の平面図を示す。
コンタクト導電膜１５の好適な製造方法としては、スパッタリング法を用いてＩＴＯのような透明導電性膜よりも延性の高いＣｒ膜を約１００ｎｍの厚さで成膜し、上述した第５回目の写真製版工程でレジストパターンを形成した後に、公知の硝酸セリウムアンモニウムを含む溶液を用いてＣｒ膜のエッチングを行うことで、コンタクト導電膜１５を得ることができる。
なお、コンタクト導電膜１５のパターン形状は、コンタクトホール１３を完全に埋め込んでドレイン電極９に密着するとともに、その端縁部がコンタクトホール１４の底部に露出する第２の絶縁膜１１上を覆うように形成し、コンタクト導電膜１５がコンタクトホール１４の底部からはみ出さない大きさとする。
最後に、画素ドレインコンタクトホールＣＨの内壁を含めた第３の絶縁膜１２の全面を覆うように透明導電性薄膜を成膜した後、第６回目の写真製版工程を経て、当該透明導電性薄膜をパターニングして、画素ドレインコンタクトホールＣＨを介して下層のドレイン電極９と電気的に接続される画素電極１６を形成することで、図２に示されるような断面構成を有するＴＦＴアクティブマトリックス基板１００を得ることができる。
より具体的には、公知のスパッタリング法により、酸化インジウム（Ｉｎ2Ｏ3）と酸化スズ（ＳｎＯ2）とを混合したＩＴＯ膜を１００ｎｍの厚さに成膜した後に、上記第６回目の写真製版工程において、画素電極１６が形成される部分がフォトレジストで覆われたフォトレジストパターンを形成し、塩酸＋硝酸を含む溶液を用いた公知のウエットエッチングにより、露出したＩＴＯ膜を除去することで、画素電極１６を形成する。
＜Ｃ．特徴的作用効果＞
以上説明した本発明に係る実施の形態によれば、画素ドレインコンタクトホールＣＨの底部のコンタクトホール１３を完全に埋め込むように、ＩＴＯのような透明導電性膜よりも延性の高い金属薄膜で構成されるコンタクト導電膜１５を配設することで、コンタクトホール１３の周縁部の角部でクラックが発生することを防止できる。
以上説明した本発明に係る実施の形態によれば、画素ドレインコンタクトホールＣＨの底部のコンタクトホール１３を完全に埋め込むように、ＩＴＯのような透明導電性膜よりも延性の高い金属薄膜で構成されるコンタクト導電膜１５を配設することで、コンタクトホール１３の周縁部の角部でクラックが発生することを防止できる。
また、コンタクト導電膜１５の端縁部においては、その下地層が無機系絶縁膜で構成される第２の絶縁膜１１となるので、コンタクト導電膜１５のエッチングに使用される硝酸セリウムアンモニウム溶液のしみ込みを防止でき、コンタクト導電膜１５の端面の断面形状が逆テーパー状になることを防止できる。これにより、コンタクト導電膜１５の端面近傍における画素電極１６の断線を防止できる。
さらには、第３の絶縁膜１２に設けた開口部１４１を、アッシング法により、断面形状がすり鉢状になるように加工して、開口部１３１と開口部１４１との段差を除去して内壁がなだらかに傾斜するコンタクトホール１４を得るようにしたので、画素ドレインコンタクトホールＣＨ内で画素電極１６が断線することを防止できる。
このように、画素電極１６とドレイン電極９との間の電気的な接続が断たれることを確実に防止することができるので、電気光学表示装置における点欠陥を防止することができ、信頼性の高い電気光学表示装置を高歩留まりで製造することが可能となる。
また、コンタクト導電膜１５を介して画素電極１６とドレイン電極９とを電気的に接続するようにしたので、接続抵抗を低くすることができ、表示品質が高い電気光学表示装置を製造することが可能となる。
特にドレイン電極９としてＩＴＯやＩＺＯのような透明導電性膜と電気的コンタクトを取ることが不可能なＡｌ系金属薄膜を用いるような場合でも、コンタクト導電膜１５をＡｌ系金属薄膜と透明導電性膜の両方と良好な電気的コンタクトを取ることのできるＣｒ、Ｍｏ（モリブデン）、Ｔｉ（チタン）、Ｗ（タングステン）等の金属膜で形成することで、画素電極１６とドレイン電極９とを電気的に接続することが可能となるので、ドレイン電極の材質の選択の幅を広げることができる。
＜Ｄ．変形例＞
以上説明した実施の形態においては、無機系絶縁膜を形成して第２の絶縁膜１１とし、続けて感光性を有する有機系樹脂絶縁膜を塗布形成して第３の絶縁膜１２とし、１回の写真製版工程で、第３の絶縁膜１２に開口部１３１および１４１を形成し、その後、ドライエッチング法とアッシング法を用いて、底部にドレイン電極９が露出する、断面がすり鉢状の画素ドレインコンタクトホールＣＨを形成する例を示したが、第２の絶縁膜１１を貫通するコンタクトホールと、第３の絶縁膜１２を貫通するコンタクトホールとをそれぞれ別の写真製版工程で形成するようにしても良い。
以上説明した実施の形態においては、無機系絶縁膜を形成して第２の絶縁膜１１とし、続けて感光性を有する有機系樹脂絶縁膜を塗布形成して第３の絶縁膜１２とし、１回の写真製版工程で、第３の絶縁膜１２に開口部１３１および１４１を形成し、その後、ドライエッチング法とアッシング法を用いて、底部にドレイン電極９が露出する、断面がすり鉢状の画素ドレインコンタクトホールＣＨを形成する例を示したが、第２の絶縁膜１１を貫通するコンタクトホールと、第３の絶縁膜１２を貫通するコンタクトホールとをそれぞれ別の写真製版工程で形成するようにしても良い。
図１８は、図６に示す工程に続いて、透明絶縁性基板１上全体を覆うように無機系絶縁膜を形成して第２の絶縁膜１１とし、写真製版工程を経て第２の絶縁膜１１を貫通するようにコンタクトホール１３２（第１のコンタクトホール）を形成した状態を示す断面図である。
この後、透明絶縁性基板１上全体を覆うように感光性を有する有機系樹脂絶縁膜を塗布形成して第３の絶縁膜１２とし、図１９に示すように、写真製版工程を経て第３の絶縁膜１２を貫通するようにコンタクトホール１４２（第２のコンタクトホール）を形成する。
このような方法を採ることで、コンタクトホール１３２とコンタクトホール１４２のパターン形状をそれぞれ任意の形状にすることができる。
ここで、コンタクトホール１３２およびコンタクトホール１４２を、それぞれ別の写真製版工程で形成する場合の一例として、図２０および図２１に平面図を示す。
図２０には、コンタクトホール１３２を、２つ並列して備えたＴＦＴアクティブマトリックス基板１００Ａの平面構成を示している。なお、図１に示したＴＦＴアクティブマトリックス基板１００と同一の構成については同一の符号を付し、重複する説明は省略する。
このような構成を採ることで、例えば２つのコンタクトホール１３２のうち、一方の形成プロセスに不具合が生じてドレイン電極９とコンタクト導電膜１５との電気的接続に不具合が生じたとしても、残るコンタクトホール１３２で補うことができるので、コンタクト不良による歩留まり低下を防止できるという効果がある。
図２１には、コンタクトホール１３２の平面視形状を円形状または楕円形状としたＴＦＴアクティブマトリックス基板１００Ｂの平面構成を示している。なお、図１に示したＴＦＴアクティブマトリックス基板１００と同一の構成については同一の符号を付し、重複する説明は省略する。
このような構成を採ることで、コンタクトホール１３２の段差部におけるコンタクト導電膜１５の応力を分散緩和させることができるので、コンタクト導電膜１５にクラック断線等が発生することを防止できるという効果がある。
もちろんコンタクトホール１３２の平面視形状は、円形状または楕円形状に限らず、多角形にしても良いし、さらに少なくとも二個以上並べて配設しても良い。
＜Ｅ．その他の適用例＞
以上説明した実施の形態においては、本発明を光透過型の液晶表示装置用のアクティブマトリックス基板に適用する例を説明したが、これに限定されるものではなく、本実施の形態と同様の構造を有する他の電気光学表示装置に適用することが可能である。
以上説明した実施の形態においては、本発明を光透過型の液晶表示装置用のアクティブマトリックス基板に適用する例を説明したが、これに限定されるものではなく、本実施の形態と同様の構造を有する他の電気光学表示装置に適用することが可能である。
１ 透明絶縁性基板、９ ドレイン電極、１１ 第２の絶縁膜、１２ 第３の絶縁膜、１３，１４，１３２，１４２ コンタクトホール、１５ コンタクト導電膜、１６ 画素電極、ＣＨ 画素ドレインコンタクトホール。
Claims (6)
- 絶縁性基板と、
前記絶縁性基板上にマトリックス状に配設され、薄膜トランジスタが電気的に接続された画素電極をそれぞれ有する複数の表示画素と、を有したアクティブマトリックス基板を備えた電気光学表示装置であって、
前記アクティブマトリックス基板は、
前記薄膜トランジスタのドレイン電極上を含めて前記絶縁性基板上全体を覆う無機系絶縁膜と、
前記無機系絶縁膜上全体を覆う有機系樹脂絶縁膜と、
前記無機系絶縁膜および前記有機系樹脂絶縁膜を貫通して前記ドレイン電極に達する画素ドレインコンタクトホールと、
前記画素ドレインコンタクトホールのうち前記有機系樹脂絶縁膜を貫通する部分の底部からはみ出さないように配設され、前記ドレイン電極に接触する金属膜で構成されるコンタクト導電膜と、を有し、
前記画素電極は、
前記有機系樹脂絶縁膜上を覆うとともに、前記画素ドレインコンタクトホールの内壁および前記コンタクト導電膜上を覆うように配設され、
前記コンタクト導電膜の端縁部は、前記無機系絶縁膜上に形成されている、電気光学表示装置。 - 前記画素ドレインコンタクトホールは、
前記無機系絶縁膜を貫通する第１のコンタクトホールと、
前記有機系樹脂絶縁膜を貫通する第２のコンタクトホールとが連通して構成され、
前記第２のコンタクトホールの開口寸法は前記第１のコンタクトホールの開口寸法より大きく、
前記画素ドレインコンタクトホールの底部は前記第２のコンタクトホールの底部に相当し、
前記コンタクト導電膜は、前記第１のコンタクトホールを埋め込むとともに、前記第２のコンタクトホールの底部に露出する前記無機系絶縁膜上を覆うように配設される、請求項１記載の電気光学表示装置。 - 前記第２のコンタクトホールは、その底部の寸法よりも開口端の寸法が大きくなるように内壁がなだらかに傾斜して断面形状がすり鉢状をなす、請求項２記載の電気光学表示装置。
- 前記コンタクト導電膜は、
Ｃｒ（クロム）、Ｍｏ（モリブデン）、Ｔｉ（チタン）およびＷ（タングステン）から選択される金属膜を含む、請求項１記載の電気光学表示装置。 - 絶縁性基板と、前記絶縁性基板上にマトリックス状に配設され、薄膜トランジスタが電気的に接続された画素電極をそれぞれ有する複数の表示画素とを有したアクティブマトリックス基板を備えた電気光学表示装置の製造方法であって、
(ａ)前記薄膜トランジスタのドレイン電極上を含めて前記絶縁性基板上全体を覆う無機系絶縁膜を形成する工程と、
(ｂ)前記無機系絶縁膜上全体を覆う有機系樹脂絶縁膜を形成する工程と、
(ｃ)前記ドレイン電極上に対応する前記有機系樹脂絶縁膜の部分に、前記有機系樹脂絶縁膜を貫通して前記無機系絶縁膜に達する第１の開口部と、前記第１の開口部の開口寸法より大きく前記第１の開口部に対して同心状となるように設けられ、前記有機系樹脂絶縁膜を貫通せず、その底部の端縁部下に前記有機系樹脂絶縁膜が残る第２の開口部とを形成する工程と、
(ｄ)前記第１の開口部をマスクとして、前記無機系絶縁膜をエッチングすることで、前記無機系絶縁膜を貫通する第１のコンタクトホールを形成する工程と、
(ｅ)酸素を用いたアッシング法を用いて、前記有機系樹脂絶縁膜を全体的に薄膜化するとともに、前記第２の開口部を、その底部の寸法よりも開口端の寸法が大きくなるように内壁がなだらかに傾斜して断面形状がすり鉢状をなすように加工して、前記有機系樹脂絶縁膜を貫通する第２のコンタクトホールを形成して、前記第１および第２のコンタクトホールが連通した画素ドレインコンタクトホールを形成する工程と、
(ｆ)前記第２のコンタクトホールの底部の前記第１のコンタクトホールを埋め込むとともに、前記第２のコンタクトホールの底部に露出する前記無機系絶縁膜上を覆い、前記第２のコンタクトホールの底部からはみ出さないように配設された金属膜で構成されるコンタクト導電膜を形成する工程と、
(ｇ)前記有機系樹脂絶縁膜上を覆うとともに、前記画素ドレインコンタクトホールの内壁および前記コンタクト導電膜上を覆うように前記画素電極を形成する工程と、を備える電気光学表示装置の製造方法。 - 前記工程(ｂ)は、
前記有機系樹脂絶縁膜を感光性樹脂を用いて形成する工程を含み、
前記工程(ｃ)は、
第１の露光によって前記有機系樹脂絶縁膜の前記第１の開口部に対応する部分を前記無機系絶縁膜に達するまで感光させて第１の露光領域を形成する工程と、
第２の露光によって前記有機系樹脂絶縁膜の前記第２の開口部に対応する部分を所定深さまで感光させて第２の露光領域を形成する工程と、を含み、
前記第２の露光は、露光強度が、前記第１の露光における露光強度の２０〜４０％となるハーフ露光を含む、請求項５記載の電気光学表示装置の製造方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005184408A JP4772395B2 (ja) | 2005-06-24 | 2005-06-24 | 電気光学表示装置およびその製造方法 |
| TW095104063A TWI298543B (en) | 2005-06-24 | 2006-02-07 | Electro-optic display and manufacturing method thereof |
| US11/349,146 US7514712B2 (en) | 2005-06-24 | 2006-02-08 | Electro-optic display and connection between drain electrode and pixel electrode |
| CN200610073741.8A CN100479172C (zh) | 2005-06-24 | 2006-04-03 | 电光显示装置及其制造方法 |
| KR1020060052894A KR100841379B1 (ko) | 2005-06-24 | 2006-06-13 | 전기광학 표시장치 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005184408A JP4772395B2 (ja) | 2005-06-24 | 2005-06-24 | 電気光学表示装置およびその製造方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2007005585A JP2007005585A (ja) | 2007-01-11 |
| JP2007005585A5 JP2007005585A5 (ja) | 2008-04-17 |
| JP4772395B2 true JP4772395B2 (ja) | 2011-09-14 |
Family
ID=37566284
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005184408A Active JP4772395B2 (ja) | 2005-06-24 | 2005-06-24 | 電気光学表示装置およびその製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7514712B2 (ja) |
| JP (1) | JP4772395B2 (ja) |
| KR (1) | KR100841379B1 (ja) |
| CN (1) | CN100479172C (ja) |
| TW (1) | TWI298543B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2020013379A1 (ko) * | 2018-07-11 | 2020-01-16 | 엘지전자 주식회사 | 반도체 발광소자를 이용한 디스플레이 장치 |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101261450B1 (ko) * | 2006-02-06 | 2013-05-10 | 삼성디스플레이 주식회사 | 액정 표시 장치와 그 제조 방법 |
| JP2009003328A (ja) * | 2007-06-25 | 2009-01-08 | Mitsubishi Electric Corp | 表示装置及びその製造方法 |
| TWI606520B (zh) | 2008-10-31 | 2017-11-21 | 半導體能源研究所股份有限公司 | 半導體裝置及其製造方法 |
| TW202230814A (zh) * | 2011-05-05 | 2022-08-01 | 日商半導體能源研究所股份有限公司 | 半導體裝置及其製造方法 |
| TWI487120B (zh) * | 2011-08-16 | 2015-06-01 | 群創光電股份有限公司 | 薄膜電晶體基板與其所組成之顯示裝置 |
| TWI453519B (zh) | 2011-10-03 | 2014-09-21 | Chunghwa Picture Tubes Ltd | 顯示面板之畫素結構及其製作方法 |
| CN104009937B (zh) * | 2013-02-22 | 2018-03-02 | 中兴通讯股份有限公司 | 一种增强型传输选择标准配置信息传输方法及装置 |
| US10529740B2 (en) * | 2013-07-25 | 2020-01-07 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device including semiconductor layer and conductive layer |
| CN103531096B (zh) * | 2013-10-17 | 2016-07-06 | 京东方科技集团股份有限公司 | 显示基板及其制作方法、显示面板和显示装置 |
| US10347702B2 (en) * | 2014-10-22 | 2019-07-09 | Lg Display Co., Ltd. | Flexible thin film transistor substrate and flexible organic light emitting display device |
| CN110518021A (zh) * | 2019-09-10 | 2019-11-29 | 京东方科技集团股份有限公司 | 显示基板及其制备方法和显示面板 |
| CN112928124B (zh) * | 2019-12-06 | 2023-05-26 | 群创光电股份有限公司 | 连接结构及包括其的显示装置 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0922897A (ja) | 1995-07-07 | 1997-01-21 | Seiko Epson Corp | 半導体装置の製造方法 |
| JP3307181B2 (ja) * | 1995-07-31 | 2002-07-24 | ソニー株式会社 | 透過型表示装置 |
| JP3272212B2 (ja) * | 1995-09-29 | 2002-04-08 | シャープ株式会社 | 透過型液晶表示装置およびその製造方法 |
| JPH09105952A (ja) * | 1995-10-11 | 1997-04-22 | Toshiba Electron Eng Corp | アクティブマトリクス型液晶表示装置 |
| JPH10170951A (ja) | 1996-12-11 | 1998-06-26 | Sharp Corp | 液晶表示装置の製造方法 |
| JPH10268360A (ja) * | 1997-03-26 | 1998-10-09 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| JPH11103069A (ja) * | 1997-07-29 | 1999-04-13 | Sharp Corp | 接続構造およびその製造方法 |
| KR100690001B1 (ko) * | 2000-02-21 | 2007-03-08 | 엘지.필립스 엘시디 주식회사 | 액정표시소자 및 그 제조방법 |
| KR100746140B1 (ko) * | 2000-12-28 | 2007-08-03 | 엘지.필립스 엘시디 주식회사 | 액정표시장치용 어레이기판과 그 제조방법 |
| KR100796756B1 (ko) * | 2001-11-12 | 2008-01-22 | 삼성전자주식회사 | 반도체 소자의 접촉부 및 그 제조 방법과 이를 포함하는표시 장치용 박막 트랜지스터 어레이 기판 및 그 제조 방법 |
| JP2004233683A (ja) * | 2003-01-30 | 2004-08-19 | Sony Corp | 液晶表示装置の製造方法 |
| JP4818576B2 (ja) | 2003-07-03 | 2011-11-16 | 三菱電機株式会社 | 薄膜トランジスタおよび薄膜トランジスタを備えた表示装置 |
| JP2005062802A (ja) | 2003-07-28 | 2005-03-10 | Advanced Display Inc | 薄膜トランジスタアレイ基板の製法 |
| KR20050054345A (ko) | 2003-12-04 | 2005-06-10 | 엘지.필립스 엘시디 주식회사 | 박막트랜지스터 어레이 기판 및 그 제조 방법 |
-
2005
- 2005-06-24 JP JP2005184408A patent/JP4772395B2/ja active Active
-
2006
- 2006-02-07 TW TW095104063A patent/TWI298543B/zh active
- 2006-02-08 US US11/349,146 patent/US7514712B2/en active Active
- 2006-04-03 CN CN200610073741.8A patent/CN100479172C/zh not_active Expired - Fee Related
- 2006-06-13 KR KR1020060052894A patent/KR100841379B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2020013379A1 (ko) * | 2018-07-11 | 2020-01-16 | 엘지전자 주식회사 | 반도체 발광소자를 이용한 디스플레이 장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1885549A (zh) | 2006-12-27 |
| TW200701471A (en) | 2007-01-01 |
| US20060289866A1 (en) | 2006-12-28 |
| US7514712B2 (en) | 2009-04-07 |
| KR100841379B1 (ko) | 2008-06-26 |
| KR20060135502A (ko) | 2006-12-29 |
| TWI298543B (en) | 2008-07-01 |
| CN100479172C (zh) | 2009-04-15 |
| JP2007005585A (ja) | 2007-01-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4772395B2 (ja) | 電気光学表示装置およびその製造方法 | |
| JP4543385B2 (ja) | 液晶表示装置の製造方法 | |
| JP6230253B2 (ja) | Ｔｆｔアレイ基板およびその製造方法 | |
| JP4083752B2 (ja) | アクティブマトリクス基板及びその製造方法 | |
| US8497966B2 (en) | FFS type TFT-LCD array substrate and manufacturing method thereof | |
| KR102258374B1 (ko) | 박막 트랜지스터, 이를 포함하는 표시 패널 및 이의 제조 방법 | |
| KR101243824B1 (ko) | 액정표시장치 및 그 제조방법 | |
| JP6238712B2 (ja) | 薄膜トランジスタ基板およびその製造方法 | |
| US20110273639A1 (en) | Array substrate, manufacturing method thereof and liquid crystal display | |
| CN106997892B (zh) | 显示装置以及该显示装置的制造方法 | |
| JP2008066443A (ja) | 半導体装置およびそれを備える液晶表示装置 | |
| KR20160053262A (ko) | 표시 기판 및 이의 제조 방법 | |
| JP2006351844A (ja) | 電気光学表示装置およびその製造方法 | |
| JP2007114773A (ja) | アレイ基板及びこれの製造方法 | |
| JPWO2016111267A1 (ja) | 薄膜トランジスタ基板、薄膜トランジスタ基板の製造方法、液晶表示装置 | |
| KR20070115370A (ko) | 개구율이 향상된 표시 장치 및 그 제조 방법 | |
| US9081243B2 (en) | TFT substrate, method for producing same, and display device | |
| KR101386189B1 (ko) | 박막 트랜지스터 표시판 및 이의 제조 방법 | |
| KR20140013522A (ko) | 박막트랜지스터, 액정표시소자 및 그 제조방법 | |
| KR20050055384A (ko) | 액정표시패널 및 그 제조 방법 | |
| KR20090129824A (ko) | 박막 트랜지스터 기판 및 그 제조 방법 | |
| JP2005215702A (ja) | アクティブマトリクス型液晶表示装置 | |
| JP2003295220A (ja) | 液晶用マトリクス基板、ならびに液晶用マトリクス基板の製造方法および電子回路基板の接続部形成方法 | |
| JP4205144B2 (ja) | アクティブマトリクス基板及びその製造方法 | |
| JP4863667B2 (ja) | 液晶表示装置とその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080304 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080304 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080304 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100201 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100727 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100915 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110412 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110526 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110621 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110622 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140701 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4772395 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |