TWI453519B - 顯示面板之畫素結構及其製作方法 - Google Patents

顯示面板之畫素結構及其製作方法 Download PDF

Info

Publication number
TWI453519B
TWI453519B TW100135730A TW100135730A TWI453519B TW I453519 B TWI453519 B TW I453519B TW 100135730 A TW100135730 A TW 100135730A TW 100135730 A TW100135730 A TW 100135730A TW I453519 B TWI453519 B TW I453519B
Authority
TW
Taiwan
Prior art keywords
transparent
connection pad
layer
insulating layer
contact hole
Prior art date
Application number
TW100135730A
Other languages
English (en)
Other versions
TW201316104A (zh
Inventor
Meng Chi Liou
Original Assignee
Chunghwa Picture Tubes Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chunghwa Picture Tubes Ltd filed Critical Chunghwa Picture Tubes Ltd
Priority to TW100135730A priority Critical patent/TWI453519B/zh
Priority to US13/342,214 priority patent/US8536575B2/en
Publication of TW201316104A publication Critical patent/TW201316104A/zh
Application granted granted Critical
Publication of TWI453519B publication Critical patent/TWI453519B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/40—Arrangements for improving the aperture ratio
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors

Description

顯示面板之畫素結構及其製作方法
本發明係關於一種顯示面板之畫素結構及其製作方法，尤指一種具有高開口率的顯示面板之畫素結構及其製作方法。
顯示面板目前已廣泛使用在各式電子產品以符合電子產品輕薄短小之需求，此外，為提供消費者在瀏覽網頁或觀賞影片時較佳的觀賞品質，持續提高解析度(resolution)係為顯示面板的重要發展方向之一。
為了提高解析度，往往需藉由增加顯示面板中畫素結構的數目，但隨之增設的金屬線將會降低畫素結構的開口率(aperture ratio)，且不利於背光利用率，而造成顯示面板的亮度下降，也就是說，為使開口率下降之顯示面板達到相同亮度，需增加背光模組的功率消耗(power consumption)以提高背光亮度。
因此，如何提高畫素結構的開口率以同時符合顯示面板的解析度及亮度需求實為相關技術者所欲改進之課題。
本發明之主要目的之一在於提供一種顯示面板之畫素結構及其製作方法，以提高顯示面板之畫素結構的開口率。
為達上述之目的，本發明提供一種顯示面板之畫素結構，其包括一基板、一薄膜電晶體、一第一透明連接墊、一保護層以及一透明畫素電極。薄膜電晶體設置於基板上，且薄膜電晶體包括一閘極、一閘極絕緣層、一半導體通道層、一源極與一汲極。其中閘極絕緣層位於閘極與基板之上方，半導體通道層位於閘極絕緣層之上方，以及源極與汲極位於半導體通道層之上方。第一透明連接墊設置於汲極之上方，其中第一透明連接墊與汲極部分重疊並與汲極電性連接。保護層位於第一透明連接墊之上方，其中保護層具有至少一接觸洞，且接觸洞至少部分曝露出第一透明連接墊。透明畫素電極位於保護層之上方，其中透明畫素電極經由保護層之接觸洞與第一透明連接墊電性連接。
為達上述之目的，本發明另提供一種製作顯示面板之畫素結構的方法，其步驟如下。提供一基板，且於基板上形成一薄膜電晶體。薄膜電晶體包括一閘極、一閘極絕緣層、一半導體通道層、一源極與一汲極。其中閘極絕緣層位於閘極與基板之上方，半導體通道層位於閘極絕緣層之上方，以及源極與汲極位於半導體通道層之上方。於汲極上形成一第一透明連接墊，且第一透明連接墊與汲極部分重疊並與汲極電性連接。於第一透明連接墊上形成一保護層，保護層具有至少一接觸洞，且接觸洞至少部分曝露出第一透明連接墊。於保護層上形成一透明畫素電極，且透明畫素電極經由保護層之接觸洞與第一透明連接墊電性連接。
本發明以透明連接墊電性連接透明畫素電極與汲極，其中透明連接墊設置於汲極上方，與汲極部分重疊且與汲極電性連接。透明連接墊可作為汲極的延伸部，亦即汲極與其他元件電性連接的區域。以透明材料組成的透明連接墊取代習知技術中部分之不透明的金屬汲極，可增加畫素結構中的透明區域而提高開口率。
為使熟習本發明所屬技術領域之一般技藝者能更進一步了解本發明，下文特列舉本發明之較佳實施例，並配合所附圖式，詳細說明本發明的構成內容及所欲達成之功效。
請參考第1圖、第2圖及第3圖。第1圖繪示了本發明之第一較佳實施例之顯示面板之畫素結構的示意圖。第2圖繪示了本發明之第一較佳實施例之顯示面板之畫素結構沿第1圖A-A’線段之剖面示意圖。第3圖繪示了本發明之第一較佳實施例之顯示面板之畫素結構沿第1圖B-B’線段之剖面示意圖。如第1圖、第2圖及第3圖所示，本實施例之顯示面板之畫素結構10包括一基板12、一閘極線14、一資料線16、一薄膜電晶體18、一第一透明連接墊20、一保護層22以及一透明畫素電極24。基板12可以是一透明基板包括硬質基板例如玻璃基板、石英基板、塑膠基板等，或是其他可撓式材質的軟質基板。閘極線14、資料線16以及薄膜電晶體18設置於基板12上，且薄膜電晶體18位於閘極線14與資料線16之交叉處，但不以此為限。薄膜電晶體18包括一閘極26、一閘極絕緣層28、一半導體通道層30、一源極32與一汲極34。閘極絕緣層28位於閘極26與基板12之上方，半導體通道層30位於閘極絕緣層28之上方，以及源極32與汲極34位於半導體通道層30之上方。閘極線14與閘極26電性連接，資料線16設置於閘極絕緣層28之上方，並與源極32電性連接，而第一透明連接墊20設置於汲極34之上方與汲極34部分重疊，並與汲極34電性連接。閘極線14、資料線16、源極32與汲極34之材質可為不透明導電材料例如金屬，而第一透明連接墊20之材質可為透明導電材料例如銦錫氧化物(ITO)或銦鋅氧化物(IZO)等，但不以此為限。保護層22位於第一透明連接墊20之上方，且保護層22具有至少一接觸洞22A，至少部分曝露出第一透明連接墊20。透明畫素電極24位於保護層22之上方，透明畫素電極24經由保護層22之接觸洞22A與第一透明連接墊20電性連接。
顯示面板之畫素結構10另包括一絕緣層36、一儲存電容線38(第1圖未示)、一透明儲存電容電極40。絕緣層36位於薄膜電晶體18與保護層22之間，儲存電容線38以及透明儲存電容電極40分別設置於絕緣層36與保護層22之間。精確地說，儲存電容線38位於資料線16的上方，而透明儲存電容電極40位於儲存電容線38的上方。儲存電容線38與透明儲存電容電極40電性連接，且透明儲存電容電極40與透明畫素電極24部分重疊而形成一儲存電容。透明儲存電容電極40設置於儲存電容線38及資料線16上，且部分覆蓋儲存電容線38及資料線16。透明儲存電容電極40的設置可用於增加儲存電容值，另一方面，也可避免畫素結構10邊緣之電場不穩定。
值得注意的是，在本實施例中，第一透明連接墊20係與汲極34接觸並電性連接，其中第一透明連接墊20與汲極34不需經由接觸洞即可直接接觸，且透明畫素電極24係經由保護層22之接觸洞22A與第一透明連接墊20接觸並電性連接，也就是說，透明畫素電極24可透過第一透明連接墊20與第一透明連接墊20下方的汲極34電性連接。本發明以第一透明連接墊20取代部分之不透明的汲極34，作為與透明畫素電極24電性連接的區域，可增加畫素結構10之透明區域，亦即顯示面板之背光可通過的區域，以提升顯示面板之畫素結構10的開口率。
本發明的顯示面板之畫素結構並不以上述之實施例為限，也可具有其它不同的實施樣態。為了簡化說明並易於比較，在下文之較佳實施例中，對於相同元件沿用相同的符號來表示。請參考第4圖以及第5圖。第4圖繪示了本發明之第二較佳實施例之顯示面板之畫素結構的示意圖。第5圖繪示了本發明之第二較佳實施例之顯示面板之畫素結構沿第4圖B-B’線段之剖面示意圖。另外，本發明之第二較佳實施例之顯示面板之畫素結構沿第4圖A-A’線段之剖面示意圖，請一併參考第2圖。如第2圖、第4圖及第5圖所示，在第二較佳實施例中，顯示面板之畫素結構11另包括一第二透明連接墊42，且第二透明連接墊42與透明儲存電容電極40係由同一層透明導電圖案層所構成，也就是說，第二透明連接墊42與透明儲存電容電極40的圖案可藉由同一光罩定義以節省光罩數，但不以此為限。另外，透明儲存電容電極40設置於儲存電容線38及資料線16上，且部分覆蓋儲存電容線38及資料線16，而第二透明連接墊42設置於第一透明連接墊20上，其中透明儲存電容電極40與第二透明連接墊42未電性連性。此外，絕緣層36具有至少一接觸洞36A用以至少部分曝露出第一透明連接墊20，其中第二透明連接墊42係經由絕緣層36之接觸洞36A與第一透明連接墊20接觸並電性連接，且透明畫素電極24係經由保護層22之接觸洞22A與第二透明連接墊42接觸並電性連接。透明畫素電極24可透過第二透明連接墊42以及第一透明連接墊20與第一透明連接墊20下方的汲極34電性連接。值得注意的是，本發明以透明連接墊取代部分之不透明的汲極34，其中透明連接墊的個數不以單個為限。
請參考第6圖、第7圖至第8圖。第6圖繪示了本發明之第三較佳實施例之顯示面板之畫素結構的示意圖。第7圖繪示了本發明之第三較佳實施例之顯示面板之畫素結構沿第6圖A-A’線段之剖面示意圖。第8圖繪示了本發明之第三較佳實施例之顯示面板之畫素結構沿第6圖B-B’線段之剖面示意圖。如第6圖、第7圖及第8圖所示，在本實施例中，與第一較佳實施例不同之處在於，顯示面板之畫素結構13的第一透明連接墊44與透明儲存電容電極40係由同一層透明導電圖案層所構成，也就是說，第一透明連接墊44與透明儲存電容電極40的圖案可藉由同一光罩定義。還有，在本實施例中，透明儲存電容電極40與儲存電容線38較佳為依序設置於絕緣層36與保護層22之間，與第一較佳實施例中儲存電容線38與透明儲存電容電極40依序設置於絕緣層36與保護層22之間的配置情形不同。
值得注意的是，在本實施例中，第一透明連接墊44與透明儲存電容電極40係由同一層透明導電圖案層所構成，相較於第一較佳實施例，可節省一道定義第一透明連接墊20圖案的光罩。另外，透明儲存電容電極40設置於絕緣層36與保護層22之間，且部分重疊於儲存電容線38及資料線16。精確地說，透明儲存電容電極40位於資料線16的上方，且儲存電容線38位於透明儲存電容電極40的上方。而第一透明連接墊44設置於汲極34上，因此，透明儲存電容電極40與第一透明連接墊44未電性連性。此外，絕緣層36具有至少一接觸洞36A用以至少部分曝露出汲極34，第一透明連接墊44係經由絕緣層36之接觸洞36A與汲極34接觸並電性連接，而透明畫素電極24係經由保護層22之接觸洞22A與第一透明連接墊44電性連接。透明畫素電極24可透過第一透明連接墊44與第一透明連接墊44下方的汲極34電性連接。本發明以透明的第一透明連接墊44取代部分之不透明的汲極34，達成透明畫素電極24與汲極34的電性連接，以提升顯示面板之畫素結構13的開口率。
請參考第9圖至第12圖。第9圖至第12圖繪示了本發明之第一較佳實施例之顯示面板之畫素結構的製作方法示意圖。如第9圖所示，提供一基板12，且於基板12上形成一薄膜電晶體18。薄膜電晶體18包括一閘極26、一閘極絕緣層28、一半導體通道層30、一源極32與一汲極34。其中閘極絕緣層28位於閘極26與基板12之上方，半導體通道層30位於閘極絕緣層28之上方，以及源極32與汲極34位於半導體通道層30之上方。形成薄膜電晶體18的方法可以包含下列步驟：首先，於基板12上形成一第一金屬層(圖未示)，接著圖案化此第一金屬層以形成複數條閘極線(圖未示)與複數個閘極26，隨後依序形成閘極絕緣層28與半導體層30，然後再形成一第二金屬層(圖未示)，並圖案化此第二金屬層以形成複數條資料線(圖未示)、複數個源極32以及複數個汲極34。
如第10圖所示，於汲極34上形成一第一透明連接墊20。第一透明連接墊20與汲極34部分重疊並與汲極34電性連接。第一透明連接墊20之材質可為透明導電材料例如銦錫氧化物(ITO)或銦鋅氧化物(IZO)等。形成第一透明連接墊20的方法包括全面性沉積一透明導電材料層(圖未示)於基板上，並利用一微影蝕刻製程圖案化透明導電材料層，以形成相對應於汲極34且位於汲極34上方的第一透明連接墊20，且第一透明連接墊20與汲極34相接觸。第一透明連接墊20與汲極34部分重疊並與汲極34電性連接，也就是說，第一透明連接墊20可作為汲極34的延伸部，亦即可作為後續汲極34與其他元件電性連接的區域。本發明以透明的第一透明連接墊20取代習知技術中部分之不透明的金屬汲極34，可增加畫素結構中的透明區域，以提高開口率。
接下來，如第11圖所示，於薄膜電晶體18上形成一絕緣層36，且絕緣層36係位於第一透明連接墊20之上方。絕緣層36之材質可為有機透明絕緣材料例如樹脂。接著，可去除部分絕緣層36，使具有至少一接觸洞36A。去除的方法包括進行一乾蝕刻製程。絕緣層36之接觸洞36A至少部分曝露出第一透明連接墊20。此外，為提供畫素結構較穩定之邊緣電場，也可於絕緣層36上進一步形成一儲存電容線38及一透明儲存電容電極(圖未示)。儲存電容線38由導電材質例如金屬構成，且較佳係為設置於閘極線及資料線上方，以避免影響畫素結構之開口率。透明儲存電容電極之材質可為透明導電材料例如銦錫氧化物(ITO)或銦鋅氧化物(IZO)等。透明儲存電容電極與儲存電容線38電性連接，透明儲存電容電極可接收儲存電容線38的訊息，並與後續形成的透明畫素電極部分重疊而形成一儲存電容。
之後，如第12圖所示，於第一透明連接墊20上形成一保護層22，保護層22之材質可為有機透明絕緣材料例如：樹脂。之後去除部分保護層22，去除的方法包括進行一乾蝕刻製程，使保護層22具有至少一接觸洞22A，且保護層22之接觸洞22A至少部分曝露出第一透明連接墊20，此時，保護層22之接觸洞22A與絕緣層36之接觸洞36A相連接。然後，於保護層上22形成一透明電極層(圖未示)，其材質可為透明導電材料例如銦錫氧化物(ITO)或銦鋅氧化物(IZO)等，並圖案化透明電極層以形成透明畫素電極24。其中透明畫素電極24經由保護層22之接觸洞22A以及絕緣層36之接觸洞36A與第一透明連接墊20電性連接。也就是說，透明畫素電極24可透過第一透明連接墊20與第一透明連接墊20下方的汲極34電性連接。
值得注意的是，本發明中透明畫素電極透過透明連接墊與汲極電性連接之製程順序及配置不以上述為限，且形成透明連接墊的方法可如上述為獨立製程也可整合於其他畫素結構的製程中。請參考第13圖，並請一併參考第5圖以及第11圖。第13圖繪示了本發明之第二較佳實施例之顯示面板之畫素結構的製作方法示意圖。如第13圖所示，在形成絕緣層36之接觸洞36A及儲存電容線38後，也就是在形成透明儲存電容電極40時，亦可於絕緣層36上形成一第二透明連接墊42，亦即將第二透明連接墊42之製程整合於透明儲存電容電極40之製程中。更詳細地說，第二透明連接墊42與透明儲存電容電極40係由同一層透明導電圖案層所構成，透明儲存電容電極40形成於儲存電容線38上時，第二透明連接墊42亦形成於第一透明連接墊20上，且透明儲存電容電極40與第二透明連接墊42之間未電性連接。之後，形成保護層22於絕緣層36上並覆蓋儲存電容線38以及透明儲存電容電極40，再去除部分保護層22以形成至少一接觸洞22A，且保護層22之接觸洞22A曝露部分第二透明連接墊42，之後，形成一圖案化透明電極層透明畫素電極24於保護層22上，以完成如第5圖的畫素結構。此時，第一透明連接墊20係與汲極34直接接觸並電性連接，第二透明連接墊42係經由絕緣層36之接觸洞36A與絕緣層36之接觸洞36A所曝露出的第一透明連接墊20接觸並電性連接，而透明畫素電極24係經由保護層22之接觸洞22A與第二透明連接墊42接觸並電性連接。簡言之，透明畫素電極24可透過第二透明連接墊42以及第一透明連接墊20與第一透明連接墊20下方的汲極34電性連接。
請參考第14圖，並請一併參考第8圖以及第11圖。第14圖繪示了本發明之第三較佳實施例之顯示面板之畫素結構的製作方法示意圖。如第14圖所示，在形成絕緣層36之接觸洞36A之後及形成儲存電容線38之前，也就是在形成透明儲存電容電極40時，亦可於絕緣層36上形成一第一透明連接墊44，亦即將第一透明連接墊44之製程整合於透明儲存電容電極40之製程中。更詳細地說，第一透明連接墊44與透明儲存電容電極40係由同一層透明導電圖案層所構成。當透明儲存電容電極40形成於絕緣層36上時，第一透明連接墊44亦同時形成於汲極34上，且透明儲存電容電極40與第一透明連接墊44之間未電性連接。在本實施例中，由於第一透明連接墊44形成於絕緣層36後，因此，絕緣層36之接觸洞36A係部分曝露出汲極34，不同於前述實施例中係部分曝露出第一透明連接墊20。之後，再依序形成圖案化的儲存電容線38以及保護層22於絕緣層36上，保護層22可覆蓋儲存電容線38以及透明儲存電容電極40。再去除部分保護層22以形成至少一接觸洞22A，保護層22之接觸洞22A曝露部分第一透明連接墊44，接著形成一圖案化的透明電極層作為透明畫素電極24於保護層22上，以完成如第8圖的畫素結構。此時，第一透明連接墊44係經由絕緣層36之接觸洞36A與汲極34接觸並電性連接，而透明畫素電極24係經由保護層22之接觸洞22A與第一透明連接墊44接觸並電性連接。簡言之，透明畫素電極24可透過第一透明連接墊44與第一透明連接墊44下方的汲極34電性連接。
綜上所述，本發明以透明連接墊電性連接透明畫素電極與汲極，其中透明連接墊設置於汲極上方，與汲極部分重疊且與汲極電性連接。透明連接墊可作為汲極的延伸部，亦即汲極與其他元件電性連接的區域。以透明材料組成的透明連接墊取代習知技術中部分之不透明的金屬汲極，可縮減畫素結構中不透光面積，也就是說，增加畫素結構中的透明區域而提高開口率。另外，透明連接墊的製程也可與顯示面板之其他製程整合以減少光罩使用並節省成本，例如本發明中第一透明連接墊可與透明儲存電容電極由同一層透明導電圖案層共同定義。
以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
10‧‧‧畫素結構
11‧‧‧畫素結構
12‧‧‧基板
13‧‧‧畫素結構
14‧‧‧閘極線
16‧‧‧資料線
18‧‧‧薄膜電晶體
20‧‧‧第一透明連接墊
22‧‧‧保護層
22A‧‧‧接觸洞
24‧‧‧透明畫素電極
26‧‧‧閘極
28‧‧‧閘極絕緣層
30‧‧‧半導體通道層
32‧‧‧源極
34‧‧‧汲極
36‧‧‧絕緣層
36A‧‧‧接觸洞
38‧‧‧儲存電容線
40‧‧‧透明儲存電容電極
42‧‧‧第二透明連接墊
44‧‧‧第一透明連接墊
第1圖繪示了本發明之第一較佳實施例之顯示面板之畫素結構的示意圖。
第2圖繪示了本發明之第一較佳實施例之顯示面板之畫素結構沿第1圖A-A’線段之剖面示意圖。
第3圖繪示了本發明之第一較佳實施例之顯示面板之畫素結構沿第1圖B-B’線段之剖面示意圖。
第4圖繪示了本發明之第二較佳實施例之顯示面板之畫素結構的示意圖。
第5圖繪示了本發明之第二較佳實施例之顯示面板之畫素結構沿第4圖B-B’線段之剖面示意圖。
第6圖繪示了本發明之第三較佳實施例之顯示面板之畫素結構的示意圖。
第7圖繪示了本發明之第三較佳實施例之顯示面板之畫素結構沿第6圖A-A’線段之剖面示意圖。
第8圖繪示了本發明之第三較佳實施例之顯示面板之畫素結構沿第6圖B-B’線段之剖面示意圖。
第9圖至第12圖繪示了本發明之第一較佳實施例之顯示面板之畫素結構的製作方法示意圖。
第13圖繪示了本發明之第二較佳實施例之顯示面板之畫素結構的製作方法示意圖。
第14圖繪示了本發明之第三較佳實施例之顯示面板之畫素結構的製作方法示意圖。
10．．．畫素結構
12．．．基板
18．．．薄膜電晶體
20．．．第一透明連接墊
22．．．保護層
22A．．．接觸洞
24．．．透明畫素電極
26．．．閘極
28．．．閘極絕緣層
30．．．半導體通道層
32．．．源極
34．．．汲極
36．．．絕緣層
38．．．儲存電容線

Claims (9)

  1. 一種顯示面板之畫素結構，包括：一基板；一薄膜電晶體，設置於該基板上，該薄膜電晶體包括：一閘極；一閘極絕緣層，位於該閘極與該基板之上方；一半導體通道層，位於該閘極絕緣層之上方；以及一源極與一汲極，位於該半導體通道層之上方；一第一透明連接墊，設置於該汲極之上方，其中該第一透明連接墊與該汲極部分重疊並與該汲極電性連接；一保護層，位於該第一透明連接墊之上方，其中該保護層具有至少一接觸洞，至少部分曝露出該第一透明連接墊；一透明畫素電極，位於該保護層之上方，其中該透明畫素電極經由該保護層之該接觸洞與該第一透明連接墊電性連接；一絕緣層，位於該薄膜電晶體與該保護層之間；以及一透明儲存電容電極，位於該絕緣層與該保護層之間，其中該透明儲存電容電極與該透明畫素電極部分重疊而形成一儲存電容。
  2. 如請求項1所述之顯示面板之畫素結構，其中該第一透明連接墊係與該汲極接觸並電性連接，且該透明畫素電極係經由該保護層之該接觸洞與該第一透明連接墊接觸並電性連接。
  3. 如請求項1所述之顯示面板之畫素結構，其中該第一透明連接墊與該透明儲存電容電極係由同一層透明導電圖案層所構成，該絕緣層具有至少一接觸洞，至少部分曝露出該汲極，該第一透明連接墊係經由該絕緣層之該接觸洞與該汲極接觸並電性連接，且該透明畫素電極係經由該保護層之該接觸洞與該第一透明連接墊接觸並電性連接。
  4. 如請求項1所述之顯示面板之畫素結構，更包括一第二透明連接墊，其中該絕緣層具有至少一接觸洞，至少部分曝露出該第一透明連接墊，該第二透明連接墊係經由該絕緣層之該接觸洞與該第一透明連接墊接觸並電性連接，該透明畫素電極係經由該保護層之該接觸洞與該第二透明連接墊接觸並電性連接，且該第二透明連接墊與該透明儲存電容電極係由同一層透明導電圖案層所構成。
  5. 如請求項1所述之顯示面板之畫素結構，更包括：一閘極線，設置於該基板上並與該閘極電性連接；一資料線，設置於該閘極絕緣層之上方並與該源極電性連接；以及一儲存電容線，設置於該絕緣層上並與該透明儲存電容電極電性連接。
  6. 一種製作顯示面板之畫素結構的方法，包括：提供一基板；於該基板上形成一薄膜電晶體，其中該薄膜電晶體包括：一閘極；一閘極絕緣層，位於該閘極與該基板之上方；一半導體通道層，位於該閘極絕緣層之上方；以及一源極與一汲極，位於該半導體通道層之上方；於該汲極上形成一第一透明連接墊，其中該第一透明連接墊與該汲極部分重疊並與該汲極相接觸且電性連接；於該薄膜電晶體上形成一絕緣層，其中該絕緣層係位於該第一透明連接墊之上方，該絕緣層具有至少一接觸洞，至少部分曝露出該第一透明連接墊；形成該絕緣層之後，於該第一透明連接墊上形成一保護層，其中該保護層具有至少一接觸洞，至少部分曝露出該第一透明連接墊；以及於該保護層上形成一透明畫素電極，其中該透明畫素電極經由該保護層之該接觸洞與該第一透明連接墊電性連接，且該透明畫素電極係經由該保護層之該接觸洞以及該絕緣層之該接觸洞與該第一透明連接墊接觸並電性連接。
  7. 如請求項6所述之製作顯示面板之畫素結構的方法，更包括於該絕緣層上形成一第二透明連接墊，其中該絕緣層係位於該第一透 明連接墊之上方，該絕緣層具有至少一接觸洞，至少部分曝露出該第一透明連接墊，該第一透明連接墊係與該汲極接觸並電性連接，該第二透明連接墊係經由該絕緣層之該接觸洞與該第一透明連接墊接觸並電性連接，且該透明畫素電極係經由該保護層之該接觸洞與該第二透明連接墊接觸並電性連接。
  8. 如請求項7所述之製作顯示面板之畫素結構的方法，更包括於該絕緣層上形成一透明儲存電容電極，其中該第二透明連接墊與該透明儲存電容電極係由同一層透明導電圖案層所構成。
  9. 一種製作顯示面板之畫素結構的方法，包括：提供一基板；於該基板上形成一薄膜電晶體，其中該薄膜電晶體包括：一閘極；一閘極絕緣層，位於該閘極與該基板之上方；一半導體通道層，位於該閘極絕緣層之上方；以及一源極與一汲極，位於該半導體通道層之上方；於該薄膜電晶體上形成一絕緣層，該絕緣層具有至少一接觸洞，至少部分曝露出該汲極；於該汲極上形成一第一透明連接墊，其中該第一透明連接墊與該汲極部分重疊，且該第一透明連接墊係位於該絕緣層之上方並經由該絕緣層之該接觸洞而與該汲極接觸並電性連接；於該絕緣層上形成一透明儲存電容電極，其中該第一透明連接墊 與該透明儲存電容電極係由同一層透明導電圖案層所構成；形成該絕緣層之後，於該第一透明連接墊上形成一保護層，其中該保護層具有至少一接觸洞，至少部分曝露出該第一透明連接墊；以及於該保護層上形成一透明畫素電極，其中該透明畫素電極經由該保護層之該接觸洞與該第一透明連接墊電性連接，且該透明畫素電極係經由該保護層之該接觸洞與該第一透明連接墊接觸並電性連接。
TW100135730A 2011-10-03 2011-10-03 顯示面板之畫素結構及其製作方法 TWI453519B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW100135730A TWI453519B (zh) 2011-10-03 2011-10-03 顯示面板之畫素結構及其製作方法
US13/342,214 US8536575B2 (en) 2011-10-03 2012-01-03 Pixel structure of display panel and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW100135730A TWI453519B (zh) 2011-10-03 2011-10-03 顯示面板之畫素結構及其製作方法

Publications (2)

Publication Number Publication Date
TW201316104A TW201316104A (zh) 2013-04-16
TWI453519B true TWI453519B (zh) 2014-09-21

Family

ID=47991727

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100135730A TWI453519B (zh) 2011-10-03 2011-10-03 顯示面板之畫素結構及其製作方法

Country Status (2)

Country Link
US (1) US8536575B2 (zh)
TW (1) TWI453519B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1209565A (zh) * 1997-07-28 1999-03-03 夏普株式会社 液晶显示器件
US6660555B2 (en) * 1999-11-30 2003-12-09 Lg. Philips Lcd Co., Ltd. X-ray image sensor and method for fabricating the same
TW200539082A (en) * 2004-05-28 2005-12-01 Quanta Display Inc LCD with improved gray-scale display

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100731037B1 (ko) 2001-05-07 2007-06-22 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법
JP4772395B2 (ja) 2005-06-24 2011-09-14 三菱電機株式会社 電気光学表示装置およびその製造方法
US20070187687A1 (en) * 2006-02-15 2007-08-16 Meng-Chi Liou Pixel structure and liquid crystal display panel
US20070273803A1 (en) * 2006-05-25 2007-11-29 Meng-Chi Liou Active component array substrate and fabricating method thereof
JP5235363B2 (ja) * 2007-09-04 2013-07-10 株式会社ジャパンディスプレイイースト 液晶表示装置
JP2012027046A (ja) 2008-11-21 2012-02-09 Sharp Corp 液晶表示装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1209565A (zh) * 1997-07-28 1999-03-03 夏普株式会社 液晶显示器件
US6660555B2 (en) * 1999-11-30 2003-12-09 Lg. Philips Lcd Co., Ltd. X-ray image sensor and method for fabricating the same
TW200539082A (en) * 2004-05-28 2005-12-01 Quanta Display Inc LCD with improved gray-scale display

Also Published As

Publication number Publication date
TW201316104A (zh) 2013-04-16
US20130082265A1 (en) 2013-04-04
US8536575B2 (en) 2013-09-17

Similar Documents

Publication Publication Date Title
US9437619B2 (en) Array substrate, manufacturing method thereof and display device
US9711542B2 (en) Method for fabricating display panel
US9502436B2 (en) Thin film transistor, array substrate and method for fabricating the same, and display device
US9570473B2 (en) Array substrate, manufacturing method thereof and display device
US9626017B2 (en) Touch panel and manufacturing method thereof, display device
US8895334B2 (en) Thin film transistor array substrate and method for manufacturing the same and electronic device
US9490271B2 (en) Array substrate having jump wire connecting first and second wirings
KR101863217B1 (ko) 박막 트랜지스터 및 그 제조 방법, 어레이 기판 및 디스플레이 장치
US9366923B2 (en) Array substrate and method of fabricating the same, and display device
WO2014190702A1 (zh) 阵列基板及其制作方法、显示装置
CN103117248B (zh) 阵列基板及其制作方法、显示装置
JP6359650B2 (ja) アレイ基板、表示装置及びアレイ基板の製作方法
WO2017012306A1 (zh) 阵列基板的制备方法、阵列基板及显示装置
TWI474092B (zh) 畫素結構及其製造方法
TW201418855A (zh) 顯示面板之陣列基板及其製作方法
WO2014166181A1 (zh) 薄膜晶体管及其制造方法、阵列基板及其制造方法、显示装置
WO2020210939A1 (zh) 触控显示基板及其制作方法、显示装置
JP6188793B2 (ja) Ｔｆｔアレイ基板及びその製造方法、表示装置
WO2014205904A1 (zh) 阵列基板及其制造方法和显示装置
CN105810690B (zh) 显示基板及其制造方法和显示装置
WO2017094644A1 (ja) 半導体基板及び表示装置
CN106024705B (zh) Tft基板的制作方法
US9383608B2 (en) Array substrate and manufacturing method thereof
KR102042530B1 (ko) 박막 트랜지스터 어레이 기판 및 이의 제조 방법
CN102361033B (zh) 显示面板的画素结构及其制作方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees