CN105810690B - 显示基板及其制造方法和显示装置 - Google Patents
显示基板及其制造方法和显示装置 Download PDFInfo
- Publication number
- CN105810690B CN105810690B CN201610202698.4A CN201610202698A CN105810690B CN 105810690 B CN105810690 B CN 105810690B CN 201610202698 A CN201610202698 A CN 201610202698A CN 105810690 B CN105810690 B CN 105810690B
- Authority
- CN
- China
- Prior art keywords
- pattern
- photoresist
- substrate
- routing
- retention
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 116
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 26
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 133
- 230000014759 maintenance of location Effects 0.000 claims abstract description 44
- 230000002093 peripheral effect Effects 0.000 claims abstract description 41
- 238000005520 cutting process Methods 0.000 claims abstract description 11
- 238000000034 method Methods 0.000 claims description 65
- 230000008569 process Effects 0.000 claims description 50
- 239000000463 material Substances 0.000 claims description 24
- 239000004020 conductor Substances 0.000 claims description 15
- 238000005530 etching Methods 0.000 claims description 13
- 239000010409 thin film Substances 0.000 claims description 11
- 239000012945 sealing adhesive Substances 0.000 claims description 10
- 239000011248 coating agent Substances 0.000 claims description 6
- 238000000576 coating method Methods 0.000 claims description 6
- 238000004380 ashing Methods 0.000 claims description 4
- 239000003292 glue Substances 0.000 claims description 4
- 238000007789 sealing Methods 0.000 claims description 4
- 238000001029 thermal curing Methods 0.000 claims description 2
- 239000011521 glass Substances 0.000 abstract description 7
- 238000006748 scratching Methods 0.000 abstract description 2
- 230000002393 scratching effect Effects 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 86
- 239000004065 semiconductor Substances 0.000 description 19
- 238000010586 diagram Methods 0.000 description 16
- 238000002161 passivation Methods 0.000 description 16
- 238000005260 corrosion Methods 0.000 description 9
- 230000007797 corrosion Effects 0.000 description 9
- 239000004973 liquid crystal related substance Substances 0.000 description 8
- 229910052751 metal Inorganic materials 0.000 description 8
- 239000002184 metal Substances 0.000 description 8
- 238000000059 patterning Methods 0.000 description 8
- 239000011159 matrix material Substances 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 239000010408 film Substances 0.000 description 4
- 239000000203 mixture Substances 0.000 description 4
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 238000002207 thermal evaporation Methods 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 229910004205 SiNX Inorganic materials 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000005192 partition Methods 0.000 description 2
- 238000009751 slip forming Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000004925 denaturation Methods 0.000 description 1
- 230000036425 denaturation Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明公开了一种显示基板及其制造方法和显示装置。所述显示基板上形成有显示区域和位于显示区域周边的周边区域；所述显示基板包括第一衬底基板和位于所述第一衬底基板上方的第一走线图形，所述第一走线图形位于所述周边区域中，所述第一走线图形的上方设置有光刻胶保留图形。本发明提供的显示基板及其制造方法和显示装置的技术方案中，位于周边区域的第一走线图形的上方设置有光刻胶保留图形，避免了切割产生的玻璃碎屑以及其他的异物压伤或划伤走线图形，从而避免了线不良产生。
Description
技术领域
本发明涉及显示技术领域，特别涉及一种显示基板及其制造方法和显示装置。
背景技术
薄膜晶体管液晶显示装置(TFT-LCD)因其具有体积小、功耗低、无辐射等特点，在当前平板显示器市场占据了主导地位。其中，扭曲向列型(Twisted Nematic，简称：TN)液晶显示装置因低廉的生产成本而成为了应用最广泛的入门级液晶显示装置，其响应时间短、亮度高。TN型液晶显示装置主要通过阵列基板的像素电极(Pixel ITO)和彩膜基板的公共电极(Common ITO)间形成的垂直电场来控制液晶的偏转，以实现液晶显示。目前，市面上主流的中低端液晶显示装置中，TN型液晶显示装置被广泛使用。
随着人们对液晶显示装置分辨率的要求越来越高，在阵列基板的周边区域内，外围金属线的设计需要采用栅极走线图形和数据线走线图形交替布线的的方式，来防止采用单层金属布线时因距离太近而导致的短路和静电释放(Electro-Static discharge，简称：ESD)不良。
由于阵列基板的长度比彩膜基板的长度要长，因此外围金属线会暴露在外。又由于外围金属线中的数据线走线图形上设置的钝化层较薄，因此切割产生的玻璃碎屑以及其他的异物容易压伤或划伤数据线走线图形，从而导致线不良产生。
发明内容
本发明提供一种显示基板及其制造方法和显示装置，用于避免线不良的产生。
为实现上述目的，本发明提供了一种显示基板，所述显示基板上形成有显示区域和位于显示区域周边的周边区域；所述显示基板包括第一衬底基板和位于所述第一衬底基板上方的第一走线图形，所述第一走线图形位于所述周边区域中，所述第一走线图形的上方设置有光刻胶保留图形。
可选地，所述第一衬底基板上方还设置有第二走线图形，所述第二走线图形位于所述周边区域中，所述第二走线图形和所述第一走线图形交替设置，所述第二走线图形位于所述第一走线图形的下方。
可选地，所述光刻胶保留图形还位于所述第二走线图形的上方。
可选地，所述光刻胶保留图形之下还设置有导电保留图形。
可选地，所述光刻胶保留图形的厚度包括1μm至2.5μm。
可选地，所述第一走线图形为栅极走线图形，所述第二走线图形为源漏极走线图形；或者，所述第一走线图形为源漏极走线图形，所述第二走线图形为栅极走线图形。
为实现上述目的，本发明提供了一种显示装置，包括：相对设置的对置基板和上述显示基板。
可选地，所述对置基板和所述显示基板之间设置有封框胶，所述封框胶位于所述周边区域中，所述光刻胶保留图形位于所述封框胶的外侧。
为实现上述目的，本发明提供了一种显示基板的制造方法，所述显示基板上形成有显示区域和位于所述显示区域周边的周边区域；所述方法包括：
在第一衬底基板上方形成第一走线图形，所述第一走线图形位于所述周边区域中；
在所述第一走线图形的上方形成光刻胶保留图形。
可选地，所述在第一衬底基板上方形成第一走线图形之前还包括：
在所述第一衬底基板上方第二走线图形，所述第二走线图形位于所述周边区域中，所述第二走线图形和所述第一走线图形交替设置，所述第二走线图形位于所述第一走线图形的下方。
可选地，所述在所述第一走线图形的上方形成光刻胶保留图形包括：
在形成导电图形的过程中，在所述第一走线图形的上方形成光刻胶保留图形。
可选地，所述在形成导电图形的过程中，在所述第一走线图形的上方形成光刻胶保留图形包括：
形成导电材料层；
在所述导电材料层之上涂覆光刻胶，对涂覆的光刻胶进行曝光形成曝光后的光刻胶，所述曝光后的光刻胶包括光刻胶完全保留区域、光刻胶部分保留区域和光刻胶完全去除区域；
对曝光后的光刻胶进行显影，去除光刻胶完全去除区域和光刻胶部分保留区域的部分结构，形成光刻胶部分保留区域的剩余结构；
通过刻蚀工艺去除光刻胶完全去除区域对应的导电材料层，形成导电图形和导电保留图形，所述光刻胶完全保留区域为光刻胶保留图形，导电保留图形位于所述光刻胶保留图形之下；
通过灰化工艺，去除光刻胶部分保留区域的剩余结构，暴露出导电图形。
本发明具有以下有益效果：
本发明提供的显示基板及其制造方法和显示装置的技术方案中，位于周边区域的第一走线图形的上方设置有光刻胶保留图形，避免了切割产生的玻璃碎屑以及其他的异物压伤或划伤走线图形，从而避免了线不良产生。
附图说明
图1为本发明实施例一提供的一种显示基板的结构示意图；
图2为本发明实施例二提供的一种显示装置的结构示意图；
图3为本发明实施例四提供的一种显示基板的制造方法的流程图；
图4a为实施例四中形成第二走线图形和栅极的示意图；
图4b为实施例四中形成绝缘层、半导体层和欧姆接触层的示意图；
图4c为实施例四中形成第一走线图形、源极和漏极的示意图；
图4d为实施例四中形成钝化层和过孔的示意图；
图4e为实施例四中形成导电材料层的示意图；
图4f为实施例四中对光刻胶进行曝光的示意图；
图4g为实施例四中对曝光后的光刻胶进行显影的示意图；
图4h为实施例四中刻蚀工艺的示意图。
具体实施方式
为使本领域的技术人员更好地理解本发明的技术方案，下面结合附图对本发明提供的显示基板及其制造方法和显示装置进行详细描述。
图1为本发明实施例一提供的一种显示基板的结构示意图，如图1所示，显示基板上形成有显示区域和位于显示区域周边的周边区域。显示基板包括第一衬底基板11和位于第一衬底基板11上方的第一走线图形12，第一走线图形12位于周边区域中，第一走线图形12的上方设置有光刻胶保留图形13。
本实施例中，第一衬底基板11上方还设置有第二走线图形14，第二走线图形14位于周边区域中，第二走线图形14和第一走线图形12交替设置，第二走线图形14位于第一走线图形12的下方。可选地，光刻胶保留图形13还位于第二走线图形14的上方。优选地，光刻胶保留图形13的厚度包括1μm至2.5μm。优选地，第二走线图形14的厚度包括
至
例如：第二走线图形14的材料为铝或者铜。
优选地，光刻胶保留图形13之下还设置有导电保留图形15。具体地，导电保留图形15位于第一走线图形12的上方且位于光刻胶保留图形13的下方。
本实施例中，第一走线图形12为源漏极走线图形；第二走线图形14为栅极走线图形。或者，在实际应用中，第一走线图形12为栅极走线图形，第二走线图形14为源漏极走线图形，此种情况不再具体画出。
本实施例中，该显示基板还包括绝缘层20，第二走线图形14可位于第一衬底基板11之上，第二走线图形14之上设置有绝缘层20，第一走线图形12位于栅绝缘层20之上。优选地，绝缘层20的厚度包括
至
优选地，绝缘层20的材料为氮化物SiNx、氮氧化合物SiOxNx或者是氮化物SiNx和氮氧化合物SiOxNx的复合物。
本实施例中，该显示基板还包括钝化层16，钝化层16位于第一走线图形12之上，光刻胶保留图形13位于钝化层16的上方，导电保留图形15位于钝化层16之上且位于光刻胶保留图形13之下。
进一步地，该显示基板还包括位于周边区域的薄膜晶体管T和与薄膜晶体管T连接的连接图形17。该薄膜晶体管T可包括栅极31、半导体层32、源极33和漏极34，栅极31位于第一衬底基板11之上，绝缘层20位于栅极31之上，半导体层32位于绝缘层20之上且位于栅极31的上方，源极33和漏极34位于半导体层32之上，钝化层16位于源极33和漏极34之上。可选地，该薄膜晶体管T还可以包括欧姆接触层35，该欧姆接触层35位于半导体层32之上且位于源极33和漏极34之下。钝化层16上设置有过孔18，该过孔18位于漏极34的上方，连接图形17位于钝化层16上且填充于过孔18中以实现与漏极34连接。连接图形17的一端与薄膜晶体管T的漏极连接，连接图形17的另一端与驱动IC(图中未示出)连接。优选地，栅极31的厚度包括
至
例如：栅极31的材料为铝或者铜。优选地，源极33和漏极34的厚度包括
至
源极33和漏极34的材料为铝或者铜。优选地，钝化层16的厚度包括
至
钝化层16的材料为氧化物、氮化物或者氮氧化合物。优选地，连接图形17的厚度包括
至
连接图形17的材料为金属或者金属氧化物，例如：金属氧化物可以为ITO或者IZO，金属为透明金属。
需要说明的是：本实施例中各附图为剖面图形，图中分隔线两侧的图形为位于显示基板的不同平面位置的剖面图形。
本实施例提供的显示基板的技术方案中，位于周边区域的第一走线图形的上方设置有光刻胶保留图形，避免了切割产生的玻璃碎屑以及其他的异物压伤或划伤走线图形，从而避免了线不良产生。同时光刻胶保留图形具有耐腐蚀性，从而增强了走线图形的耐腐蚀性。
图2为本发明实施例二提供的一种显示装置的结构示意图，如图2所示，该显示装置包括：相对设置的显示基板1和对置基板2。
优选地，显示基板1可以为阵列基板，对置基板2可以为彩膜基板。显示基板1可以采用上述实施例一提供的显示基板，此处不再赘述。对置基板2可包括第二衬底基板21和位于第二衬底基板21上方的黑矩阵22和彩色矩阵图形，其中，黑矩阵22位于周边区域和像素区域中，而彩色矩阵图形位于像素区域中，彩色矩阵图形在图中未具体画出。
本实施例中，显示装置可以为扭转向列(Twisted Nematic，简称：TN)型显示装置或者高级超维场转换技术(ADvanced Super Dimension Switch,简称ADS)型显示装置。其中，当显示装置为TN型显示装置时，公共电极形成于彩膜基板中；当显示装置为ADS型显示装置时，公共电极形成于阵列基板中。
本实施例中，对置基板2和显示基板1之间设置有封框胶3，封框胶3位于周边区域中，光刻胶保留图形13位于封框胶3的外侧。优选地，封框胶3可位于黑矩阵22之上。
本实施例中，封框胶3的厚度包括2.5μm至4.0μm，由于光刻胶保留图形13的厚度小于封框胶3的厚度，从而设置光刻胶保留图形不会影响显示基板和对置基板的对盒工艺。另外，显示基板上的切割线位置未设置光刻胶保留图形，从而不会影响切割工艺。
需要说明的是：本实施例中各附图为剖面图形，图中分隔线两侧的图形为位于显示装置的不同平面位置的剖面图形。
本实施例提供的显示装置的技术方案中，位于周边区域的第一走线图形的上方设置有光刻胶保留图形，避免了切割产生的玻璃碎屑以及其他的异物压伤或划伤走线图形，从而避免了线不良产生。同时光刻胶保留图形具有耐腐蚀性，从而增强了走线图形的耐腐蚀性。
本发明实施例三提供了一种显示基板的制造方法，显示基板上形成有显示区域和位于所述显示区域周边的周边区域；该方法包括：
步骤101、在第一衬底基板上方形成第一走线图形，第一走线图形位于周边区域中；
步骤102、在第一走线图形的上方形成光刻胶保留图形。
本步骤具体可包括：在形成导电图形的过程中，在第一走线图形的上方形成光刻胶保留图形。
本实施例中，在步骤101之前还包括：
步骤100、在第一衬底基板上方第二走线图形，第二走线图形位于周边区域中，第二走线图形和第一走线图形交替设置，第二走线图形位于第一走线图形的下方。
本实施例提供的显示基板的制造方法可用于制造上述实施例一提供的显示基板。
本实施例提供的显示基板的制造方法制造出的显示基板中，位于周边区域的第一走线图形的上方设置有光刻胶保留图形，避免了切割产生的玻璃碎屑以及其他的异物压伤或划伤走线图形，从而避免了线不良产生。同时光刻胶保留图形具有耐腐蚀性，从而增强了走线图形的耐腐蚀性。本实施例中，在形成导电图形的过程中在第一走线图形上方形成光刻胶保留图形，无需增加额外的曝光工艺，工艺简单且适用性强。
图3为本发明实施例四提供的一种显示基板的制造方法的流程图，如图3所示，该方法包括：
步骤201、在第一衬底基板之上形成第二走线图形和栅极。
图4a为实施例四中形成第二走线图形和栅极的示意图，如图4a所示，通过溅射或者热蒸发工艺在第一衬底基板11之上形成栅极材料层，对栅极材料层进行构图工艺形成第二走线图形14和栅极31。优选地，栅极材料层的厚度可包括
至
构图工艺可光刻胶涂覆、曝光、显影、刻蚀和光刻胶剥离等工艺，其中，刻蚀可以为湿法刻蚀。
本步骤中，第二走线图形14和栅极31位于周边区域中。在形成第二走线图形14和栅极31的同时，还形成像素区域中的薄膜晶体管的栅极和栅线，像素区域中的图形不再具体画出。
步骤202、在完成步骤201的第一衬底基板之上形成绝缘层、半导体层和欧姆接触层，半导体层位于绝缘层之上，欧姆接触层位于半导体层之上。
图4b为实施例四中形成绝缘层、半导体层和欧姆接触层的示意图，如图4b所示，通过等离子体增强化学气相沉积法(Plasma Enhanced Chemical Vapor Deposition，简称：PECVD)工艺在完成步骤201的第一衬底基板11之上连续形成绝缘层15、半导体材料层和欧姆接触材料层，对半导体材料层和欧姆接触材料层进行构图工艺形成半导体层32和欧姆接触层35。绝缘层15覆盖整个第一衬底基板11，且位于第二走线图形14和栅极31之上。优选地，半导体材料层的厚度包括
至
优选地，欧姆接触材料层的厚度包括
至
构图工艺可光刻胶涂覆、曝光、显影、刻蚀和光刻胶剥离等工艺，其中，刻蚀可以为干法刻蚀。
本步骤中，半导体层32和欧姆接触层35位于周边区域中。在形成半导体层32和欧姆接触层35的同时，还形成像素区域中的薄膜晶体管的半导体层和欧姆接触层，像素区域中的图形不再具体画出。
步骤203、在完成步骤202的第一衬底基板上形成第一走线图形、源极和漏极，第二走线图形和第一走线图形交替设置。
图4c为实施例四中形成第一走线图形、源极和漏极的示意图，如图4c所示，通过溅射或者热蒸发工艺在第一衬底基板11之上形成源漏材料层，对源漏材料层进行构图工艺形成第一走线图形12、源极33和漏极34。优选地，源漏材料层的厚度包括
至
构图工艺可包括光刻胶涂覆、曝光、显影、刻蚀和光刻胶剥离等工艺，其中，刻蚀可以为湿法刻蚀。
本步骤中，第一走线图形12、源极33和漏极34位于周边区域中。在形成第一走线图形12、源极33和漏极34的同时，还形成像素区域中的薄膜晶体管的源极和漏极与数据线，像素区域中的图形不再具体画出。
步骤204、在完成步骤203的第一衬底基板之上形成钝化层并在钝化层上形成过孔。
图4d为实施例四中形成钝化层和过孔的示意图，如图4d所示，通过PECVD工艺在完成步骤203的第一衬底基板之上形成钝化层16，对钝化层16进行构图工艺形成过孔18。构图工艺可光刻胶涂覆、曝光、显影、刻蚀和光刻胶剥离等工艺。
步骤205、在完成步骤204的第一衬底基板之上形成导电图形和光刻胶保留图形。
本步骤具体可包括：
步骤2051、形成导电材料层，并在导电材料层之上涂覆光刻胶。
图4e为实施例四中形成导电材料层的示意图，如图4e所示，通过过溅射或者热蒸发工艺在完成步骤204的第一衬底基板11之上形成导电材料层23，并在导电材料层23之上涂覆光刻胶24。优选地，导电材料层23的厚度包括
至
步骤2052、对涂覆的光刻胶进行曝光形成曝光后的光刻胶，所述曝光后的光刻胶包括光刻胶完全保留区域、光刻胶部分保留区域和光刻胶完全去除区域。
图4f为实施例四中对光刻胶进行曝光的示意图，如图4f所示，对光刻胶24进行曝光形成曝光后的光刻胶，曝光后的光刻胶包括光刻胶完全保留区域241、光刻胶部分保留区域242和光刻胶完全去除区域243。具体地，可通过半色调掩膜板(Half Tone Mask，简称：HTM)或者单狭缝掩膜板(Single Slit Mask，简称：SSM)完成曝光过程。
步骤2053、对曝光后的光刻胶进行显影，去除光刻胶完全去除区域和光刻胶部分保留区域的部分结构，形成光刻胶部分保留区域的剩余结构。
图4g为实施例四中对曝光后的光刻胶进行显影的示意图，如图4g所示，对曝光后的光刻胶进行显影，去除光刻胶完全去除区域243和光刻胶部分保留区域的部分结构，形成光刻胶部分保留区域的剩余结构2421。
步骤2054、通过刻蚀工艺去除光刻胶完全去除区域对应的导电材料层，形成导电图形和导电保留图形，所述光刻胶完全保留区域为光刻胶保留图形，导电保留图形位于所述光刻胶保留图形之下。
图4h为实施例四中刻蚀工艺的示意图，如图4h所示，通过刻蚀工艺去除光刻胶完全去除区域对应的导电材料层，形成导电图形17和导电保留图形20，导电保留图形20位于光刻胶保留图形13之下。其中，光刻胶完全保留区域241即为光刻胶保留图形13。
步骤2055、通过灰化工艺，去除光刻胶部分保留区域的剩余结构，暴露出导电图形。
如图1所示，通过灰化工艺，去除光刻胶部分保留区域的剩余结构2421，暴露出导电图形17。
步骤2056、对光刻胶保留图形进行热固化处理。
本步骤中，以设定温度对光刻胶保留图形进行热固化处理，其中，设定温度为100℃至200℃。本步骤可使得光刻胶保留图形变性以变硬，从而具备抗划伤、抗压伤、耐腐蚀的性能，以起到保护周边轴线图形的作用。此外，位于光刻胶保留图形之下的导电保留图形也起到保护周边轴线图形的作用。
本实施例为采用五次曝光工艺(即：5mask工艺)制造显示基板的方法。在实际应用中，还可以采用四次曝光工艺(即：4mask工艺)制造显示基板，则在步骤202和步骤203可在一个步骤中完成，具体地，通过PECVD工艺在完成步骤201的第一衬底基板11之上连续形成绝缘层15、半导体材料层和欧姆接触材料层并通过溅射或者热蒸发工艺继续形成源漏材料层，对半导体材料层、欧姆接触材料层和源漏材料层进行一次构图工艺形成半导体层、欧姆接触层、第一走线图形、源极和漏极。与5mask工艺区别在于：第一走线图形、源极和漏极之下均保留有半导层和欧姆接触层。其余步骤与5mask相同，此处不再描述。
本实施例提供的显示基板的制造方法以制造TN型显示基板为例进行描述。在实际应用中，还可以制造其它类型的显示基板，例如：ADS型显示基板。由于ADS型显示基板还包括公共电极，因此在制造ADS型显示基板时可通过单独的构图工艺形成公共电极；或者与第二走线图形和栅极同一次构图工艺形成，此种情况下第二走线图形和栅极之下保留有公共电极，且构图工艺中的曝光工艺采用的是HTM或者SSM。
本实施例提供的显示基板的制造方法可用于制造上述实施例一提供的显示基板。
需要说明的是：本实施例中各附图为剖面图形，图中分隔线两侧的图形为位于显示基板的不同平面位置的剖面图形。
本实施例提供的显示基板的制造方法制造出的显示基板中，位于周边区域的第一走线图形的上方设置有光刻胶保留图形，避免了切割产生的玻璃碎屑以及其他的异物压伤或划伤走线图形，从而避免了线不良产生。同时光刻胶保留图形具有耐腐蚀性，从而增强了走线图形的耐腐蚀性。本实施例中，在形成导电图形的过程中在第一走线图形上方形成光刻胶保留图形，无需增加额外的曝光工艺，工艺简单且适用性强。
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。
Claims (7)
1.一种显示装置，所述显示装置包括相对设置的对置基板和显示基板，其特征在于，所述显示基板上形成有显示区域和位于显示区域周边的周边区域；所述显示基板包括第一衬底基板和位于所述第一衬底基板上方的第一走线图形，所述第一走线图形位于所述周边区域中，所述第一走线图形的上方设置有光刻胶保留图形，所述显示基板还包括位于周边区域的薄膜晶体管和与所述薄膜晶体管连接的连接图形，所述连接图形位于所述第一走线图形的上方，所述光刻胶保留图形之下还设置有导电保留图形，所述导电保留图形的材料与所述连接图形的材料相同，且与所述连接图形同层设置，所述光刻胶保留图形由光刻胶材料热固化后形成，所述对置基板和所述显示基板之间设置有封框胶，所述封框胶位于所述周边区域中，所述光刻胶保留图形位于所述封框胶的外侧，所述封框胶与所述光刻胶保留图形之间形成有间隔，以避免所述光刻胶保留图形覆盖切割线。
2.根据权利要求1所述的显示装置，其特征在于，所述第一衬底基板上方还设置有第二走线图形，所述第二走线图形位于所述周边区域中，所述第二走线图形和所述第一走线图形交替设置，所述第二走线图形位于所述第一走线图形的下方。
3.根据权利要求2所述的显示装置，其特征在于，所述光刻胶保留图形还位于所述第二走线图形的上方。
4.根据权利要求1至3任一所述的显示装置，其特征在于，所述光刻胶保留图形的厚度包括1μm至2.5μm。
5.根据权利要求2或3所述的显示装置，其特征在于，所述第一走线图形为栅极走线图形，所述第二走线图形为源漏极走线图形；或者，所述第一走线图形为源漏极走线图形，所述第二走线图形为栅极走线图形。
6.一种显示基板的制造方法，其特征在于，所述显示基板上形成有显示区域和位于所述显示区域周边的周边区域；所述方法包括：
在第一衬底基板上方形成第一走线图形，所述第一走线图形位于所述周边区域中；
在所述第一走线图形的上方形成光刻胶保留图形；
所述制造方法还包括在第一衬底基板上方形成第一走线图形的步骤之后进行的：
形成导电图形，其中，形成光刻胶保留图形的步骤与该形成导电图形的步骤同步进行；
所述在形成导电图形的过程中，在所述第一走线图形的上方形成光刻胶保留图形包括：
形成导电材料层；
在所述导电材料层之上涂覆光刻胶，对涂覆的光刻胶进行曝光形成曝光后的光刻胶，所述曝光后的光刻胶包括光刻胶完全保留区域、光刻胶部分保留区域和光刻胶完全去除区域；
对曝光后的光刻胶进行显影，去除光刻胶完全去除区域和光刻胶部分保留区域的部分结构，形成光刻胶部分保留区域的剩余结构；
通过刻蚀工艺去除光刻胶完全去除区域对应的导电材料层，形成导电图形和导电保留图形，所述光刻胶完全保留区域为光刻胶保留图形，导电保留图形位于所述光刻胶保留图形之下；
通过灰化工艺，去除光刻胶部分保留区域的剩余结构，暴露出导电图形；
对光刻胶保留去的光刻胶保留图形进行热固化，所述光刻胶保留图形与用于设置封框胶的位置之间存在间隔，以避免所述光刻胶保留图形覆盖切割线。
7.根据权利要求6所述的显示基板的制造方法，其特征在于，所述在第一衬底基板上方形成第一走线图形之前还包括：
在所述第一衬底基板上方第二走线图形，所述第二走线图形位于所述周边区域中，所述第二走线图形和所述第一走线图形交替设置，所述第二走线图形位于所述第一走线图形的下方。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610202698.4A CN105810690B (zh) | 2016-04-01 | 2016-04-01 | 显示基板及其制造方法和显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610202698.4A CN105810690B (zh) | 2016-04-01 | 2016-04-01 | 显示基板及其制造方法和显示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105810690A CN105810690A (zh) | 2016-07-27 |
| CN105810690B true CN105810690B (zh) | 2020-05-08 |
Family
ID=56459427
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610202698.4A Active CN105810690B (zh) | 2016-04-01 | 2016-04-01 | 显示基板及其制造方法和显示装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105810690B (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107238962A (zh) * | 2017-07-27 | 2017-10-10 | 京东方科技集团股份有限公司 | 一种显示基板的制作方法、显示基板及显示装置 |
| CN107579040B (zh) * | 2017-09-07 | 2020-04-21 | 京东方科技集团股份有限公司 | 一种掩膜版、阵列基板及其制作方法 |
| CN108878454B (zh) * | 2018-07-03 | 2022-04-01 | 京东方科技集团股份有限公司 | 显示面板、其制作方法及显示装置 |
| CN109696991A (zh) * | 2018-12-06 | 2019-04-30 | 信利光电股份有限公司 | 一种oled触控显示模组的制作方法 |
| CN110571248A (zh) * | 2019-08-15 | 2019-12-13 | 武汉华星光电半导体显示技术有限公司 | 阵列基板及其制造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101441348A (zh) * | 2008-12-25 | 2009-05-27 | 友达光电股份有限公司 | 阵列基板与显示面板 |
| CN104834143A (zh) * | 2015-06-03 | 2015-08-12 | 合肥京东方光电科技有限公司 | 一种阵列基板及其制备方法、显示装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103472641B (zh) * | 2013-08-30 | 2016-03-16 | 京东方科技集团股份有限公司 | 一种阵列基板、其制备方法、液晶显示面板及显示装置 |
-
2016
- 2016-04-01 CN CN201610202698.4A patent/CN105810690B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101441348A (zh) * | 2008-12-25 | 2009-05-27 | 友达光电股份有限公司 | 阵列基板与显示面板 |
| CN104834143A (zh) * | 2015-06-03 | 2015-08-12 | 合肥京东方光电科技有限公司 | 一种阵列基板及其制备方法、显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105810690A (zh) | 2016-07-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105810690B (zh) | 显示基板及其制造方法和显示装置 | |
| US8497966B2 (en) | FFS type TFT-LCD array substrate and manufacturing method thereof | |
| US10056414B2 (en) | Thin film transistor array substrate having black matrix formed in non-display zone and common electrode formed in display zone | |
| US20160013210A1 (en) | Array substrate, method for manufacturing the same, and display device | |
| US9490271B2 (en) | Array substrate having jump wire connecting first and second wirings | |
| US8895334B2 (en) | Thin film transistor array substrate and method for manufacturing the same and electronic device | |
| US9276014B2 (en) | Array substrate and method of fabricating the same, and liquid crystal display device | |
| WO2015027632A1 (zh) | 一种阵列基板、显示装置及阵列基板的制造方法 | |
| JP6188793B2 (ja) | Ｔｆｔアレイ基板及びその製造方法、表示装置 | |
| TW201418855A (zh) | 顯示面板之陣列基板及其製作方法 | |
| WO2015180357A1 (zh) | 阵列基板及其制作方法和显示装置 | |
| US8703514B2 (en) | Active array substrate and method for manufacturing the same | |
| US9741861B2 (en) | Display device and method for manufacturing the same | |
| WO2013155843A1 (zh) | 阵列基板及其制造方法和液晶显示面板 | |
| WO2013181902A1 (zh) | 薄膜晶体管及其制造方法、阵列基板和显示装置 | |
| KR20160083999A (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| CN107092111B (zh) | 主动元件阵列基板以及显示面板 | |
| JP2013092613A (ja) | 液晶表示装置及びその製造方法 | |
| WO2014015584A1 (zh) | 阵列基板、显示装置及阵列基板的制造方法 | |
| TWI460515B (zh) | 一種邊緣電場型液晶顯示器陣列基板及其製造方法 | |
| JP2006202961A (ja) | 印刷パターンを用いた処理方法及び印刷パターンの製造装置 | |
| KR100558713B1 (ko) | 수평 전계 인가형 액정 표시 패널 및 그 제조 방법 | |
| TW201606861A (zh) | 薄膜電晶體的製造方法 | |
| TWI569456B (zh) | 薄膜電晶體及其製造方法 | |
| KR100637061B1 (ko) | 수평 전계 인가형 액정 표시 패널 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |