JP2006202961A - 印刷パターンを用いた処理方法及び印刷パターンの製造装置 - Google Patents
印刷パターンを用いた処理方法及び印刷パターンの製造装置 Download PDFInfo
- Publication number
- JP2006202961A JP2006202961A JP2005012783A JP2005012783A JP2006202961A JP 2006202961 A JP2006202961 A JP 2006202961A JP 2005012783 A JP2005012783 A JP 2005012783A JP 2005012783 A JP2005012783 A JP 2005012783A JP 2006202961 A JP2006202961 A JP 2006202961A
- Authority
- JP
- Japan
- Prior art keywords
- resist
- etching
- printing
- thinning
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000007639 printing Methods 0.000 title claims abstract description 67
- 238000003672 processing method Methods 0.000 title claims abstract description 14
- 238000000034 method Methods 0.000 claims abstract description 137
- 238000005530 etching Methods 0.000 claims abstract description 39
- 238000004519 manufacturing process Methods 0.000 claims abstract description 36
- 239000004973 liquid crystal related substance Substances 0.000 claims abstract description 20
- 238000001039 wet etching Methods 0.000 claims abstract description 16
- 238000001312 dry etching Methods 0.000 claims abstract description 15
- 238000004380 ashing Methods 0.000 claims abstract description 11
- 239000000758 substrate Substances 0.000 claims description 47
- 239000002245 particle Substances 0.000 claims description 4
- 230000007547 defect Effects 0.000 abstract description 15
- 230000015572 biosynthetic process Effects 0.000 abstract description 2
- 239000010408 film Substances 0.000 description 39
- 229910021417 amorphous silicon Inorganic materials 0.000 description 9
- 238000000206 photolithography Methods 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 238000004544 sputter deposition Methods 0.000 description 6
- 238000002161 passivation Methods 0.000 description 5
- 238000001020 plasma etching Methods 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 239000003795 chemical substances by application Substances 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 239000002923 metal particle Substances 0.000 description 4
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 238000005401 electroluminescence Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000007641 inkjet printing Methods 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000007645 offset printing Methods 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 239000012634 fragment Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000012788 optical film Substances 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000010019 resist printing Methods 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1292—Multistep manufacturing methods using liquid deposition, e.g. printing
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Nonlinear Science (AREA)
- Chemical & Material Sciences (AREA)
- Optics & Photonics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Mathematical Physics (AREA)
- Liquid Crystal (AREA)
- Manufacturing Of Printed Circuit Boards (AREA)
- Thin Film Transistor (AREA)
- Electroluminescent Light Sources (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】不良の発生を低減することができる印刷パターンを用いた処理方法及び印刷パターンの製造装置、特に、液晶パネルの製造方法及び製造装置の提供。
【解決手段】印刷法を用いて、被エッチング膜２の上にレジスト３などの印刷パターンを形成した後、該印刷パターンをマスクとしてエッチングなどの処理を行う前に、プラズマアッシングなどのドライエッチングや現像処理などのウェットエッチングを用いてレジストを厚さ方向に薄化する薄化処理（図１（ｂ））を実施する。これにより、レジスト形成領域以外の不要な部分にレジストが付着した場合でも、付着したレジスト４を除去するか若しくはサイズを小さくし、付着したレジスト４下部に被エッチング膜２を残さないか若しくは非常に小さくし、配線のショート、パターン残りによる点欠陥等の不良の発生を低減する。
【選択図】図１
【解決手段】印刷法を用いて、被エッチング膜２の上にレジスト３などの印刷パターンを形成した後、該印刷パターンをマスクとしてエッチングなどの処理を行う前に、プラズマアッシングなどのドライエッチングや現像処理などのウェットエッチングを用いてレジストを厚さ方向に薄化する薄化処理（図１（ｂ））を実施する。これにより、レジスト形成領域以外の不要な部分にレジストが付着した場合でも、付着したレジスト４を除去するか若しくはサイズを小さくし、付着したレジスト４下部に被エッチング膜２を残さないか若しくは非常に小さくし、配線のショート、パターン残りによる点欠陥等の不良の発生を低減する。
【選択図】図１
Description
本発明は、印刷パターンを用いた処理方法及び印刷パターンの製造装置に関し、特に、液晶パネルの製造方法及び製造装置に関する。
液晶表示装置は、薄型、軽量、低消費電力という特徴から、ＯＡ機器、ＡＶ機器、携帯端末機器等の広い分野で利用されている。この液晶表示装置は、情報の表示を行う液晶パネルと、バックライト光を照射するバックライトユニットと、これらを保持、固定する筐体などからなり、液晶パネルは、薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）などのスイッチング素子がマトリクス状に配列されたアクティブマトリクス基板（以下、ＴＦＴ基板とする。）と、カラーフィルターなどが形成されたカラーフィルター基板と、両基板の間に挟持される液晶とで構成される。
上記ＴＦＴ基板は、透明絶縁性基板にゲート配線を形成する工程、ゲート絶縁膜を介してアモルファスシリコンなどの半導体層を形成する工程、ソース／ドレイン配線を形成する工程、パッシベーション膜にコンタクトホールを形成する工程、画素電極を形成する工程など、様々な工程を経て形成される。
ここで、液晶表示装置の原価低減を図るためには、製造工数の削減と歩留まりの向上とが重要であり、上記各種工程を行う際にはレジストパターンが形成されることから、製造工数を削減するためには、レジストパターンの形成に要する工数を削減することが効果的である。
このレジストパターンは、通常、感光性レジストを用い、フォトマスクを使った露光処理や現像処理を行うことによって形成されるが、感光性レジストとフォトリソグラフィー法を用いたパターン形成方法では工程数が多く、製造原価が高くなることから、工程を短縮して原価低減が可能な印刷法による簡略化プロセスが提案されている。
例えば、特開２００４−２１４５９３号公報や特開２００４−２１２９８５号公報、特開２００４−４６１４４号公報などには、基板に形成しようとするパターンと対応する位置に凹状の溝が形成されたクリシェの上部にレジストを塗布して溝の内部にレジストを充填した後、そのレジストをクリシェの表面に接触して回転する印刷ロールに転写し、更に、基板上に形成されたエッチング対象層の表面に接触させた状態で印刷ロールを回転させて、基板上にレジストを転写する方法が開示されている。
上述した印刷法は、フォトリソグラフィー法を利用したパターン形成方法に比べて、工程を短縮して原価低減が可能であるが、印刷法の場合、例えば、レジストを溝の内部に充填する際にクリシェの表面に不要なレジストが残留したり、レジストを転写する際にレジストの破片が飛散するなど、本来パターンを形成する領域以外の領域にレジストが付着しやすく、また、印刷法では、フォトリソグラフィー法のような現像処理（レジストのエッチングに相当）がないために付着したレジストは除去されず、その後のエッチングで付着したレジスト下部の下地膜が残ってしまうため、配線ショート、パターン残りによる点欠陥等の不良が発生しやすいという問題があった。
具体的に説明すると、図１１（ａ）に示すように、透明絶縁性基板１の上にエッチング対象となる被エッチング膜２を形成し、その上に印刷法を用いてレジスト３を形成すると、場合によって、本来パターンを形成する領域以外の領域に付着したレジスト４が残留する。そして、図１１（ｂ）に示すように、付着したレジスト４が残留した状態でエッチングを行うと、図１１（ｃ）に示すように、付着したレジスト４の下部の被エッチング膜２がエッチングされずに残留物２ａとして残ってしまい、この残留物２ａによって配線ショートや点欠陥等の不良が発生して歩留まりが低下してしまうという問題があった。
本発明は、上記問題点に鑑みてなされたものであって、その主たる目的は、不良の発生を低減することができる印刷パターンを用いた処理方法及び印刷パターンの製造装置、特に、液晶パネルの製造方法及び製造装置を提供することにある。
上記目的を達成するため、本発明の処理方法は、印刷法を用いて、基板に形成した被エッチング膜上に耐エッチング部材からなる印刷パターンを形成する印刷工程と、ドライエッチング又はウェットエッチングにより、前記印刷パターンを薄くする薄化処理工程と、薄化された前記印刷パターンをマスクとして、前記被エッチング膜をエッチングするエッチング工程と、を少なくとも備えるものである。
本発明においては、前記耐エッチング部材は、感光性のレジスト又は非感光性のレジストとすることができる。
また、本発明の処理方法は、印刷法を用いて、基板上に、導電粒子を混入した導電性部材からなる印刷パターンを形成する印刷工程と、ドライエッチング又はウェットエッチングにより、前記印刷パターンを薄くする薄化処理工程と、を少なくとも備えるものである。
本発明においては、前記印刷工程と前記薄化処理工程との間、又は、前記薄化処理工程の後の少なくとも一方に、前記印刷パターンを加熱処理するベーク工程を含む構成とすることができる。
また、本発明においては、前記薄化処理工程では、前記印刷パターンの形成領域以外の領域に付着した前記耐エッチング部材又は前記導電性部材を除去又はサイズを小さくできる条件で薄化処理を行う構成とすることができる。
また、本発明においては、前記ドライエッチングはプラズマアッシングを含み、前記ウェットエッチングは現像処理を含むことが好ましい。
また、本発明の液晶表示装置又は有機ＥＬ表示装置の製造方法は、上記いずれかの処理方法を少なくとも一回用いるものである。
また、本発明の製造装置は、基板上に、耐エッチング部材又は導電粒子を混入した導電性部材からなる印刷パターンを形成する製造装置において、ドライエッチング又はウェットエッチングにより、前記印刷パターンを薄くする薄化処理手段を備えるものである。
本発明においては、更に、前記印刷パターンを加熱処理するベーク手段を備える構成とすることができる。
このように、本発明の構成によれば、不要な部分に付着した耐エッチング部材や導電性部材を薄化処理工程で有効に除去もしくはサイズを小さくすることができるため、配線のショート、パターン残りによる点欠陥等の不良の発生を低減することができる。
本発明によれば、印刷パターンを用いた処理において、配線のショート、パターン残りによる点欠陥等の不良の発生を低減し、工数の削減と歩留まりの向上とを同時に達成することができる。
その理由は、レジストなどの耐エッチング部材を用いて印刷パターンを形成した後、該印刷パターンをマスクとしてエッチングなどの処理を行う前に、プラズマアッシングや現像処理などの耐エッチング部材を薄化する処理を追加しているため、不要な部分に耐エッチング部材が付着した場合でも、付着した耐エッチング部材を除去するか若しくはサイズを小さくし、付着した耐エッチング部材下部に被エッチング膜を残さないか若しくは非常に小さくすることができるからである。
また、導電金属粒子などを混入した導電性部材を用いて印刷パターンを形成した後に、プラズマアッシングや現像処理などの導電性部材を薄化する処理を追加しているため、不要な部分に導電性部材が付着した場合でも、付着した導電性部材を除去するか若しくはサイズを小さくすることができるからである。
従来技術で示したように、液晶パネルを構成するＴＦＴ基板を製造する場合などでは、工程を短縮して原価低減を図るために印刷法を用いてレジストが形成される。しかしながら、印刷法では、転写の過程で不要な部分にレジストが付着しやすく、この付着したレジストによって本来除去すべき被エッチング膜が残留して、配線のショート、パターン残りによる点欠陥等の不良の原因となるという問題があった。
そこで、本発明では、印刷法を用いて、被エッチング膜の上にレジストパターンなどの印刷パターンを形成した後、該印刷パターンをマスクとしてエッチングなどの処理を行う前に、ドライエッチング（例えば、プラズマアッシング）やウェットエッチング（例えば、現像処理）などを用いてレジストを厚さ方向に薄化する薄化処理を実施する。これにより、印刷法を利用する際に発生する不良を大幅に低減している。
具体的に説明すると、図１（ａ）に示すように、透明絶縁性基板１上に、例えば被エッチング膜２としてＣｒを約１４００Ａ（１４０ｎｍ）、スパッタ法で成膜した後、レジスト３を約２μｍの厚さでオフセット印刷、インクジェット印刷等の印刷法で印刷する。その際、上述したように、印刷法では転写の過程で不要な部分にレジストが付着しやすく、その後の処理で不良が発生してしまう。
そこで、図１（ｂ）に示すように、レジスト印刷後に、プラズマアッシングあるいは現像処理、その他のエッチング方法でレジストを薄化する処理を行い、付着したレジスト４を除去する。このレジスト薄化処理の条件（処理時間や処理温度、処理の種類など）は特に限定されず、付着したレジスト４をその後の処理で問題とならない程度に小さくすることができる条件であればよく、付着したレジスト４の大きさやレジスト３の厚さなどに応じて適宜設定することができる。また、レジスト３は、フォトリソグラフィー工程で使われる感光性のレジスト（光やＸ線、電子線などによって反応するレジストを総称して感光性のレジストと呼ぶ。）でもよいし、感光剤を除いたレジスト（非感光性のレジストと呼ぶ。）でもよく、レジストに代えて、印刷法で印刷可能であり、その後の処理に対して耐性を有し、かつ、ドライエッチング又はウェットエッチングで除去可能な樹脂などの他の部材を用いてもよい。
次に、図１（ｃ）に示すように、ウェットエッチングあるいはドライエッチングを用いて、露出した被エッチング膜２を除去した後、レジスト３を除去すると、図１（ｄ）に示すように、本来エッチングすべき領域の被エッチング膜２が除去された、良好なパターンを形成することができる。
なお、上記工程は一例であり、レジスト３に対して、必要に応じて薄化処理する前、あるいは被エッチング膜２のエッチング前にベーク処理を行ってもよい。
上記した本発明の実施の形態についてさらに詳細に説明すべく、本発明の第１の実施例に係る液晶パネルの製造方法について、図２乃至図９を参照して説明する。図２乃至図９は、本発明の薄化処理を適用した液晶表示装置用ＴＦＴ基板の製造工程を模式的に示す断面図である。なお、本実施例では、本発明の薄化処理を液晶表示装置用ＴＦＴ基板の製造方法に適用する場合について記載するが、本発明の薄化処理は、印刷法により形成した印刷パターンを用いてエッチングなどの処理を行う工程を含む任意の製造方法に適用することができる。
液晶表示装置用ＴＦＴ基板は、一般に、所定の方向に延在する複数のゲート配線と、ゲート絶縁膜を介してゲート配線に略直交する方向に延在する複数のドレイン配線と、ゲート配線及びドレイン配線の交差部近傍に形成されるＴＦＴと、パッシベーション膜に形成されたコンタクトホールを介してＴＦＴのソース配線に接続される画素電極とを備えている。以下、ＴＦＴ基板の具体的な製造方法について、図２乃至図９を参照して説明する。
図２はゲート配線の形成工程を示す断面図であり、ガラスやプラスチックなどの透明絶縁性基板１０の上に、ゲート配線１１となる金属、例えばＣｒを約２０００Ａ（２００ｎｍ）、スパッタ法で成膜した後、印刷法を用いてレジストを形成し、ベーク後、図１（ｂ）に示す薄化処理によりゲート配線１１以外の部分に付着したレジストを除去あるいはサイズを小さくする。続いて、ウェットエッチングあるいはドライエッチングを用いて露出したＣｒをエッチングし、レジストを除去してゲート配線１１を形成する。なお、ゲート配線１１は、導電金属粒子が入ったペーストを印刷し、ペーストに対して本発明の薄化処理を行った後にベークすることによっても形成可能である。また、レジストは下地との密着性、加工性、信頼性などからフォトリソグラフィー工程で用いられる感光性レジストが適しているが、感光剤を除いたものは更に価格的にメリットがある。また、レジストを薄化処理する厚さは印刷した厚さの８０％以下が好ましく、これよりも多く除去するとパターン崩れが発生しやすく最適値は５０％近傍である。
図３はゲート絶縁膜の形成工程を示す断面図であり、ゲート絶縁膜１２としてシリコン酸化膜を約１０００Ａ（１００ｎｍ）、ＳｉＮ膜を約４０００Ａ（４００ｎｍ）、スパッタ法あるいはＣＶＤ（Chemical Vapor Deposition）法で成膜する。
図４は半導体層の形成工程を示す断面図であり、ゲート絶縁膜１２上にさらにアモルファスシリコン（ａ−Ｓｉと略す。）１３を約２５００Ａ（２５０ｎｍ）、ｎ＋ａ−Ｓｉ１４を約５００Ａ（５０ｎｍ）、ＰＥ（Plasma Enhanced）−ＣＶＤ法で成膜する。なお、ゲート絶縁膜１２の一部のＳｉＮ膜とａ−Ｓｉ１３、ｎ＋ａ−Ｓｉ１４は、通常、同じ装置で連続的に成膜される。
図５は半導体層のパターン形成工程を示す断面図であり、印刷法を用いてレジスト１５を印刷した後、図１（ｂ）に示す薄化処理を行って不要に付着したレジストを除去あるいはサイズを小さくし、露出したａ−Ｓｉ１３／ｎ＋ａ−Ｓｉ１４をＲＩＥ（Reactive Ion Etching）でエッチングした後、レジストを除去して島状の半導体層を形成する。なお、ゲート配線の形成工程と同様に、レジストとしてフォトリソグラフィー工程で用いられる感光性レジストを用いてもよいし、感光剤を除いたものを用いてもよく、レジストを薄化処理する厚さは印刷した厚さの８０％以下がよく、５０％近傍とすることが好ましい。
図６はソース／ドレイン配線（以下、Ｓ／Ｄ配線と略す。）の形成工程を示す断面図であり、Ｓ／Ｄ配線１６となる金属、例えばＣｒを約１４００Ａ（１４０ｎｍ）、スパッタ法で成膜した後、印刷法を用いて約２μｍ厚のレジストを形成し、ベーク後、レジスト薄化処理で不要に付着したレジストを除去あるいはサイズを小さくしてレジスト残差を約１μｍとしてから再度ベークを行い、ウェットエッチングあるいはドライエッチングを用いて露出したＣｒをエッチングした後、レジストを除去してＳ／Ｄ配線１６を形成する。
図７はチャネルエッチング工程を示す断面図であり、Ｓ／Ｄ配線１６をマスクとしてｎ＋ａ−Ｓｉを約１３００Ａ（１３０ｎｍ）エッチングする。このエッチングはＲＩＥでも可能であるが、ＴＦＴ特性上はプラズマエッチングの方がより好ましい。
図８はコンタクトホールの形成工程を示す断面図であり、パッシベーション膜１８としてＳｉＮを約２０００Ａ（２００ｎｍ）、スパッタ法あるいはＣＶＤ法で形成した後、印刷法でレジスト２０を印刷し、図１（ｂ）に示すレジスト薄化処理を行って不要に付着したレジストを除去あるいはサイズを小さくした後、再度ベークを行い、ウェットエッチングとＲＩＥとを用いてソース配線に繋がるコンタクトホール１９を形成する。なお、パッシベーション膜１８はアクリルなどの有機膜でも、無機膜と有機膜の積層構造でも良い。また、コンタクトホール１９を形成する工程はレジストを残す部分が多いため、印刷機のタクト時間が長い場合には、感光性レジストとフォトマスクを使った通常のフォトリソグラフィー工程で形成してもよい。
図９は画素電極の形成工程を示す断面図であり、画素電極２０としてＩＴＯを約４００Ａ（４０ｎｍ）、スパッタ法で成膜し、印刷法でレジストを印刷し、ベーク後、図１（ｂ）に示す薄化処理を行って不要に付着したレジストを除去あるいはサイズを小さくした後、再度ベークを行い、画素電極２０をウェットエッチングし、レジストを剥離する。この画素電極２０の形成工程もレジストを残す部分が多いため、コンタクトホール１９の形成工程と同様に感光性レジストとフォトマスクを使った通常のフォトリソグラフィー工程で形成してもよい。
上記方法で完成したＴＦＴ基板は、配向膜の印刷後、シール及びスペーサーが形成されたカラーフィルター基板と張り合わせられ、液晶注入後、封孔し、偏光板等の光学フィルムが張られて液晶表示パネルが完成する。また、ＴＦＴ基板上にカラーフィルターを形成した場合はカラーフィルター基板のかわりに透明電極等が形成された対向基板をＣＯＴ基板に張り合わせることになる。
このように、エッチングなどの処理のために何度もレジストを形成する必要がある場合に、レジストを印刷法で形成することによって工数を削減することができ、更に、レジスト印刷後に薄化処理を実行することによって不要に付着したレジストを除去又は問題が生じない程度にサイズを小さくすることができる。また、配線パターンを、導電金属粒子を混入したペーストなどで形成する場合も、ペーストを印刷法で形成し、印刷後に薄化処理を実行することによって不要に付着したペーストを除去又は問題が生じない程度にサイズを小さくすることができ、これらの効果によって、不良の発生を低減して歩留まりの向上を図ることができる。
なお、上記説明では、印刷法でレジストを形成する工程の全てに対して薄化処理を適用したが、少なくとも一つの工程に対して薄化処理が適用されていればよい。
次に、本発明の第２の実施例に係る液晶パネルの製造装置について、図１０を参照して説明する。図１０は、第２の実施例に係る印刷装置の構成を模式的に示す図である。
前記した第１の実施例では、公知の印刷装置を用いてレジストを印刷した後、プラズマアッシングあるいは現像処理、その他のエッチング方法でレジストの薄化処理を行ったが、印刷法を用いたレジストの印刷処理とレジストの薄化処理とを一つの装置内で行えば、更なる工数の削減が可能である。
図１０は本実施例の印刷装置の例を示す図であり、塗布装置１０４から吐出されたレジストは、シリコンシート１０２を介してシリコンブランケット１０８に塗布される。続いて、基板シート１０５にパターンを残さない位置に対応したパターンを有する凸版１００によりシリコンブランケット１０８のレジストが一部除去され、シリコンブランケット１０８から基板シート１０５にレジストが転写される。
ここまでの処理は従来の印刷装置で実現することができるが、本実施例の印刷装置には、更に印刷膜薄化ユニット１１３と必要に応じてベークユニット１１２やベークユニット１１４が設けられており、レジストが印刷された基板シート１０５は搬送装置（図示せず）によりベークユニット１１２に搬送され、レジストがある程度硬化したら印刷膜薄化ユニット１１３に搬送され、プラズマアッシングあるいは現像処理、その他のエッチング方法でレジストの膜厚が約半分になる程度に薄化処理が行われる。続いて、薄化処理後の基板シート１０５はベークユニット１１４に搬送されて現像処理などで付着した水分が除去された後、エッチング処理などの工程に搬送される。
上記印刷膜薄化処理ユニット１１３がプラズマアッシング装置などの場合には、ベークユニット１１２やベークユニット１１４は省略することもできる。また、図１０は４色のカラーフィルターを印刷する装置の例であるが、カラーフィルター用レジストに限らず、ＴＦＴ製造工数で用いられる感光性のレジストあるいは感光剤を除いた非感光性のレジスト、金属粒子等を練り込んだ導電性ペーストなどを印刷する装置としても良い。また、印刷装置はインクジェット印刷、オフセット印刷、スクリーン印刷等に限定されない。
なお、上記各実施例では、印刷パターンを用いた処理としてエッチングを例にして説明したが、印刷パターンをマスクとして実行可能な他の処理（例えば、イオン注入など）を行ってもよい。
本発明は、液晶表示装置を構成する基板に限らず、有機エレクトロルミネッセンス（ＥＬ:Electro Luminescence）表示装置を構成する基板や、半導体装置を構成する基板などの製造に適用することができる。
１ 透明絶縁性基板
２ 被エッチング膜
２ａ 残留物
３ レジスト
４ 付着したレジスト
１０ 透明絶縁性基板
１１ ゲート配線
１２ ゲート絶縁膜
１３ ａ−Ｓｉ
１４ ｎ＋ａ−Ｓｉ
１５ レジスト
１６ Ｓ／Ｄ配線
１７ チャネル
１８ パッシベーション膜
１９ コンタクトホール
２０ レジスト
２１ 画素電極
１０１ 固定フレーム
１０２ シリコンシート
１０３ 塗布胴
１０４ 塗布装置
１０５ 基板シート
１０６ 印刷定盤
１０７ 可動フレーム
１０８ シリコンブランケット
１０９ ブランケット胴
１１０ 凸版
１１１ 版胴
１１２ ベークユニット
１１３ 印刷膜薄化ユニット
１１４ ベークユニット
２ 被エッチング膜
２ａ 残留物
３ レジスト
４ 付着したレジスト
１０ 透明絶縁性基板
１１ ゲート配線
１２ ゲート絶縁膜
１３ ａ−Ｓｉ
１４ ｎ＋ａ−Ｓｉ
１５ レジスト
１６ Ｓ／Ｄ配線
１７ チャネル
１８ パッシベーション膜
１９ コンタクトホール
２０ レジスト
２１ 画素電極
１０１ 固定フレーム
１０２ シリコンシート
１０３ 塗布胴
１０４ 塗布装置
１０５ 基板シート
１０６ 印刷定盤
１０７ 可動フレーム
１０８ シリコンブランケット
１０９ ブランケット胴
１１０ 凸版
１１１ 版胴
１１２ ベークユニット
１１３ 印刷膜薄化ユニット
１１４ ベークユニット
Claims (11)
- 印刷法を用いて、基板に形成した被エッチング膜上に耐エッチング部材からなる印刷パターンを形成する印刷工程と、
ドライエッチング又はウェットエッチングにより、前記印刷パターンを薄くする薄化処理工程と、
薄化された前記印刷パターンをマスクとして、前記被エッチング膜をエッチングするエッチング工程と、を少なくとも備えることを特徴とする処理方法。 - 前記耐エッチング部材は、感光性のレジスト又は非感光性のレジストであることを特徴とする請求項１記載の処理方法。
- 印刷法を用いて、基板上に、導電粒子を混入した導電性部材からなる印刷パターンを形成する印刷工程と、
ドライエッチング又はウェットエッチングにより、前記印刷パターンを薄くする薄化処理工程と、を少なくとも備えることを特徴とする処理方法。 - 前記印刷工程と前記薄化処理工程との間、又は、前記薄化処理工程の後の少なくとも一方に、前記印刷パターンを加熱処理するベーク工程を含むことを特徴とする請求項１乃至３のいずれか一に記載の処理方法。
- 前記薄化処理工程では、前記印刷パターンの形成領域以外の領域に付着した前記耐エッチング部材又は前記導電性部材を除去又はサイズを小さくできる条件で薄化処理を行うことを特徴とする請求項１乃至４のいずれか一に記載の処理方法。
- 前記ドライエッチングはプラズマアッシングを含み、前記ウェットエッチングは現像処理を含むことを特徴とする請求項１乃至５のいずれか一に記載の処理方法。
- 請求項１乃至６のいずれか一に記載の処理方法を少なくとも一回用いることを特徴とする液晶表示装置又は有機ＥＬ表示装置の製造方法。
- 基板上に、耐エッチング部材又は導電粒子を混入した導電性部材からなる印刷パターンを形成する製造装置において、
ドライエッチング又はウェットエッチングにより、前記印刷パターンを薄くする薄化処理手段を備えることを特徴とする製造装置。 - 前記耐エッチング部材は、感光性のレジスト又は非感光性のレジストであることを特徴とする請求項８記載の製造装置。
- 更に、前記印刷パターンを加熱処理するベーク手段を備えることを特徴とする請求項８又は９に記載の製造装置。
- 前記ドライエッチングはプラズマアッシングを含み、前記ウェットエッチングは現像処理を含むことを特徴とする請求項８乃至１０のいずれか一に記載の製造装置。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005012783A JP2006202961A (ja) | 2005-01-20 | 2005-01-20 | 印刷パターンを用いた処理方法及び印刷パターンの製造装置 |
| TW095101417A TW200632444A (en) | 2005-01-20 | 2006-01-13 | Method for printing by printed pattern and production equipment for printing printed pattern |
| KR1020060004785A KR20060084797A (ko) | 2005-01-20 | 2006-01-17 | 인쇄 패턴에 의한 인쇄 방법 및 인쇄 패턴을 인쇄하는 생산설비 |
| US11/334,372 US20060160033A1 (en) | 2005-01-20 | 2006-01-19 | Method for printing by printed pattern and production equipment for printing printed pattern |
| CNA2006100064583A CN1818744A (zh) | 2005-01-20 | 2006-01-20 | 由印刷图案进行印刷的方法及印刷该印刷图案的生产设备 |
| KR1020080043829A KR20080045669A (ko) | 2005-01-20 | 2008-05-13 | 인쇄 패턴에 의한 패턴 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005012783A JP2006202961A (ja) | 2005-01-20 | 2005-01-20 | 印刷パターンを用いた処理方法及び印刷パターンの製造装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2006202961A true JP2006202961A (ja) | 2006-08-03 |
Family
ID=36684291
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005012783A Pending JP2006202961A (ja) | 2005-01-20 | 2005-01-20 | 印刷パターンを用いた処理方法及び印刷パターンの製造装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US20060160033A1 (ja) |
| JP (1) | JP2006202961A (ja) |
| KR (2) | KR20060084797A (ja) |
| CN (1) | CN1818744A (ja) |
| TW (1) | TW200632444A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016078019A (ja) * | 2014-10-10 | 2016-05-16 | 住友重機械工業株式会社 | 膜形成装置及び膜形成方法 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101726641B1 (ko) * | 2011-08-03 | 2017-04-26 | 엘지디스플레이 주식회사 | 인쇄판의 제조 방법 |
| CN104091886B (zh) * | 2014-07-04 | 2016-11-23 | 京东方科技集团股份有限公司 | 一种有机薄膜晶体管、阵列基板及制备方法、显示装置 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6074893A (en) * | 1993-09-27 | 2000-06-13 | Sumitomo Metal Industries, Ltd. | Process for forming fine thick-film conductor patterns |
| US6132940A (en) * | 1998-12-16 | 2000-10-17 | International Business Machines Corporation | Method for producing constant profile sidewalls |
| KR20030057067A (ko) * | 2001-12-28 | 2003-07-04 | 엘지.필립스 엘시디 주식회사 | 인쇄방식을 이용한 패턴형성방법 |
| US7309563B2 (en) * | 2003-12-19 | 2007-12-18 | Palo Alto Research Center Incorporated | Patterning using wax printing and lift off |
-
2005
- 2005-01-20 JP JP2005012783A patent/JP2006202961A/ja active Pending
-
2006
- 2006-01-13 TW TW095101417A patent/TW200632444A/zh unknown
- 2006-01-17 KR KR1020060004785A patent/KR20060084797A/ko active Search and Examination
- 2006-01-19 US US11/334,372 patent/US20060160033A1/en not_active Abandoned
- 2006-01-20 CN CNA2006100064583A patent/CN1818744A/zh active Pending
-
2008
- 2008-05-13 KR KR1020080043829A patent/KR20080045669A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016078019A (ja) * | 2014-10-10 | 2016-05-16 | 住友重機械工業株式会社 | 膜形成装置及び膜形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW200632444A (en) | 2006-09-16 |
| KR20060084797A (ko) | 2006-07-25 |
| CN1818744A (zh) | 2006-08-16 |
| US20060160033A1 (en) | 2006-07-20 |
| KR20080045669A (ko) | 2008-05-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105161505B (zh) | 一种阵列基板及其制作方法、显示面板 | |
| US8969146B2 (en) | Array substrate and manufacturing method thereof | |
| JP2010079302A (ja) | 液晶表示装置のアレイ基板の製造方法 | |
| JP5741992B2 (ja) | Ｔｆｔ−ｌｃｄアレイ基板及びその製造方法 | |
| US9276014B2 (en) | Array substrate and method of fabricating the same, and liquid crystal display device | |
| US8017460B2 (en) | Method of manufacturing flat panel display | |
| US20140206139A1 (en) | Methods for fabricating a thin film transistor and an array substrate | |
| CN105810690B (zh) | 显示基板及其制造方法和显示装置 | |
| CN103280428B (zh) | Tft-lcd阵列面板结构及其制造方法 | |
| US8703514B2 (en) | Active array substrate and method for manufacturing the same | |
| US8537327B2 (en) | Array substrate and manufacturing method thereof, liquid crystal display | |
| JP5458486B2 (ja) | アレイ基板、表示装置、及びその製造方法 | |
| US20070020836A1 (en) | Method for manufacturing thin film transistor substrate | |
| KR20090011704A (ko) | 박막 트랜지스터 기판 및 그 제조 방법 | |
| US7179697B2 (en) | Method of fabricating an electronic device | |
| JP2006202961A (ja) | 印刷パターンを用いた処理方法及び印刷パターンの製造装置 | |
| WO2014117444A1 (zh) | 阵列基板及其制作方法、显示装置 | |
| US20190043897A1 (en) | Method for fabricating array substrate, array substrate and display device | |
| JP2737982B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2004157151A (ja) | 表示装置用マトリクス基板およびその製造方法 | |
| KR20050104802A (ko) | 액정표시장치 제조방법 | |
| KR101023319B1 (ko) | 액정 표시 장치용 어레이 기판 및 그 제조 방법 | |
| KR20070072204A (ko) | 액정표시소자 및 제조방법 | |
| KR100548780B1 (ko) | 패턴형성방법 및 이를 이용한 전기소자 제조방법 | |
| KR101327851B1 (ko) | 구리배선 형성방법 및 이를 이용한 액정표시장치의제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080304 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090624 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20091023 |