KR20030057067A - 인쇄방식을 이용한 패턴형성방법 - Google Patents

인쇄방식을 이용한 패턴형성방법 Download PDF

Info

Publication number
KR20030057067A
KR20030057067A KR1020010087439A KR20010087439A KR20030057067A KR 20030057067 A KR20030057067 A KR 20030057067A KR 1020010087439 A KR1020010087439 A KR 1020010087439A KR 20010087439 A KR20010087439 A KR 20010087439A KR 20030057067 A KR20030057067 A KR 20030057067A
Authority
KR
South Korea
Prior art keywords
resist
pattern
resist pattern
substrate
layer
Prior art date
Application number
KR1020010087439A
Other languages
English (en)
Inventor
백명기
조용진
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020010087439A priority Critical patent/KR20030057067A/ko
Priority to US10/325,841 priority patent/US20030124865A1/en
Publication of KR20030057067A publication Critical patent/KR20030057067A/ko

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0073—Masks not provided for in groups H05K3/02 - H05K3/46, e.g. for photomechanical production of patterned surfaces
    • H05K3/0079—Masks not provided for in groups H05K3/02 - H05K3/46, e.g. for photomechanical production of patterned surfaces characterised by the method of application or removal of the mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0002—Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0104—Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/0113—Female die used for patterning or transferring, e.g. temporary substrate having recessed pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0104—Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/0143—Using a roller; Specific shape thereof; Providing locally adhesive portions thereon
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0502—Patterning and lithography
    • H05K2203/0534—Offset printing, i.e. transfer of a pattern from a carrier onto the substrate by using an intermediate member
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0502—Patterning and lithography
    • H05K2203/0537—Transfer of pre-fabricated insulating pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/09—Treatments involving charged particles
    • H05K2203/095—Plasma, e.g. for treating a substrate to improve adhesion with a conductor or for cleaning holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1275—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by other printing techniques, e.g. letterpress printing, intaglio printing, lithographic printing, offset printing

Abstract

본 발명의 패턴형성방법은 인쇄된 레지스트패턴의 잔존물에 의해 패턴불량이 발생하는 것을 방지한다. 그라비아인쇄방식에 의해 기판위에 남아 있게 되는 불필요한 레지스트잔존물은 플라즈마를 이용한 드라이에칭에 의해 제거된다. 또한, 기판에 형성된 레지스트패턴은 드라이에칭에 의해 가공되어 더욱 작은 선폭을 갖는 패턴으로 되어, 미세한 패턴을 형성할 수 있게 된다.

Description

인쇄방식을 이용한 패턴형성방법{A METHOD OF FORMING PATTERN USING PRINTING PROCESS}
본 발명은 패턴형성방법에 관한 것으로, 특히 그라비아인쇄방식을 이용하여 표시소자등의 패턴형성시 기판상에 잔존하는 잔존물을 드라이에칭에 의해 에이싱하여 패턴형성시 잔존물에 의한 패턴불량을 방지할 수 있는 패턴형성방법에 관한 것이다.
표시소자들, 특히 액정표시소자(Liquid Crystal Display Device)와 같은 평판표시장치(Flat Panel Display)에서는 각각의 화소에 박막트랜지스터와 같은 능동소자가 구비되어 표시소자를 구동하는데, 이러한 방식의 표시소자의 구동방식을 흔히 액티브 매트릭스(Active Matrix) 구동방식이라 한다. 이러한 액티브 매트릭스방식에서는 상기한 능동소자가 매트릭스형식으로 배열된 각각의 화소에 배치되어 해당 화소를 구동하게 된다.
도 1은 액티브 매트릭스방식의 액정표시소자를 나타내는 도면이다. 도면에 도시된 구조의 액정표시소자는 능동소자로서 박막트랜지스터(Thin Film Transistor)를 사용하는 TFT LCD이다. 도면에 도시된 바와 같이, 종횡으로 N×M개의 화소가 배치된 TFT LCD의 각 화소에는 외부의 구동회로로부터 주사신호가 인가되는 게이트라인(4)과 화상신호가 인가되는 데이터라인(6)의 교차영역에 형성된 TFT를 포함하고 있다. TFT는 상기 게이트라인(4)과 연결된 게이트전극(3)과, 상기 게이트전극(3) 위에 형성되어 게이트전극(3)에 주사신호가 인가됨에 따라 활성화되는 반도체층(8)과, 상기 반도체층(8) 위에 형성된 소스/드레인전극(5)으로 구성된다. 상기 화소(1)의 표시영역에는 상기 소스/드레인전극(5)과 연결되어 반도체층(8)이 활성화됨에 따라 상기 소스/드레인전극(5)을 통해 화상신호가 인가되어 액정(도면표시하지 않음)을 동작시키는 화소전극(10)이 형성되어 있다.
도 2는 각 화소내에 배치되는 TFT의 구조를 나타내는 도면이다. 도면에 도시된 바와 같이, 상기 TFT는 유리와 같은 투명한 절연물질로 이루어진 기판(20)과, 상기 기판(20) 위에 형성된 게이트전극(3)과, 게이트전극(3)이 형성된 기판(20) 전체에 걸쳐 적층된 게이트절연층(22)과, 상기 게이트절연층(22) 위에 형성되어 게이트전극(3)에 신호가 인가됨에 따라 활성화되는 반도체층(6)과, 상기 반도체층(6) 위에 형성된 소스전극(5) 및 드레인전극(9)과, 상기 소스전극(5) 및 드레인전극(9) 위에 형성되어 소자를 보호하는 보호층(passivation layer;25)으로 구성된다.
상기와 같은 TFT의 소스전극(5) 및 드레인전극(9)은 화소내에 형성된 화소전극과 전기적으로 접속되어, 상기 소스전극(5) 및 드레인전극(9)을 통해 화소전극에 신호가 인가됨에 따라 액정을 구동하여 화상을 표시하게 된다.
상기한 바와 같은 액정표시소자 등의 액티브 매트릭스형 표시소자에서는 각 화소의 크기가 수십㎛의 크기이며, 따라서 화소내에 배치되는 TFT와 같은 능동소자는 수㎛의 미세한 크기로 형성되어야만 한다. 더욱이, 근래에 고화질TV(HDTV)와 같은 고화질 표시소자의 욕구가 커짐에 따라 동일 면적의 화면에 더 많은 화소를 배치해야만 하기 때문에, 화소내에 배치되는 능동소자 패턴(게이트라인과 데이터라인 패턴을 포함) 역시 더욱 미세하게 형성되어야만 한다.
한편, 종래에 TFT와 같은 능동소자를 제작하기 위해서는 노광장치에 의한 포토리소그래피(photolithography)방법에 의해 능동소자의 패턴이나 라인 등을 형성하였다. 그런데, 이러한 포토리소그래피방법에서는 패터닝되는 층위에 포토레지스트를 적층한 후 포토공정에 의한 에칭방법을 사용하는데, 포토공정을 수행하기 위한 포토장비는 고가의 장비이기 때문에 제조비용이 증가할 뿐만 아니라 제조공정도 복잡하게 되는 문제가 있었다. 더욱이, 표시소자의 포토공정시 노광장치의 노광영역이 한정되어 있기 때문에, 대면적의 표시소자를 제작하기 위해서는 화면을 분할하여 포토공정을 진행해야만 한다. 따라서, 분할된 영역의 공정시 정확한 위치의 정합이 어려울 뿐만 아니라 다수회의 포토공정을 반복해야만 하기 때문에 생산성이 저하된다는 문제도 있었다.
본 발명은 상기한 문제를 해결하기 위한 것으로, 기판에 형성된 피가공층에 간단한 인쇄방법에 의해 레지스트패턴을 형성함으로써 제조공정이 간단하고 제조비용이 절감할 수 있는 패턴형성방법을 제공하는 것을 목적으로 한다.
본 발명의 다른 목적은 레지스트인쇄시 원하지 않는 영역에 남아 있는 레지스트 잔존물을 플라즈마를 이용한 드라이에칭공정에 의해 에이싱함으로써 패턴불량이 발생하는 것을 방지할 수 있는 패턴형성방법을 제공하는 것이다.
본 발명의 또 다른 목적은 플라즈마를 이용한 드라이에칭에 의해 레지스트패턴을 에칭함으로써 더욱 미세한 패턴을 형성할 수 있는 패턴형성방법을 제공하는 것이다.
상기한 목적을 달성하기 위해, 본 발명에 따른 패턴형성방법은 형성하고자 하는 패턴 위치에 대응하는 클리체의 홈내부에 레지스트를 충진하는 단계와, 전사롤을 상기 클리체와 접촉시킨 상태에서 회전하여 홈내에 충진된 레지스트를 전사롤의 표면으로 전사하는 단계와, 상기 전사롤을 기판의 피가공층에 접촉시킨 상태에서 회전하여 전사롤 표면의 레지스트를 상기 피가공층에 재전사하여 레지스트패턴을 형성하는 단계와, 상기 레지스트패턴이 형성된 기판위에 남아 있는 레지스트 잔존물을 플라즈마를 이용하여 에이싱하는 단계와, 레지스트패턴이 형성된 기판에 에천트를 작용하여 피가공층을 에칭하는 단계로 구성된다.
에이싱은 진공챔버내에서 이루어지며, 진공챔버내에는 O2가스가 공급되어 플라즈마화된다. 플라즈마이온은 레지스트잔존물에 충돌하여 화학적으로 결합하며, 그 결과 상기 레지스트잔존물이 제거된다. 또한, 플라즈마이온은 레지스트패턴의 양측면에 충돌하여 상기 양측면의 레지스트를 에칭하기 때문에, 레지스트패턴의 선폭을 축소시키며 그 결과 더욱 미세한 패턴을 형성할 수 있게 된다.
본 발명의 드라이에칭은 그라비아인쇄방식에 의해 형성된 레지스트패턴을 에이싱하는데에 사용될 수 있을 뿐만 아니라 다양한 인쇄방식에 의해 형성된 레지스트패턴에 적용될 수 있다.
도 1은 일반적인 액정표시소자에 구조를 나타내는 평면도.
도 2는 도1에 도시된 박막트랜지스터의 구조를 나타내는 단면도.
도 3은 본 발명에 따른 그라비아인쇄를 이용한 패턴형성방법을 나타내는 도면.
도 4(a)는 그라비아인쇄시 기판에 레지스트 잔존물이 남아 있는 상태를 나타내는 도면.
도 4(b)는 그라비아인쇄에 의해 패턴형성시 레지스트 잔존물에 의해 패턴불량이 발생한 상태를 나타내는 도면.
도 5는 본 발명에 따른 패턴형성방법에서 레지스트 잔존물을 플라즈마를 이용한 드라이에칭에 의해 에이싱하는 방법을 나타내는 도면.
도 6은 드라이에칭에 의해 미세패턴을 형성하는 방법을 나타내는 도면.
** 도면의 주요부분에 대한 부호의 설명 **
100 : 클리체 102 : 홈
104 : 레지스트 108 : 닥터블레이드
110 : 전사롤 121 : 피가공층
122 : 레지스트패턴 140 : 진공챔버
본 발명에서는 인쇄방식에 의해 표시소자등의 능동소자 패턴을 형성하는 경우, 인쇄된 레지스트패턴 이외의 잔존물을 플라즈마를 이용한 드라이에칭에 의해 에이싱한다. 인쇄방식으로는 여러가지가 있을 수 있다. 본 발명에서는 이러한 인쇄방식의 한 예로서 그라비아인쇄방식을 사용하지만, 본 발명이 이러한 그라비아인쇄방식에만 한정되는 것이 아니라 다양한 인쇄방식에 적용 가능하다.
그라비아인쇄는 오목판에 잉크를 묻혀 여분의 잉크를 긁어내고 인쇄를 하는 인쇄방식으로서, 출판용, 포장용, 셀로판용, 비닐용, 폴리에틸렌용 등의 각종 분야의 인쇄방법으로서 알려져 있다. 본 발명에서는 이러한 인쇄방법을 사용하여 표시소자에 적용되는 능동소자나 회로패턴을 제작한다.
그라비아인쇄는 전사롤을 이용하여 기판상에 잉크를 전사하기 때문에, 원하는 표시소자의 면적에 대응하는 전사롤을 이용함으로써 대면적의 표시소자의 경우에도 1회의 전사에 의해 패턴을 형성할 수 있게 된다. 이러한 그라비아인쇄는 표시소자의 각종 패턴들, 예를 들어 액정표시소자의 경우 TFT 뿐만 아니라 상기 TFT와 접속되는 게이트라인 및 데이터라인, 화소전극, 캐패시터용 금속패턴을 패터닝하는데 사용될 수 있다. 또한, 상기 그라비아인쇄는 반도체소자의 각종 전극이나 금속패턴을 형성하기 위해 사용될 수도 있다.
이하, 첨부한 도면을 참조하여 본 발명에 따른 패턴형성방법에 대해 상세히 설명한다.
도 3은 본 발명에 따른 그라비아인쇄방식을 이용하여 기판상에 레지스트패턴을 형성하는 방법을 나타내는 도면이다. 도면에 도시된 바와 같이, 그라비아인쇄방식에서는 우선 기판에 형성하고자 하는 패턴에 대응하는 오목판 또는 클리체(100)의 특정 위치에 홈(102)을 형성한 후 상기 홈(102) 내부에 레지스트(104)를 충진한다. 상기 클리체(100)에 형성되는 홈(102)은 일반적인 포토리소그래피방법 또는 기계적인 방법에 의해 형성되며, 홈(102) 내부로의 레지스트(104) 충진은 클리체(100)의 상부에 레지스트(104)를 도포한 후 닥터블레이드(108)를 클리체(100)에 접촉한 상태에서 진행시킴으로써 이루어진다. 따라서, 닥터블레이드(108)의 진행에 의해 홈(102) 내부에 레지스트(104)가 충진됨과 동시에 클리체(100) 표면에 남아 있는 레지스트(104)는 제거된다.
도 3(b)에 도시된 바와 같이, 상기 클리체(100)의 홈(102) 내부에 충진된 레지스트(104)는 상기 클리체(100)의 표면에 접촉하여 회전하는 전사롤(110)의 표면에 전사된다. 전사롤(110)은 제작하고자 하는 표시소자의 패널의 폭과 동일한 폭으로 형성되며, 패널의 길이와 동일한 길이의 원주를 갖는다. 따라서, 1회의 회전에 의해 클리체(100)의 홈(102)에 충진된 레지스트(104)가 모두 전사롤(110)의 원주 표면에 전사된다. 이후, 도 3(c)에 도시된 바와 같이, 상기 전사롤(110)을 기판(120) 위에 형성된 피가공층(121)의 표면과 접촉시킨 상태에서 회전시킴에 따라 상기 전사롤(110)에 전사된 레지스트(104)가 피가공층(121)에 전사되며, 이 전사된 레지스트(104)에 열을 가하여 건조시켜 레지스트패턴(122)을 형성한다. 이때에도 상기 전사롤(110)의 1회전에 의해 표시소자의 기판(120) 전체에 걸쳐 원하는 패턴(122)을 형성할 수 있게 된다.
상기한 바와 같이, 그라비아인쇄방식에서는 클리체(100)와 전사롤(110)을 원하는 표시소자의 크기에 따라 제작할 수 있으며, 1회의 전사에 의해 기판(120)에 패턴을 형성할 수 있으므로, 대면적 표시소자의 패턴도 한번의 공정에 의해 형성할 수 있게 된다.
피가공층(121)은 TFT의 게이트전극이나 소스/드레인전극, 게이트라인, 데이터라인 혹은 화소전극과 같은 전극을 금속패턴을 형성하기 위한 금속층일수도 있으며, SiOx나 SiNx와 같이 절연층일 수도 있다.
이후, 도 3(d)에 도시된 바와 같이, 레지스트패턴(122)이 형성된 기판(120)에 에천트를 작용시켜 상기 레지스트패턴(122)에 의해 블로킹된 영역을 제외한 영역의 피가공층(121)을 에칭하여 원하는 패턴(132)을 형성한다.
상기와 같이 그라비아인쇄방식은 많은 장점을 가진다. 특히, 대면적인 표시소자에 1회의 공정에 의해 레지스트패턴을 생성할 수 있다는 점은 그라비아인쇄방식이 가질 수 있는 대표적인 장점이다.
그런데, 상기한 바와 같은 그라비아인쇄방식을 이용한 패턴형성방법에는 다음과 같은 문제가 발생할 수 있다.
첫째, 전사롤(110)의 레지스트(104)를 기판(120)에 재전사할 때, 전사롤(110)의 레지스트(104)가 기판(120)에 완전하게 재전사되지 않는 경우 상기 전사롤(110)에 레지스트(104)의 잔존물이 남는다는 것이다. 도 4(a)에 도시된 바와 같이, 전사롤(110)에 남아 있는 레지스트 잔존물이 이후의 공정, 즉 후속 인쇄공정시 기판(120)에 재전사되는 경우 기판(120) 표면에는 레지스트패턴(122)이 형성될 뿐만 아니라 원하지 않는 영역에 레지스트 잔존물(104a)이 남게 된다. 따라서, 도 4(b)에 도시된 바와 같이, 상기 레지스트패턴(122)을 이용하여 표시소자의 패턴(132)을 형성하는 경우, 상기 레지스트 잔존물이 남아 있는 영역에 불필요한 패턴(134)이 형성되기 때문에, 표시소자를 제작했을 때 화면에 얼룩이 발생할 뿐만아니라 TFT의 금속패턴 형성시에는 심지어 금속패턴(132)이 단락되는 문제도 있었다. 이러한 문제를 해결하기 위해, 공정마다 전사롤(110)의 표면을 세정할 수도 있지만, 전사롤(110)의 완전한 세정은 실질적으로 불가능하며 더욱이 전사롤(110)을 공정마다 일일이 세정하는 것은 매우 번거로운 일이었다.
둘째, 그라비아인쇄방식을 이용한 패턴형성방법은 클리체(100)와 전사롤(110)이라는 기구적인 장비를 사용하기 때문에, 포토장비를 이용한 종래의 포토리소그래피공정에 의한 패턴형성방법에 비해 미세 패턴을 형성하기 힘들다는 것이다.
본 발명의 패턴형성방법에서는 이러한 문제들을 해결하기 위해, 드라이에칭을 이용하여 불필요한 레지스트 잔존물을 에이싱(ashing)할 뿐만 레지스트패턴의 일부를 에칭하여 작은 선폭의 레지스트패턴을 형성한다.
도 5에 상기 레지스트 잔존물을 에이싱하는 방법이 도시되어 있다. 도면에 도시된 바와 같이, 에이싱은 진공챔버(140)내에서 진행된다. 레지스트패턴이 형성된 기판(120)은 상기 진공챔버(140)내에 설치되며, 진공챔버(140)에는 가스가 공급된다. 가스로는 주로 O2가스가 사용되며, CF4가스나 SF6가스와 같은 불활성가스가 첨가된다. 또한, 도면에는 도시하지 않았지만, 상기 진공챔버(140)에는 전극이 설치되어 외부의 전원으로부터 상기 진공챔버에 고전압이 인가된다. 고전압이 인가됨에 따라 상기 진공챔버(140)내에 공급된 O2가스는 플라즈마상태로 되며, 플라즈마상태의 양이온들이 상기 기판(120)에 남아 있는 레지스트 잔존물로 가속되어 충돌한다.이러한 충돌에 의해 플라즈마 양이온과 레지스트 잔존물이 화학적으로 결합하여 CO2가스가 발생하며, 이 발생된 CO2가스가 외부로 방출됨으로써 기판(120)에 남아 있는 레지스트 잔존물이 완전하게 제거된다.
플라즈마이온은 상기 레지스트 잔존물 뿐만 금속층과 같은 피가공층(121)에도 충돌한다. 따라서, 상기 피가공층(121)이 충돌하는 플라즈마이온과 결합하여 상기 피가공층(121)이 에칭될 수도 있지만, 본 발명에서는 진공챔버(140)에 O2를 공급하여 피가공층(121), 특히 금속층과 플라즈마이온이 화학적으로 결합하는 것을 방지함으로써 피가공층(121)이 에칭되는 것을 방지할 수 있게 된다..
한편, 상기 플라즈마에 의한 에이싱시 기판(120)에 형성된 레지스트패턴(122) 역시 에칭된다. 그러나, 기판(120)에 형성되는 레지스트패턴(122)의 두께는 대략 수㎛ 단위이고 레지스트 잔존물은 대략 수백∼수천Å의 단위이기 때문에, 상기 드라이에칭에 의해 에칭되는 레지스트패턴(122)의 두께는 약 수백∼수천Å이 된다. 그런데, 이 두께는 레지스트패턴(122)의 전체 두께에 비해서는 매우 작은 양이며, 따라서 이 정도의 작은 양이 제거되어도 상기 레지스트패턴(122)이 패턴형성용 블로킹막으로서 사용되는데에는 아무런 문제가 없다. 결국, 상기와 같은 플라즈마를 이용한 드라이에칭에 의해 기판(120)에 남아 있게 되는 레지스트 잔존물만 효과적으로 에이싱되기 때문에, 후속공정에 의해 패턴을 형성하는 경우 불량이 발생하는 것을 방지할 수 있게 된다.
상기와 같은 플라즈마를 이용한 드라이에칭은 미세 패턴을 형성하는데 이용될 수도 있다. 통상적으로 그라비아인쇄를 이용한 패턴형성은 인쇄방식의 구조적인 특성 때문에 미세 패턴을 형성하기란 대단히 어렵다. 그러나, 플라즈마를 이용하여 레지스트패턴의 일부를 에칭함으로써 그라비아인쇄에 의해 형성된 레지스트패턴 보다 미세한 패턴을 형성할 수 있게 된다. 이러한 미세패턴형성방법이 도 6에 도시되어 있다.
도 6에 도시된 바와 같이, 레지스트패턴(122)이 형성된 기판(120)에 플라즈마이온을 작용시키면, 상기 플라즈마이온은 레지스트패턴(122)의 상면 뿐만 아니라 측면에도 충돌하게 되며, 따라서 상기 레지스트패턴(122)의 상면과 측면의 레지스트가 화학적 결합에 의해 제거된다. 상기 드라이에칭에 의한 레지스트패턴(122)의 상면과 측면의 에칭비는 거의 유사할 것이다. 다시 말해서, 상기 플라즈마이온의 작용에 의해 레지스트패턴(122)의 측면과 상면은 거의 동일한 비율로 에칭된다. 따라서, 상기 측면 에칭에 의해 레지스트패턴(122)을 더욱 미세하게 만들 수도 있지만 레지스트패턴(122)의 상면 역시 에칭되기 때문에 패턴형성시 불량이 발생할 수도 있다. 그러나, 본 발명의 목적은 인쇄방식에 의해 이미 형성된 레지스트패턴(122)을 가공해 상대적으로 더 미세한 패턴을 형성하는 것으로서, 레지스트패턴(122)을 대폭적으로 에칭하여 완전히 새로운 선폭을 갖는 새로운 패턴을 형성하고자 하는 것은 아니다. 따라서, 본 발명에서는 레지스트패턴(122)의 두께(수㎛)에 비해 훨씬 적은 폭의 레지스트패턴(122)을 (수천 Å)을 에칭하기 때문에, 레지스트패턴(122)의 에칭에 의한 패턴불량이 발생하지 않게 된다.
이와 같이, 레지스트패턴(122)을 플라즈마이온에 의해 드라이에칭함으로써더욱 미세한 선폭을 갖는 레지스트패턴(122)을 형성할 수 있으며, 그 결과 미세한 금속패턴의 형성이 가능하게 된다.
상기한 바와 같이, 본 발명에서는 그라비아인쇄방식에 의한 패턴형성시 기판상에 남아 있는 레지스트 잔존물에 의해 패턴불량이 발생하는 것을 방지하기 위해, 레지스트 잔존물을 드라이에칭에 의해 제거하였다. 또한, 상기 드라이에칭시 레지스트패턴의 일부를 제거함으로써 더욱 미세한 패턴을 형성하였다. 이러한 본 발명은 액정표시소자와 같은 표시소자의 전극패턴이나 라인패턴 등의 금속패턴을 형성하는데 유용하게 이용될 수 있을 뿐만 반도체소자의 전극패턴이나 라인패턴을 형성하는데에도 이용될 수 있을 것이다. 다시 말해서, 본 발명의 패턴형성방법은 특정 소자의 패턴형성에 한정되는 것이 아니라 모든 종류의 소자에 구비되는 패턴형성시 사용될 수 있을 것이다.
본 발명은 또한 특정 인쇄방식에 한정되는 것은 아니다. 본 발명의 가장 중요한 특징은 레지스트를 인쇄하여 레지스트패턴을 형성했을 때, 원하는 않는 영역에 남아 있는 레지스트 잔존물을 플라즈마를 이용하여 에이싱하고 형성된 레지스트패턴을 더욱 미세하게 가공하는 것이다. 상기한 설명에 개시된 그라비아인쇄는 본 발명의 일례로서 예시된 것으로서, 각종 인쇄방식에 본 발명의 기본적인 개념인 플라즈마를 이용한 에이싱방법을 적용하는 것은 본 발명의 속하는 기술분야에 종사하는 사람이라면 누구나 용이하게 창안할 수 있을 것이다. 따라서, 본 발명의 권리의 범위는 상술한 상세한 설명에 의해 결정되는 것이 아니라, 첨부한 특허청구범위에 의해 결정되어야만 할 것이다.
상술한 바와 같이, 본 발명에서는 그라비아인쇄시 기판상에 잔존하는 레지스트를 플라즈마를 이용한 드라이에칭에 의해 에이싱함으로써 레지스트 잔존물에 의해 패턴에 불량이 발생하는 것을 방지할 수 있게 된다. 또한, 드라이에칭에 의해 레지스트패턴의 측면을 가공하여 패턴의 선폭을 감소시킴으로써 더욱 미세한 패턴의 형성이 가능하게 된다.

Claims (13)

  1. 형성하고자 하는 패턴 위치에 대응하는 클리체의 홈내부에 레지스트를 충진하는 단계;
    전사롤을 상기 클리체와 접촉시킨 상태에서 회전하여 홈내에 충진된 레지스트를 전사롤의 표면으로 전사하는 단계;
    상기 전사롤을 기판의 피가공층에 접촉시킨 상태에서 회전하여 전사롤 표면의 레지스트를 상기 피가공층에 재전사하여 레지스트패턴을 형성하는 단계;
    상기 레지스트패턴이 형성된 기판위에 남아 있는 레지스트 잔존물을 플라즈마를 이용하여 에이싱하는 단계; 및
    레지스트패턴이 형성된 기판에 에천트를 작용하여 피가공층을 에칭하는 단계로 구성된 패턴형성방법.
  2. 제1항에 있어서, 상기 피가공층은 금속층을 포함하는 것을 특징으로 하는 방법.
  3. 제1항에 있어서, 상기 에이싱단계는,
    레지스트가 전사된 기판을 가스가 충진된 진공챔버에 설치하는 단계;
    상기 가스에 고전압을 인가하여 플라즈마상태로 만드는 단계; 및
    상기 플라즈마상태의 이온을 레지스트 잔존물에 충돌시켜 제거하는 단계로이루어진 것을 특징으로 하는 방법.
  4. 제3항에 있어서, 상기 가스는 O2인 것을 특징으로 하는 방법.
  5. 제4항에 있어서, 상기 가스에는 CF4또는 SF6가 첨가되는 것을 특징으로 하는 방법.
  6. 기판에 형성된 피가공층 위에 레지스트를 인쇄하여 레지스트패턴을 형성하는 단계;
    상기 레지스트패턴이 형성된 기판위에 남아 있는 레지스트 잔존물을 플라즈마를 이용하여 에이싱하는 단계; 및
    레지스트패턴이 형성된 기판에 에천트를 작용하여 피가공층을 에칭하는 단계로 구성된 패턴형성방법.
  7. 형성하고자 하는 패턴 위치에 대응하는 클리체의 홈내부에 레지스트를 충진하는 단계;
    전사롤을 상기 클리체와 접촉시킨 상태에서 회전하여 홈내에 충진된 레지스트를 전사롤의 표면으로 전사하는 단계;
    상기 전사롤을 기판의 피가공층에 접촉시킨 상태에서 회전하여 전사롤 표면의 레지스트를 상기 피가공층에 재전사하여 레지스트패턴을 형성하는 단계;
    플라즈마를 이용하여 상기 레지스트패턴의 양측면을 에칭하여 레지스트패턴의 선폭을 조절하는 단계; 및
    레지스트패턴이 형성된 기판에 에천트를 작용하여 피가공층을 에칭하는 단계로 구성된 패턴형성방법.
  8. 제7항에 있어서, 상기 에칭되는 레지스트패턴의 폭은 레지스트패턴의 두께 보다 작은 것을 특징으로 하는 방법.
  9. 제7항에 있어서, 상기 피가공층은 금속층을 포함하는 것을 특징으로 하는 방법.
  10. 제7항에 있어서, 상기 레지스트패턴을 에칭하는 단계는,
    레지스트가 전사된 기판을 가스가 충진된 진공챔버에 설치하는 단계;
    상기 가스에 고전압을 인가하여 플라즈마상태로 만드는 단계; 및
    상기 플라즈마상태의 이온을 레지스트패턴에 충돌시켜 에칭하는 단계로 이루어진 것을 특징으로 하는 방법.
  11. 제10항에 있어서, 상기 가스는 O2인 것을 특징으로 하는 방법.
  12. 제11항에 있어서, 상기 가스에는 CF4또는 SF6가 첨가되는 것을 특징으로 하는 방법.
  13. 기판에 형성된 피가공층 위에 레지스트를 인쇄하여 레지스트패턴을 형성하는 단계;
    플라즈마를 이용하여 상기 레지스트패턴의 양측면을 에칭하여 레지스트패턴의 선폭을 조절하는 단계; 및
    레지스트패턴이 형성된 기판에 에천트를 작용하여 피가공층을 에칭하는 단계로 구성된 패턴형성방법.
KR1020010087439A 2001-12-28 2001-12-28 인쇄방식을 이용한 패턴형성방법 KR20030057067A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020010087439A KR20030057067A (ko) 2001-12-28 2001-12-28 인쇄방식을 이용한 패턴형성방법
US10/325,841 US20030124865A1 (en) 2001-12-28 2002-12-23 Method for forming pattern using printing process

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010087439A KR20030057067A (ko) 2001-12-28 2001-12-28 인쇄방식을 이용한 패턴형성방법

Publications (1)

Publication Number Publication Date
KR20030057067A true KR20030057067A (ko) 2003-07-04

Family

ID=19717851

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010087439A KR20030057067A (ko) 2001-12-28 2001-12-28 인쇄방식을 이용한 패턴형성방법

Country Status (2)

Country Link
US (1) US20030124865A1 (ko)
KR (1) KR20030057067A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100716304B1 (ko) * 2005-06-30 2007-05-08 엘지.필립스 엘시디 주식회사 액정 표시 장치용 인쇄판 및 그의 제조 방법
US7441500B2 (en) 2004-04-30 2008-10-28 Lg Display Co., Ltd. Method for forming printing roll patterns
KR100975734B1 (ko) * 2003-09-08 2010-08-12 엘지디스플레이 주식회사 횡전계방식 액정 표시 장치용 어레이 기판 및 그 제조 방법

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100825316B1 (ko) * 2001-12-31 2008-04-28 엘지디스플레이 주식회사 액정표시소자 제조를 위한 인쇄 장비 및 인쇄 방법
KR100585871B1 (ko) * 2002-12-18 2006-06-02 엘지.필립스 엘시디 주식회사 인쇄방식에 의한 패턴형성방법
JP2006202961A (ja) * 2005-01-20 2006-08-03 Nec Lcd Technologies Ltd 印刷パターンを用いた処理方法及び印刷パターンの製造装置
KR101212151B1 (ko) * 2005-12-29 2012-12-13 엘지디스플레이 주식회사 패턴 형성 방법을 이용한 액정표시소자 제조방법

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2706947C3 (de) * 1977-02-18 1981-11-19 Standex International Gmbh, 4150 Krefeld Verfahren und Druckwalzeneinrichtung zur Herstellung von Prägegravuren auf großformatigen Preßplatten für Kunststoffplattenpressen durch Auftragen einer Ätzreserve
US4181756A (en) * 1977-10-05 1980-01-01 Fergason James L Process for increasing display brightness of liquid crystal displays by bleaching polarizers using screen-printing techniques
US5147763A (en) * 1988-10-19 1992-09-15 Canon Kabushiki Kaisha Process for producing molding stamper for data recording medium substrate
JPH0580530A (ja) * 1991-09-24 1993-04-02 Hitachi Ltd 薄膜パターン製造方法
DE69405451T2 (de) * 1993-03-16 1998-03-12 Koninkl Philips Electronics Nv Verfahren und Vorrichtung zur Herstellung eines strukturierten Reliefbildes aus vernetztem Photoresist auf einer flachen Substratoberfläche
KR0170456B1 (ko) * 1993-07-16 1999-03-30 세끼사와 다까시 반도체 장치 및 그 제조방법
US6127202A (en) * 1998-07-02 2000-10-03 International Solar Electronic Technology, Inc. Oxide-based method of making compound semiconductor films and making related electronic devices
US6334960B1 (en) * 1999-03-11 2002-01-01 Board Of Regents, The University Of Texas System Step and flash imprint lithography
US6727047B2 (en) * 1999-04-16 2004-04-27 Applied Materials, Inc. Method of extending the stability of a photoresist during direct writing of an image upon the photoresist
US6736985B1 (en) * 1999-05-05 2004-05-18 Agere Systems Inc. High-resolution method for patterning a substrate with micro-printing
US6497928B1 (en) * 1999-05-14 2002-12-24 Canon Kabushiki Kaisha Liquid crystal device, mesomorphic functional material and liquid crystal apparatus
US6939587B1 (en) * 1999-09-03 2005-09-06 Kent State University Fabrication of aligned crystal cell/film by simultaneous alignment and phase separation
DE60043239D1 (de) * 2000-06-12 2009-12-10 Lg Chemical Ltd Zusammensetzung auf triazinbasis mit funktionalisierten alkylthiogruppen und fotopolymerisierungsinitiator
US6864041B2 (en) * 2001-05-02 2005-03-08 International Business Machines Corporation Gate linewidth tailoring and critical dimension control for sub-100 nm devices using plasma etching
KR100675624B1 (ko) * 2001-10-30 2007-02-01 엘지.필립스 엘시디 주식회사 인쇄방식에 의한 액정표시소자의 패턴형성장치 및 이를 이용한 액정표시소자의 패턴형성방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100975734B1 (ko) * 2003-09-08 2010-08-12 엘지디스플레이 주식회사 횡전계방식 액정 표시 장치용 어레이 기판 및 그 제조 방법
US7441500B2 (en) 2004-04-30 2008-10-28 Lg Display Co., Ltd. Method for forming printing roll patterns
KR100716304B1 (ko) * 2005-06-30 2007-05-08 엘지.필립스 엘시디 주식회사 액정 표시 장치용 인쇄판 및 그의 제조 방법

Also Published As

Publication number Publication date
US20030124865A1 (en) 2003-07-03

Similar Documents

Publication Publication Date Title
US7585424B2 (en) Pattern reversal process for self aligned imprint lithography and device
US7202179B2 (en) Method of forming at least one thin film device
US8186271B2 (en) Method for manufacturing printing plate
KR100825315B1 (ko) 잉크인쇄용 클리체 및 그 제조방법
JP2587124B2 (ja) 薄膜トランジスタ回路の製造方法
US7521313B2 (en) Thin film device active matrix by pattern reversal process
KR20050105044A (ko) 클리체 제조방법 및 이를 이용한 패턴 형성방법
KR20030057067A (ko) 인쇄방식을 이용한 패턴형성방법
KR100652062B1 (ko) 인쇄판의 제조방법
JP4944514B2 (ja) 印刷版の製造方法
KR100950133B1 (ko) 인쇄방식에 의한 패턴형성방법
JP2006202961A (ja) 印刷パターンを用いた処理方法及び印刷パターンの製造装置
KR100492729B1 (ko) 인쇄방식에 의한 패턴형성방법
KR20030034975A (ko) 그라비아인쇄장치 및 이를 이용한 패턴형성방법
KR100817126B1 (ko) 자성레지스트 인쇄장치 및 이를 이용한 패턴형성방법
KR20020095505A (ko) 액정표시장치 및 그의 전극층 제조방법
KR101107687B1 (ko) 인쇄판 및 그를 이용한 배선층 패터닝 방법
JP3304263B2 (ja) Ｉｔｏのパターニング方法
KR100303347B1 (ko) 박막트랜지스터의제조방법
KR100640985B1 (ko) 액정표시장치 및 그 제조방법
KR102078161B1 (ko) 평판 표시장치용 미세 패턴 인쇄판 제조 방법
JP2001110711A (ja) 有機薄膜の除去方法およびそれを用いた半導体装置と液晶表示装置の製造方法及びそれに用いる有機薄膜の除去装置
JP4402684B2 (ja) アクティブマトリクス基板のコンタクトホール形成方法
KR20090072737A (ko) 인쇄판 및 그 제조 방법
KR20030032242A (ko) 액정표시장치의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision
J501 Disposition of invalidation of trial