JP2013092613A - 液晶表示装置及びその製造方法 - Google Patents
液晶表示装置及びその製造方法 Download PDFInfo
- Publication number
- JP2013092613A JP2013092613A JP2011233834A JP2011233834A JP2013092613A JP 2013092613 A JP2013092613 A JP 2013092613A JP 2011233834 A JP2011233834 A JP 2011233834A JP 2011233834 A JP2011233834 A JP 2011233834A JP 2013092613 A JP2013092613 A JP 2013092613A
- Authority
- JP
- Japan
- Prior art keywords
- transparent electrode
- liquid crystal
- wiring
- display device
- crystal display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
- G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
- G02F1/134372—Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Geometry (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
【課題】フォトリソグラフィ工程を増やすことなく液晶表示装置を製造することを目的とする。
【解決手段】液晶表示装置は、第1透明電極14の端部に載る第1絶縁層30と、第1絶縁層30下のゲート電極18と、第1絶縁層30上の半導体層34と、半導体層34上から第1透明電極14上に至るように形成されて第1透明電極14に電気的に接続する第1配線46と、第1配線46から間隔をあけて半導体層34上から引き出された第2配線48と、第1配線46、第2配線48、半導体層34及び第1透明電極14を覆う第2絶縁層54と、第2絶縁層54上に形成された第2透明電極60と、第2透明電極60の上に配置された液晶層66と、を有する。第1透明電極14と第2透明電極60の間に印加される電圧によって、基板10の面方向に電界を加えて、液晶層66の液晶分子を基板10と平行な面内で回転させる。
【選択図】図26
【解決手段】液晶表示装置は、第1透明電極14の端部に載る第1絶縁層30と、第1絶縁層30下のゲート電極18と、第1絶縁層30上の半導体層34と、半導体層34上から第1透明電極14上に至るように形成されて第1透明電極14に電気的に接続する第1配線46と、第1配線46から間隔をあけて半導体層34上から引き出された第2配線48と、第1配線46、第2配線48、半導体層34及び第1透明電極14を覆う第2絶縁層54と、第2絶縁層54上に形成された第2透明電極60と、第2透明電極60の上に配置された液晶層66と、を有する。第1透明電極14と第2透明電極60の間に印加される電圧によって、基板10の面方向に電界を加えて、液晶層66の液晶分子を基板10と平行な面内で回転させる。
【選択図】図26
Description
本発明は、液晶表示装置及びその製造方法に関する。
横電界方式の液晶表示パネルは、液晶層を挟んで配設される一対の基板のうちの一方の内面側に一対の電極を互いに絶縁して設け、概ね横方向の電界を液晶分子に対して印加するものである。液晶の駆動には薄膜トランジスタが使用される。
特許文献1には、薄膜トランジスタの製造方法が開示されている。これによれば、5回のフォトリソグラフィ工程で薄膜トランジスタを製造することができるが、一対の電界の間の絶縁層が2層になるために厚くなり、液晶の駆動電圧を高くしなければならない。絶縁層を1層にするには、フォトリソグラフィの工程を増やす必要があった。あるいは、理由にかかわらず、フォトリソグラフィの工程を増やすことは避けたいという要望があった。
本発明は、フォトリソグラフィ工程を増やすことなく液晶表示装置を製造することを目的とする。
(1)本発明に係る液晶表示装置は、基板と、前記基板に形成された第1透明電極と、前記第1透明電極の端部に載るように前記基板に形成された第1絶縁層と、前記第1絶縁層の下に配置されたゲート電極と、前記第1絶縁層の上に形成された半導体層と、前記半導体層上から前記第1透明電極上に至るように形成されて前記第1透明電極に電気的に接続する第1配線と、前記第1配線から間隔をあけて前記半導体層上から引き出された第2配線と、前記第1配線、前記第2配線、前記半導体層及び前記第1透明電極を覆う第2絶縁層と、前記第2絶縁層上に形成された第2透明電極と、前記第2透明電極の上に配置された液晶層と、を有し、前記第1透明電極と前記第2透明電極の間に印加される電圧によって、前記基板の面方向に電界を加えて、前記液晶層の液晶分子を前記基板と平行な面内で回転させることを特徴とする。本発明によれば、第1配線が第1透明電極上で電気的に接続するので、第2絶縁層にスルーホールを形成する必要がない。したがって、スルーホールを使用しない電気的接続によって抵抗値を低く抑えることができる液晶表示装置を、フォトリソグラフィ工程を増やすことなく製造することができる。
(2)(1)に記載された液晶表示装置において、前記第1絶縁層の端部は、前記第1透明電極の前記端部上で、先端に向けて厚みが薄くなるように形成されて、鋭角の傾斜角で傾く傾斜面を有し、前記傾斜面上に前記第1配線が形成されることを特徴としてもよい。
(3)本発明に係る液晶表示装置の製造方法は、第1フォトリソグラフィによって形成された第1エッチングレジストを使用したエッチングを含み、基板に形成された第1透明導電膜及び前記第1透明導電膜上に形成された第1金属膜から、第1透明電極及びゲート電極を形成する工程と、第2フォトリソグラフィによって形成された第2エッチングレジストを使用したエッチングを含み、前記第1透明電極の端部に載るとともに上に半導体層を有する第1絶縁層を前記基板に形成する工程と、第3フォトリソグラフィによって形成された第3エッチングレジストを使用したエッチングを含み、前記半導体層上から前記第1透明電極上に至るように配置されて前記第1透明電極に電気的に接続する第1配線及び前記第1配線から間隔をあけて前記半導体層上から引き出された第2配線を形成する工程と、第4フォトリソグラフィによって形成された第4エッチングレジストを使用したエッチングを含み、前記第1配線、前記第2配線、前記半導体層及び前記第1透明電極を覆う第2絶縁層を形成する工程と、第5フォトリソグラフィによって形成された第5エッチングレジストを使用したエッチングを含み、前記第2絶縁層上に第2透明電極を形成する工程と、前記第1透明電極と前記第2透明電極の間に印加される電圧によって前記基板の面方向に生じる電界が加えられて前記基板と平行な面内で回転する液晶分子を含む液晶層を前記第2透明電極の上に配置する工程と、を有することを特徴とする。本発明によれば、5回のフォトリソグラフィで、第1透明電極と第2透明電極の間に1層からなる第2絶縁層を形成することができるので、少ない回数のフォトリソグラフィ工程で液晶表示装置を製造することができる。
(4)(3)に記載された液晶表示装置の製造方法において、前記第1透明電極及び前記ゲート電極を形成する工程で、前記第1エッチングレジストは、厚みの異なる第1厚肉部及び第1薄肉部を含み、前記第1厚肉部を前記ゲート電極の形成領域に配置し、前記第1薄肉部を前記第1透明電極の形成領域に配置し、前記第1厚肉部及び前記第1薄肉部をマスクとして、前記第1金属膜をエッチングして、前記第1厚肉部の下に前記ゲート電極を形成し、前記第1薄肉部の下に前記第1透明電極の前記形成領域に対応した形状で前記第1金属膜を残し、前記第1厚肉部及び前記第1薄肉部を薄くする処理によって、前記第1厚肉部は残し、前記第1薄肉部を除去して、前記第1透明電極の前記形成領域で前記第1金属膜を露出させ、露出した前記第1金属膜及び前記第1厚肉部をマスクとして、前記第1透明導電膜をエッチングして、露出した前記第1金属膜の下に前記第1透明電極を形成し、前記第1厚肉部をマスクとして、露出した前記第1金属膜をエッチングして除去し、前記第1エッチングレジストを剥離することを特徴としてもよい。
(5)(4)に記載された液晶表示装置の製造方法において、前記第1絶縁層を形成する工程で、前記半導体層は、半導体材料膜から形成し、前記第1絶縁層は、第1絶縁材料膜から形成し、前記第2エッチングレジストは、厚みの異なる第2厚肉部及び第2薄肉部を含み、前記第1絶縁材料膜の上に前記半導体材料膜を形成し、前記第2厚肉部を、前記第1絶縁材料膜の上方であって前記半導体材料膜上で、前記半導体層の形成領域に配置し、前記第2薄肉部を、前記第1絶縁材料膜の上方であって前記半導体材料膜上で、前記第1絶縁層の形成領域に配置し、前記第2厚肉部及び前記第2薄肉部をマスクとして、前記半導体材料膜及び前記第1絶縁材料膜を連続的にエッチングして前記第1絶縁層を形成し、前記第2厚肉部及び前記第2薄肉部を薄くする処理によって、前記第2厚肉部を残し、前記第2薄肉部を除去して、前記半導体層の前記形成領域以外で前記半導体材料膜を露出させ、前記第2厚肉部をマスクとして、前記半導体材料膜をエッチングし、前記第2エッチングレジストを剥離することを特徴としてもよい。
(6)(5)に記載された液晶表示装置の製造方法において、前記第1絶縁層の端部が、前記第1透明電極の前記端部上で、先端に向けて厚みが薄くなって鋭角の傾斜角で傾く傾斜面を有するように、前記第1絶縁材料膜のエッチングを行うことを特徴としてもよい。
(7)(5)又は(6)に記載された液晶表示装置の製造方法において、前記第1配線及び前記第2配線を形成する工程で、前記第1配線及び前記第2配線は、前記半導体層を覆う第2金属膜から形成し、前記第3エッチングレジストは、前記第1配線及び前記第2配線の形成領域に配置し、前記第3エッチングレジストマスクとして、前記第2金属膜をエッチングして前記第1配線及び前記第2配線を形成し、前記第3エッチングレジストを剥離することを特徴としてもよい。
(8)(7)に記載された液晶表示装置の製造方法において、前記半導体層を、下層及び前記下層よりも不純物の添加量が多い上層を含むように形成し、前記第2金属膜をエッチングした後に、前記第3エッチングレジストマスクとして、前記半導体層の前記下層を残すように前記上層をエッチングすることを特徴としてもよい。
(9)(7)又は(8)に記載された液晶表示装置の製造方法において、前記第2絶縁層を形成する工程で、前記第2絶縁層は、第2絶縁材料膜から形成し、前記第4エッチングレジストは、前記第2絶縁層の形成領域に配置し、前記第4エッチングレジストマスクとして、前記第2絶縁材料膜をエッチングして前記第2絶縁層を形成し、前記第4エッチングレジストを剥離することを特徴としてもよい。
(10)(9)に記載された液晶表示装置の製造方法において、前記第2透明電極を形成する工程で、前記第2透明電極は、第2透明導電膜から形成し、前記第5エッチングレジストは、前記第2透明電極の形成領域に配置し、前記第5エッチングレジストマスクとして、前記第2透明導電膜をエッチングして前記第2透明電極を形成し、前記第5エッチングレジストを剥離することを特徴としてもよい。
以下、本発明の実施の形態について、図面を参照して説明する。図1〜図26は、本発明の実施形態に係る液晶表示装置の製造方法を説明する図である。
図1に示すように、基板10に第1透明導電膜12を形成する。なお、図2〜図25において基板10の図示を省略する。基板10は、ガラスなどの光透過性を有する材料からなる。第1透明導電膜12は、例えばITO(Indium Tin Oxide)から形成する。本実施形態では、基板10の面方向に電界を加えて、液晶分子を基板10と平行な面内で回転させる横電界方式又はIPS(In Plane Switching)方式の液晶表示装置を製造する。第1透明導電膜12は、後述するように、第1透明電極14を形成するためのものである(図26参照)。第1透明電極14は、電界を生じさせるための一方の電極である。本実施形態では、第1透明電極14は、画素ごとに設けられる画素電極である。
そして、第1透明導電膜12上に第1金属膜16を形成する。第1金属膜16は、例えばアルミニウムから形成する。第1金属膜16は、後述するように、ゲート電極18を形成するためのものである(図26参照)。ゲート電極18は、薄膜トランジスタ20の構成要素である。
図2に示すように、第1フォトリソグラフィによって第1エッチングレジスト22を形成する。フォトリソグラフィは、感光性の物質を塗布した物質の表面を、パターン状に露光(パターン露光、像様露光などとも言う)することで、露光された部分と露光されていない部分からなるパターンを生成する技術である。
第1エッチングレジスト22は、厚みの異なる第1厚肉部24及び第1薄肉部26を含むように形成する。そのため、第1フォトリソグラフィは、ハーフトーン露光を含む。第1厚肉部24をゲート電極18の形成領域に配置する。第1薄肉部26を第1透明電極14の形成領域に配置する。
図3に示すように、第1厚肉部24及び第1薄肉部26をマスクとして、第1金属膜16をエッチングする。このエッチングは、ウエットエッチングであるが、第1透明導電膜12をエッチングしない薬液を使用する。エッチングによって、第1厚肉部24の下にゲート電極18を形成し、第1薄肉部26の下に第1透明電極14の形成領域に対応した形状で第1金属膜16を残す。
図4に示すように、第1厚肉部24及び第1薄肉部26を薄くする処理を行う。この処理はアッシングである。これにより第1薄肉部26を除去し、第1透明電極14の形成領域で第1金属膜16を露出させる。ただし、第1厚肉部24は残す。
図5に示すように、第1エッチングレジスト22から露出した第1金属膜16と第1厚肉部24とをマスクとして、第1透明導電膜12をエッチングする。このエッチングは、ウエットエッチングであるが、第1金属膜16をエッチングしない薬液を使用する。エッチングによって、第1エッチングレジスト22から露出した第1金属膜16の下に、第1透明電極14を形成する。
図6に示すように、第1厚肉部24をマスクとして、露出した第1金属膜16をエッチングして除去する。このエッチングは、ウエットエッチングであるが、第1透明導電膜12をエッチングしない薬液を使用する。
図7に示すように、第1エッチングレジスト22を剥離する。剥離には薬液を使用する。第1エッチングレジスト22が除去されると、ゲート電極18が露出する。
図8に示すように、第1絶縁材料膜28を基板10(図1参照。図8では省略。)に形成する。第1絶縁材料膜28は、例えばプラズマCVD(Plasma-Enhanced Chemical Vapor Deposition)によってSiNから形成する。第1絶縁材料膜28は、後述する第1絶縁層30を形成するためのものである(図26参照)。第1絶縁材料膜28は、第1透明電極14及びゲート電極18を覆うように形成する。
第1絶縁材料膜28の上に、例えばアモルファスシリコンなどの半導体材料膜32を形成する。半導体材料膜32は、後述するように、薄膜トランジスタ20の構成要素である半導体層34を形成するためのものである(図26参照)。半導体層34は、下層36と、下層36よりも不純物の添加量が多い上層38と、を含むように形成する。
図9に示すように、第2フォトリソグラフィによって第2エッチングレジスト40を形成する。第2エッチングレジスト40は、厚みの異なる第2厚肉部42及び第2薄肉部44を含むように形成する。そのため、第2フォトリソグラフィは、ハーフトーン露光を含む。第2厚肉部42を、第1絶縁材料膜28の上方であって半導体材料膜32上で、半導体層34の形成領域に配置する。第2薄肉部44を、第1絶縁材料膜28の上方であって半導体材料膜32上で、第1絶縁層30の形成領域に配置する。
図10に示すように、第2厚肉部42及び第2薄肉部44をマスクとして、半導体材料膜32及び第1絶縁材料膜28を連続的にエッチングして第1絶縁層30を形成する。このエッチングはドライエッチングである。第1絶縁層30は、第1透明電極14の端部に載るように形成する。また、第1絶縁層30の端部が、第1透明電極14の端部上で、先端に向けて厚みが薄くなって鋭角(例えば10°程度)の傾斜角で傾く傾斜面を有するように、第1絶縁材料膜28のエッチングを行う。このような形状になるようにエッチング条件を調整する。
図11に示すように、第2厚肉部42及び第2薄肉部44を薄くする処理を行う。この処理はアッシングである。これにより、第2薄肉部44を除去する。そして、半導体層34の形成領域以外で半導体材料膜32を第2エッチングレジスト40から露出させる。なお、第2厚肉部42は残す。
図12に示すように、第2厚肉部42をマスクとして、半導体材料膜32をエッチングして半導体層34を形成する。
図13に示すように、第2エッチングレジスト40を剥離する。剥離には薬液を使用する。第2エッチングレジスト40が除去されると、半導体層34が露出する。
図14に示すように、半導体層34を覆うように、第1配線46及び第2配線48を形成するための第2金属膜50を形成する。第1配線46及び第2配線48は、薄膜トランジスタ20のドレイン配線及びソース配線である(図26参照)。
図15に示すように、第3フォトリソグラフィによって第3エッチングレジスト52を形成する。第3エッチングレジスト52は、第1配線46及び第2配線48の形成領域に配置する。
図16に示すように、第3エッチングレジスト52マスクとして、第2金属膜50をエッチングして第1配線46及び第2配線48を形成する。このエッチングは、ウエットエッチングである。第1配線46は、半導体層34上から第1透明電極14上に至るように形成し、第1透明電極14に電気的に接続させる。第2配線48は、第1配線46から間隔をあけて半導体層34上から引き出す。
図17に示すように、第2金属膜50をエッチングした後に、第3エッチングレジスト52マスクとして、半導体層34の下層36を残すように上層38をエッチングする。つまり、不純物の添加量が多い上層38を、ドレイン領域及びソース領域に分離する。
図18に示すように、第3エッチングレジスト52を剥離する。剥離には薬液を使用する。第3エッチングレジスト52が除去されると、第1配線46及び第2配線48が露出する。
図19に示すように、第1配線46、第2配線48、半導体層34及び第1透明電極14を覆うように、第2絶縁層54を形成するための第2絶縁材料膜56を形成する。第2絶縁材料膜56は、例えばプラズマCVD(Plasma-Enhanced Chemical Vapor Deposition)によってSiNから形成する。
図20に示すように、第4フォトリソグラフィによって第4エッチングレジスト58を形成する。第4エッチングレジスト58は、第2絶縁層54(図21参照)の形成領域に配置する。第2絶縁層54には、その下の種々の配線との電気的接続のための図示しないスルーホールや切り欠きを形成するので、これらのスルーホールや切り欠きの形成領域を露出させるように、第4エッチングレジスト58を形成する。そして、第4エッチングレジスト58マスクとして、第2絶縁材料膜56をエッチングして第2絶縁層54(図21参照)を形成する。このエッチングはドライエッチングである。
図21に示すように、第4エッチングレジスト58を剥離する。剥離には薬液を使用する。第4エッチングレジスト58が除去されると、第2絶縁層54が露出する。
図22に示すように、第2絶縁層54上に、第2透明電極60を形成するための第2透明導電膜62を形成する。第2透明導電膜60は、例えばITO(Indium Tin Oxide)から形成する。第2透明電極60は、横電界方式又はIPS(In Plane Switching)方式で電界を生じさせるための他方の電極である。本実施形態では、第2透明電極60は、全ての画素電極に対向する共通電極である(図26参照)。
図23に示すように、第5フォトリソグラフィによって第5エッチングレジスト64を形成する。第5エッチングレジスト64は、第2透明電極60(図24参照)の形成領域に配置する。
図24に示すように、第5エッチングレジスト64をマスクとして、第2透明導電膜62をエッチングして第2透明電極60を形成する。
図25に示すように、第5エッチングレジスト64を剥離する。剥離には薬液を使用する。第5エッチングレジスト64が除去されると、第2透明電極60が露出する。
図26に示すように、液晶層66を第2透明電極60の上に配置する。詳しくは、上述した工程で、薄膜トランジスタ20を含む回路が形成されたTFT基板68が得られ、これとは別に用意したカラーフィルタ基板70とTFT基板68の間に液晶層66を挟み込む。
カラーフィルタ基板70は、基板72、カラーフィルタ74、ブラックマトリクス76、平坦化層78及び配向膜80を含む。また、TFT基板68には、第2透明電極60を覆うように配向膜82が形成されている。カラーフィルタ基板70及びTFT基板68の配向膜80,82の間に液晶層66を挟む。液晶層66の液晶分子は、第1透明電極14と第2透明電極60の間に印加される電圧によって基板10の面方向に生じる電界が加えられて基板10と平行な面内で回転する。
本実施形態によれば、5回のフォトリソグラフィで、第1透明電極14と第2透明電極60の間に1層からなる第2絶縁層54を形成することができるので、少ない回数のフォトリソグラフィ工程で液晶表示装置を製造することができる。
図26に示す液晶表示装置は、基板10を有する。基板10には第1透明電極14が形成されている。第1透明電極14の端部に載るように、基板10に第1絶縁層30が形成されている。第1絶縁層30の端部は、第1透明電極14の端部上で、先端に向けて厚みが薄くなるように形成されている。そのため、第1絶縁層30は、鋭角(例えば10°程度)の傾斜角で傾く傾斜面を有する。
第1絶縁層30の下にはゲート電極18が配置されている。第1絶縁層30の上には半導体層34が形成されている。半導体層34上から第1透明電極14上に至るように第1配線46が形成されている。第1配線46は、第1透明電極14に電気的に接続する第1配線46は、第1絶縁層30の傾斜面上に形成されている。
第1配線46から間隔をあけて、半導体層34上から第2配線48が引き出されている。第1配線46、第2配線48、半導体層34及び第1透明電極14を覆うように、第2絶縁層54が形成されている。第2絶縁層54上には第2透明電極60が形成されている。
第2透明電極60の上には、液晶層66が配置されている。第1透明電極14と第2透明電極60の間に印加される電圧によって、基板10の面方向に電界を加えて、液晶層66の液晶分子を基板10と平行な面内で回転させる。
本実施形態によれば、第1配線46が第1透明電極14上で電気的に接続するので、第2絶縁層54にスルーホールを形成する必要がない。したがって、したがって、スルーホールを使用しない電気的接続によって抵抗値を低く抑えることができる液晶表示装置を、フォトリソグラフィ工程を増やすことなく製造することができる。
本発明は、上述した実施の形態に限定されるものではなく種々の変形が可能である。例えば、実施の形態で説明した構成は、実質的に同一の構成、同一の作用効果を奏する構成又は同一の目的を達成することができる構成で置き換えることができる。
10 基板、12 第1透明導電膜、14 第1透明電極、16 第1金属膜、18 ゲート電極、20 薄膜トランジスタ、22 第1エッチングレジスト、24 第1厚肉部、26 第1薄肉部、28 第1絶縁材料膜、30 第1絶縁層、32 半導体材料膜、34 半導体層、36 下層、38 上層、40 第2エッチングレジスト、42 第2厚肉部、44 第2薄肉部、46 第1配線、48 第2配線、50 第2金属膜、52 第3エッチングレジスト、54 第2絶縁層、56 第2絶縁材料膜、58 第4エッチングレジスト、60 第2透明電極、62 第2透明導電膜、64 第5エッチングレジスト、66 液晶層、68 TFT基板、70 カラーフィルタ基板、72 基板、74 カラーフィルタ、76 ブラックマトリクス、78 平坦化層、80 配向膜、82 配向膜。
Claims (10)
- 基板と、
前記基板に形成された第1透明電極と、
前記第1透明電極の端部に載るように前記基板に形成された第1絶縁層と、
前記第1絶縁層の下に配置されたゲート電極と、
前記第1絶縁層の上に形成された半導体層と、
前記半導体層上から前記第1透明電極上に至るように形成されて前記第1透明電極に電気的に接続する第1配線と、
前記第1配線から間隔をあけて前記半導体層上から引き出された第2配線と、
前記第1配線、前記第2配線、前記半導体層及び前記第1透明電極を覆う第2絶縁層と、
前記第2絶縁層上に形成された第2透明電極と、
前記第2透明電極の上に配置された液晶層と、
を有し、
前記第1透明電極と前記第2透明電極の間に印加される電圧によって、前記基板の面方向に電界を加えて、前記液晶層の液晶分子を前記基板と平行な面内で回転させることを特徴とする液晶表示装置。 - 請求項1に記載された液晶表示装置において、
前記第1絶縁層の端部は、前記第1透明電極の前記端部上で、先端に向けて厚みが薄くなるように形成されて、鋭角の傾斜角で傾く傾斜面を有し、
前記傾斜面上に前記第1配線が形成されることを特徴とする液晶表示装置。 - 第1フォトリソグラフィによって形成された第1エッチングレジストを使用したエッチングを含み、基板に形成された第1透明導電膜及び前記第1透明導電膜上に形成された第1金属膜から、第1透明電極及びゲート電極を形成する工程と、
第2フォトリソグラフィによって形成された第2エッチングレジストを使用したエッチングを含み、前記第1透明電極の端部に載るとともに上に半導体層を有する第1絶縁層を前記基板に形成する工程と、
第3フォトリソグラフィによって形成された第3エッチングレジストを使用したエッチングを含み、前記半導体層上から前記第1透明電極上に至るように配置されて前記第1透明電極に電気的に接続する第1配線及び前記第1配線から間隔をあけて前記半導体層上から引き出された第2配線を形成する工程と、
第4フォトリソグラフィによって形成された第4エッチングレジストを使用したエッチングを含み、前記第1配線、前記第2配線、前記半導体層及び前記第1透明電極を覆う第2絶縁層を形成する工程と、
第5フォトリソグラフィによって形成された第5エッチングレジストを使用したエッチングを含み、前記第2絶縁層上に第2透明電極を形成する工程と、
前記第1透明電極と前記第2透明電極の間に印加される電圧によって前記基板の面方向に生じる電界が加えられて前記基板と平行な面内で回転する液晶分子を含む液晶層を前記第2透明電極の上に配置する工程と、
を有することを特徴とする液晶表示装置の製造方法。 - 請求項3に記載された液晶表示装置の製造方法において、
前記第1透明電極及び前記ゲート電極を形成する工程で、
前記第1エッチングレジストは、厚みの異なる第1厚肉部及び第1薄肉部を含み、
前記第1厚肉部を前記ゲート電極の形成領域に配置し、
前記第1薄肉部を前記第1透明電極の形成領域に配置し、
前記第1厚肉部及び前記第1薄肉部をマスクとして、前記第1金属膜をエッチングして、前記第1厚肉部の下に前記ゲート電極を形成し、前記第1薄肉部の下に前記第1透明電極の前記形成領域に対応した形状で前記第1金属膜を残し、
前記第1厚肉部及び前記第1薄肉部を薄くする処理によって、前記第1厚肉部は残し、前記第1薄肉部を除去して、前記第1透明電極の前記形成領域で前記第1金属膜を露出させ、
露出した前記第1金属膜及び前記第1厚肉部をマスクとして、前記第1透明導電膜をエッチングして、露出した前記第1金属膜の下に前記第1透明電極を形成し、
前記第1厚肉部をマスクとして、露出した前記第1金属膜をエッチングして除去し、
前記第1エッチングレジストを剥離することを特徴とする液晶表示装置の製造方法。 - 請求項4に記載された液晶表示装置の製造方法において、
前記第1絶縁層を形成する工程で、
前記半導体層は、半導体材料膜から形成し、
前記第1絶縁層は、第1絶縁材料膜から形成し、
前記第2エッチングレジストは、厚みの異なる第2厚肉部及び第2薄肉部を含み、
前記第1絶縁材料膜の上に前記半導体材料膜を形成し、
前記第2厚肉部を、前記第1絶縁材料膜の上方であって前記半導体材料膜上で、前記半導体層の形成領域に配置し、
前記第2薄肉部を、前記第1絶縁材料膜の上方であって前記半導体材料膜上で、前記第1絶縁層の形成領域に配置し、
前記第2厚肉部及び前記第2薄肉部をマスクとして、前記半導体材料膜及び前記第1絶縁材料膜を連続的にエッチングして前記第1絶縁層を形成し、
前記第2厚肉部及び前記第2薄肉部を薄くする処理によって、前記第2厚肉部を残し、前記第2薄肉部を除去して、前記半導体層の前記形成領域以外で前記半導体材料膜を露出させ、
前記第2厚肉部をマスクとして、前記半導体材料膜をエッチングし、
前記第2エッチングレジストを剥離することを特徴とする液晶表示装置の製造方法。 - 請求項5に記載された液晶表示装置の製造方法において、
前記第1絶縁層の端部が、前記第1透明電極の前記端部上で、先端に向けて厚みが薄くなって鋭角の傾斜角で傾く傾斜面を有するように、前記第1絶縁材料膜のエッチングを行うことを特徴とする液晶表示装置の製造方法。 - 請求項5又は6に記載された液晶表示装置の製造方法において、
前記第1配線及び前記第2配線を形成する工程で、
前記第1配線及び前記第2配線は、前記半導体層を覆う第2金属膜から形成し、
前記第3エッチングレジストは、前記第1配線及び前記第2配線の形成領域に配置し、
前記第3エッチングレジストマスクとして、前記第2金属膜をエッチングして前記第1配線及び前記第2配線を形成し、
前記第3エッチングレジストを剥離することを特徴とする液晶表示装置の製造方法。 - 請求項7に記載された液晶表示装置の製造方法において、
前記半導体層を、下層及び前記下層よりも不純物の添加量が多い上層を含むように形成し、
前記第2金属膜をエッチングした後に、前記第3エッチングレジストマスクとして、前記半導体層の前記下層を残すように前記上層をエッチングすることを特徴とする液晶表示装置の製造方法。 - 請求項7又は8に記載された液晶表示装置の製造方法において、
前記第2絶縁層を形成する工程で、
前記第2絶縁層は、第2絶縁材料膜から形成し、
前記第4エッチングレジストは、前記第2絶縁層の形成領域に配置し、
前記第4エッチングレジストマスクとして、前記第2絶縁材料膜をエッチングして前記第2絶縁層を形成し、
前記第4エッチングレジストを剥離することを特徴とする液晶表示装置の製造方法。 - 請求項9に記載された液晶表示装置の製造方法において、
前記第2透明電極を形成する工程で、
前記第2透明電極は、第2透明導電膜から形成し、
前記第5エッチングレジストは、前記第2透明電極の形成領域に配置し、
前記第5エッチングレジストマスクとして、前記第2透明導電膜をエッチングして前記第2透明電極を形成し、
前記第5エッチングレジストを剥離することを特徴とする液晶表示装置の製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011233834A JP2013092613A (ja) | 2011-10-25 | 2011-10-25 | 液晶表示装置及びその製造方法 |
CN201210423008.XA CN103076701B (zh) | 2011-10-25 | 2012-10-24 | 液晶显示装置及其制造方法 |
US13/659,942 US20130100368A1 (en) | 2011-10-25 | 2012-10-25 | Liquid crystal display device and manufacturing method therefor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011233834A JP2013092613A (ja) | 2011-10-25 | 2011-10-25 | 液晶表示装置及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013092613A true JP2013092613A (ja) | 2013-05-16 |
Family
ID=48135686
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011233834A Pending JP2013092613A (ja) | 2011-10-25 | 2011-10-25 | 液晶表示装置及びその製造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20130100368A1 (ja) |
JP (1) | JP2013092613A (ja) |
CN (1) | CN103076701B (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106783737B (zh) * | 2017-04-07 | 2020-02-21 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法、显示面板、显示装置 |
JP7170685B2 (ja) * | 2020-03-19 | 2022-11-14 | 株式会社東芝 | アイソレータ |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20080266479A1 (en) * | 2007-04-30 | 2008-10-30 | Byoung Ho Lim | Liquid crystal display panel and method for manufacturing the same |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW321731B (ja) * | 1994-07-27 | 1997-12-01 | Hitachi Ltd | |
KR100965175B1 (ko) * | 2002-12-06 | 2010-06-24 | 삼성전자주식회사 | 박막 트랜지스터 기판, 이의 제조 방법 및 이를 갖는액정표시장치 |
US7336336B2 (en) * | 2003-10-14 | 2008-02-26 | Lg. Philips Co. Ltd. | Thin film transistor array substrate, method of fabricating the same, liquid crystal display panel having the same and fabricating method thereof |
KR101107267B1 (ko) * | 2004-12-31 | 2012-01-19 | 엘지디스플레이 주식회사 | 박막 트랜지스터 기판 및 그 제조 방법과, 그를 이용한액정 패널 및 그 제조 방법 |
US7746444B2 (en) * | 2006-06-26 | 2010-06-29 | Lg Display Co., Ltd. | Array substrate, liquid crystal display device having the same, and manufacturing method thereof |
JP5235363B2 (ja) * | 2007-09-04 | 2013-07-10 | 株式会社ジャパンディスプレイイースト | 液晶表示装置 |
JP5117893B2 (ja) * | 2008-03-13 | 2013-01-16 | 三菱電機株式会社 | 液晶表示装置、及びその製造方法 |
CN101943815A (zh) * | 2009-07-07 | 2011-01-12 | 友达光电股份有限公司 | 液晶显示装置及其电极基板的制造方法 |
JP5351118B2 (ja) * | 2010-10-05 | 2013-11-27 | 株式会社ジャパンディスプレイ | 液晶表示装置 |
-
2011
- 2011-10-25 JP JP2011233834A patent/JP2013092613A/ja active Pending
-
2012
- 2012-10-24 CN CN201210423008.XA patent/CN103076701B/zh active Active
- 2012-10-25 US US13/659,942 patent/US20130100368A1/en not_active Abandoned
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20080266479A1 (en) * | 2007-04-30 | 2008-10-30 | Byoung Ho Lim | Liquid crystal display panel and method for manufacturing the same |
Also Published As
Publication number | Publication date |
---|---|
CN103076701A (zh) | 2013-05-01 |
CN103076701B (zh) | 2015-07-29 |
US20130100368A1 (en) | 2013-04-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8497966B2 (en) | FFS type TFT-LCD array substrate and manufacturing method thereof | |
US9437619B2 (en) | Array substrate, manufacturing method thereof and display device | |
US8609477B2 (en) | Manufacturing method for array substrate with fringe field switching type thin film transistor liquid crystal display | |
JP5079463B2 (ja) | 液晶表示装置及びその製造方法 | |
US9613986B2 (en) | Array substrate and its manufacturing method, display device | |
US10998353B2 (en) | Array substrate and display device | |
WO2014015453A1 (zh) | 薄膜晶体管、阵列基板及其制作方法、显示装置 | |
JP6382496B2 (ja) | 薄膜トランジスタアレイ基板及びその製造方法 | |
WO2014127579A1 (zh) | 薄膜晶体管阵列基板、制造方法及显示装置 | |
WO2015043282A1 (zh) | 阵列基板及其制造方法和显示装置 | |
WO2017024640A1 (zh) | 阵列基板及其制造方法 | |
WO2017012306A1 (zh) | 阵列基板的制备方法、阵列基板及显示装置 | |
WO2014194605A1 (zh) | 阵列基板、其制造方法及显示装置 | |
WO2015027632A1 (zh) | 一种阵列基板、显示装置及阵列基板的制造方法 | |
WO2014166181A1 (zh) | 薄膜晶体管及其制造方法、阵列基板及其制造方法、显示装置 | |
WO2014146358A1 (zh) | 阵列基板、阵列基板的制造方法及显示装置 | |
WO2014121562A1 (zh) | Tn型阵列基板及其制作方法、显示装置 | |
WO2017008333A1 (zh) | Tft基板结构的制作方法 | |
US9053988B2 (en) | TFT array substrate, manufacturing method of the same and display device | |
WO2015027620A1 (zh) | 阵列基板及其制作方法、显示装置及电子产品 | |
WO2018214740A1 (zh) | 显示基板及其制作方法、显示器件 | |
KR102340409B1 (ko) | 표시 장치 | |
US9741861B2 (en) | Display device and method for manufacturing the same | |
JP2014106437A (ja) | 液晶表示パネルおよびその製造方法 | |
CN109037241B (zh) | Ltps阵列基板及其制造方法、显示面板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140925 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150408 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150414 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20150804 |