CN110571248A - 阵列基板及其制造方法 - Google Patents

阵列基板及其制造方法 Download PDF

Info

Publication number
CN110571248A
CN110571248A CN201910752501.8A CN201910752501A CN110571248A CN 110571248 A CN110571248 A CN 110571248A CN 201910752501 A CN201910752501 A CN 201910752501A CN 110571248 A CN110571248 A CN 110571248A
Authority
CN
China
Prior art keywords
layer
insulating layer
array substrate
metal layer
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910752501.8A
Other languages
English (en)
Inventor
陈诚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd filed Critical Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority to CN201910752501.8A priority Critical patent/CN110571248A/zh
Priority to PCT/CN2019/109486 priority patent/WO2021027040A1/zh
Priority to US16/622,088 priority patent/US11018213B2/en
Publication of CN110571248A publication Critical patent/CN110571248A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本发明公开一种阵列基板及其制造方法。所述阵列基板包含一显示区及一绕线区，其中所述阵列基板包含一衬底基板、一有源层、一第一绝缘层、一第一金属层、一第二绝缘层、一第二金属层、一第三绝缘层、一第三金属层、一平坦层、一图案化无机层及一像素定义层。所述第一金属层包含至少一第一走线图案；所述第二金属层包含至少一第二走线图案；所述第三金属层包含至少一第三走线图案；及所述图案化无机层设于所述绕线区内的所述平坦层上且具有一底切结构。本发明的阵列基板及其制造方法可减少所述绕线区形成的边界的宽度。

Description

阵列基板及其制造方法
技术领域
本发明是有关于一种基板及其制造方法，特别是有关于一种阵列基板及其制造方法。
背景技术
全面屏是OLED显示技术发展的目标之一。目前的屏下(under-display)摄像头技术主要是通过对在显示面板中形成容纳一摄像头的一孔洞。然而，上述孔洞是通过移除一摄像头区域的衬底基板而形成，故容易影响封装效果，并且具有信赖性差(poorreliability)的问题。
为了解决上述问题，现有技术是通过在邻近孔洞的位置处(例如一显示区与所述摄像头区之间的边界处)设有位于所述阵列基板的晶体管结构下方的多个凹槽结构，所述多个凹槽结构各具有一底切(undercut)结构。在后续进行封装步骤时，蒸镀形成的一有机层(或无机层)会由于所述底切结构的台阶覆盖性差而断开。断开的有机层(或无机层)会覆盖所述多个凹槽结构，进而保护所述显示区不受水气或氧气的入侵，提高显示面板的信赖性。
另外，现有的金属信号线是平行设置并且绕过所述孔洞，而形成具有一定宽度的绕线区。此外，在现有的显示面板，平行设置的所述绕线区与所述多个凹槽结构会形成屏下摄像头区的边界(border)，此边界的形成会降低全面屏的屏占比，进而降低了全面屏的视觉体验。
故，有必要提供一种阵列基板及其制造方法，以解决现有技术所存在的问题。
发明内容
有鉴于此，本发明提供一种阵列基板及其制造方法，以解决现有技术中平行设置的所述绕线区与所述多个凹槽结构所形成的边界降低全面屏的屏占比的问题。
本发明的一目的在于提供一种阵列基板及其制造方法，其通过在所述绕线区中形成层叠设置的第一走线图案、第二走线图案及底切结构，从而减少所述绕线区形成的边界(border)的宽度。
为达成本发明的前述目的，本发明一实施例提供一种阵列基板，其中所述阵列基板包含：一衬底基板、一有源层、一第一绝缘层、一第一金属层、一第二绝缘层、一第二金属层、一第三绝缘层、一第三金属层、一平坦层、一图案化无机层及一像素定义层。所述有源层设于所述显示区内的所述衬底基板上。所述第一绝缘层设于所述显示区内的所述有源层上及所述绕线区内的所述衬底基板上。所述第一金属层设于所述第一绝缘层上，其中所述第一金属层包含至少一第一走线图案，设于所述绕线区内的所述第一绝缘层上。所述第二绝缘层设于所述第一金属层上。所述第二金属层设于所述第二绝缘层上，其中所述第二金属层包含至少一第二走线图案，设于所述绕线区内的所述第二绝缘层上。所述第三绝缘层设于所述第二金属层上。所述第三金属层设于所述第三绝缘层上，其中所述第三金属层包含至少一第三走线图案，设于所述绕线区内的所述第三绝缘层上。所述平坦层覆盖所述第三金属层。所述图案化无机层设于所述绕线区内的所述平坦层上。所述像素定义层设于所述图案化无机层上及所述显示区内的所述平坦层上，其中所述绕线区内的所述像素定义层的至少一侧超出所述图案化无机层，以使所述图案化无机层具有一底切结构。
在本发明的一实施例中，所述第一金属层还包含一第一栅极结构图案层，设于所述显示区内的所述第一绝缘层上。
在本发明的一实施例中，所述第二金属层还包含一第二栅极结构图案层，设于所述显示区内的所述第二绝缘层上。
在本发明的一实施例中，所述第三金属层还包含一源/漏极结构图案，设于所述显示区内的所述第三绝缘层上，其中所述源/漏极结构图案通过贯穿所述第三绝缘层、所述第二绝缘层与所述第一绝缘层的一第一通孔以电性连接所述有源层。
在本发明的一实施例中，所述阵列基板还包含一阳极层，所述阳极层设于所述显示区内的所述平坦层上，其中所述阳极层通过贯穿所述平坦层的一第二通孔以电性连接所述源/漏极结构图案。
在本发明的一实施例中，所述图案化无机层的一材质包含氧化硅、氮化硅及氮氧化硅中的至少一种。
再者，本发明另一实施例提供一种阵列基板的制造方法，所述阵列基板包含一显示区及一绕线区，其中所述阵列基板的制造方法包含步骤：提供一衬底基板；形成一有源层于所述显示区内的所述衬底基板上；形成一第一绝缘层于所述显示区内的所述有源层上及所述绕线区内的所述衬底基板上；形成一第一金属层于所述第一绝缘层上，其中所述第一金属层包含至少一第一走线图案，设于所述绕线区内的所述第一绝缘层上；形成一第二绝缘层于所述第一金属层上；形成一第二金属层于所述第二绝缘层上，其中所述第二金属层包含至少一第二走线图案，设于所述绕线区内的所述第二绝缘层上；形成一第三绝缘层于所述第二金属层上；形成一第三金属层于所述第三绝缘层上，其中所述第三金属层包含至少一第三走线图案，设于所述绕线区内的所述第三绝缘层上；覆盖一平坦层于所述第三金属层上；形成一图案化无机层于所述绕线区内的所述平坦层上；形成一像素定义层于所述图案化无机层上及所述显示区内的所述平坦层上；及对所述图案化无机层进行一蚀刻步骤，以使所述绕线区内的所述像素定义层的至少一侧超出进行所述蚀刻步骤后的所述图案化无机层，其中进行所述蚀刻步骤后的所述图案化无机层具有一底切结构。
在本发明的一实施例中，所述第一金属层还包含一第一栅极结构图案层，设于所述显示区内的所述第一绝缘层上；及所述第二金属层还包含一第二栅极结构图案层，设于所述显示区内的所述第二绝缘层上。
在本发明的一实施例中，所述第二金属层还包含一源/漏极结构图案，设于所述显示区内的所述第二绝缘层上，其中所述源/漏极结构图案通过贯穿所述第三绝缘层、所述第二绝缘层与所述第一绝缘层的一第一通孔以电性连接所述有源层。
在本发明的一实施例中，在覆盖所述平坦层的步骤之后及形成所述图案化无机层的步骤之前，还包含步骤：形成一阳极层于所述显示区内的所述平坦层上，其中所述阳极层通过贯穿所述平坦层的一第二通孔以电性连接所述源/漏极结构图案。
在本发明的一实施例中，所述蚀刻步骤的一蚀刻液包含一氢氟酸蚀刻液及一缓冲氧化蚀刻液。
与现有技术相比较，本发明的阵列基板及其制造方法，通过在所述绕线区中形成层叠设置的第一走线图案、第二走线图案、第三走线图案及底切结构，从而减少所述绕线区形成的边界的宽度。另外，由于第一走线图案、第二走线图案、第三走线图案及底切结构可与显示区的构件一并形成，故可降低光掩膜的使用量。
为让本发明的上述内容能更明显易懂，下文特举优选实施例，并配合所附图式，作详细说明如下：
附图说明
图1A是本发明一实施例的阵列基板的剖面示意图。
图1B是本发明一实施例的阵列基板的显示区、绕线区、开孔区及伪像素区的示意图。
图2是本发明一实施例的阵列基板的制造方法的流程示意图。
图3A至3C是本发明一实施例的阵列基板的制造方法的各个制造步骤的剖面示意图。
具体实施方式
以下各实施例的说明是参考附加的图式，用以例示本发明可用以实施的特定实施例。再者，本发明所提到的方向用语，例如上、下、顶、底、前、后、左、右、内、外、侧面、周围、中央、水平、横向、垂直、纵向、轴向、径向、最上层或最下层等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本发明，而非用以限制本发明。
请参照图1A及图1B，本发明一实施例的阵列基板10包含一显示区(active area；AA)10A及一绕线区10B。在一实施例中，所述阵列基板10还包含一开孔区10C，其中所述绕线区10B介于所述显示区10A与所述开孔区10C之间。在一范例中，所述开孔区10C可用于容纳一摄像头或一指纹辨识模块等屏下元件。
本发明一实施例的阵列基板10包含一衬底基板11、一有源层12、一第一绝缘层13、一第一金属层14、一第二绝缘层143、一第二金属层144、一第三绝缘层15、一第三金属层16、一平坦层17、一图案化无机层18及一像素定义层19。在一实施例中，所述衬底基板11可用于承载所述有源层12、所述第一绝缘层13、所述第一金属层14、所述第二绝缘层143、所述第二金属层144、所述第三绝缘层15、所述第三金属层16、所述平坦层17、所述图案化无机层18及所述像素定义层19。在一实施例中，所述衬底基板11例如是一柔性基板、一透光基板或者一柔性透光基板。
本发明一实施例的阵列基板10的有源层12设于所述显示区10A的所述衬底基板11上。所述有源层12可包含通过掺杂方式所形成的一源极掺杂区121与一漏极掺杂区122，以及设置在所述源极掺杂区121与所述漏极掺杂区122之间的一沟道区123。所述源极掺杂区121、所述漏极掺杂区122与所述沟道区123位在所述显示区10A上。
本发明一实施例的阵列基板10的第一绝缘层13设于所述显示区10A内的所述有源层12上及所述绕线区10B内的所述衬底基板11上。在一实施例中，所述第一绝缘层13作为一栅极绝缘层。
本发明一实施例的阵列基板10的第一金属层14设于所述第一绝缘层13上，其中所述第一金属层14包含至少一第一走线图案141，设于所述绕线区10B内的所述第一绝缘层13上。在一实施例中，所述第一金属层14还包含一第一栅极结构图案层142，所述第一栅极结构图案层142设于所述显示区10A内的所述第一绝缘层13上。在另一实施例中，所述第一走线图案141与所述第一栅极结构图案层142是通过同一光掩膜工艺所形成，故可减少光掩膜的使用数量。
本发明一实施例的阵列基板10的第二绝缘层143设于所述第一金属层14上。在一实施例中，所述第二绝缘层143作为一栅极绝缘层。
本发明一实施例的阵列基板10的第二金属层144设于所述第二绝缘层143上，其中所述第二金属层144包含至少一第二走线图案144A，设于所述绕线区10B内的所述第二绝缘层143上。在一实施例中，所述第二金属层144还包含一第二栅极结构图案层144B，所述第二栅极结构图案层144B设于所述显示区10A内的所述第二绝缘层143上。在另一实施例中，所述第二走线图案144A与所述第二栅极结构图案层144B是通过同一光掩膜工艺所形成，故可减少光掩膜的使用数量。一方面，位在所述显示区的第一栅极结构图案层142与第二栅极结构图案层144B相互对齐，以使所述第一栅极结构图案层142与所述第二栅极结构图案层144B形成存储电容。另一方面，在一实施例中，位于所述绕线区10B的所述第一走线图案141与所述第二走线图案144A不需存储电容，故所述第一走线图案141与所述第二走线图案144A之间不需对齐。
本发明一实施例的阵列基板10的第三绝缘层15设于所述第二金属层144上。在一实施例中，所述第三绝缘层15可作为一层间绝缘层(ILD)。在一实施例中，位于所述显示区10A的所述第三绝缘层15包含三类开孔，第一类开孔至所述有源层12，第二类开孔至所述第一金属层14，第三类开孔至所述第二金属层144。
本发明一实施例的阵列基板10的第三金属层16设于所述第三绝缘层15上，其中所述第三金属层16包含至少一第三走线图案161，设于所述绕线区10B内的所述第三绝缘层15上。在一实施例中，所述第三金属层16还包含一源/漏极结构图案162，设于所述显示区10A内的所述第三绝缘层15上，其中所述源/漏极结构图案162通过贯穿所述第三绝缘层15、所述第二绝缘层143与所述第一绝缘层13的一第一通孔151以电性连接所述有源层12。在另一实施例中，所述第三走线图案161与所述源/漏极结构图案162是通过同一光掩膜工艺所形成，故可减少光掩膜的使用数量。在又一实施例中，位于所述显示区10A的所述第三金属层16通过所述第三绝缘层15的三类开孔而和所述有源层12、所述第一金属层14、所述第二金属层144进行搭接。
本发明一实施例的阵列基板10的平坦层17覆盖所述第三金属层16。所述平坦层17可用于保护及平坦化位于所述显示区10A内所形成的晶体管结构以及位于所述绕线区10B的第一走线图案141、第二走线图案144A与第三走线图案161。在一实施例中，所述阵列基板10还包含一阳极层171，所述阳极层171设于所述显示区10A内的所述平坦层17上，其中所述阳极层171通过贯穿所述平坦层17的一第二通孔172以电性连接所述源/漏极结构图案162。
本发明一实施例的阵列基板10的图案化无机层18设于所述绕线区10B内的所述平坦层17上。在一实施例中，所述图案化无机层18的一材质包含氧化硅、氮化硅及氮氧化硅中的至少一种。
本发明一实施例的阵列基板10的像素定义层19设于所述图案化无机层18上及所述显示区10A内的所述平坦层17上，其中所述绕线区10B内的所述像素定义层19的至少一侧191超出所述图案化无机层18，以使所述图案化无机层18具有一底切结构181。所述底切结构181的用途在于，在后续进行封装步骤时，蒸镀形成的一有机层(或无机层)会由于所述底切结构的台阶覆盖性差而断开。断开的有机层(或无机层)会覆盖所述多个凹槽结构，进而保护所述显示区不受水气或氧气的入侵，提高显示面板的信赖性。值得一提的是，所述底切结构181位在阵列基板10的晶体管结构的上方，并且可与现有的阵列基板10的制作过程整合，故可减少光掩膜的使用量。
在一实施例中，所述阵列基板10例如还可包含一阻隔层192与一缓冲层193，两者位于所述衬底基板11与所述有源层12之间。在另一实施例中，所述阵列基板10例如还可包含一图案化支撑层194，位于所述显示区10A内的所述像素定义层19上。
在一实施例中，所述显示区10A与所述绕线区10B之间定义有一伪像素区(dummypixel area)10D。所述伪像素区10D主要是基于保持阵列基板10的图形均一性而形成的区域。
由上可知，本发明一实施例的阵列基板10是通过在所述绕线区10B中形成层叠设置的第一走线图案141、第二走线图案144A、第三走线图案161及底切结构181，从而减少所述绕线区形成的边界(border)的宽度。
请参照图2及图3A至3C，图2是本发明实施例的阵列基板的制造方法20的流程示意图，及图3A至3C是本发明实施例的显示面板的制造方法20的各个制造步骤的剖面示意图。本发明实施例的阵列基板的制造方法20中，所述阵列基板包含一显示区及一绕线区，并且包含步骤201至210：提供一衬底基板(步骤201)；形成一有源层于所述显示区内的所述衬底基板上(步骤202)；形成一第一绝缘层于所述显示区内的所述有源层上及所述绕线区内的所述衬底基板上(步骤203)；形成一第一金属层于所述第一绝缘层上，其中所述第一金属层包含至少一第一走线图案，设于所述绕线区内的所述第一绝缘层上(步骤204)；形成一第二绝缘层于所述第一金属层上(步骤205)；形成一第二金属层于所述第二绝缘层上，其中所述第二金属层包含至少一第二走线图案，设于所述绕线区内的所述第二绝缘层上(步骤206)；形成一第三绝缘层于所述第二金属层上(步骤207)；形成一第三金属层于所述第三绝缘层上，其中所述第三金属层包含至少一第三走线图案，设于所述绕线区内的所述第三绝缘层上(步骤208)；覆盖一平坦层于所述第二金属层上(步骤209)；形成一图案化无机层于所述绕线区内的所述平坦层上(步骤210)；形成一像素定义层于所述图案化无机层上及所述显示区内的所述平坦层上(步骤211)；对所述图案化无机层进行一蚀刻步骤，以使所述绕线区内的所述像素定义层的至少一侧超出进行所述蚀刻步骤后的所述图案化无机层，其中进行所述蚀刻步骤后的所述图案化无机层具有一底切结构(步骤212)。
请一并参照图2及图3A，本发明实施例的阵列基板的制造方法20的步骤201是：提供一衬底基板11。在一实施例中，所述衬底基板11例如是一柔性基板、一透光基板或者一柔性透光基板。
请一并参照图2及图3A，本发明实施例的阵列基板的制造方法20的步骤202是：形成一有源层12于所述显示区10A内的所述衬底基板11上。所述有源层12可包含通过掺杂方式所形成的一源极掺杂区121与一漏极掺杂区122。所述源极掺杂区121与所述漏极掺杂区122位在所述显示区10A内。要提到的是，所述有源层12的材料与制作方法可参考一般半导体工艺中常见材料或制作方法。
请一并参照图2及图3A，本发明实施例的阵列基板的制造方法20的步骤203是：形成一第一绝缘层13于所述显示区10A内的所述有源层12上及所述绕线区10B内的所述衬底基板11上。要提到的是，所述第一绝缘层13的材料与制作方法可参考一般半导体工艺中常见材料或制作方法。
请一并参照图2及图3A，本发明实施例的阵列基板的制造方法20的步骤204是：形成一第一金属层14于所述第一绝缘层13上，其中所述第一金属层14包含至少一第一走线图案141，设于所述绕线区内的所述第一绝缘层上。在一实施例中，所述第一金属层14还包含一第一栅极结构图案层142，所述第一栅极结构图案层142设于所述显示区10A内的所述第一绝缘层13上。在另一实施例中，所述第一走线图案141与所述第一栅极结构图案层142是通过同一光掩膜工艺所形成，故可减少光掩膜的使用数量。
请一并参照图2及图3A，本发明实施例的阵列基板的制造方法20的步骤205是：形成一第二绝缘层143于所述第一金属层14上。在一实施例中，所述第二绝缘层143作为一栅极绝缘层。
请一并参照图2及图3A，本发明实施例的阵列基板的制造方法20的步骤206是：形成一第二金属层144设于所述第二绝缘层143上，其中所述第二金属层144包含至少一第二走线图案144A，设于所述绕线区10B内的所述第二绝缘层143上。在一实施例中，所述第二金属层144还包含一第二栅极结构图案层144B，所述第二栅极结构图案层144B设于所述显示区10A内的所述第二绝缘层143上。在另一实施例中，所述第二走线图案144A与所述第二栅极结构图案层144B是通过同一光掩膜工艺所形成，故可减少光掩膜的使用数量。一方面，位在所述显示区的第一栅极结构图案层142与第二栅极结构图案层144B相互对齐，以使所述第一栅极结构图案层142与所述第二栅极结构图案层144B形成存储电容。另一方面，在一实施例中，位于所述绕线区10B的所述第一走线图案141与所述第二走线图案144A不需存储电容，故所述第一走线图案141与所述第二走线图案144A之间不需对齐。
请一并参照图2及图3A，本发明实施例的阵列基板的制造方法20的步骤207是：形成一第三绝缘层15于所述第二金属层144上。在一实施例中，所述第三绝缘层15可作为一层间绝缘层(ILD)。要提到的是，所述第三绝缘层15的材料与制作方法可参考一般半导体工艺中常见材料或制作方法。
请一并参照图2及图3A，本发明实施例的阵列基板的制造方法20的步骤208是：形成一第三金属层16于所述第三绝缘层15上，其中所述第三金属层16包含至少一第三走线图案161，设于所述绕线区10B内的所述第三绝缘层15上。在一实施例中，所述第三金属层16还包含一源/漏极结构图案162，设于所述显示区10A内的所述第三绝缘层15上，其中所述源/漏极结构图案162通过贯穿所述第三绝缘层15、所述第二绝缘层143与所述第一绝缘层13的一第一通孔151以电性连接所述有源层12。在一范例中，例如可先通过微影蚀刻的方式形成所述第一通孔151，之后进行形成所述第三金属层16的步骤。在另一实施例中，所述第三走线图案161与所述源/漏极结构图案162是通过同一光掩膜工艺所形成，故可减少光掩膜的使用数量。
请一并参照图2及图3A，本发明实施例的阵列基板的制造方法20的步骤209是：覆盖一平坦层17于所述第三金属层16上。所述平坦层17可用于保护及平坦化位于所述显示区10A内所形成的晶体管结构以及位于所述绕线区10B的第一走线图案141、第二走线图案144A与第三走线图案161。要提到的是，所述平坦层17的材料与制作方法可参考一般半导体工艺中常见材料或制作方法。
请一并参照图2及图3B，本发明实施例的阵列基板的制造方法20的步骤210是：形成一图案化无机层18于所述绕线区10B内的所述平坦层17上。在一实施例中，所述图案化无机层18的一材质包含氧化硅、氮化硅及氮氧化硅中的至少一种。
在一实施例中，在覆盖所述平坦层的步骤209之后及形成所述图案化无机层210的步骤之前，本发明一实施例的阵列基板的制造方法20还包含步骤：形成一阳极层171于所述显示区10A内的所述平坦层17上，其中所述阳极层171通过贯穿所述平坦层17的一第二通孔172以电性连接所述源/漏极结构图案162。在一范例中，例如可先通过微影蚀刻的方式形成所述第二通孔172，之后进行形成所述阳极层171的步骤。
请一并参照图2及图3C，本发明实施例的阵列基板的制造方法20的步骤211是：形成一像素定义层19于所述图案化无机层18上及所述显示区10A内的所述平坦层17上。在一实施例中，所述像素定义层19的材料可参考一般半导体工艺中常见材料。
请一并参照图1A及图2，本发明实施例的阵列基板的制造方法20的步骤212是：对所述图案化无机层18进行一蚀刻步骤，以使所述绕线区10B内的所述像素定义层19的至少一侧191超出进行所述蚀刻步骤后的所述图案化无机层18，其中进行所述蚀刻步骤后的所述图案化无机层18具有一底切结构181。在本步骤212中，所述平坦层17可作为一蚀刻阻档层，以使所述图案化无机层18被一蚀刻液横向蚀刻，进而具有一底切结构181。在一实施例中，所述蚀刻步骤例如可通过覆盖一光阻(未绘示)于所述像素定义层19上来进行。在另一实施例中，所述蚀刻步骤的蚀刻液包含一氢氟酸(HF)蚀刻液及一缓冲氧化蚀刻液(bufferoxide etchant；BOE)。
在一实施例中，所述阵列基板10例如还可包含形成阻隔层192与缓冲层193，两者形成于所述衬底基板11与所述有源层12之间。在另一实施例中，所述阵列基板10的制造方法例如还可形成一图案化支撑层194，位于所述显示区10A内的所述像素定义层19上。
由上可知，本发明一实施例的阵列基板的制造方法20是通过在所述绕线区10B中形成层叠设置的第一走线图案141、所述第二走线图案144A、第三走线图案161及底切结构181，从而减少所述绕线区形成的边界的宽度。此外，由于所述第一走线图案141、所述第二走线图案144A与所述第三走线图案161可并入现有的光掩膜工艺来形成(例如形成所述第一栅极结构图案层142、所述第二栅极结构图案层144B与所述源/漏极结构图案162的光掩膜工艺)，故可减少光掩膜的使用数量(或不额外增加光掩膜的使用数量)。
本发明已由上述相关实施例加以描述，然而上述实施例仅为实施本发明的范例。必需指出的是，已公开的实施例并未限制本发明的范围。相反地，包含于权利要求书的精神及范围的修改及均等设置均包括于本发明的范围内。

Claims (11)

1.一种阵列基板，包含一显示区及一绕线区，其特征在于：所述阵列基板包含：
一衬底基板；
一有源层，设于所述显示区内的所述衬底基板上；
一第一绝缘层，设于所述显示区内的所述有源层上及所述绕线区内的所述衬底基板上；
一第一金属层，设于所述第一绝缘层上，其中所述第一金属层包含至少一第一走线图案，设于所述绕线区内的所述第一绝缘层上；
一第二绝缘层，设于所述第一金属层上；
一第二金属层，设于所述第二绝缘层上，其中所述第二金属层包含至少一第二走线图案，设于所述绕线区内的所述第二绝缘层上；
一第三绝缘层，设于所述第二金属层上；
一第三金属层，设于所述第三绝缘层上，其中所述第三金属层包含至少一第三走线图案，设于所述绕线区内的所述第三绝缘层上；
一平坦层，覆盖所述第三金属层；
一图案化无机层，设于所述绕线区内的所述平坦层上；及
一像素定义层，设于所述图案化无机层上及所述显示区内的所述平坦层上，其中所述绕线区内的所述像素定义层的至少一侧超出所述图案化无机层，以使所述图案化无机层具有一底切结构。
2.如权利要求1所述的阵列基板，其特征在于：所述第一金属层还包含一第一栅极结构图案层，设于所述显示区内的所述第一绝缘层上。
3.如权利要求2所述的阵列基板，其特征在于：所述第二金属层还包含一第二栅极结构图案层，设于所述显示区内的所述第二绝缘层上，设于所述显示区内的所述第一绝缘层上。
4.如权利要求3所述的阵列基板，其特征在于：所述第三金属层还包含一源/漏极结构图案，设于所述显示区内的所述第三绝缘层上，其中所述源/漏极结构图案通过贯穿所述第三绝缘层、所述第二绝缘层与所述第一绝缘层的一第一通孔以电性连接所述有源层。
5.如权利要求4所述的阵列基板，其特征在于：还包含一阳极层，所述阳极层设于所述显示区内的所述平坦层上，其中所述阳极层通过贯穿所述平坦层的一第二通孔以电性连接所述源/漏极结构图案。
6.如权利要求1所述的阵列基板，其特征在于：所述图案化无机层的一材质包含氧化硅、氮化硅及氮氧化硅中的至少一种。
7.一种阵列基板的制造方法，所述阵列基板包含一显示区及一绕线区，其特征在于：所述阵列基板的制造方法包含步骤：
提供一衬底基板；
形成一有源层于所述显示区内的所述衬底基板上；
形成一第一绝缘层于所述显示区内的所述有源层上及所述绕线区内的所述衬底基板上；
形成一第一金属层于所述第一绝缘层上，其中所述第一金属层包含至少一第一走线图案，设于所述绕线区内的所述第一绝缘层上；
形成一第二绝缘层于所述第一金属层上；
形成一第二金属层于所述第二绝缘层上，其中所述第二金属层包含至少一第二走线图案，设于所述绕线区内的所述第二绝缘层上；
形成一第三绝缘层于所述第二金属层上；
形成一第三金属层于所述第三绝缘层上，其中所述第三金属层包含至少一第三走线图案，设于所述绕线区内的所述第三绝缘层上；
覆盖一平坦层于所述第三金属层上；
形成一图案化无机层于所述绕线区内的所述平坦层上；
形成一像素定义层于所述图案化无机层上及所述显示区内的所述平坦层上；及
对所述图案化无机层进行一蚀刻步骤，以使所述绕线区内的所述像素定义层的至少一侧超出进行所述蚀刻步骤后的所述图案化无机层，其中进行所述蚀刻步骤后的所述图案化无机层具有一底切结构。
8.如权利要求7所述的阵列基板的制造方法，其特征在于：所述第一金属层还包含一第一栅极结构图案层，设于所述显示区内的所述第一绝缘层上；及所述第二金属层还包含一第二栅极结构图案层，设于所述显示区内的所述第二绝缘层上。
9.如权利要求8所述的阵列基板的制造方法，其特征在于：所述第三金属层还包含一源/漏极结构图案，设于所述显示区内的所述第三绝缘层上，其中所述源/漏极结构图案通过贯穿所述第三绝缘层、所述第二绝缘层与所述第一绝缘层的一第一通孔以电性连接所述有源层。
10.如权利要求9所述的阵列基板的制造方法，其特征在于：在覆盖所述平坦层的步骤之后及形成所述图案化无机层的步骤之前，还包含步骤：形成一阳极层于所述显示区内的所述平坦层上，其中所述阳极层通过贯穿所述平坦层的一第二通孔以电性连接所述源/漏极结构图案。
11.如权利要求7所述的阵列基板的制造方法，其特征在于：所述蚀刻步骤的一蚀刻液包含一氢氟酸蚀刻液及一缓冲氧化蚀刻液。
CN201910752501.8A 2019-08-15 2019-08-15 阵列基板及其制造方法 Pending CN110571248A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201910752501.8A CN110571248A (zh) 2019-08-15 2019-08-15 阵列基板及其制造方法
PCT/CN2019/109486 WO2021027040A1 (zh) 2019-08-15 2019-09-30 阵列基板及其制造方法
US16/622,088 US11018213B2 (en) 2019-08-15 2019-09-30 Array substrate and method of fabricating same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910752501.8A CN110571248A (zh) 2019-08-15 2019-08-15 阵列基板及其制造方法

Publications (1)

Publication Number Publication Date
CN110571248A true CN110571248A (zh) 2019-12-13

Family

ID=68775346

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910752501.8A Pending CN110571248A (zh) 2019-08-15 2019-08-15 阵列基板及其制造方法

Country Status (2)

Country Link
CN (1) CN110571248A (zh)
WO (1) WO2021027040A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111244322A (zh) * 2020-01-17 2020-06-05 京东方科技集团股份有限公司 显示基板及其制作方法、和显示装置
CN111312723A (zh) * 2020-02-21 2020-06-19 京东方科技集团股份有限公司 一种显示面板及显示装置
CN111415974A (zh) * 2020-04-29 2020-07-14 武汉华星光电半导体显示技术有限公司 Oled显示面板及其制备方法
CN112582432A (zh) * 2020-12-10 2021-03-30 昆山国显光电有限公司 阵列基板、阵列基板的制作方法和显示面板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108919581A (zh) * 2018-06-29 2018-11-30 厦门天马微电子有限公司 一种显示面板及其制备方法、电子设备
CN109560087A (zh) * 2018-12-14 2019-04-02 武汉华星光电半导体显示技术有限公司 一种tft阵列基板及其制备方法
CN109671870A (zh) * 2018-12-19 2019-04-23 武汉华星光电半导体显示技术有限公司 有机发光显示装置及其制造方法
CN109686758A (zh) * 2018-12-04 2019-04-26 武汉华星光电半导体显示技术有限公司 一种柔性显示面板及其制备方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10205122B2 (en) * 2015-11-20 2019-02-12 Samsung Display Co., Ltd. Organic light-emitting display and method of manufacturing the same
CN105810690B (zh) * 2016-04-01 2020-05-08 京东方科技集团股份有限公司 显示基板及其制造方法和显示装置
CN108957890B (zh) * 2018-07-27 2021-07-16 厦门天马微电子有限公司 显示面板和显示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108919581A (zh) * 2018-06-29 2018-11-30 厦门天马微电子有限公司 一种显示面板及其制备方法、电子设备
CN109686758A (zh) * 2018-12-04 2019-04-26 武汉华星光电半导体显示技术有限公司 一种柔性显示面板及其制备方法
CN109560087A (zh) * 2018-12-14 2019-04-02 武汉华星光电半导体显示技术有限公司 一种tft阵列基板及其制备方法
CN109671870A (zh) * 2018-12-19 2019-04-23 武汉华星光电半导体显示技术有限公司 有机发光显示装置及其制造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111244322A (zh) * 2020-01-17 2020-06-05 京东方科技集团股份有限公司 显示基板及其制作方法、和显示装置
CN111244322B (zh) * 2020-01-17 2022-04-26 京东方科技集团股份有限公司 显示基板及其制作方法、和显示装置
CN111312723A (zh) * 2020-02-21 2020-06-19 京东方科技集团股份有限公司 一种显示面板及显示装置
CN111312723B (zh) * 2020-02-21 2024-02-02 京东方科技集团股份有限公司 一种显示面板及显示装置
CN111415974A (zh) * 2020-04-29 2020-07-14 武汉华星光电半导体显示技术有限公司 Oled显示面板及其制备方法
CN111415974B (zh) * 2020-04-29 2022-10-04 武汉华星光电半导体显示技术有限公司 Oled显示面板及其制备方法
CN112582432A (zh) * 2020-12-10 2021-03-30 昆山国显光电有限公司 阵列基板、阵列基板的制作方法和显示面板
CN112582432B (zh) * 2020-12-10 2023-10-13 昆山国显光电有限公司 阵列基板、阵列基板的制作方法和显示面板

Also Published As

Publication number Publication date
WO2021027040A1 (zh) 2021-02-18

Similar Documents

Publication Publication Date Title
CN110571248A (zh) 阵列基板及其制造方法
CN110707126B (zh) 阵列基板及其制造方法
US11925070B2 (en) Display panel
CN109671858B (zh) 一种显示屏的制作方法
KR102541449B1 (ko) 박막 증착용 마스크 어셈블리
US11374083B2 (en) Array substrate and fabrication method thereof, array substrate motherboard and display device
JP4113197B2 (ja) 有機電界発光表示装置
WO2020087852A1 (zh) 显示面板、复合屏和复合屏的制备方法
CN117177606A (zh) Oled显示面板及显示装置
US20210210718A1 (en) Display substrate and manufacturing method thereof
JP2007193313A (ja) 有機発光ディスプレイ及びその製造方法
JP4579511B2 (ja) Ｘ線検出アレイ素子を製造する方法
US11882716B2 (en) Display panel, method for manufacturing same, and display apparatus
CN109390359B (zh) 显示基板及其制作方法、显示装置
CN113410414A (zh) 可拉伸阵列基板及其制作方法、显示面板、以及显示装置
KR20110121890A (ko) 표시 장치 및 그의 제조 방법
US20080048191A1 (en) Organic light emitting display device and method of fabricating the same
CN112002636A (zh) 阵列基板、其制备方法以及显示面板
KR102600693B1 (ko) 박막 트랜지스터 어레이 기판 및 그의 제조방법
CN102044495A (zh) 制造具有掩埋栅极的半导体器件的方法
US11195900B2 (en) Array substrate with protrusion patterns and method of fabricating same
US11018213B2 (en) Array substrate and method of fabricating same
US20210391338A1 (en) Semiconductor memory device with guard pillar and manufacturing method thereof
EP4145529A1 (en) Display substrate and method for manufacturing same, and display device
US11205651B2 (en) Memory structure and method for manufacturing the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20191213

RJ01 Rejection of invention patent application after publication