CN110707126B - 阵列基板及其制造方法 - Google Patents

阵列基板及其制造方法 Download PDF

Info

Publication number
CN110707126B
CN110707126B CN201910823391.XA CN201910823391A CN110707126B CN 110707126 B CN110707126 B CN 110707126B CN 201910823391 A CN201910823391 A CN 201910823391A CN 110707126 B CN110707126 B CN 110707126B
Authority
CN
China
Prior art keywords
layer
insulating layer
metal layer
disposed
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910823391.XA
Other languages
English (en)
Other versions
CN110707126A (zh
Inventor
陈诚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd filed Critical Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority to CN201910823391.XA priority Critical patent/CN110707126B/zh
Priority to PCT/CN2019/109308 priority patent/WO2021042438A1/zh
Priority to US16/622,131 priority patent/US11195900B2/en
Publication of CN110707126A publication Critical patent/CN110707126A/zh
Application granted granted Critical
Publication of CN110707126B publication Critical patent/CN110707126B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本发明公开一种阵列基板及其制造方法。所述阵列基板包含一显示区及一绕线区，其中所述阵列基板包含一衬底基板、一有源层、一第一绝缘层、一第一金属层、一第二绝缘层、一第二金属层、一第三绝缘层、一第三金属层一图案化平坦层、一像素定义层及一支撑层。所述第一金属层包含至少一第一走线图案，设于所述绕线区内的所述第一绝缘层上；所述第二金属层包含至少一第二走线图案，设于所述绕线区内的所述第二绝缘层上；所述第三金属层包含至少一第三走线图案，设于所述绕线区内的所述第三绝缘层上及所述绕线区内的所述像素定义层与所述支撑层共同具有至少一底切结构。本发明的阵列基板及其制造方法可减少所述绕线区形成的边界(border)的宽度。

Description

阵列基板及其制造方法
技术领域
本发明是有关于一种基板及其制造方法，特别是有关于一种阵列基板及其制造方法。
背景技术
全面屏是OLED显示技术发展的目标之一。目前的屏下(under-display)摄像头技术主要是通过对在显示面板中形成容纳一摄像头的一孔洞。然而，上述孔洞是通过移除一摄像头区域的衬底基板而形成，故容易影响封装效果，并且具有信赖性差(poorreliability)的问题。
为了解决上述问题，现有技术是通过在邻近孔洞的位置处(例如一显示区与所述摄像头区之间的边界处)设有位于所述阵列基板的晶体管结构下方的多个凹槽结构，所述多个凹槽结构各具有一底切(undercut)结构。在后续进行封装步骤时，蒸镀形成的一有机层(或无机层)会由于所述底切结构的台阶覆盖性差而断开。断开的有机层(或无机层)会覆盖所述多个凹槽结构，进而保护所述显示区不受水气或氧气的入侵，提高显示面板的信赖性。
另外，现有的金属信号线是平行设置并且绕过所述孔洞，而形成具有一定宽度的绕线区。此外，在现有的显示面板，平行设置的所述绕线区与所述多个凹槽结构会形成屏下摄像头区的边界(border)，此边界的形成会降低全面屏的屏占比，进而降低了全面屏的视觉体验。
故，有必要提供一种阵列基板及其制造方法，以解决现有技术所存在的问题。
发明内容
有鉴于此，本发明提供一种阵列基板及其制造方法，以解决现有技术中平行设置的所述绕线区与所述多个凹槽结构所形成的边界降低全面屏的屏占比的问题。
本发明的一目的在于提供一种阵列基板及其制造方法，其通过在所述绕线区中形成层叠设置的第一走线图案、第二走线图案及底切结构，从而减少所述绕线区形成的边界(border)的宽度。
为达成本发明的前述目的，本发明一实施例提供一种阵列基板，其中所述阵列基板包含：一衬底基板、一有源层、一第一绝缘层、一第一金属层、一第二绝缘层、一第二金属层、一第三绝缘层、一第三金属层、一图案化平坦层、一像素定义层及一支撑层。所述有源层设于所述显示区内的所述衬底基板上。所述第一绝缘层设于所述显示区内的所述有源层上及所述绕线区内的所述衬底基板上。所述第一金属层设于所述第一绝缘层上，其中所述第一金属层包含至少一第一走线图案，设于所述绕线区内的所述第一绝缘层上。所述第二绝缘层设于所述第一金属层上。所述第二金属层设于所述第二绝缘层上，其中所述第二金属层包含至少一第二走线图案，设于所述绕线区内的所述第二绝缘层上。所述第三绝缘层设于所述第二金属层上。所述第三金属层设于所述第三绝缘层上，其中所述第三金属层包含至少一第三走线图案，设于所述绕线区内的所述第三绝缘层上。所述图案化平坦层设于所述显示区内的所述第二金属层上与所述绕线区内的所述第二金属层上。所述像素定义层设于所述图案化平坦层上。所述支撑层设于所述像素定义层上，其中所述像素定义层与所述支撑层共同具有至少一底切结构。
在本发明的一实施例中，所述第一金属层还包含一第一栅极结构图案层，设于所述显示区内的所述第一绝缘层上。
在本发明的一实施例中，所述第二金属层还包含一第二栅极结构图案层，设于所述显示区内的所述第二绝缘层上。
在本发明的一实施例中，所述第三金属层还包含一源/漏极结构图案，设于所述显示区内的所述第二绝缘层上，其中所述源/漏极结构图案通过贯穿所述第三绝缘层、所述第二绝缘层与所述第一绝缘层的一第一通孔以电性连接所述有源层。
在本发明的一实施例中，所述阵列基板还包含一第四金属层，所述第四金属层设于所述图案化平坦层上，其中所述第四金属层包括一阳极层及一蚀刻阻挡层。所述阳极层设于所述显示区内的所述图案化平坦层上，其中所述阳极层通过贯穿所述图案化平坦层的一第二通孔以电性连接所述源/漏极结构图案。所述蚀刻阻挡层设于所述绕线区内的所述图案化平坦层上。
在本发明的一实施例中，位于所述绕线区内的所述图案化平坦层包含多个凸起图案，以及所述至少一第三走线图案包含多个第三走线图案，其中所述多个凸起图案的一个覆盖所述多个第三走线图案。
再者，本发明另一实施例提供一种阵列基板的制造方法，所述阵列基板包含一显示区及一绕线区，其中所述阵列基板的制造方法包含步骤：提供一衬底基板；形成一有源层于所述显示区内的所述衬底基板上；形成一第一绝缘层于所述显示区内的所述有源层上及所述绕线区内的所述衬底基板上；形成一第一金属层于所述第一绝缘层上，其中所述第一金属层包含至少一第一走线图案，设于所述绕线区内的所述第一绝缘层上；形成一第二绝缘层于所述第一金属层上；形成一第二金属层于所述第二绝缘层上，其中所述第二金属层包含至少一第二走线图案，设于所述绕线区内的所述第二绝缘层上；形成一第三绝缘层于所述第二金属层上；形成一第三金属层于所述第三绝缘层上，其中所述第三金属层包含至少一第三走线图案，设于所述绕线区内的所述第三绝缘层上；形成一图案化平坦层于所述显示区内的所述第三金属层上与所述绕线区内的所述第三金属层上；形成一像素定义层于所述图案化平坦层上；形成一支撑层于所述像素定义层上；及对所述像素定义层及所述支撑层进行一蚀刻步骤，以使进行所述蚀刻步骤后的所述像素定义层与所述支撑层共同具有至少一底切结构。
在本发明的一实施例中，所述第一金属层还包含一第一栅极结构图案层，设于所述显示区内的所述第一绝缘层上；及所述第二金属层还包含一第二栅极结构图案层，设于所述显示区内的所述第二绝缘层上。
在本发明的一实施例中，所述第三金属层还包含一源/漏极结构图案，设于所述显示区内的所述第二绝缘层上，其中所述源/漏极结构图案通过贯穿所述第三绝缘层、所述第二绝缘层与所述第一绝缘层的一第一通孔以电性连接所述有源层。
在本发明的一实施例中，在形成所述图案化平坦层的步骤之后及形成所述像素定义层的步骤之前，还包含步骤：形成一第四金属层，所述第四金属层设于所述图案化平坦层上，其中所述第四金属层包括：一阳极层及一蚀刻阻挡层。所述阳极层设于所述显示区内的所述图案化平坦层上，其中所述阳极层通过贯穿所述图案化平坦层的一第二通孔以电性连接所述源/漏极结构图案。所述蚀刻阻挡层设于所述绕线区内的所述图案化平坦层上。
在本发明的一实施例中，位于所述绕线区内的所述图案化平坦层包含多个凸起图案，以及所述至少一第三走线图案包含多个第三走线图案，其中所述多个凸起图案的一个覆盖所述多个第三走线图案。
与现有技术相比较，本发明的阵列基板及其制造方法，通过在所述绕线区中形成层叠设置的第一走线图案、第二走线图案及底切结构，从而减少所述绕线区形成的边界(border)的宽度。另外，由于第一走线图案、第二走线图案及底切结构可与显示区的构件一并形成，故可降低光掩膜的使用量。
为让本发明的上述内容能更明显易懂，下文特举优选实施例，并配合所附图式，作详细说明如下：
附图说明
图1A是本发明一实施例的阵列基板的剖面示意图。
图1B是本发明一实施例的阵列基板的显示区、绕线区、开孔区及封装区的示意图。
图2是本发明一实施例的阵列基板的制造方法的流程示意图。
图3A至3B是本发明一实施例的阵列基板的制造方法的各个制造步骤的剖面示意图。
具体实施方式
以下各实施例的说明是参考附加的图式，用以例示本发明可用以实施的特定实施例。再者，本发明所提到的方向用语，例如上、下、顶、底、前、后、左、右、内、外、侧面、周围、中央、水平、横向、垂直、纵向、轴向、径向、最上层或最下层等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本发明，而非用以限制本发明。
请参照图1A及1B，本发明一实施例的阵列基板10包含一显示区(activearea；AA)10A及一绕线区10B。在一实施例中，所述阵列基板10还包含一开孔区10C，其中所述绕线区10B介于所述显示区10A与所述开孔区10C之间。在一范例中，所述开孔区10C可用于容纳一摄像头或一指纹辨识模块等屏下元件。
本发明一实施例的阵列基板10包含一衬底基板11、一有源层12、一第一绝缘层13、一第一金属层14、一第二绝缘层143、一第二金属层144、一第三绝缘层15、一第三金属层16、一图案化平坦层17、一像素定义层19及一支撑层18。在一实施例中，所述衬底基板11可用于承载所述有源层12、所述第一绝缘层13、所述第一金属层14、所述第二绝缘层143、所述第二金属层144、所述第三绝缘层15、所述第三金属层16、所述图案化平坦层17、所述像素定义层19及所述支撑层18。在一实施例中，所述衬底基板11例如是一柔性基板、一透光基板或者一柔性透光基板。
本发明一实施例的阵列基板10的有源层12设于所述显示区10A的所述衬底基板11上。所述有源层12可包含通过掺杂方式所形成的一源极掺杂区121与一漏极掺杂区122，以及设置在所述源极掺杂区121与所述漏极掺杂区122之间的一沟道区123。所述源极掺杂区121、所述漏极掺杂区122与所述沟道区123位在所述显示区10A上。
本发明一实施例的阵列基板10的第一绝缘层13设于所述显示区10A内的所述有源层12上及所述绕线区10B内的所述衬底基板11上。在一实施例中，所述第一绝缘层13作为一栅极绝缘层。
本发明一实施例的阵列基板10的第一金属层14设于所述第一绝缘层13上，其中所述第一金属层14包含至少一第一走线图案141，设于所述绕线区10B内的所述第一绝缘层13上。在一实施例中，所述第一金属层14还包含一第一栅极结构图案层142，所述第一栅极结构图案层142设于所述显示区10A内的所述第一绝缘层13上。在另一实施例中，所述第一走线图案141与所述第一栅极结构图案层142是通过同一光掩膜工艺所形成，故可减少光掩膜的使用数量。
本发明一实施例的阵列基板10的第二绝缘层143设于所述第一金属层14上。在一实施例中，所述第二绝缘层143作为一栅极绝缘层。
本发明一实施例的阵列基板10的第二金属层144设于所述第二绝缘层143上，其中所述第二金属层144包含至少一第二走线图案144A，设于所述绕线区10B内的所述第二绝缘层143上。在一实施例中，所述第二金属层144还包含一第二栅极结构图案层144B，所述第二栅极结构图案层144B设于所述显示区10A内的所述第二绝缘层143上。在另一实施例中，所述第二走线图案144A与所述第二栅极结构图案层144B是通过同一光掩膜工艺所形成，故可减少光掩膜的使用数量。一方面，位在所述显示区的栅极层142A与栅极层142B相互对齐，以使所述栅极层142A与所述栅极层142B形成存储电容。另一方面，在一实施例中，位于所述绕线区10B的所述第一走线图案141与所述第二走线图案144A不需存储电容，故所述第一走线图案141与所述第二走线图案144A之间不需对齐。本发明一实施例的阵列基板10的第三绝缘层15设于所述第二金属层144上。在一实施例中，所述第三绝缘层15可作为一层间绝缘层(ILD)。在一实施例中，位于所述显示区10A的所述第三绝缘层15包含三类开孔，第一类开孔至所述有源层12，第二类开孔至所述第一金属层14，第三类开孔至所述第二金属层144。
本发明一实施例的阵列基板10的第三金属层16设于所述第三绝缘层15上，其中所述第三金属层16包含至少一第三走线图案161，设于所述绕线区10B内的所述第三绝缘层15上。在一实施例中，所述第三金属层16还包含一源/漏极结构图案162，设于所述显示区10A内的所述第三绝缘层15上，其中所述源/漏极结构图案162通过贯穿所述第三绝缘层15、所述第二绝缘层143与所述第一绝缘层13的一第一通孔151以电性连接所述有源层12。在另一实施例中，所述第三走线图案161与所述源/漏极结构图案162是通过同一光掩膜工艺所形成，故可减少光掩膜的使用数量。在又一实施例中，位于所述显示区10A的所述第三金属层16通过所述第三绝缘层15的三类开孔而和所述有源层12、所述第一金属层14、所述第二金属层144进行搭接。
本发明一实施例的阵列基板10的图案化平坦层17设于所述显示区10A内的所述第三金属层16上与所述绕线区10B内的所述第三金属层16上。所述图案化平坦层17可用于保护及部分的平坦化位于所述显示区10A内所形成的晶体管结构以及位于所述绕线区10B的第一走线图案141、第二走线图案144A与第三走线图案161。在一实施例中，所述阵列基板10还包含一第四金属层171，所述第四金属层设于所述图案化平坦层17上，其中所述第四金属层171包括一阳极层171A及一蚀刻阻挡层171B。所述阳极层171A设于所述显示区10A内的所述图案化平坦层17上，其中所述阳极层171A通过贯穿所述图案化平坦层17的一第二通孔172以电性连接所述源/漏极结构图案162。所述蚀刻阻挡层171B设于所述绕线区10B内的所述图案化平坦层17上，例如可作为形成后述的底切结构时的阻挡层。
在一实施例中，位于所述绕线区10B内的所述图案化平坦层17包含多个凸起图案173，以及所述至少一第三走线图案161包含多个第三走线图案161，其中所述多个凸起图案173中的一个覆盖所述多个第三走线图案161。具体而言，请参照图1A，所述多个凸起图案173中的一个例如可以覆盖三个第三走线图案161。在另一实施例中，最靠近所述开孔区10C的凸起图案173可与所述开孔区10C具有一定距离D(例如约1微米)，以形成不具有图案化平坦层的区域。
本发明一实施例的阵列基板10的像素定义层19设于所述图案化平坦层上。另外，本发明一实施例的阵列基板10的支撑层18设于所述像素定义层上，其中所述像素定义层19与所述支撑层18共同具有至少一底切结构181。在一范例中，所述像素定义层19与所述支撑层18例如具有二个以上的底切结构181。在一实施例中，所述像素定义层19与所述支撑层18可例如一并形成(例如通过半色调光掩膜技术)或分别形成(例如使用二个光掩膜)。在另一实施例中。所述像素定义层19的材质与所述支撑层18的材质可以是相同的或不同的。
这边要提到的是，所述底切结构181的用途在于，在后续进行封装步骤时，蒸镀形成的一有机层(或无机层)会由于所述底切结构的台阶覆盖性差而断开。断开的有机层(或无机层)会覆盖所述多个凹槽结构，进而保护所述显示区不受水气或氧气的入侵，提高显示面板的信赖性。值得一提的是，所述底切结构181位在阵列基板10的晶体管结构的上方，并且可与现有的阵列基板10的制作过程整合，故可减少光掩膜的使用量。在一实施例中，所述底切结构181的高度小于所述图案化平坦层17、所述像素定义层19和所述支撑层18的厚度的总和。
在一实施例中，所述阵列基板10例如还可包含一阻隔层192与一缓冲层193，两者位于所述衬底基板11与所述有源层12之间。在一实施例中，所述显示区10A与所述绕线区10B之间定义有一封装区10D。所述封装区10D是作为封装用途，故不设有所述第一金属层14、所述第二金属层144、所述第三金属层16、所述图案化平坦层17、所述像素定义层19与所述支撑层18等。
由上可知，本发明一实施例的阵列基板10是通过在所述绕线区10B中形成层叠设置的第一走线图案141、第二走线图案144A、第三走线图案161及底切结构181，从而减少所述绕线区形成的边界(border)的宽度。
请参照图2、图3A及3B，图2是本发明实施例的阵列基板的制造方法20的流程示意图，及图3A至3B是本发明实施例的显示面板的制造方法20的各个制造步骤的剖面示意图。本发明实施例的阵列基板的制造方法20中，所述阵列基板包含一显示区及一绕线区，并且包含步骤201至212：提供一衬底基板(步骤201)；形成一有源层于所述显示区内的所述衬底基板上(步骤202)；形成一第一绝缘层于所述显示区内的所述有源层上及所述绕线区内的所述衬底基板上(步骤203)；形成一第一金属层于所述第一绝缘层上，其中所述第一金属层包含至少一第一走线图案，设于所述绕线区内的所述第一绝缘层上(步骤204)；形成一第二绝缘层于所述第一金属层上(步骤205)；形成一第二金属层于所述第二绝缘层上，其中所述第二金属层包含至少一第二走线图案，设于所述绕线区内的所述第二绝缘层上(步骤206)；形成一第三绝缘层于所述第二金属层上(步骤207)；形成一第三金属层于所述第三绝缘层上，其中所述第三金属层包含至少一第三走线图案，设于所述绕线区内的所述第三绝缘层上(步骤208)；形成一图案化平坦层于所述显示区内的所述第二金属层上与所述绕线区内的所述第二金属层上(步骤209)；形成一像素定义层于所述图案化平坦层上(步骤210)；形成一支撑层于所述像素定义层上(步骤211)；及对所述像素定义层及所述支撑层进行一蚀刻步骤，以使进行所述蚀刻步骤后的所述像素定义层与所述支撑层共同具有至少一底切结构(步骤212)。
请一并参照图2及图3A，本发明实施例的阵列基板的制造方法20的步骤201是：提供一衬底基板11。在一实施例中，所述衬底基板11例如是一柔性基板、一透光基板或者一柔性透光基板。
请一并参照图2及图3A，本发明实施例的阵列基板的制造方法20的步骤202是：形成一有源层12于所述显示区10A内的所述衬底基板11上。所述有源层12可包含通过掺杂方式所形成的一源极掺杂区121与一漏极掺杂区122。所述源极掺杂区121与所述漏极掺杂区122位在所述显示区10A内。要提到的是，所述有源层12的材料与制作方法可参考一般半导体工艺中常见材料或制作方法。
请一并参照图2及图3A，本发明实施例的阵列基板的制造方法20的步骤203是：形成一第一绝缘层13于所述显示区10A内的所述有源层12上及所述绕线区10B内的所述衬底基板11上。要提到的是，所述第一绝缘层13的材料与制作方法可参考一般半导体工艺中常见材料或制作方法。
请一并参照图2及图3A，本发明实施例的阵列基板的制造方法20的步骤204是：形成一第一金属层14于所述第一绝缘层13上，其中所述第一金属层14包含至少一第一走线图案141，设于所述绕线区内的所述第一绝缘层上。在一实施例中，所述第一金属层14还包含一第一栅极结构图案层142，所述第一栅极结构图案层142设于所述显示区10A内的所述第一绝缘层13上。在另一实施例中，所述第一走线图案141与所述第一栅极结构图案层142是通过同一光掩膜工艺所形成，故可减少光掩膜的使用数量。
请一并参照图2及图3A，本发明实施例的阵列基板的制造方法20的步骤205是：形成一第二绝缘层143于所述第一金属层14上。在一实施例中，所述第二绝缘层143作为一栅极绝缘层。
请一并参照图2及图3A，本发明实施例的阵列基板的制造方法20的步骤206是：形成一第二金属层144设于所述第二绝缘层143上，其中所述第二金属层144包含至少一第二走线图案144A，设于所述绕线区10B内的所述第二绝缘层143上。在一实施例中，所述第二金属层144还包含一第二栅极结构图案层144B，所述第二栅极结构图案层144B设于所述显示区10A内的所述第二绝缘层143上。在另一实施例中，所述第二走线图案144A与所述第二栅极结构图案层144B是通过同一光掩膜工艺所形成，故可减少光掩膜的使用数量。一方面，位在所述显示区的第一栅极结构图案层142与第二栅极结构图案层144B相互对齐，以使所述第一栅极结构图案层142与所述第二栅极结构图案层144B形成存储电容。另一方面，在一实施例中，位于所述绕线区10B的所述第一走线图案141与所述第二走线图案144A不需存储电容，故所述第一走线图案141与所述第二走线图案144A之间不需对齐。
请一并参照图2及图3A，本发明实施例的阵列基板的制造方法20的步骤207是：形成一第三绝缘层15于所述第二金属层14上。在一实施例中，所述第三绝缘层15可作为一层间绝缘层(ILD)。要提到的是，所述第三绝缘层15的材料与制作方法可参考一般半导体工艺中常见材料或制作方法。
请一并参照图2及图3A，本发明实施例的阵列基板的制造方法20的步骤208是：形成一第三金属层16于所述第三绝缘层15上，其中所述第三金属层16包含至少一第三走线图案161，设于所述绕线区10B内的所述第三绝缘层15上。在一实施例中，所述第三金属层16还包含一源/漏极结构图案162，设于所述显示区10A内的所述第三绝缘层15上，其中所述源/漏极结构图案162通过贯穿所述第三绝缘层15、所述第二绝缘层143与所述第一绝缘层13的一第一通孔151以电性连接所述有源层12。在一范例中，例如可先通过微影蚀刻的方式形成所述第一通孔151，之后进行形成所述第三金属层16的步骤。在另一实施例中，所述第三走线图案161与所述源/漏极结构图案162是通过同一光掩膜工艺所形成，故可减少光掩膜的使用数量。
请一并参照图2及图3A，本发明实施例的阵列基板的制造方法20的步骤209是：形成一图案化平坦层17于所述显示区10A内的所述第三金属层16上与所述绕线区10B内的所述第三金属层16上。所述图案化平坦层17可用于保护及部分的平坦化位于所述显示区10A内所形成的晶体管结构以及位于所述绕线区10B的第一走线图案141、第二走线图案144A与第三走线图案161。要提到的是，所述图案化平坦层17的材料与制作方法可参考一般半导体工艺中常见材料或制作方法。
请一并参照图2及图3B，本发明实施例的阵列基板的制造方法20的步骤210是：形成一像素定义层19于所述图案化平坦层17上。在一实施例中，所述像素定义层19的材料可参考一般半导体工艺中常见材料。
请一并参照图2、图3A及图3B，在一实施例中，在形成所述图案化平坦层的步骤209之后及形成所述像素定义层的步骤210之前，本发明一实施例的阵列基板的制造方法20还包含步骤：形成一第四金属层171，所述第四金属层171设于所述图案化平坦层17上，其中所述第四金属层171包括：一阳极层171A及一蚀刻阻挡层171B。所述阳极层171A设于所述显示区10A内的所述图案化平坦层17上，其中所述阳极层171A通过贯穿所述图案化平坦层17的一第二通孔172以电性连接所述源/漏极结构图案162。在一范例中，例如可先通过微影蚀刻的方式形成所述第二通孔172，之后进行形成所述阳极层171的步骤。所述蚀刻阻挡层171B设于所述绕线区10B内的所述图案化平坦层17上，例如可作为形成后述的底切结构时的阻挡层。
请一并参照图2及图3B，本发明实施例的阵列基板的制造方法20的步骤211是：形成一支撑层18于所述像素定义层19上。在一实施例中，所述像素定义层19与所述支撑层18可例如一并形成(例如通过半色调光掩膜技术)或分别形成(例如使用二个光掩膜)。在另一实施例中。所述像素定义层19的材质与所述支撑层18的材质可以是相同的(如图3B所示)或不同的(如图1A所示)。
请一并参照图1A及图2，本发明实施例的阵列基板的制造方法20的步骤212是：对所述像素定义层19及所述支撑层18进行一蚀刻步骤，以使进行所述蚀刻步骤后的所述像素定义层19与所述支撑层18共同具有至少一底切结构181。在本步骤212中，所述蚀刻阻挡层171B可作为一下方蚀刻阻档层，以使所述图案化无机层18被一蚀刻液横向蚀刻(即湿蚀刻法)，进而具有一底切结构181。在一实施例中，所述蚀刻步骤例如可通过覆盖另一蚀刻阻挡层(未绘示)于所述支撑层18上并以干蚀刻法进行。在一范例中，所述另一蚀刻阻挡层的材质可以包含氧化铟镓锌(IGZO)、氧化铟锡(ITO)及氧化铟锌IZO的至少一种。
在一实施例中，所述阵列基板的制造方法20例如还可包含形成一阻隔层192与形成一缓冲层193的步骤，两者位于所述衬底基板11与所述有源层12之间。在一实施例中，所述显示区10A与所述绕线区10B之间定义有一封装区10D。所述封装区10D是作为封装用途，故在所述封装区10D内不形成所述第一金属层14、所述第二金属层144、所述第三金属层16及所述图案化平坦层17、所述像素定义层19与所述支撑层18等。
由上可知，本发明一实施例的阵列基板的制造方法20是通过在所述绕线区10B中形成层叠设置的第一走线图案141、所述第二走线图案144A、第三走线图案161及底切结构181，从而减少所述绕线区形成的边界(border)的宽度。此外，由于所述第一走线图案141、所述第二走线图案144A与所述第三走线图案161可并入现有的光掩膜工艺来形成(例如形成所述第一栅极结构图案层142、所述第二栅极结构图案层144B与所述源/漏极结构图案162的光掩膜工艺)，故可减少光掩膜的使用数量(或不额外增加光掩膜的使用数量)。
本发明已由上述相关实施例加以描述，然而上述实施例仅为实施本发明的范例。必需指出的是，已公开的实施例并未限制本发明的范围。相反地，包含于权利要求书的精神及范围的修改及均等设置均包括于本发明的范围内。

Claims (6)

1.一种阵列基板，包含一显示区及一绕线区，其特征在于：所述阵列基板包含：
一衬底基板；
一有源层，设于所述显示区内的所述衬底基板上；
一第一绝缘层，设于所述显示区内的所述有源层上及所述绕线区内的所述衬底基板上；
一第一金属层，设于所述第一绝缘层上，其中所述第一金属层包含至少一第一走线图案，设于所述绕线区内的所述第一绝缘层上，其中所述第一金属层还包含一第一栅极结构图案层，设于所述显示区内的所述第一绝缘层上，其中所述至少一第一走线图案与所述第一栅极结构图案层是通过同一光掩膜工艺所形成；
一第二绝缘层，设于所述第一金属层上；
一第二金属层，设于所述第二绝缘层上，其中所述第二金属层包含至少一第二走线图案，设于所述绕线区内的所述第二绝缘层上，其中所述第二金属层还包含一第二栅极结构图案层，设于所述显示区内的所述第二绝缘层上，其中所述至少一第二走线图案与所述第二栅极结构图案层是通过同一光掩膜工艺所形成；
一第三绝缘层，设于所述第二金属层上；
一第三金属层，设于所述第三绝缘层上，其中所述第三金属层包含至少一第三走线图案，设于所述绕线区内的所述第三绝缘层上，其中所述第三金属层还包含一源/漏极结构图案，设于所述显示区内的所述第三绝缘层上，其中所述源/漏极结构图案通过贯穿所述第三绝缘层、所述第二绝缘层与所述第一绝缘层的一第一通孔以电性连接所述有源层，其中所述至少一第三走线图案与所述源/漏极结构图案是通过同一光掩膜工艺所形成；
一图案化平坦层，设于所述显示区内的所述第三金属层上与所述绕线区内的所述第三金属层上；
一像素定义层，设于所述图案化平坦层上；及
一支撑层，设于所述像素定义层上，其中所述像素定义层与所述支撑层共同具有至少一底切结构。
2.如权利要求1所述的阵列基板，其特征在于：还包含一第四金属层，所述第四金属层设于所述图案化平坦层上，其中所述第四金属层包括：
一阳极层，设于所述显示区内的所述图案化平坦层上，其中所述阳极层通过贯穿所述图案化平坦层的一第二通孔以电性连接所述源/漏极结构图案；及
一蚀刻阻挡层，设于所述绕线区内的所述图案化平坦层上。
3.如权利要求1所述的阵列基板，其特征在于：位于所述绕线区内的所述图案化平坦层包含多个凸起图案，以及所述至少一第三走线图案包含多个第三走线图案，其中所述多个凸起图案中的一个覆盖所述多个第三走线图案。
4.一种阵列基板的制造方法，所述阵列基板包含一显示区及一绕线区，其特征在于：所述阵列基板的制造方法包含步骤：
提供一衬底基板；
形成一有源层于所述显示区内的所述衬底基板上；
形成一第一绝缘层于所述显示区内的所述有源层上及所述绕线区内的所述衬底基板上；
形成一第一金属层于所述第一绝缘层上，其中所述第一金属层包含至少一第一走线图案，设于所述绕线区内的所述第一绝缘层上，其中所述第一金属层还包含一第一栅极结构图案层，设于所述显示区内的所述第一绝缘层上，其中所述至少一第一走线图案与所述第一栅极结构图案层是通过同一光掩膜工艺所形成；
形成一第二绝缘层于所述第一金属层上；
形成一第二金属层于所述第二绝缘层上，其中所述第二金属层包含至少一第二走线图案，设于所述绕线区内的所述第二绝缘层上，其中所述第二金属层还包含一第二栅极结构图案层，设于所述显示区内的所述第二绝缘层上，其中所述至少一第二走线图案与所述第二栅极结构图案层是通过同一光掩膜工艺所形成；
形成一第三绝缘层于所述第二金属层上；
形成一第三金属层于所述第三绝缘层上，其中所述第三金属层包含至少一第三走线图案，设于所述绕线区内的所述第三绝缘层上，其中所述第三金属层还包含一源/漏极结构图案，设于所述显示区内的所述第三绝缘层上，其中所述源/漏极结构图案通过贯穿所述第三绝缘层、所述第二绝缘层与所述第一绝缘层的一第一通孔以电性连接所述有源层，其中所述至少一第三走线图案与所述源/漏极结构图案是通过同一光掩膜工艺所形成；
形成一图案化平坦层于所述显示区内的所述第三金属层上与所述绕线区内的所述第三金属层上；
形成一像素定义层于所述图案化平坦层上；
形成一支撑层于所述像素定义层上；及
对所述像素定义层及所述支撑层进行一蚀刻步骤，以使进行所述蚀刻步骤后的所述像素定义层与所述支撑层共同具有至少一底切结构。
5.如权利要求4所述的阵列基板的制造方法，其特征在于：在形成所述图案化平坦层的步骤之后及形成所述像素定义层的步骤之前，还包含步骤：形成一第四金属层，所述第四金属层设于所述图案化平坦层上，其中所述第四金属层包括：
一阳极层，设于所述显示区内的所述图案化平坦层上，其中所述阳极层通过贯穿所述图案化平坦层的一第二通孔以电性连接所述源/漏极结构图案；及
一蚀刻阻挡层，设于所述绕线区内的所述图案化平坦层上。
6.如权利要求4所述的阵列基板的制造方法，其特征在于：位于所述绕线区内的所述图案化平坦层包含多个凸起图案，以及所述至少一第三走线图案包含多个第三走线图案，其中所述多个凸起图案的一个覆盖所述多个第三走线图案。
CN201910823391.XA 2019-09-02 2019-09-02 阵列基板及其制造方法 Active CN110707126B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201910823391.XA CN110707126B (zh) 2019-09-02 2019-09-02 阵列基板及其制造方法
PCT/CN2019/109308 WO2021042438A1 (zh) 2019-09-02 2019-09-30 阵列基板及其制造方法
US16/622,131 US11195900B2 (en) 2019-09-02 2019-09-30 Array substrate with protrusion patterns and method of fabricating same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910823391.XA CN110707126B (zh) 2019-09-02 2019-09-02 阵列基板及其制造方法

Publications (2)

Publication Number Publication Date
CN110707126A CN110707126A (zh) 2020-01-17
CN110707126B true CN110707126B (zh) 2021-05-07

Family

ID=69193904

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910823391.XA Active CN110707126B (zh) 2019-09-02 2019-09-02 阵列基板及其制造方法

Country Status (2)

Country Link
CN (1) CN110707126B (zh)
WO (1) WO2021042438A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220308275A1 (en) * 2020-03-02 2022-09-29 Boe Technology Group Co., Ltd. Polarizer, Electronic Device and Method of Preparing Polarizer
CN112117234A (zh) * 2020-09-27 2020-12-22 福建华佳彩有限公司 一种盲孔屏背板结构及制作方法
CN113345942A (zh) * 2021-05-26 2021-09-03 武汉华星光电半导体显示技术有限公司 一种显示面板及其制备方法
CN113920920B (zh) * 2021-11-04 2024-03-29 厦门天马微电子有限公司 阵列基板、显示面板及显示装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140053626A (ko) * 2012-10-26 2014-05-08 삼성디스플레이 주식회사 표시 장치 및 유기 발광 표시 장치
CN107783698B (zh) * 2015-04-01 2021-01-05 上海天马微电子有限公司 一种阵列基板、显示面板
CN106206621B (zh) * 2016-09-09 2019-11-05 京东方科技集团股份有限公司 一种基板及其制备方法、显示面板、掩模板
CN107818988A (zh) * 2017-09-27 2018-03-20 武汉华星光电半导体显示技术有限公司 柔性显示面板及其制作方法
KR102426617B1 (ko) * 2017-10-27 2022-07-28 엘지디스플레이 주식회사 표시장치 및 그의 제조방법
CN109671870B (zh) * 2018-12-19 2021-05-07 武汉华星光电半导体显示技术有限公司 有机发光显示装置及其制造方法
CN110112191B (zh) * 2019-04-29 2021-06-01 武汉华星光电半导体显示技术有限公司 一种显示面板、显示装置及其制造方法

Also Published As

Publication number Publication date
CN110707126A (zh) 2020-01-17
WO2021042438A1 (zh) 2021-03-11

Similar Documents

Publication Publication Date Title
CN110707126B (zh) 阵列基板及其制造方法
US11751440B2 (en) Display panel and method of manufacturing display panel
KR102461391B1 (ko) 대면적 유기발광 다이오드 표시장치
US11864413B2 (en) Display substrate and method for manufacturing the same, display device
CN109671858B (zh) 一种显示屏的制作方法
EP3046157A1 (en) Organic light emitting display device and method of manufacturing the same
KR101992917B1 (ko) 표시 장치용 기판과, 그를 포함하는 유기 발광 표시 장치 및 그 제조 방법
US20200066758A1 (en) Display panel and method for fabricating the same
CN110571248A (zh) 阵列基板及其制造方法
EP3809463A1 (en) Array substrate and method for manufacturing same, array substrate motherboard, display panel and display device
CN109360828B (zh) 显示基板及其制造方法、显示装置
KR102651358B1 (ko) 미러 기판의 제조 방법 및 이를 갖는 표시 장치
CN109300956B (zh) 一种有机发光显示面板及显示装置
US20220262890A1 (en) Display substrate and display apparatus
US20230165110A1 (en) Display panel and method for manufacturing the same, and display apparatus
JP4579511B2 (ja) Ｘ線検出アレイ素子を製造する方法
CN111627973B (zh) 一种显示基板及其制备方法、显示装置
CN113410414A (zh) 可拉伸阵列基板及其制作方法、显示面板、以及显示装置
US20080048191A1 (en) Organic light emitting display device and method of fabricating the same
CN113192981A (zh) 一种tft基板、显示装置及tft基板的制备方法
KR102600693B1 (ko) 박막 트랜지스터 어레이 기판 및 그의 제조방법
KR102053440B1 (ko) 고 개구율 유기발광 다이오드 표시장치 및 그 제조 방법
KR102076620B1 (ko) 유기발광 다이오드 표시장치 및 그 제조 방법
US11195900B2 (en) Array substrate with protrusion patterns and method of fabricating same
KR20050029826A (ko) 평판표시장치 및 그의 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant