CN106169486A - 阵列基板及其制造方法、显示面板和显示装置 - Google Patents

阵列基板及其制造方法、显示面板和显示装置 Download PDF

Info

Publication number
CN106169486A
CN106169486A CN201610876795.1A CN201610876795A CN106169486A CN 106169486 A CN106169486 A CN 106169486A CN 201610876795 A CN201610876795 A CN 201610876795A CN 106169486 A CN106169486 A CN 106169486A
Authority
CN
China
Prior art keywords
wire
insulating barrier
array base
base palte
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610876795.1A
Other languages
English (en)
Inventor
刘成伟
张心杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei Xinsheng Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201610876795.1A priority Critical patent/CN106169486A/zh
Publication of CN106169486A publication Critical patent/CN106169486A/zh
Priority to PCT/CN2017/093690 priority patent/WO2018059091A1/zh
Priority to US15/578,207 priority patent/US10593706B2/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0288—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using passive elements as protective elements, e.g. resistors, capacitors, inductors, spark-gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0292—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using a specific configuration of the conducting means connecting the protective devices, e.g. ESD buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明涉及阵列基板及其制造方法、显示面板和显示装置。一种阵列基板，包括：基板；位于所述基板上的第一导线；位于所述第一导线上的第一绝缘层；位于所述第一绝缘层上的第二导线，所述第一导线和所述第二导线在所述基板上的投影至少部分重叠，其中，所述第一导线和所述第二导线中的至少一者由多个间隔设置的导电段构成；以及用于电连接所述第一导线或所述第二导线的相邻导电段的连接部。

Description

阵列基板及其制造方法、显示面板和显示装置
技术领域
本发明的实施例涉及阵列基板及其制造方法、显示面板和显示装置。
背景技术
在阵列基板的结构中，不管是在显示区，还是在诸如测试区(shorting bar)的周边区域中，诸如栅极层走线和源漏电极层走线的走线在基板上的投影至少部分重叠。虽然在这些走线之间形成有绝缘层，但因为较长的走线易于导致静电积累，这在后续工艺中会引起走线在基板上的投影相重叠的区域发生静电击穿(ESD)。
发明内容
根据本发明的一个方面，提供了一种阵列基板，包括：基板；位于所述基板上的第一导线；位于所述第一导线上的第一绝缘层；位于所述第一绝缘层上的第二导线，所述第一导线和所述第二导线在所述基板上的投影至少部分重叠，其中，所述第一导线和所述第二导线中的至少一者由多个间隔设置的导电段构成；以及用于电连接所述第一导线或所述第二导线的相邻导电段的连接部。
在本发明的实施例中，所述第一导线由多个间隔设置的导电段构成，而所述第二导线是连续的。
在本发明的实施例中，阵列基板还包括在所述第二导线和所述第一绝缘层的暴露表面上形成的第二绝缘层。
在本发明的实施例中，所述连接部经由穿过所述第一绝缘层和所述第二绝缘层的第一过孔和第二过孔而电连接所述第一导线的相邻的导电段。
在本发明的实施例中，阵列基板还包括位于所述第二绝缘层上的第三导线，所述第三导线经由穿过所述第二绝缘层的位于所述第一导线和所述第二导线在所述基板上的投影相重叠的位置处的暴露所述第二导线的第三过孔和穿过所述第一绝缘层和所述第二绝缘层的暴露所述第一导线的与所述第二导线在所述基板上的投影相重叠的导电段的第四过孔而分别电连接到所述第二导线和所述第一导线。
在本发明的实施例中，所述第一导线与所述阵列基板的栅线位于同一层，以及所述第二导线与所述阵列基板的数据线位于同一层。
在本发明的实施例中，所述第一导线、所述第二导线、所述第三导线以及所述连接部位于所述阵列基板的周边区域。
在本发明的实施例中，所述第一导线由铬、铬的合金材料、钼钽合金、铝或铝合金材料形成，所述第二导线由铬、铝或铝合金材料形成，所述第三导线由铟锡氧化物形成，所述连接部由铟锡氧化物形成，所述第一绝缘层由氧化硅、氮化硅、或氧化铝形成，所述第二绝缘层由氮化硅形成。
根据本发明的另一个方面，提供了一种制造阵列基板的方法，包括：在基板上形成第一导线；在所述第一导线上形成第一绝缘层；在所述第一绝缘层上形成第二导线，其中，所述第一导线和所述第二导线在所述基板上的投影至少部分重叠，所述第一导线和所述第二导线中的至少一者由多个间隔设置的导电段构成；以及形成用于电连接所述第一导线或所述第二导线的相邻导电段的连接部。
在本发明的实施例中，所述第一导线由多个间隔设置的导电段构成，而所述第二导线是连续的。
在本发明的实施例中，所述方法还包括：在所述第二导线和所述第一绝缘层的暴露表面上形成第二绝缘层。
在本发明的实施例中，形成所述连接部包括：形成穿过所述第一绝缘层和所述第二绝缘层的第一过孔和第二过孔，其中所述第一过孔和所述第二过孔分别暴露所述第一导线的相邻导电段；在所述第二绝缘层的表面上以及所述第一过孔和所述第二过孔中形成导电层；以及构图所述导电层以形成经由所述第一过孔和所述第二过孔而电连接相邻导电段的所述连接部。
在本发明的实施例中，所述方法还包括：在形成所述导电层之前，形成穿过所述第二绝缘层的位于所述第一导线和所述第二导线在所述基板上的投影相重叠的位置处的暴露所述第二导线的第三过孔和穿过所述第一绝缘层和所述第二绝缘层的暴露所述第一导线的与所述第二导线在所述基板上的投影相重叠的导电段的第四过孔，其中，所述导电层还形成在所述第三过孔和所述第四过孔中，以及构图所述导电层还包括：形成经由所述第三过孔和所述第四过孔而电连接所述第二导线和所述第一导线的第三导线。
在本发明的实施例中，所述第一导线与所述阵列基板的栅线位于同一层，以及所述第二导线与所述阵列基板的数据线位于同一层。
在本发明的实施例中，所述第一导线、所述第二导线、所述第三导线以及所述连接部位于所述阵列基板的周边区域。
在本发明的实施例中，所述第一导线由铬、铬的合金材料、钼钽合金、铝或铝合金材料形成，所述第二导线由铬、铝或铝合金材料形成，所述第三导线由铟锡氧化物形成，所述连接部由铟锡氧化物形成，所述第一绝缘层由氧化硅、氮化硅、或氧化铝形成，所述第二绝缘层由氮化硅形成。
根据本发明的又一个方面，提供了一种显示面板，包括根据本发明的实施例的阵列基板。
根据本发明的又一个方面，提供了一种显示装置，包括根据本发明的实施例的显示面板。
根据本发明的实施例的阵列基板及其制造方法，可以避免当第一导线和第二导线在基板上的投影至少部分重叠并且第一导线和第二导线之间形成有绝缘层时，由于第一导线或第二导线较长导致静电积累，并且累积的静电导通至第一导线和第二导线在基板上的投影相重叠的位置处而发生静电击穿。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对示例性实施例的附图作简单的介绍。显而易见地，下面描述中的附图仅仅是示例性和示意性，而不意味着对本发明进行任何限制。对于本领域普通技术人员来讲，还可以根据这些附图获得其它附图。当结合附图阅读时，通过参照以下对说明性实施例的详细描述，将更好地理解本发明实施例的各个方面及其进一步的目的和优点，在附图中：
图1示出了根据本发明的实施例的阵列基板的示例的局部平面示意图。
图2示出了根据本发明的实施例的阵列基板的示例的局部剖面示意图。
图3示出了根据本发明的实施例的阵列基板的制造方法的示例的流程图。
图4A示出了根据本发明的实施例的阵列基板的制造方法的示例中的形成第一导线的示意图。
图4B示出了根据本发明的实施例的阵列基板的制造方法的示例中的形成第一绝缘层的示意图。
图4C示出了根据本发明的实施例的阵列基板的制造方法的示例的形成第二导线的示意图。
图4D示出了根据本发明的实施例的阵列基板的制造方法的示例中的形成第二绝缘层的示意图。
图4E示出了根据本发明的实施例的阵列基板的制造方法的示例中的形成过孔的示意图。
图4F示出了根据本发明的实施例的阵列基板的制造方法的示例中的形成导电层的示意图。
图4G示出了根据本发明的实施例的阵列基板的制造方法的示例中的构图导电层的示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将参照附图来详细描述本发明的实施例。显然，所描述的实施例仅是本发明的一部分实施例，而不是全部的实施例。
贯穿本说明书全文，谈及特征、优点或类似的措辞并非意味着可以利用本发明而实现的所有特征与优点应当在或者是在本发明的任何单个的实施例中。相反，要理解涉及特征与优点的措辞意味着结合实施例所描述的具体特征、优点或特性包括在本发明的至少一个实施例中。因而，贯穿本说明书全文，对特征和优点的讨论以及类似的措辞可以指同一实施例，但却不一定指同一实施例。此外，所描述的本发明的特征、优点以及特性可以用任何合适的方式合并在一个或多个实施例中。相关领域的技术人员将会认识到，可以在没有特定实施例的一个或多个具体特征或优点的情况下实践本发明。在其它的示例中，可以在某些实施例中实现附加的特征和优点，其不一定出现于本发明的所有实施例之中。
在本发明的描述中，需要说明的是，术语“上”、“下”、“顶”、“底”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
此外，在本发明的描述中，除非另有说明，“多个”的含义是两个或两个以上。
本发明的实施例提供了一种阵列基板，包括：基板；位于所述基板上的第一导线；位于所述第一导线上的第一绝缘层；位于所述第一绝缘层上的第二导线，所述第一导线和所述第二导线在所述基板上的投影至少部分重叠，其中，所述第一导线和所述第二导线中的至少一者由多个间隔设置的导电段构成；以及用于电连接所述第一导线或所述第二导线的相邻导电段的连接部。为了便于理解本发明的实施例，以下列举阵列基板的具体示例进行说明。
图1示出了根据本发明的实施例的阵列基板的示例的局部平面示意图。
如图1所示，阵列基板包括第一导线200、第二导线400、连接部710，其中第一导线200和第二导线400在垂直方向上的投影部分重叠，第一导线200由多个间隔设置的导电段201、202构成，连接部710电连接第一导线200的相邻导电段。
图2示出了根据本发明的实施例的阵列基板的示例的局部剖面示意图。具体而言，图2示出了沿图1中的第一导线200的纵向截取的局部剖面示意图。
如图2所示，阵列基板还包括基板100、第一绝缘层300，其中第一导线200位于基板100上，第一绝缘层300位于第一导线200上，第二导线400位于第一绝缘层300上，第一导线200和第二导线400在基板100上的投影部分重叠。
如图1所示，第一导线200由多个间隔设置的导电段构成，而第二导线400是连续的。为了简明起见，图1和2仅示出了第一导线200的两个间隔设置的导电段，但是本发明不限于此，第一导线200也可以包括两个以上的间隔设置的导电段。
这样，由于第一导线由多个间隔设置的导电段构成，即第一导线不是连续的，这样，避免在诸如PVX绝缘层制作中，因导线较长导致静电积累且累积的静电导通至第一导线和第二导线在基板上的投影相重叠的区域而发生静电击穿。
如图2所示，阵列基板100还包括在第二导线400和第一绝缘层300的暴露表面上形成的第二绝缘层500。
如图1所示，连接部710经由第一过孔610和第二过孔620而电连接第一导线200的相邻的导电段。
更具体地，如图2所示，连接部710经由穿过第一绝缘层300和第二绝缘层500的第一过孔610和第二过孔620而电连接第一导线200的相邻的导电段。第一过孔610和第二过孔620分别暴露第一导线200的相邻的导电段。
图1所示的阵列基板的局部平面示意图例如可以是阵列基板的诸如测试区(shorting bar)的平面示意图。在阵列基板的检测中，通过向测试区加载测试信号来检测阵列基板的品质。
如图1所示，阵列基板100还包括第三导线720，其中第三导线720经由第三过孔630和第四过孔640而电连接所述第二导线400和第一导线200。
更具体地，如图2所示，第三导线720经由穿过第二绝缘层500的第三过孔630和穿过第一绝缘层300和第二绝缘层500的第四过孔640而电连接所述第二导线400和第一导线200。
特别地，如图2所示，第三过孔630位于第一导线200和第二导线400在基板100上的投影相重叠的位置处，并且暴露第二导线400；第四过孔640暴露第一导线200的与第二导线400在基板100上的投影相重叠的导电段。
图1所示的阵列基板的局部平面示意图是阵列基板的诸如测试区(shorting bar)的平面示意图，而未示出阵列基板的诸如显示区的电路，但是，本领域的技术人员可以理解，第一导线200可与阵列基板的栅线位于同一层，以及第二导线500可与阵列基板的数据线位于同一层。
阵列基板的诸如测试区的电路一般设置于阵列基板的周边区域，因此，本领域的技术人员可以理解，第一导线200、第二导线400、第三导线720以及连接部710可以位于阵列基板的周边区域。
在本实施例中，第一导线200可以由铬、铬的合金材料、钼钽合金、铝或铝合金材料形成。
在本实施例中，第二导线400可以由铬、铝或铝合金材料形成。
在本实施例中，第三导线720可以由铟锡氧化物形成。
在本实施例中，连接部710可以由铟锡氧化物形成。
在本实施例中，第一绝缘层300可以由氧化硅、氮化硅、或氧化铝形成。
在本实施例中，第二绝缘层500可以由氮化硅形成。
本发明的实施例还提供了一种制造阵列基板的方法，包括：在基板上形成第一导线；在所述第一导线上形成第一绝缘层；在所述第一绝缘层上形成第二导线，其中，所述第一导线和所述第二导线在所述基板上的投影至少部分重叠，所述第一导线和所述第二导线中的至少一者由多个间隔设置的导电段构成；以及形成用于电连接所述第一导线或所述第二导线的相邻导电段的连接部。为了便于理解本发明的实施例，以下列举阵列基板的制造方法的具体示例进行说明。
图3示出了根据本发明的实施例的阵列基板的制造方法的示例的流程图。
如图3所示，在步骤S10，在基板上形成第一导线。
图4A示出了根据本发明的实施例的阵列基板的制造方法的示例中的形成第一导线的示意图。
如图4A所示，在基板100上形成第一导线200，第一导线200由多个间隔设置的导电段构成。例如，可以通过在基板100上形成导电层，构图导电层形成由多个间隔设置的导电段构成的第一导线200。本领域的技术人员可以理解，构图指的是包括涂胶、曝光、显影、刻蚀、光刻胶剥离等步骤的工艺技术。
为了简明起见，图4A仅示出了第一导线200的两个间隔设置的导电段201、202，但是本发明不限于此，第一导线200也可以包括两个以上的间隔设置的导电段。
这样，由于第一导线由多个间隔设置的导电段构成，即第一导线不是连续的，这样，避免在诸如PVX绝缘层制作中，因导线较长导致静电积累且累积的静电导通至第一导线和第二导线在基板上的投影相重叠的区域而发生静电击穿。
如图3所示，在步骤S20，在第一导线上形成第一绝缘层。
图4B示出了根据本发明的实施例的阵列基板的制造方法的示例中的形成第一绝缘层的示意图。
如图4B所示，在完成步骤S10的基板100上，在第一导线200上形成第一绝缘层300，第一绝缘层300使得相邻的导电段彼此绝缘。
如图3所示，在步骤S30，在第一绝缘层上形成第二导线，其中，第一导线和第二导线在基板上的投影部分重叠。
图4C示出了根据本发明的实施例的阵列基板的制造方法的示例的形成第二导线的示意图。
如图4C所示，在完成步骤S20的基板100上，在第一绝缘层300上形成第二导线400，其中，第一导线200和第二导线400在基板上的投影部分重叠。例如，可以通过在第一绝缘层300上形成导电层，构图导电层形成第二导线400。第二导线400例如可以是连续的。
如图3所示，在步骤S40，在第二导线和第一绝缘层的暴露表面上形成第二绝缘层。
图4D示出了根据本发明的实施例的阵列基板的制造方法的示例中的形成第二绝缘层的示意图。
如图4D所示，在完成步骤S30的基板100上，在第二导线400和第一绝缘层300的暴露表面上形成第二绝缘层500。
如图3所示，在步骤S50，形成穿过第一绝缘层和第二绝缘层的第一过孔和第二过孔，以分别暴露第一导线的相邻导电段。
在第一导线和第二导线属于阵列基板的诸如测试区的电路的情况下，还可以形成穿过第二绝缘层的第三过孔和穿过第一绝缘层和第二绝缘层的第四过孔，第三过孔位于第一导线和第二导线在基板上的投影相重叠的位置处并且暴露第二导线，第四过孔暴露第一导线的与第二导线在基板上的投影相重叠的导电段。
图4E示出了根据本发明的实施例的阵列基板的制造方法的示例中的形成过孔的示意图。
例如，如图4E所示，在完成步骤S40的基板100上，形成穿过第一绝缘层300和第二绝缘层500的第一过孔610和第二过孔620、穿过第二绝缘层500的第三过孔630和穿过第一绝缘层300和第二绝缘层500的第四过孔640，第一过孔610和第二过孔620暴露第一导线200的相邻导电段，第三过孔630位于第一导线200和第二导线400在基板100上的投影相重叠的位置处并且暴露第二导线400，第四过孔640暴露第一导线200的与第二导线400在基板100上的投影相重叠的导电段。例如，可以通过构图在绝缘层中形成过孔。
如图3所示，在步骤S60，在第二绝缘层的表面上以及所述第一过孔和所述第二过孔中形成导电层。
在第一导线和第二导线属于阵列基板的诸如测试区的电路的情况下，该导电层也可以形成在上述第三过孔和第四过孔中。
图4F示出了根据本发明的实施例的阵列基板的制造方法的示例中的形成导电层的示意图。
例如，如图4F所示，在完成步骤S50的基板100上，在第二绝缘层500的表面上以及第一过孔610和第二过孔620中形成导电层700，导电层700也可以形成在第三过孔630和第四过孔640中。
如图3所示，在步骤S70，对导电层构图以形成经由第一过孔和第二过孔而电连接相邻导电段的连接部。
在第一导线和第二导线属于阵列基板的诸如测试区的电路的情况下，构图该导电层还包括：形成经由上述第三过孔和上述第四过孔而电连接第二导线和第一导线的第三导线。
图4G示出了根据本发明的实施例的阵列基板的制造方法的示例中的构图导电层的示意图。
例如，如图4G所示，在完成步骤S60的基板100上，通过对图4F所示的导电层700构图形成经由第一过孔610和第二过孔620而电连接相邻导电段的连接部710，以及通过对图4F所示的导电层700构图还形成经由第三过孔630和第四过孔640而电连接第二导线400和第一导线200的第三导线720。
对于第一导线和第二导线属于阵列基板的诸如测试区的电路的情况，本领域的技术人员可以理解，第一导线200可与阵列基板的栅线位于同一层，以及第二导线500可与阵列基板的数据线位于同一层。
阵列基板的诸如测试区的电路一般设置于阵列基板的周边区域，因此，本领域的技术人员可以理解，第一导线200、第二导线400、第三导线720以及连接部710可以位于阵列基板的周边区域。
在本实施例中，第一导线200可以由铬、铬的合金材料、钼钽合金、铝或铝合金材料形成。
在本实施例中，第二导线400可以由铬、铝或铝合金材料形成。
在本实施例中，第三导线720可以由铟锡氧化物形成。
在本实施例中，连接部710可以由铟锡氧化物形成。
在本实施例中，第一绝缘层300可以由氧化硅、氮化硅、或氧化铝形成。
在本实施例中，第二绝缘层500可以由氮化硅形成。
在阵列基板的制作过程中，除上述步骤外，还涉及其他必须的工艺步骤，本领域技术人员根据现有技术可得知其他工艺步骤的具体实施方法，在此不再赘述。
本发明的实施例还提供了一种显示面板，其包括根据本发明的实施例的阵列基板。
本发明的实施例还提供了一种显示装置，其包括根据本发明的实施例的显示面板。所述显示装置可以为：液晶面板、电子纸、OLED面板、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
以上结合附图描述了根据本发明的示例性实施例，但这仅仅是为了说明和解释本发明的构思而采用的示例性和示意性说明，而不是对本发明的各方面进行限制。本领域的技术人员应该理解，在不脱离本发明的精神和本质的情况下，可以做出各种修改和变型，这些修改和变型均落在本发明的保护范围内。

Claims (18)

1.一种阵列基板，包括：
基板；
位于所述基板上的第一导线；
位于所述第一导线上的第一绝缘层；
位于所述第一绝缘层上的第二导线，所述第一导线和所述第二导线在所述基板上的投影至少部分重叠，其中，所述第一导线和所述第二导线中的至少一者由多个间隔设置的导电段构成；以及
用于电连接所述第一导线或所述第二导线的相邻导电段的连接部。
2.根据权利要求1所述的阵列基板，其中，
所述第一导线由多个间隔设置的导电段构成，而所述第二导线是连续的。
3.根据权利要求2所述的阵列基板，还包括在所述第二导线和所述第一绝缘层的暴露表面上形成的第二绝缘层。
4.根据权利要求3所述的阵列基板，其中，
所述连接部经由穿过所述第一绝缘层和所述第二绝缘层的第一过孔和第二过孔而电连接所述第一导线的相邻的导电段。
5.根据权利要求4所述的阵列基板，还包括位于所述第二绝缘层上的第三导线，所述第三导线经由穿过所述第二绝缘层的位于所述第一导线和所述第二导线在所述基板上的投影相重叠的位置处的暴露所述第二导线的第三过孔和穿过所述第一绝缘层和所述第二绝缘层的暴露所述第一导线的与所述第二导线在所述基板上的投影相重叠的导电段的第四过孔而分别电连接到所述第二导线和所述第一导线。
6.根据权利要求5所述的阵列基板，其中，
所述第一导线与所述阵列基板的栅线位于同一层，以及所述第二导线与所述阵列基板的数据线位于同一层。
7.根据权利要求6所述的阵列基板，其中所述第一导线、所述第二导线、所述第三导线以及所述连接部位于所述阵列基板的周边区域。
8.根据权利要求7所述的阵列基板，其中，
所述第一导线由铬、铬的合金材料、钼钽合金、铝或铝合金材料形成，
所述第二导线由铬、铝或铝合金材料形成，
所述第三导线由铟锡氧化物形成，
所述连接部由铟锡氧化物形成，
所述第一绝缘层由氧化硅、氮化硅、或氧化铝形成，
所述第二绝缘层由氮化硅形成。
9.一种制造阵列基板的方法，包括：
在基板上形成第一导线；
在所述第一导线上形成第一绝缘层；
在所述第一绝缘层上形成第二导线，其中，所述第一导线和所述第二导线在所述基板上的投影至少部分重叠，所述第一导线和所述第二导线中的至少一者由多个间隔设置的导电段构成；以及
形成用于电连接所述第一导线或所述第二导线的相邻导电段的连接部。
10.根据权利要求9所述的方法，其中，
所述第一导线由多个间隔设置的导电段构成，而所述第二导线是连续的。
11.根据权利要求10所述的方法，还包括：在所述第二导线和所述第一绝缘层的暴露表面上形成第二绝缘层。
12.根据权利要求11所述的方法，其中，形成所述连接部包括：
形成穿过所述第一绝缘层和所述第二绝缘层的第一过孔和第二过孔，其中所述第一过孔和所述第二过孔分别暴露所述第一导线的相邻导电段；
在所述第二绝缘层的表面上以及所述第一过孔和所述第二过孔中形成导电层；以及
构图所述导电层以形成经由所述第一过孔和所述第二过孔而电连接相邻导电段的所述连接部。
13.根据权利要求12所述的方法，还包括：
在形成所述导电层之前，形成穿过所述第二绝缘层的位于所述第一导线和所述第二导线在所述基板上的投影相重叠的位置处的暴露所述第二导线的第三过孔和穿过所述第一绝缘层和所述第二绝缘层的暴露所述第一导线的与所述第二导线在所述基板上的投影相重叠的导电段的第四过孔，
其中，所述导电层还形成在所述第三过孔和所述第四过孔中，以及构图所述导电层还包括：形成经由所述第三过孔和所述第四过孔而电连接所述第二导线和所述第一导线的第三导线。
14.根据权利要求13所述的方法，其中
所述第一导线与所述阵列基板的栅线位于同一层，以及所述第二导线与所述阵列基板的数据线位于同一层。
15.根据权利要求14所述的方法，其中所述第一导线、所述第二导线、所述第三导线以及所述连接部位于所述阵列基板的周边区域。
16.根据权利要求15所述的方法，其中
所述第一导线由铬、铬的合金材料、钼钽合金、铝或铝合金材料形成，
所述第二导线由铬、铝或铝合金材料形成，
所述第三导线由铟锡氧化物形成，
所述连接部由铟锡氧化物形成，
所述第一绝缘层由氧化硅、氮化硅、或氧化铝形成，
所述第二绝缘层由氮化硅形成。
17.一种显示面板，包括根据权利要求1-8中任一项所述的阵列基板。
18.一种显示装置，包括根据权利要求17所述的显示面板。
CN201610876795.1A 2016-09-30 2016-09-30 阵列基板及其制造方法、显示面板和显示装置 Pending CN106169486A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201610876795.1A CN106169486A (zh) 2016-09-30 2016-09-30 阵列基板及其制造方法、显示面板和显示装置
PCT/CN2017/093690 WO2018059091A1 (zh) 2016-09-30 2017-07-20 阵列基板及其制造方法、显示面板和显示装置
US15/578,207 US10593706B2 (en) 2016-09-30 2017-07-20 Array substrate assembly, method of manufacturing array substrate assembly, display panel and display apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610876795.1A CN106169486A (zh) 2016-09-30 2016-09-30 阵列基板及其制造方法、显示面板和显示装置

Publications (1)

Publication Number Publication Date
CN106169486A true CN106169486A (zh) 2016-11-30

Family

ID=57376497

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610876795.1A Pending CN106169486A (zh) 2016-09-30 2016-09-30 阵列基板及其制造方法、显示面板和显示装置

Country Status (3)

Country Link
US (1) US10593706B2 (zh)
CN (1) CN106169486A (zh)
WO (1) WO2018059091A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018059091A1 (zh) * 2016-09-30 2018-04-05 京东方科技集团股份有限公司 阵列基板及其制造方法、显示面板和显示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5373379A (en) * 1992-05-13 1994-12-13 Kabushiki Kaisha Toshiba Repairable liquid crystal display panel with laser fusible links
CN1800925A (zh) * 2004-12-27 2006-07-12 东芝松下显示技术有限公司 显示装置
KR20140087620A (ko) * 2012-12-31 2014-07-09 엘지디스플레이 주식회사 박막트랜지스터 어레이 기판용 모기판
CN104637925A (zh) * 2013-11-07 2015-05-20 乐金显示有限公司 用于显示面板的阵列基板及其制造方法
US20150263043A1 (en) * 2014-03-14 2015-09-17 Innolux Corporation Display device

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7439565B2 (en) 2006-06-08 2008-10-21 Chunghwa Picture Tubes, Ltd. Active devices array substrate and repairing method thereof
JP6373624B2 (ja) * 2014-04-07 2018-08-15 東芝電子管デバイス株式会社 アレイ基板、放射線検出器、および放射線検出器の製造方法
CN104570515A (zh) * 2015-01-26 2015-04-29 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示面板和显示装置
CN106169486A (zh) * 2016-09-30 2016-11-30 京东方科技集团股份有限公司 阵列基板及其制造方法、显示面板和显示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5373379A (en) * 1992-05-13 1994-12-13 Kabushiki Kaisha Toshiba Repairable liquid crystal display panel with laser fusible links
CN1800925A (zh) * 2004-12-27 2006-07-12 东芝松下显示技术有限公司 显示装置
KR20140087620A (ko) * 2012-12-31 2014-07-09 엘지디스플레이 주식회사 박막트랜지스터 어레이 기판용 모기판
CN104637925A (zh) * 2013-11-07 2015-05-20 乐金显示有限公司 用于显示面板的阵列基板及其制造方法
US20150263043A1 (en) * 2014-03-14 2015-09-17 Innolux Corporation Display device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018059091A1 (zh) * 2016-09-30 2018-04-05 京东方科技集团股份有限公司 阵列基板及其制造方法、显示面板和显示装置
US10593706B2 (en) 2016-09-30 2020-03-17 Boe Technology Group Co., Ltd. Array substrate assembly, method of manufacturing array substrate assembly, display panel and display apparatus

Also Published As

Publication number Publication date
US20180294283A1 (en) 2018-10-11
US10593706B2 (en) 2020-03-17
WO2018059091A1 (zh) 2018-04-05

Similar Documents

Publication Publication Date Title
CN102375635B (zh) 触摸屏及其制造方法
US8780061B2 (en) Electrostatic capacity type touch screen panel and method of manufacturing the same
US7599039B2 (en) Mounting terminal substrate and display device using the same
CN102446024B (zh) 静电电容型触摸屏面板
CN100465715C (zh) 形成焊盘电极及液晶显示器件的方法
JP2021516767A (ja) アレイ基板、その製造方法及び表示装置
CN103092414B (zh) 一种外挂式触摸屏及其制作方法、显示装置
CN101320736A (zh) 有机发光显示器件及其母板
CN110190087A (zh) 显示设备
WO2021023175A1 (zh) 触控基板及其制造方法以及显示装置
CN111128969B (zh) 显示面板及显示装置
CN106019733A (zh) 一种阵列基板、显示面板及显示装置
CN105097847A (zh) 一种阵列基板、显示面板及显示装置
US10879277B2 (en) Display panel and manufacturing method thereof and display device
CN109786373A (zh) 显示面板
CN107992239A (zh) 触控基板及其制造方法、显示装置
CN109270754A (zh) 阵列基板和显示装置
CN104916260B (zh) 显示装置
CN106169486A (zh) 阵列基板及其制造方法、显示面板和显示装置
CN106098709B (zh) 阵列基板、显示装置
CN104485337A (zh) 薄膜晶体管阵列基板及薄膜晶体管阵列基板的制备方法
US20200142240A1 (en) Method of manufacturing display device and display device
CN115561942A (zh) 一种显示面板、显示装置以及制作方法
CN102800655B (zh) 测试布局结构
JP2020512602A (ja) アレイ基板、アレイ基板の製造方法及び表示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20161130

RJ01 Rejection of invention patent application after publication