JP2021516767A - アレイ基板、その製造方法及び表示装置 - Google Patents

アレイ基板、その製造方法及び表示装置 Download PDF

Info

Publication number
JP2021516767A
JP2021516767A JP2019546891A JP2019546891A JP2021516767A JP 2021516767 A JP2021516767 A JP 2021516767A JP 2019546891 A JP2019546891 A JP 2019546891A JP 2019546891 A JP2019546891 A JP 2019546891A JP 2021516767 A JP2021516767 A JP 2021516767A
Authority
JP
Japan
Prior art keywords
metal
array substrate
metal layer
insulating layer
base substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019546891A
Other languages
English (en)
Other versions
JP7239481B2 (ja
Inventor
ホンウェイ マー
ホンウェイ マー
カイ ヂャン
カイ ヂャン
ユンシォン シャオ
ユンシォン シャオ
シャンダン ドン
シャンダン ドン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chengdu BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Publication of JP2021516767A publication Critical patent/JP2021516767A/ja
Application granted granted Critical
Publication of JP7239481B2 publication Critical patent/JP7239481B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

アレイ基板は、ベース基板と、ベース基板上に位置する第１金属層と、第１金属層のベース基板から離れた一側に位置する第１絶縁層と、第１絶縁層のベース基板から離れた一側に位置する第２金属層と、第２金属層のベース基板から離れた一側に位置する第２絶縁層とを備え、アレイ基板は、表示領域と、表示領域を取り囲んでいる周辺領域とを含み、第１金属層は、周辺領域において複数本の信号線を含み、第２絶縁層は、周辺領域において複数本の信号線のうち少なくとも２本の信号線と重なる少なくとも１つの溝を含み、第２金属層は、周辺領域において金属バーを含み、溝と信号線の重なり領域において、信号線のベース基板での正投影が金属バーのベース基板での正投影内にある。該アレイ基板は、絶縁層に形成された溝における金属残留による信号線の短絡の問題を防止し、製品の歩留まりを向上させる。【選択図】図５Ａ

Description

本願は、２０１８年０３月１４日に提出した中国特許出願第２０１８１０２０８８０８．７号の優先権を主張し、上記中国特許出願に開示されている全内容を引用により本願の一部としてここに組み込む。
本開示の実施例は、アレイ基板、その製造方法及び表示装置に関する。
表示技術の持続的な発展に伴い、低温ポリシリコン−アクティブマトリックス発光ダイオード（ＬＴＰＳ−ＡＭＯＬＥＤ）表示装置は、広色域、高コントラスト、低消費電力、軽量化及び薄型化、可撓性などの利点を有するため、それについての研究が盛んに行われており、次世代の表示技術と考えられる。一方、スマートフォン、スマートテレビの持続的な発展に伴い、狭額縁及び超狭額縁の設計は、市場の主流及び競争の方向となっている。
通常、低温ポリシリコン−アクティブマトリックス発光ダイオード表示装置のバックプレーン回路は、複数層の金属信号線及び絶縁層を含み、構造が複雑である。
本開示の少なくとも１つの実施例は、アレイ基板を提供し、該アレイ基板は、ベース基板と、前記ベース基板上に位置する第１金属層と、前記第１金属層の前記ベース基板から離れた一側に位置する第１絶縁層と、前記第１絶縁層の前記ベース基板から離れた一側に位置する第２金属層と、前記第２金属層の前記ベース基板から離れた一側に位置する第２絶縁層とを備え、前記アレイ基板は、表示領域と前記表示領域を取り囲んでいる周辺領域とを含み、前記第１金属層は、前記周辺領域において複数本の信号線を含み、前記第２絶縁層は、前記周辺領域において前記複数本の信号線のうち少なくとも２本の信号線と重なる少なくとも１つの溝を含み、前記第２金属層は、前記周辺領域において金属バーを含み、前記溝と前記信号線との重なる領域では、前記信号線の前記ベース基板での正投影が前記金属バーの前記ベース基板での正投影内にある。
たとえば、本開示の一実施例によるアレイ基板において、前記金属バーは、前記複数本の信号線に１対１で対応して設置された複数の金属バーを含み、前記溝と前記信号線との重なる領域では、前記信号線のそれぞれの前記ベース基板での正投影がそれに対応して設置された前記金属バーの前記ベース基板での正投影内にある。
たとえば、本開示の一実施例によるアレイ基板において、前記溝と前記信号線との重なる領域では、各前記金属バーの幅が各前記信号線の幅より大きい。
たとえば、本開示の一実施例によるアレイ基板において、前記複数本の信号線は、前記表示領域まで延びている。
たとえば、本開示の一実施例によるアレイ基板において、前記第２金属層は、前記表示領域において導電性パターンを含み、各前記金属バーは、前記導電性パターンと絶縁している。
たとえば、本開示の一実施例によるアレイ基板において、前記第１絶縁層の材料は、無機絶縁材料を含み、前記第２絶縁層の材料は、無機絶縁材料を含む。
たとえば、本開示の一実施例によるアレイ基板において、前記溝は、前記周辺領域の前記金属バーが設置されていない領域において、前記ベース基板に垂直な方向に沿って前記第１絶縁層を貫通している。
たとえば、本開示の一実施例によるアレイ基板において、前記第１金属層は、第１ゲート金属層であり、前記第２金属層は、第２ゲート金属層である。
たとえば、本開示の一実施例によるアレイ基板において、前記第２絶縁層は、層間誘電体層を含む。
たとえば、本開示の一実施例によるアレイ基板は、前記第２絶縁層の前記第２金属層から離れた一側に位置する第３金属層をさらに備え、前記第３金属層は、前記周辺領域において前記溝の底角に位置する金属残留を含む。
たとえば、本開示の一実施例によるアレイ基板において、前記第３金属層は、前記表示領域において、ソース、ドレイン及びソース・ドレイン信号線のうち少なくとも１つを含む。
たとえば、本開示の一実施例によるアレイ基板は、前記第３金属層の前記第２絶縁層から離れた一側に設置されたパッシベーション層と、前記表示領域であって前記パッシベーション層の前記第３金属層から離れた一側に位置する画素電極とをさらに備える。
本開示の少なくとも１つの実施例は、上記いずれかに記載のアレイ基板を備える表示装置を提供する。
本開示の少なくとも１つの実施例は、アレイ基板の製造方法を提供し、該製造方法は、ベース基板上に第１金属層を形成するステップと、前記第１金属層の前記ベース基板から離れた一側に第１絶縁層を形成するステップと、前記第１絶縁層の前記ベース基板から離れた一側に第２金属層を形成するステップと、前記第２金属層の前記ベース基板から離れた一側に第２絶縁層を形成するステップと、前記第２絶縁層をエッチングして少なくとも１つの溝を形成するステップとを含み、前記アレイ基板は、表示領域と前記表示領域を取り囲んでいる周辺領域とを含み、前記第１金属層は、前記周辺領域において複数本の信号線を含み、前記溝は、前記複数本の信号線のうち少なくとも２本の信号線と重なり、前記第２金属層は、前記周辺領域において金属バーを含み、前記溝と前記信号線との重なる領域では、前記信号線の前記ベース基板での正投影が前記金属バーの前記ベース基板での正投影内にある。
たとえば、本開示の一実施例によるアレイ基板の製造方法において、前記金属バーは、前記複数本の信号線に１対１で対応して設置された複数の金属バーを含み、前記溝と前記信号線との重なる領域では、前記信号線のそれぞれの前記ベース基板での正投影がそれに対応して設置された前記金属バーの前記ベース基板での正投影内にある。
たとえば、本開示の一実施例によるアレイ基板の製造方法において、前記溝と前記信号線との重なる領域では、各前記金属バーの幅が各前記信号線の幅より大きい。
たとえば、本開示の一実施例によるアレイ基板の製造方法において、前記第２金属層は、前記表示領域において導電性パターンを含み、各前記金属バーは、前記導電性パターンと絶縁しており、前記金属バー及び前記導電性パターンは、同一のマスクプロセスにより作製される。
本開示の実施例の技術案をより明瞭に説明するために、以下、実施例の図面を簡単に説明するが、勿論、以下の説明における図面は、本開示の一部の実施例に関するものに過ぎず、本開示を制限するものではない。
アレイ基板の断面を示す模式図である。 金属残留による短絡を示す模式図である。 アレイ基板の製造方法のステップを示す模式図である。 アレイ基板の製造方法のステップを示す模式図である。 アレイ基板の製造方法のステップを示す模式図である。 アレイ基板の製造方法のステップを示す模式図である。 アレイ基板の製造方法のステップを示す模式図である。 アレイ基板の製造方法のステップを示す模式図である。 別のアレイ基板の平面を示す模式図である。 図４Ａに示したアレイ基板における金属残留による短絡を示す模式図である。 本開示の一実施例によるアレイ基板の断面を示す模式図である。 本開示の一実施例によるアレイ基板の断面を示す模式図である。 本開示の一実施例によるアレイ基板の平面を示す模式図である。 本開示の一実施例によるアレイ基板の製造方法のステップを示す模式図である。 本開示の一実施例によるアレイ基板の製造方法のステップを示す模式図である。 本開示の一実施例によるアレイ基板の製造方法のステップを示す模式図である。 本開示の一実施例によるアレイ基板の製造方法のステップを示す模式図である。 本開示の一実施例によるアレイ基板の製造方法のステップを示す模式図である。 本開示の一実施例によるアレイ基板の製造方法のステップを示す模式図である。
本開示の実施例の目的、技術案及び利点をより明瞭にするために、以下、本開示の実施例の図面を参照しながら、本開示の実施例の技術案を明瞭かつ完全に説明する。勿論、説明する実施例は、本開示の実施例の一部に過ぎず、すべての実施例ではない。説明する本開示の実施例に基づいて、当業者が創造的な努力を必要とせずに想到しうるすべてのほかの実施例は、本開示の保護範囲に属する。
特に断らない限り、本開示に使用されている技術用語又は科学用語は、当業者が理解しうる一般的な意味である。本開示に使用されている「第１」、「第２」及び類似した用語は、いかなる順番、数量又は重要性を示すものでもなく、異なる構成部分を区別するために過ぎない。「含む」又は「備える」などの類似した用語は、該用語の前に記載の素子又は物品が該単語の後に挙げられている素子又は物品及びその同等物を含み、ほかの素子又は物品を排除しないことを意図する。「接続」又は「接続されている」などの類似した用語は、物理的又は機械的接続に限定されず、直接か間接かを問わず、電気的接続を含む。
研究したところ、本願の発明者は、割れの表示領域への広がりを防止するために、アレイ基板のエッジでは、通常、層間誘電体層（Ｉｎｔｅｒｌａｙｅｒ Ｄｉｅｌｅｃｔｒｉｃ Ｌａｙｅｒ）に少なくとも１つの溝を形成する。しかし、上記アレイ基板を作製する過程に、溝が形成された層間誘電体層の上において金属層（たとえば、以下の第３金属層）の製造プロセス及びパターニングプロセスを行うときに、溝の底角の位置には金属層残留が発生してしまう。残留された金属により異なる金属信号線が電気的に接続され、その結果、短絡が発生し、さらに該アレイ基板を用いた表示装置には表示不良が生じることを見出した。
図１は、アレイ基板の断面模式図である。図１には、該アレイ基板の周辺領域のみが示されている。図１に示されるように、該アレイ基板は、ベース基板０１と、ベース基板０１上に設置された信号線０２と、信号線０２上に設置された第１絶縁層０３と、第１絶縁層０３上に設置された第２絶縁層０４とを備える。たとえば、第２絶縁層０４は、層間誘電体層である。割れの表示領域への広がりを防止するために、該アレイ基板の周辺領域には、少なくとも１つの溝３０が形成される。溝３０は、第１絶縁層０３と第２絶縁層０４を貫通して、信号線０２を露出させる。しかしながら、後続の第３金属層の製造プロセス及びパターニングプロセスを行うときに、溝３０の底角の位置には、第３金属層の金属残留４０が発生してしまう。図２には、金属残留による短絡の模式図が示されている。図２に示されるように、溝３０の底角の位置における金属残留４０により異なる信号線０２が電気的に接続され、その結果、短絡が発生し、さらに該アレイ基板を用いた表示装置には表示不良が生じる。なお、上記信号線０２は、第１ゲート金属層をパターニングすることにより得られる。
上記金属残留による信号線の短絡の問題をより明瞭に説明するために、図３Ａ−図３Ｆには、アレイ基板の製造方法のステップ模式図が示されている。同様に、図３Ａ−３Ｆには、該アレイ基板の周辺領域のみが示されている。図３Ａに示されるように、ベース基板０１上に信号線０２を形成し、信号線０２は、まず１層の金属層を形成し、次にパターニングプロセスを行うことにより得られ得る。図３Ｂに示されるように、第１絶縁層０３が信号線０２を被覆するように、ベース基板０１と信号線０２上に第１絶縁層０３を形成し、図３Ｃに示されるように、第１絶縁層０３上に第２絶縁層０４を形成し、たとえば、第１絶縁層０３及び第２絶縁層０４は、いずれも無機絶縁層としてもよい。図３Ｄに示されるように、第２絶縁層０４をエッチングして少なくとも１つの溝３０を形成し、第２絶縁層０４及び第１絶縁層０３のいずれも無機絶縁層であるため、第２絶縁層０４をエッチングする過程に、溝３０の位置での第１絶縁層０３もエッチング液にエッチングされ、それにより、信号線０２が露出する。図３Ｅに示されるように、上記基板上に第３金属層０５を堆積させ、このとき、溝３０にも第３金属層０５が堆積される。図３Ｆに示されるように、第３金属層０５をエッチングし、周辺領域における第３金属層０５を除去し、溝３０にも第３金属層０５が堆積されているため、第３金属層０５をエッチングする過程に、溝３０の底角の位置には金属残留４０が形成されやすくなる。図３Ｆに示されるように、溝３０の底角の位置における金属残留４０により異なる信号線０２が電気的に接続され、その結果、短絡が発生し、さらに該アレイ基板を用いた表示装置には表示不良が生じる。なお、第３金属層は、信号線として機能しない場合、表示領域のみにパターンを保留し、周辺領域では完全に除去する必要があり、また、第１絶縁層が形成された後であって第２絶縁層が形成される前に、該製造方法は、第２金属層（たとえば、第２ゲート金属層）を形成するステップをさらに含み、同じく第２金属層は、表示領域のみにパターンを保留し、周辺領域では完全に除去する必要がある。
一方、上記した信号線０２が第３金属層０５をパターニングすることによって形成される場合でも、信号線の短絡の問題が発生する。図４Ａは、別のアレイ基板の平面模式図である。図４Ｂは、図４Ａに示すアレイ基板における金属残留による短絡の模式図である。図４Ａ及び４Ｂには、該アレイ基板の周辺領域のみが示されている。図４Ａ及び４Ｂに示されるように、該アレイ基板は、ベース基板０１と、ベース基板０１上に設置された第１絶縁層（未図示）と、第１絶縁層上に設置された第２絶縁層０４とを備える。たとえば、第２絶縁層０４は、層間誘電体層である。割れの表示領域への広がりを防止するために、該アレイ基板の周辺領域には、少なくとも１つの溝３０が形成される。溝３０は、第１絶縁層０３と第２絶縁層０４を貫通する。後続の第３金属層の製造プロセス及び第３金属層をパターニングして信号線０２を形成することを行うときに、溝３０の底角の位置には、第３金属層の金属残留４０が生じる。溝３０の底角の位置における金属残留４０により異なる信号線０２が電気的に接続され、その結果、短絡が発生し、さらに該アレイ基板を用いた表示装置には表示不良が生じる。
本開示の実施例は、アレイ基板、その製造方法及び表示装置を提供する。該アレイ基板は、ベース基板と、ベース基板上に位置する第１金属層と、第１金属層のベース基板からは離れた一側に位置する第１絶縁層と、第１絶縁層の第１金属層から離れた一側に位置する第２金属層と、第２金属層の第１絶縁層から離れた一側に位置する第２絶縁層とを備え、アレイ基板は、表示領域と表示領域を取り囲んでいる周辺領域とを含み、第１金属層は、周辺領域において複数本の信号線を含み、第２絶縁層は、周辺領域において複数本の信号線のうち少なくとも２本の信号線と重なる少なくとも１つの溝を含み、第２金属層は、周辺領域において金属バーを含み、溝と信号線の重なり領域では、信号線のベース基板での正投影が金属バーのベース基板での正投影内にある。該アレイ基板は、溝の位置で信号線に孤立した金属バーを増設することで、絶縁層に形成された溝における金属残留による信号線の短絡の問題を防止し、それにより製品の歩留まりを向上させる。
以下、図面を参照しながら、本開示の実施例によるアレイ基板、その製造方法及び表示装置について詳細に説明する。
本開示の一実施例は、アレイ基板を提供する。図５Ａ及び５Ｂは、本開示の一実施例によるアレイ基板の断面模式図である。図５Ａには、該アレイ基板の周辺領域が示され、図５Ｂには、該アレイ基板の表示領域が示されている。図５Ａ及び５Ｂに示されるように、該アレイ基板は、ベース基板１０１と、ベース基板１０１上に位置する第１金属層１１０と、第１金属層１１０のベース基板１０１から離れた一側に位置する第１絶縁層１０３と、第１絶縁層１０３の第１金属層１１０から離れた一側に位置する第２金属層１２０と、第２金属層１２０の第１絶縁層１０３から離れた一側に位置する第２絶縁層１０４とを備える。アレイ基板は、表示領域１８０と表示領域１８０を取り囲んでいる周辺領域１９０とを含み、第１金属層１１０は、周辺領域１９０において複数本の信号線１０２を含み、第２絶縁層１０４は、周辺領域１９０において複数本の信号線１０２のうち少なくとも２本の信号線１０２と重なる少なくとも１つの溝１３０を含み、つまり、溝１３０は、少なくとも２本の信号線１０２と重なり、第２金属層１２０は、周辺領域１９０において金属バー１５０を含み、溝１３０と信号線１０２との重なる領域では、金属バー１５０のベース基板１０１での正投影が信号線１０２のベース基板１０１での正投影にあり、つまり、信号線１０２のベース基板１０１での正投影が金属バー１５０のベース基板１０１での正投影内にある。なお、溝１３０は、割れの表示領域への広がりを防止する役割を果たす。
本開示の実施例によるアレイ基板の作製過程において、第２絶縁層１０４の周辺領域１９０における溝１３０が複数本の信号線１０２のうち少なくとも２本の隣接する信号線１０２と重なるため、後続の第３金属層の製造プロセス及びパターニングプロセスでも、溝１３０における金属残留する１４０による信号線１０２の短絡の問題が生じる。しかしなから、図５Ａに示されるように、溝１３０と信号線１０２との重なる領域では、金属バー１５０のベース基板１０１での正投影が信号線１０２のベース基板１０１での正投影に被覆されているため、第２絶縁層１０４に溝１３０を形成するステップでは、金属バー１５０によってエッチング液（絶縁層に対するエッチング液）をブロックして金属バー１５０に被覆されている第１絶縁層１０３のエッチングが防止され、つまり、導線１０２と金属バー１５０との間の第１絶縁層１０３がエッチング液にエッチングされず、残されている。それによって、溝１３０と信号線１０２との重なる領域では、後続の第３金属層の製造プロセス及びパターニングプロセスにおいて、金属残留１４０が存在しても、金属残留１４０は、金属バー１５０にしか接続できず、導線１０２に接続されることがなく、それにより金属残留による信号線の短絡の問題を防止し、さらに製品の歩留まりを向上させる。また、金属バー１５０のベース基板１０１での正投影が信号線１０２のベース基板１０１での正投影に被覆されているため、後続の電極（たとえば、画素電極、陽極等）の製造プロセス及びパターニングプロセスにおいて、エッチング液（電極に対するエッチング液）が最大に金属バー１５０のみをエッチングし、導線１０２と金属バー１５０との間の第１絶縁層１０３により導線１０２のエッチングが防止され、従って、金属バー１５０は、また信号線１０２に対して保護効果を果たす。
たとえば、ベース基板１０１としては、ガラス基板、石英基板又はプラスチック基板が使用され得る。
たとえば、第１金属層１１０は、第１ゲート金属層であり、第２金属層１２０は、第３金属層である。
たとえば、いくつかの例では、第１絶縁層の材料は、無機絶縁材料を含み、第２絶縁層の材料は、無機絶縁材料を含む。
たとえば、いくつかの例では、第２絶縁層は、層間誘電体層である。
たとえば、第１絶縁層１０３及び第２絶縁層１０４の材料は、窒化ケイ素、酸化ケイ素及び酸窒化ケイ素のうち１種又は複数種である。
たとえば、いくつかの例では、図５Ａ及び５Ｂに示されるように、第２金属層１２０は、表示領域１８０において導電性パターン１０６を含み、各金属バー１５０は、導電性パターン１０６と絶縁している。つまり、金属バー１５０は、導電性パターン１０６に対して孤立している。それによって、金属残留１４０が金属バー１５０にしか接続できない場合、導電性パターン１０６へ悪影響を与えることがない。一方、金属バー１５０は、導電性パターン１０６を形成するための第２金属層１２０をパターニングすることにより形成され、従って、本開示の実施例によるアレイ基板は、マスクプロセスを追加せずに、信号線の間の短絡の発生を防止し、金属線に対して良好な保護効果を果たし、従ってコストを低減させることができる。
たとえば、第１金属層は、第１ゲート金属層であり、第１ゲート金属層は、表示領域において第１ゲートを含み、第２金属層は、第２ゲート金属層であり、この場合、導電性パターンは、第２ゲートとしてもよい。
たとえば、いくつかの例では、図５Ａ及び５Ｂに示されるように、該アレイ基板は、第２絶縁層１０４の第２金属層１２０から離れた一側に位置する第３金属層１６０をさらに備え、第３金属層１６０は、周辺領域１９０において溝の底角に位置する金属残留１４０を含む。第３金属層１６０は、信号線として機能しない場合、表示領域１８０のみにパターンを保留し、周辺領域１９０ではパターニングプロセスにより完全に除去する必要があり、一般的なパターニングプロセスは、露光、現像、エッチングなどのステップを含む。溝１３０に第３金属層１６０を形成するときに溝１３０の斜辺で登坂の現象が発生するため、溝１３０の底角の位置における第３金属層１６０を完全に除去できず、金属残留１４０を形成しやすい。
たとえば、いくつかの例では、第３金属層１６０は、表示領域１９０においてソース１０７、ドレイン１０８、ソース・ドレイン信号線１０９のうち１つ又は複数を含む。
たとえば、いくつかの例では、図５Ｂに示されるように、該アレイ基板は、ベース基板１０１上に設置された活性層２１０及び活性層２１０と第１金属層１１０との間に設置された絶縁層２２０をさらに備える。
たとえば、いくつかの例では、図５Ｂに示されるように、該アレイ基板は、ソースドレイン金属１６０の第２絶縁層１０４から離れた一側に設置されたパッシベーション層１７１と、表示領域１８０であってパッシベーション層１７１の第３金属層１６０から離れた一側に位置する画素電極１７２とをさらに備える。画素電極１７２の製造プロセス及びパターニングプロセスにおいて、金属バー１５０のベース基板１０１での正投影が信号線１０２のベース基板１０１での正投影に被覆されているため、エッチング液（画素電極に対するエッチング液）が最大に金属バー１５０のみをエッチングし、導線１０２と金属バー１５０との間の第１絶縁層１０３により導線１０２のエッチングが防止され、従って、金属バー１５０は、また信号線１０２に対して保護効果を果たす。
たとえば、いくつかの例では、該アレイ基板は、有機発光ダイオード表示装置のアレイ基板である。この場合、画素電極は、陽極である。
たとえば、該アレイ基板が有機発光ダイオード表示装置のアレイ基板である場合、図５Ｂに示されるように、該アレイ基板は、画素電極１７２のパッシベーション層１７１から離れた一側に位置する有機発光層１７３をさらに備える。
図６は、本開示の一実施例によるアレイ基板の平面模式図である。図６には、該アレイ基板の周辺領域のみが示されている。図６に示されるように、金属バー１５０は、複数あり、複数本の信号線１０２に１対１で対応して設置される。溝１３０と信号線１０２との重なる領域では、各金属バー１５０のベース基板１０１での正投影がそれに対応して設置された信号線１０２のベース基板１０１での正投影に被覆されており、つまり、各信号線１０２のベース基板１０１での正投影がそれに対応して設置された金属バー１５０のベース基板１０１での正投影内にある。それによって、第２絶縁層１０４に溝１３０を形成するステップでは、金属バー１５０によってエッチング液（絶縁層に対するエッチング液）をブロックして金属バー１５０に被覆されている第１絶縁層１０３のエッチングが防止され、つまり、金属バー１５０とそれに対応して設置された導線１０２との間の第１絶縁層１０３がエッチング液にエッチングされず、残されている。それによって、溝１３０と信号線１０２との重なる領域では、後続の第３金属層の製造プロセス及びパターニングプロセスにおいて、金属残留１４０が存在しても、金属残留１４０は、金属バー１５０にしか接続できず、導線１０２に接続されることがなく、それにより金属残留による信号線の短絡の問題を防止し、さらに製品の歩留まりを向上させる。また、金属バー１５０のベース基板１０１での正投影がそれに対応して設置された信号線１０２のベース基板１０１での正投影に被覆されているため、後続の電極（たとえば、画素電極、陽極等）の製造プロセス及びパターニングプロセスにおいて、エッチング液（電極に対するエッチング液）が最大に金属バー１５０のみをエッチングし、金属バー１５０とそれに対応して設置された導線１０２との間の第１絶縁層１０３により導線１０２のエッチングが防止され、従って、金属バー１５０は、それに対応して設置された信号線１０２に対しても保護効果を果たす。
なお、金属バー１５０は、複数あり、且つ複数本の信号線１０２に１対１で対応して設置される。該アレイ基板は、面積が大きい一枚の金属バー（金属ブロック）を設置してすべての信号線を被覆することがないため、面積が大きい一枚の金属バー（金属ブロック）による該アレイ基板の可撓性への影響を避ける一方、面積が大きい一枚の金属バー（金属ブロック）に起因する反射の問題を防止できる。
たとえば、いくつかの例では、図６に示されるように、金属バー１５０は、複数あり、複数本の信号線１０２に１対１で対応して設置される。溝１３０は、周辺領域１９０の金属バー１５０が設置されていない領域においてベース基板１０１に垂直な方向に沿って第１絶縁層１０３を貫通している。それにより、信号線間の短絡の発生を防止し、金属線に対して良好な保護効果を果たすと同時に、第１絶縁層の割れの表示領域への広がりの阻止作用を最大限に果たす。
たとえば、いくつかの例では、図６に示されるように、各金属バー１５０の幅が信号線１０２の幅より大きく、それにより導線１０２と金属バー１５０との間の第１絶縁層１０３がエッチング液によりエッチングされず、残されることを確実に確保できる。なお、上記幅とは、信号線の延び方向に垂直な方向における寸法である。
たとえば、いくつかの例では、複数本の信号線は、表示領域まで延びている。たとえば、信号線は、走査駆動ライン、ソース・ドレイン信号線、又は電源線などとしてもよい。
本開示の一実施例は、上記実施例のいずれかの例によるアレイ基板を備える表示装置をさらに提供する。該表示装置は、上記実施例のいずれかの例によるアレイ基板を備えるため、それが備えるディスプレイパネルの技術的効果に対応した技術的効果を有し、すなわち、第２絶縁層に形成された溝における金属残留による信号線の短絡の問題を防止し、それにより製品の歩留まりを向上させ、具体的には、上記実施例の関連説明を参照すればよく、ここで重複説明を省略する。
たとえば、該表示装置は、テレビ、コンピュータ、携帯電話、ナビゲータ、表示計器など表示機能を有する任意の電子機器であってもよい。
本開示の一実施例は、アレイ基板の製造方法をさらに提供する。該製造方法は、
ベース基板上に第１金属層を形成するステップＳ３０１と、
第１金属層のベース基板から離れた一側に第１絶縁層を形成するステップＳ３０２と、
第１絶縁層のベース基板から離れた一側に第２金属層を形成するステップＳ３０３と、
第２金属層の第１絶縁層から離れた一側に第２絶縁層を形成するステップＳ３０４と、
第２絶縁層をエッチングして少なくとも１つの溝を形成するステップＳ３０５とを含み、アレイ基板は、表示領域と表示領域を取り囲んでいる周辺領域とを含み、第１金属層は、周辺領域において複数本の信号線を含み、溝は、複数本の信号線のうち少なくとも２本の信号線と重なり、第２金属層は、周辺領域において金属バーを含み、溝と信号線との重なる領域では、信号線のベース基板での正投影が金属バーのベース基板での正投影内にある。
本開示の実施例によるアレイ基板の製造方法では、第２絶縁層の周辺領域における溝が複数本の信号線のうち少なくとも２本の隣接する信号線と重なるため、後続の第３金属層の製造プロセス及びパターニングプロセスでも、溝における金属残留による信号線の短絡の問題が生じる。しかしながら、溝と信号線との重なる領域では、金属バーのベース基板での正投影が信号線のベース基板での正投影に被覆されているため、第２絶縁層に溝を形成するステップでは、金属バーによってエッチング液（絶縁層に対するエッチング液）をブロックして金属バーに被覆されている第１絶縁層のエッチングが防止され、つまり、導線と金属バーとの間の第１絶縁層がエッチング液にエッチングされず、残されている。それによって、溝と信号線との重なる領域では、後続の第３金属層の製造プロセス及びパターニングプロセスにおいて、金属残留が存在しても、金属残留は、金属バーにしか接続できず、導線に接続されることがなく、それにより金属残留による信号線の短絡の問題を防止し、さらに製品の歩留まりを向上させる。また、金属バーのベース基板での正投影が信号線のベース基板での正投影に被覆されているため、後続の電極（たとえば、画素電極、陽極等）の製造プロセス及びパターニングプロセスにおいて、エッチング液（電極に対するエッチング液）が最大に金属バーのみをエッチングし、導線と金属バーとの間の第１絶縁層により導線のエッチングが防止され、従って、金属バーは、また信号線に対して保護効果を果たす。
たとえば、ベース基板としては、ガラス基板、石英基板又はプラスチック基板が使用され得る。
たとえば、第１金属層は、第１ゲート金属層であり、第２金属層は、第３金属層である。
たとえば、いくつかの例では、第１絶縁層の材料は、無機絶縁材料を含み、第２絶縁層の材料は、無機絶縁材料を含む。
たとえば、いくつかの例では、第２絶縁層は、層間誘電体層である。
たとえば、第１絶縁層及び第２絶縁層の材料は、窒化ケイ素、酸化ケイ素及び酸窒化ケイ素のうち１種又は複数種である。
図７Ａ−７Ｆは、本開示の一実施例によるアレイ基板の製造方法のステップ模式図である。図７Ａ−７Ｆには、該アレイ基板の周辺領域のみが示されている。図７Ａに示されるように、ベース基板１０１上に第１金属層１１０を形成し、第１金属層１１０は、周辺領域において複数本の信号線１０２を含む。図７Ｂに示されるように、第１金属層１１０のベース基板１０１から離れた一側に第１絶縁層１０３を形成する。図７Ｃに示されるように、第１絶縁層１０３のベース基板１０１から離れた一側に第２金属層１２０を形成し、第２金属層１２０は、周辺領域において金属バー１５０を含む。図７Ｄに示されるように、第２金属層１２０の第１絶縁層１０３から離れた一側に第２絶縁層１０４を形成し、第２絶縁層１０４をエッチングして少なくとも１つの溝１３０を形成し、溝１３０は、複数本の信号線１０２のうち少なくとも２本の隣接する信号線１０２と重なり、溝１３０と信号線１０２との重なる領域では、金属バー１５０のベース基板１０１での正投影が信号線１０２のベース基板１０１での正投影に被覆されている。溝１３０と信号線１０２との重なる領域では、導線１０２と金属バー０５０との間の第１絶縁層１０３は、エッチング液によりエッチングされず、残されている。
図７Ｅに示されるように、上記した基板上に第３金属層１６０を堆積させ、このとき、溝１３０にも第３金属層１６０が堆積される。図７Ｆに示されるように、第３金属層１６０をエッチングし、周辺領域１９０における第３金属層１６０を除去し、第３溝３０にも金属層１６０が堆積されているため、第３金属層１６０をエッチングする過程に、溝１３０の底角の位置には金属残留１４０が形成されやすくなる。図７Ｆに示されるように、溝１３０と信号線１０２との重なる領域では、金属残留１４０が存在しても、金属残留１４０は、金属バー１５０にしか接続できず、導線１０２に接続されることがなく、それにより金属残留による信号線の短絡の問題を防止し、さらに製品の歩留まりを向上させる。
たとえば、いくつかの例では、金属バー１５０は、複数あり、複数本の信号線１０２に１対１で対応して設置される。溝１３０と信号線１０２との重なる領域では、各金属バー１５０のベース基板１０１での正投影がそれに対応して設置された信号線１０２のベース基板１０１での正投影に被覆されており、すなわち、各信号線のベース基板での正投影がそれに対応して設置された金属バーのベース基板での正投影内にある。
たとえば、いくつかの例では、図６に示されるように、各金属バー１５０の幅が信号線１０２の幅より大きく、それにより導線１０２と金属バー１５０との間の第１絶縁層１０３がエッチング液によりエッチングされず、残されることを確実に確保できる。なお、上記幅とは、信号線の延び方向に垂直な方向における寸法である。
たとえば、いくつかの例では、第２金属層は、表示領域において導電性パターンを含み、各金属バーは、導電性パターンと絶縁しており、金属バー及び導電性パターンは、同一のマスクプロセスによって作製される。従って、本開示の実施例によるアレイ基板の製造方法は、マスクプロセスを追加せずに、信号線間の短絡の発生を防止し、金属線に対して良好な保護効果を果たし、従ってコストを低減させることができる。
なお、以下の点について説明する。
（１）本開示の実施例の図面では、本開示の実施例に係る構造のみを示しており、その他の構造は、通常の設計を参照すればよい。
（２）矛盾しない限り、本開示の同一実施例及び異なる実施例における特徴を互いに組み合わせ得る。
以上、本開示の特定の実施形態を説明したが、本開示の保護範囲は、それに制限されない。当業者が本開示による技術範囲から逸脱せずに容易に想到しうる変化又は置換は、本開示の保護範囲に含まれる。従って、本開示の保護範囲は、特許請求の範囲を基準にする。

Claims (17)

  1. アレイ基板であって、
    ベース基板と、
    前記ベース基板上に位置する第１金属層と、
    前記第１金属層の前記ベース基板から離れた一側に位置する第１絶縁層と、
    前記第１絶縁層の前記ベース基板から離れた一側に位置する第２金属層と、
    前記第２金属層の前記ベース基板から離れた一側に位置する第２絶縁層とを備え、
    前記アレイ基板は、表示領域と前記表示領域を取り囲んでいる周辺領域とを含み、前記第１金属層は、前記周辺領域において複数本の信号線を含み、前記第２絶縁層は、前記周辺領域において前記複数本の信号線のうち少なくとも２本の信号線と重なる少なくとも１つの溝を含み、前記第２金属層は、前記周辺領域において金属バーを含み、
    前記溝と前記信号線との重なる領域では、前記信号線の前記ベース基板での正投影が前記金属バーの前記ベース基板での正投影内にある
    アレイ基板。
  2. 前記金属バーは、前記複数本の信号線に１対１で対応して設置された複数の金属バーを含み、前記溝と前記信号線との重なる領域では、前記信号線のそれぞれの前記ベース基板での正投影が対応して設置された前記金属バーの前記ベース基板での正投影内にある
    請求項１に記載のアレイ基板。
  3. 前記溝と前記信号線との重なる領域では、各前記金属バーの幅が各前記信号線の幅より大きい
    請求項１又は２に記載のアレイ基板。
  4. 前記複数本の信号線は、前記表示領域まで延びている
    請求項１−３のいずれか１項に記載のアレイ基板。
  5. 前記第２金属層は、前記表示領域において導電性パターンを含み、各前記金属バーは、前記導電性パターンと絶縁している
    請求項１−４のいずれか１項に記載のアレイ基板。
  6. 前記第１絶縁層の材料は、無機絶縁材料を含み、前記第２絶縁層の材料は、無機絶縁材料を含む
    請求項１−５のいずれか１項に記載のアレイ基板。
  7. 前記溝は、前記周辺領域の前記金属バーが設置されていない領域において、前記ベース基板に垂直な方向に沿って前記第１絶縁層を貫通している
    請求項１−６のいずれか１項に記載のアレイ基板。
  8. 前記第１金属層は、第１ゲート金属層であり、前記第２金属層は、第２ゲート金属層である
    請求項１−７のいずれか１項に記載のアレイ基板。
  9. 前記第２絶縁層は、層間誘電体層を含む
    請求項１−８のいずれか１項に記載のアレイ基板。
  10. 前記第２絶縁層の前記第２金属層から離れた一側に位置する第３金属層をさらに備え、
    前記第３金属層は、前記周辺領域において前記溝の底角に位置する金属残留を含む
    請求項１−９のいずれか１項に記載のアレイ基板。
  11. 前記第３金属層は、前記表示領域においてソース、ドレイン及びソース・ドレイン信号線のうち少なくとも１つを含む
    請求項１０に記載のアレイ基板。
  12. 前記第３金属層の前記第２絶縁層から離れた一側に設置されたパッシベーション層と、
    前記表示領域であって前記パッシベーション層の前記第３金属層から離れた一側に位置する画素電極とをさらに備える
    請求項１１に記載のアレイ基板。
  13. 表示装置であって、請求項１−１２のいずれか１項に記載のアレイ基板を備える
    表示装置。
  14. アレイ基板の製造方法であって、
    ベース基板上に第１金属層を形成するステップと、
    前記第１金属層の前記ベース基板から離れた一側に第１絶縁層を形成するステップと、
    前記第１絶縁層の前記ベース基板から離れた一側に第２金属層を形成するステップと、
    前記第２金属層の前記ベース基板から離れた一側に第２絶縁層を形成するステップと、
    前記第２絶縁層をエッチングして少なくとも１つの溝を形成するステップとを含み、
    前記アレイ基板は、表示領域と前記表示領域を取り囲んでいる周辺領域とを含み、前記第１金属層は、前記周辺領域において複数本の信号線を含み、前記溝は、前記複数本の信号線のうち少なくとも２本の信号線と重なり、前記第２金属層は、前記周辺領域において金属バーを含み、前記溝と前記信号線との重なる領域では、前記信号線の前記ベース基板での正投影が前記金属バーの前記ベース基板での正投影内にある
    アレイ基板の製造方法。
  15. 前記金属バーは、前記複数本の信号線に１対１で対応して設置された複数の金属バーを含み、前記溝と前記信号線との重なる領域では、前記信号線のそれぞれの前記ベース基板での正投影が対応して設置された前記金属バーの前記ベース基板での正投影内にある
    請求項１４に記載のアレイ基板の製造方法。
  16. 前記溝と前記信号線との重なる領域では、各前記金属バーの幅が各前記信号線の幅より大きい
    請求項１４に記載のアレイ基板の製造方法。
  17. 前記第２金属層は、前記表示領域において導電性パターンを含み、各前記金属バーは、前記導電性パターンと絶縁しており、前記金属バー及び前記導電性パターンは、同一のマスクプロセスにより作製される
    請求項１４に記載のアレイ基板の製造方法。
JP2019546891A 2018-03-14 2018-11-21 アレイ基板、その製造方法及び表示装置 Active JP7239481B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201810208808.7A CN108447872B (zh) 2018-03-14 2018-03-14 阵列基板及其制作方法和显示装置
CN201810208808.7 2018-03-14
PCT/CN2018/116770 WO2019174297A1 (zh) 2018-03-14 2018-11-21 阵列基板及其制作方法和显示装置

Publications (2)

Publication Number Publication Date
JP2021516767A true JP2021516767A (ja) 2021-07-08
JP7239481B2 JP7239481B2 (ja) 2023-03-14

Family

ID=63194357

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019546891A Active JP7239481B2 (ja) 2018-03-14 2018-11-21 アレイ基板、その製造方法及び表示装置

Country Status (5)

Country Link
US (1) US11316000B2 (ja)
EP (1) EP3767673A4 (ja)
JP (1) JP7239481B2 (ja)
CN (1) CN108447872B (ja)
WO (1) WO2019174297A1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108447872B (zh) * 2018-03-14 2021-01-22 京东方科技集团股份有限公司 阵列基板及其制作方法和显示装置
CN109637994B (zh) * 2018-11-26 2021-02-02 武汉华星光电半导体显示技术有限公司 一种柔性显示面板及柔性显示装置
CN109378320B (zh) * 2018-12-05 2021-01-26 合肥鑫晟光电科技有限公司 一种阵列基板及其制备方法
CN109599031B (zh) * 2018-12-13 2021-03-26 合肥鑫晟光电科技有限公司 一种显示基板及其制作方法、显示装置
CN111192910B (zh) * 2020-01-22 2022-10-14 京东方科技集团股份有限公司 阵列基板及制作方法、显示面板
CN113597578B (zh) * 2020-03-02 2023-11-17 京东方科技集团股份有限公司 偏光片、电子装置及制备偏光片的方法
CN111524910A (zh) * 2020-04-29 2020-08-11 深圳市华星光电半导体显示技术有限公司 阵列基板及其制造方法、显示装置
CN113658974B (zh) * 2021-08-16 2024-05-03 京东方科技集团股份有限公司 一种发光基板及其制备方法、测试方法、显示装置
CN117322166A (zh) * 2021-12-02 2023-12-29 京东方科技集团股份有限公司 显示基板及电子设备
CN117157729A (zh) * 2022-03-31 2023-12-01 京东方科技集团股份有限公司 显示面板、阵列基板及其制备方法
CN115509050A (zh) * 2022-10-09 2022-12-23 厦门天马微电子有限公司 显示面板和显示装置

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1020339A (ja) * 1996-07-02 1998-01-23 Sharp Corp アクティブマトリクス基板
JP2002351354A (ja) * 2001-05-18 2002-12-06 Internatl Business Mach Corp <Ibm> 薄膜トランジスタ・アレイ基板、薄膜トランジスタ・アレイ基板の製造方法および表示装置
JP2012128006A (ja) * 2010-12-13 2012-07-05 Sony Corp 表示装置及び電子機器
US20160035812A1 (en) * 2014-07-31 2016-02-04 Lg Display Co., Ltd. Flexible display device with wire having reinforced portion and manufacturing method for the same
US20170229527A1 (en) * 2016-02-04 2017-08-10 Samsung Display Co., Ltd. Display device
WO2017146058A1 (ja) * 2016-02-22 2017-08-31 シャープ株式会社 半導体装置および半導体装置の製造方法
US20170262109A1 (en) * 2016-03-11 2017-09-14 Samsung Display Co., Ltd. Display apparatus and method of manufacturing the same
US20170277288A1 (en) * 2016-03-24 2017-09-28 Samsung Display Co., Ltd. Display device
US20180047802A1 (en) * 2016-08-12 2018-02-15 Samsung Display Co., Ltd. Display apparatus

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005183836A (ja) * 2003-12-22 2005-07-07 Hitachi Cable Ltd 半導体装置用テープキャリアおよびこれを用いた半導体装置
JP4739155B2 (ja) 2006-09-12 2011-08-03 富士フイルム株式会社 表示媒体
KR101838736B1 (ko) * 2011-12-20 2018-03-15 삼성전자 주식회사 테이프 배선 기판 및 이를 포함하는 칩 온 필름 패키지
US9195108B2 (en) 2012-08-21 2015-11-24 Apple Inc. Displays with bent signal lines
CN103715140B (zh) * 2013-10-12 2016-03-16 深圳市华星光电技术有限公司 一种避免oled显示设备中金属线路短路的方法
WO2015170369A1 (ja) 2014-05-09 2015-11-12 パナソニック液晶ディスプレイ株式会社 液晶表示装置
JP6289286B2 (ja) 2014-06-25 2018-03-07 株式会社ジャパンディスプレイ 表示装置および表示装置の製造方法
KR102311728B1 (ko) 2015-03-17 2021-10-12 삼성디스플레이 주식회사 표시 장치
JP2016206322A (ja) * 2015-04-20 2016-12-08 三菱電機株式会社 液晶表示装置
CN105161506B (zh) 2015-10-29 2018-02-27 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置
KR102455318B1 (ko) 2015-10-30 2022-10-18 삼성디스플레이 주식회사 유기 발광 표시 장치
CN107068695B (zh) 2017-05-02 2020-02-21 京东方科技集团股份有限公司 一种柔性显示面板及其制备方法、柔性显示装置
CN107678196B (zh) 2017-10-10 2021-04-27 京东方科技集团股份有限公司 连接器及显示屏
CN108447872B (zh) * 2018-03-14 2021-01-22 京东方科技集团股份有限公司 阵列基板及其制作方法和显示装置

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1020339A (ja) * 1996-07-02 1998-01-23 Sharp Corp アクティブマトリクス基板
JP2002351354A (ja) * 2001-05-18 2002-12-06 Internatl Business Mach Corp <Ibm> 薄膜トランジスタ・アレイ基板、薄膜トランジスタ・アレイ基板の製造方法および表示装置
JP2012128006A (ja) * 2010-12-13 2012-07-05 Sony Corp 表示装置及び電子機器
US20160035812A1 (en) * 2014-07-31 2016-02-04 Lg Display Co., Ltd. Flexible display device with wire having reinforced portion and manufacturing method for the same
US20170229527A1 (en) * 2016-02-04 2017-08-10 Samsung Display Co., Ltd. Display device
WO2017146058A1 (ja) * 2016-02-22 2017-08-31 シャープ株式会社 半導体装置および半導体装置の製造方法
US20170262109A1 (en) * 2016-03-11 2017-09-14 Samsung Display Co., Ltd. Display apparatus and method of manufacturing the same
US20170277288A1 (en) * 2016-03-24 2017-09-28 Samsung Display Co., Ltd. Display device
US20180047802A1 (en) * 2016-08-12 2018-02-15 Samsung Display Co., Ltd. Display apparatus

Also Published As

Publication number Publication date
JP7239481B2 (ja) 2023-03-14
CN108447872A (zh) 2018-08-24
US20210358956A1 (en) 2021-11-18
US11316000B2 (en) 2022-04-26
CN108447872B (zh) 2021-01-22
EP3767673A4 (en) 2021-12-15
WO2019174297A1 (zh) 2019-09-19
EP3767673A1 (en) 2021-01-20

Similar Documents

Publication Publication Date Title
JP2021516767A (ja) アレイ基板、その製造方法及び表示装置
US10409121B2 (en) Array substrate and display device including the same
CN108376672B (zh) 阵列基板及其制备方法，以及显示装置
US9716248B2 (en) Organic light-emitting diode displays with reduced border area
KR102634958B1 (ko) 보강된 부분을 갖는 배선을 포함하는 플렉서블 디스플레이디바이스 및 이의 제조 방법
CN102623397B (zh) 显示面板的阵列基板结构及其制作方法
CN105355633B (zh) 制作阵列基板的方法和阵列基板
CN107818992B (zh) 一种显示面板和显示装置
CN105159515B (zh) 触控结构及其制作方法、触控基板和显示装置
KR100729046B1 (ko) 유기 발광 표시장치의 정전기 방지 구조 및 그 제조 방법
CN104701345A (zh) 有机场致发光显示器件
CN111106151B (zh) 电子装置
CN104659063A (zh) 显示基板及其制造方法、显示面板和掩膜板
CN110289270B (zh) 阵列基板及其制造方法、显示装置
JP2016109771A5 (ja) 表示装置および表示装置の製造方法、並びに電子機器
CN110112205B (zh) 显示基板及其制造方法、有机发光二极管显示装置
CN110112196B (zh) 显示面板及其制作方法、显示装置
CN103337479B (zh) 一种阵列基板、显示装置及阵列基板的制作方法
CN106992147B (zh) 制作显示面板的方法、显示面板及显示装置
JP6462035B2 (ja) バックプレーン基板及びそれを用いた有機発光表示装置
KR20170002283A (ko) 디스플레이 장치 및 그 제조 방법
US11925061B2 (en) Flexible display panel and electronic device
CN105720079A (zh) 有机电致发光显示装置
US20230195267A1 (en) Touch panel, display panel and display apparatus
CN106125440B (zh) 阵列基板及其制备方法、显示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211118

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20221020

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221025

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230125

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230131

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230302

R150 Certificate of patent or registration of utility model

Ref document number: 7239481

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150