JP2005183836A - 半導体装置用テープキャリアおよびこれを用いた半導体装置 - Google Patents

半導体装置用テープキャリアおよびこれを用いた半導体装置 Download PDF

Info

Publication number
JP2005183836A
JP2005183836A JP2003425613A JP2003425613A JP2005183836A JP 2005183836 A JP2005183836 A JP 2005183836A JP 2003425613 A JP2003425613 A JP 2003425613A JP 2003425613 A JP2003425613 A JP 2003425613A JP 2005183836 A JP2005183836 A JP 2005183836A
Authority
JP
Japan
Prior art keywords
protective film
semiconductor device
tape carrier
groove
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003425613A
Other languages
English (en)
Inventor
Hiroyuki Okabe
宏之 岡部
Hiroshi Ishikawa
浩史 石川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP2003425613A priority Critical patent/JP2005183836A/ja
Publication of JP2005183836A publication Critical patent/JP2005183836A/ja
Pending legal-status Critical Current

Links

Images

Abstract

【課題】 回路保護膜の機能を損なうことなく、折曲部で設計値どおりの折り曲げ半径を確保することができる半導体装置用テープキャリアおよびこれを用いた半導体装置を提供する。
【解決手段】 折曲前に折曲部2aに相当する保護膜4の表面側に、表面から所定の深さの溝4aを複数形成しておく。溝4aを包み込むように折曲部2aで基材フィルム2とともに導体パターン3および保護膜4を曲げる。このとき、保護膜4は、折曲に際して保護膜4のダブつきを溝4aにより吸収する。そのため、保護膜4の折曲に際して、保護膜4に生じる応力が導体パターン3や基材フィルム2に分散しない。
【選択図】 図2

Description

本発明は、折り曲げ構造の半導体装置用テープキャリアおよびこれを用いた半導体装置に関し、特に、回路保護膜の機能を損なうことなく、折曲部で設計値どおりの折り曲げ半径を確保することができる半導体装置用テープキャリアおよびこれを用いた半導体装置に関する。
近年の携帯端末・携帯電話などの多機能化・小型化により、それら機器に搭載される半導体装置はメモリやロジックICをひとつのパッケージ内に格納するMCP(Multi Chip Package)化が進んでいる。MCPの形体は各種存在するが、半導体パッケージ内に高いデバイス密度を確保できる点において、フレックス基板を使用し三次元に折り曲げて配線する積層半導体パッケージ(Folded Stacked パッケージ)が注目を集めている。(例えば、特許文献1参照。)。
ここで、積層半導体装置に使用されるフレックス基板は、ポリイミドなどの耐熱性・耐薬品性にすぐれた基材フィルムの片面若しくは両面に銅などの導体により電気回路が配線され、浮遊粒子などの付着による回路の汚染・短絡を防ぐため保護膜等を回路表面に施した構造を有する。また、積層半導体装置に使用されるフレックス基板は、下方デバイスの電気信号を上方デバイスヘ伝達するため、折曲部において折り曲げられる。
図4は、従来の積層半導体装置に使用されるフレックス基板を用いた積層半導体装置の断面を示す。この積層半導体装置40は、第1〜第3の半導体装置40A〜40Cを積層したものである。各半導体装置40A〜40Cは、ポリイミド樹脂などにより形成された基材フィルム41と、基材フィルム41の上面に設けた複数のフリップチップバンプ用パッド42と、複数のフリップチップバンプ用パッド42上に複数のフリップチップバンプ43を介して搭載される半導体チップ44と、基材フィルム41の下面に設けられた複数のボール電極用パッド45と、このボール電極用パッド45に接続させる複数のボール電極46と、各部の接続のため基材フィルム41の内側に形成された銅箔等の導体により形成された第1の配線51および第2の配線52とを備える。
基材フィルム41の両側を折曲部55において、基材フィルム41は、第1および第2の配線51,52とともに半導体チップ44側にそれぞれ折曲され、半導体チップ44と折曲された基材フィルム41とは、接着剤47により接着されている。折曲された基材フィルム41の上面は、複数のボール電極受け用パッド48を備える。半導体チップ44の下方は、アンダーフィル樹脂50が充填される。第1の配線51、ボール電極受け用パッド48、ボール電極用パッド45およびフリップチップバンプ用パッド42の周囲は、ソルダーレジスト等により形成された保護膜49により保護される。
図5は、従来の積層半導体装置に使用されるフレックス基板の折曲前における折曲部55の層構造を示す。折曲部55は、折曲されたとき内側となる保護膜49、第1の配線51、基材フィルム41および第2の配線52の順に積層されたものとなっている。
この積層半導体装置40によれば、複数のボール電極46と複数のボール電極受け用パッド48を介して第1〜第3の半導体装置40A〜40Cを順次積層するもので、図示しないマザーボードに対する半導体チップの実装密度が向上される。
特開2001−77294号公報(図1)
しかし、従来の積層半導体装置に使用されるフレックス基板によると、図6に示すように、折曲部55は、基材フィルム41の外側に第2の配線52を、内側に第1の配線51を形成し、第1の配線51の上に保護膜49による回路保護膜が形成されており、折り曲げる際に、曲げ応力が折曲部55に発生するため(例えば、保護膜49の一面に伸びが発生し、他の面に収縮が生じる。)、折曲部55の内側の保護膜49がランダムに盛り上がってダブつき部49aを形成するとともに、保護膜49と第1の配線51との間、第1の配線51と基材フィルム41との間で剥離やクラックを生じ、回路保護膜として機能しないおそれがあり、また、所望の折り曲げ半径を得られないおそれがある。
従って、本発明の目的は、回路保護膜の機能を損なうことなく、折曲部で設計値どおりの折り曲げ半径を確保することができる半導体装置用テープキャリアおよびこれを用いた半導体装置を提供することにある。
本発明は、上記目的を達成するため、基材としての絶縁性フィルムと、前記絶縁性フィルム上に形成された導体パターンと、前記導体パターン上に形成された保護膜と、前記保護膜の表面を内側にして前記絶縁性フィルム、前記導体パターンおよび前記保護膜を一体に折り曲げ可能な折曲部を備え、前記折曲部において折り曲げる際に内部に生じる応力を緩和する少なくとも1つ以上の溝を前記折曲部に位置する前記保護膜に備えることを特徴とする半導体装置用テープキャリアを提供する。
前記溝は、断面がV字状あるいはU字状に形成されていることが好ましい。
前記溝は、前記保護膜の厚さの50〜95%の深さを有することが好ましい。
前記溝は、5〜30°の開口角を有することが好ましい。
本発明は、上記目的を達成するため、基材としての絶縁性フィルムと、前記絶縁性フィルム上に形成された導体パターンと、前記導体パターン上に形成された保護膜と、前記保護膜上に形成されたバイアホールを介して前記導体パターンに接続されながら前記保護膜上に配置された半導体チップと、前記保護膜の表面を内側にして前記絶縁性フィルム、前記導体パターンおよび前記保護膜を一体に折り曲げる折曲部を備え、前記保護膜の表面を内側にして前記折曲部において折り曲げたときに内部に生じる応力を緩和する少なくとも1つ以上の溝を前記保護膜の前記所定の折曲部に備えることを特徴とする半導体装置を提供する。
前記溝は、断面がV字状あるいはU字状に形成されていることが好ましい。
前記溝は、前記保護膜の厚さの50〜95%の深さを有することが好ましい。
前記溝は、5〜30°の開口角を有することが好ましい。
本発明の半導体装置用テープキャリアによれば、保護膜を内側にして折り曲げるときに内部に生じる応力を緩和する溝を備えるため、保護膜がダブつくことがなく、絶縁性フィルムと導体パターンとの間での剥離やクラックの発生が減少するとともに、設計値通りの折り曲げ半径を確保することができる。
本発明の半導体装置用テープキャリアによれば、溝は、断面がV字状あるいはU字状に形成されているため、保護膜を内側にして折り曲げるときに保護膜がダブつくことがなく、保護膜に生じる応力を効果的に緩和することができるので、保護膜としての機能が害されない。
本発明の半導体装置用テープキャリアによれば、溝は、保護膜の厚さの50〜95%の深さを有するため、保護膜を内側にして折り曲げるときに保護膜がダブつくことがなく、保護膜に生じる応力を効果的に緩和することができるので、保護膜としての機能が害されない。
本発明の半導体装置用テープキャリアによれば、溝の開口角が5〜30°となる長さを有するため、保護膜を内側にして折り曲げるときに保護膜がダブつくことがなく、保護膜に生じる応力を効果的に緩和することができるので、保護膜としての機能が害されない。
本発明の半導体装置によれば、導体パターンおよび保護膜が形成された絶縁フィルムは、保護膜を内側にして折り曲げたときに内部に生じる応力を緩和する溝を保護膜に備えるため、保護膜がダブつくことがなく、絶縁性フィルムと導体パターンとの間での剥離やクラックの発生が減少するとともに、設計値通りの折り曲げ半径を確保することができる。
本発明の半導体装置によれば、溝は、断面がV字状あるいはU字状に形成されているため、保護膜を内側にして折り曲げるときに保護膜がダブつくことがなく、保護膜に生じる応力を効果的に緩和することができるので、保護膜としての機能が害されない。
本発明の半導体装置によれば、溝は、保護膜の厚さの50〜95%の深さを有するため、保護膜を内側にして折り曲げるときに保護膜がダブつくことがなく、保護膜に生じる応力を効果的に緩和することができるので、保護膜としての機能が害されない。
本発明の半導体装置によれば、溝は、その開口角が5〜30°となる長さを有するため、保護膜を内側にして折り曲げるときに保護膜がダブつくことがなく、保護膜に生じる応力を効果的に緩和することができるので、保護膜としての機能が害されない。
図1は、本発明の実施の形態に係る半導体装置用テープキャリアを適用した半導体装置を示す。この半導体装置1は、ポリイミド樹脂により形成された基材フィルム2と、基材フィルム2上に形成された銅箔からなる導体パターン3と、導体パターン3上に形成され、導体パターン3を保護する、ソルダーレジストから形成される保護膜4と、導体パターン3と電極パッド9および導電性ペースト5を介して接続される半導体チップ6と、バイアホール7に配置され、導体パターン3と外部とを接続するはんだボール8とを備え、これを折曲部2aで二つ折りにして、モールド樹脂10で半導体チップ6等を固定したものである。
ここで、保護膜4には、折曲部2aに相当する部位に、保護膜4を曲げるときに保護膜4に生じる応力を緩和するためのV字状の溝4aが形成されている。
図2は、この実施の形態に係る半導体装置用テープキャリアの折曲部2aの拡大図である。この折曲部2aに相当する部分は、外側から基材フィルム2、導体パターン3、保護膜4の順に積層されている。
保護膜4は、その表面側に形成され、表面側に開口した複数の溝4aが適宜間隔で設けられ、その溝4aの深さは保護膜4の厚さの50〜95%である。これは、溝4aの深さが保護膜4の厚さの50%以下であると、折り曲げ時に溝4aに生じる応力を緩和することができず、逆に95%以上であると、保護膜としての機能が損なわれる可能性があるからである。
図3は、この半導体装置1の折曲部2aに相当する部分の折曲前の拡大図である。この溝4aの開口幅(溝4aの頂部における幅)4bは、折曲半径rと等距離上に水平線Hを引き、各溝4aを通る垂直線Vと水平線が交わる交点Iを求め、交点Iから開口幅4bに対する開口角θによって決定される。開口角θは、θが30゜以下、理想的には15゜以下が好ましい。開口角θが大きすぎると、折曲部2aに十分な数の溝4aを形成することができなくなるため、保護膜4に生じる応力を緩和することができなくなる。
この半導体装置1を組み立てる際の保護膜4について説明する。折曲前に折曲部2aに相当する保護膜4の表面側に、表面から所定の深さの溝4aを複数形成しておく。溝4aを包み込むように折曲部2aで基材フィルム2とともに導体パターン3および保護膜4を曲げる。このとき、保護膜4は、折曲に際して保護膜4のダブつきを溝4aにより吸収する。そのため、保護膜4の折曲に際して、保護膜4に生じる応力が導体パターン3や基材フィルム2に分散しない。
この実施の形態に係る半導体装置の半導体装置用テープキャリアによれば、保護膜4に溝4aを形成したため、基材フィルム2を折曲する場合、溝4aにより応力が分散されるため、折曲部2aで設計値どおりの折り曲げ半径を確保することができ、保護膜4と導体パターン3との間や基材フィルム2と導体パターン3との間に微小な剥離やクラックが発生することを減少することができる。
本発明の実施例1を下記に示す。半導体装置1の基材フィルム2の折曲部2aに保護膜4が施されているものについて、その折曲部2aに保護膜4の厚さの90%の深さのV字状の溝4aを形成した。その溝4aの開口幅4bは、開口角θが10゜に相当する長さとした。また、その溝4aの間隔は22.5゜毎とし、折曲部2aに9本の溝4aを形成した。
なお、上記実施の形態では、保護膜に形成した溝は、図面上V字形であるが、U字状であってもよい。また、折曲したときに保護膜に生じる応力を分散できるのであれば、他の形状でもかまわない。また、溝の数は、折曲半径の大きさや保護膜の厚さ等の折曲条件により1つであってもよく、また、折曲条件により複数設けてもよい。また、基材フィルムは、ポリイミド樹脂により形成したが、これに限定するものでなく、ガラスエポキシフィルム等で形成してもよい。また、保護膜は、ソルダーレジストで形成したが、ポリイミドフィルムを用いたカバーレイフィルムで形成してもよい。また、折曲部は、1個所でも複数でもよい。また、上記実施の形態では、折曲部の保護膜を薄く形成したが、これに限られるものではなく、折曲府の保護膜を薄く形成することなく、平坦な面に対して溝を形成する構造であってもよい。
本発明の実施の形態に係る半導体装置用テープキャリアを適用した半導体装置を示す断面図である。 本発明の実施の形態に係る半導体装置用テープキャリアの折曲部の拡大断面図である。 本発明の実施の形態に係る半導体装置用テープキャリアの折曲部に相当する部分の折曲前の拡大断面図である。 従来のフレックス基板を用いた積層半導体装置の断面図である。 従来のフレックス基板の折曲前における折曲部の層構造を示す断面図である。 従来のフレックス基板の折曲後における折曲部の状態を示す断面図である
符号の説明
1 半導体装置
2 基材フィルム
2a 折曲部
3 導体パターン
4 保護膜
4a 溝
4b 開口幅
5 導電性ペースト
6 半導体チップ
7 バイアホール
8 ボール
9 電極パッド
10 モールド樹脂
40 半導体装置
41 基材フィルム
42 フリップチップバンプ用パッド
43 フリップチップバンプ
44 半導体チップ
45 ボール電極用パッド
46 ボール電極
47 接着剤
48 ボール電極受け用パッド
49 保護膜
49a ダブつき部
50 アンダーフィル樹脂
51,52 配線
55 折曲部
60 フレックス基板
O 折曲中心
θ 開口角
H 水平線
I 交点
V 垂直線
r 折曲半径

Claims (8)

  1. 基材としての絶縁性フィルムと、
    前記絶縁性フィルム上に形成された導体パターンと、
    前記導体パターン上に形成された保護膜と、
    前記保護膜の表面を内側にして前記絶縁性フィルム、前記導体パターンおよび前記保護膜を一体に折り曲げ可能な折曲部を備え、
    前記折曲部において折り曲げる際に内部に生じる応力を緩和する少なくとも1つ以上の溝を前記折曲部に位置する前記保護膜に備えることを特徴とする半導体装置用テープキャリア。
  2. 前記溝は、断面がV字状あるいはU字状に形成されていることを特徴とする請求項1記載の半導体装置用テープキャリア。
  3. 前記溝は、前記保護膜の厚さの50〜95%の深さを有することを特徴とする請求項1記載の半導体装置用テープキャリア。
  4. 前記溝は、5〜30°の開口角を有することを特徴とする請求項1記載の半導体装置用テープキャリア。
  5. 基材としての絶縁性フィルムと、
    前記絶縁性フィルム上に形成された導体パターンと、
    前記導体パターン上に形成された保護膜と、
    前記保護膜上に形成されたバイアホールを介して前記導体パターンに接続されながら前記保護膜上に配置された半導体チップと、
    前記保護膜の表面を内側にして前記絶縁性フィルム、前記導体パターンおよび前記保護膜を一体に折り曲げる折曲部を備え、
    前記保護膜の表面を内側にして前記折曲部において折り曲げたときに内部に生じる応力を緩和する少なくとも1つ以上の溝を前記保護膜の前記折曲部に備えることを特徴とする半導体装置。
  6. 前記溝は、断面がV字状あるいはU字状に形成されていることを特徴とする請求項5記載の半導体装置。
  7. 前記溝は、前記保護膜の厚さの50〜95%の深さを有することを特徴とする請求項5記載の半導体装置。
  8. 前記溝は、5〜30°の開口角を有することを特徴とする請求項5記載の半導体装置。
JP2003425613A 2003-12-22 2003-12-22 半導体装置用テープキャリアおよびこれを用いた半導体装置 Pending JP2005183836A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003425613A JP2005183836A (ja) 2003-12-22 2003-12-22 半導体装置用テープキャリアおよびこれを用いた半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003425613A JP2005183836A (ja) 2003-12-22 2003-12-22 半導体装置用テープキャリアおよびこれを用いた半導体装置

Publications (1)

Publication Number Publication Date
JP2005183836A true JP2005183836A (ja) 2005-07-07

Family

ID=34785446

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003425613A Pending JP2005183836A (ja) 2003-12-22 2003-12-22 半導体装置用テープキャリアおよびこれを用いた半導体装置

Country Status (1)

Country Link
JP (1) JP2005183836A (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100761423B1 (ko) * 2006-09-01 2007-09-27 삼성전자주식회사 선형 패턴의 그라운드층을 구비하는 연성회로기판
US9113545B2 (en) 2011-12-20 2015-08-18 Samsung Electronics Co., Ltd. Tape wiring substrate and chip-on-film package including the same
CN108242275A (zh) * 2016-12-23 2018-07-03 昊佰电子科技(上海)有限公司 一种预设压痕线的导电布
CN108447872A (zh) * 2018-03-14 2018-08-24 京东方科技集团股份有限公司 阵列基板及其制作方法和显示装置
CN108910818A (zh) * 2018-06-12 2018-11-30 大连理工大学 一种柔性聚合物表面上金属纳米裂纹的制造方法
CN109710107A (zh) * 2018-12-24 2019-05-03 武汉华星光电技术有限公司 一种显示装置
CN109946781A (zh) * 2017-12-19 2019-06-28 乐金显示有限公司 光学膜和包括该光学膜的显示装置
CN117878548A (zh) * 2024-03-11 2024-04-12 蜂巢能源科技股份有限公司 绝缘膜及电芯
CN117878548B (zh) * 2024-03-11 2024-05-14 蜂巢能源科技股份有限公司 绝缘膜及电芯

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100761423B1 (ko) * 2006-09-01 2007-09-27 삼성전자주식회사 선형 패턴의 그라운드층을 구비하는 연성회로기판
US9113545B2 (en) 2011-12-20 2015-08-18 Samsung Electronics Co., Ltd. Tape wiring substrate and chip-on-film package including the same
CN108242275A (zh) * 2016-12-23 2018-07-03 昊佰电子科技(上海)有限公司 一种预设压痕线的导电布
CN108242275B (zh) * 2016-12-23 2024-04-02 上海昊佰智造精密电子股份有限公司 一种预设压痕线的导电布
US11112548B2 (en) 2017-12-19 2021-09-07 Lg Display Co., Ltd. Optical film and display device including the same
CN109946781A (zh) * 2017-12-19 2019-06-28 乐金显示有限公司 光学膜和包括该光学膜的显示装置
CN109946781B (zh) * 2017-12-19 2021-05-25 乐金显示有限公司 光学膜和包括该光学膜的显示装置
US11316000B2 (en) 2018-03-14 2022-04-26 Chengdu Boe Optoelectronics Technology Co., Ltd. Array substrate including metal strip, manufacturing method thereof and display device
CN108447872A (zh) * 2018-03-14 2018-08-24 京东方科技集团股份有限公司 阵列基板及其制作方法和显示装置
CN108910818A (zh) * 2018-06-12 2018-11-30 大连理工大学 一种柔性聚合物表面上金属纳米裂纹的制造方法
CN109710107A (zh) * 2018-12-24 2019-05-03 武汉华星光电技术有限公司 一种显示装置
WO2020133667A1 (zh) * 2018-12-24 2020-07-02 武汉华星光电技术有限公司 一种显示装置
CN117878548A (zh) * 2024-03-11 2024-04-12 蜂巢能源科技股份有限公司 绝缘膜及电芯
CN117878548B (zh) * 2024-03-11 2024-05-14 蜂巢能源科技股份有限公司 绝缘膜及电芯

Similar Documents

Publication Publication Date Title
EP1041633B1 (en) Semiconductor device, method of manufacture thereof, circuit board, and electronic device
JP5179014B2 (ja) デュアル金属層を有するテープ配線基板及びそれを用いたチップオンフィルムパッケージ
US7049687B2 (en) Tape carrier package having stacked semiconductor elements, and short and long leads
JP2005026680A (ja) 積層型ボールグリッドアレイパッケージ及びその製造方法
JP2005175423A (ja) 半導体パッケージ
JP2001077301A (ja) 半導体パッケージ及びその製造方法
JP2006093189A5 (ja)
KR20130089473A (ko) 반도체 패키지
JP2005033201A (ja) 半導体パッケージ
JP2000082868A (ja) フレキシブルプリント配線板およびフレキシブルプリント回路板とその製造方法
JPWO2006100738A1 (ja) 半導体装置及びその製造方法
JP2007005452A (ja) 半導体装置
JP2005183836A (ja) 半導体装置用テープキャリアおよびこれを用いた半導体装置
JP4197140B2 (ja) 半導体装置
US6737590B2 (en) Tape circuit board and semiconductor chip package including the same
JP2006253519A (ja) 半導体装置
JP2000243862A (ja) インターポーザ基板
JP2004087936A (ja) 半導体装置及び半導体装置の製造方法並びに電子機器
KR100400826B1 (ko) 반도체패키지
JP5267540B2 (ja) 半導体装置
TWI423405B (zh) 具載板之封裝結構
JP2005057271A (ja) 同一平面上に横配置された機能部及び実装部を具備する半導体チップパッケージ及びその積層モジュール
WO2012070168A1 (ja) 半導体チップ及び半導体装置
JP4514530B2 (ja) 精密機器に内蔵される回路モジュールおよび精密機器
JP2005101186A (ja) 積層型半導体集積回路