JP2005033201A - 半導体パッケージ - Google Patents

半導体パッケージ Download PDF

Info

Publication number
JP2005033201A
JP2005033201A JP2004198064A JP2004198064A JP2005033201A JP 2005033201 A JP2005033201 A JP 2005033201A JP 2004198064 A JP2004198064 A JP 2004198064A JP 2004198064 A JP2004198064 A JP 2004198064A JP 2005033201 A JP2005033201 A JP 2005033201A
Authority
JP
Japan
Prior art keywords
substrate
semiconductor package
semiconductor chip
land
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2004198064A
Other languages
English (en)
Inventor
Kye-Hyun Kyung
慶桂顯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2005033201A publication Critical patent/JP2005033201A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H01L2225/06586—Housing with external bump or bump-like connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Combinations Of Printed Boards (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】積層型パッケージを提供する。
【解決手段】 第１基板ＰＣＢ１、第１半導体チップＣＰ１、第２基板ＰＣＢ２、第２半導体チップＣＰ２、第３基板ＰＣＢ３を具備する。前記第１基板は外部接続用端子が第１面に設置され、該第１面の反対面である第２面に複数のランドＬＤ１を具備する。第１半導体チップは前記第１基板の第２面に装着される。前記第２基板は前記第１半導体チップに第１面が付着され、該第１面の反対面である第２面の外縁に複数の外部ランドＯＬＤ２を具備し、該第１面と該第２面との間を貫通するウィンドーＷＤＷ２を具備し、該第２面の該ウィンドーの周囲に内部ランドＩＬＤ２を具備する。前記第２半導体チップは前記第２基板の第２面に装着される。前記少なくとも１つの第３基板ＰＣＢ３は前記第２半導体チップに第１面が付着され、該第１面の反対面である第２面の外縁に複数の外部ランドＯＬＤ３を具備し、該第１面と該第２面との間を貫通するウィンドーＷＤＷ３を具備して該第２面の該ウィンドーの周囲に内部ランドＩＬＤ３を具備する。
【選択図】図２

Description

本発明は、半導体パッケージに係り、特に、複数の半導体チップが積層された積層型半導体パッケージに関する。
最近では、電子製品の小型化によって製品内に実装される半導体素子も高集積化及び小型化されている。このような傾向に応じて限られたサイズの基板上に、より多数の半導体チップを実装するために、半導体パッケージのサイズ及び厚さを小さくする研究が活発に行われており、その一例としてチップスケールパッケージ（Ｃｈｉｐ Ｓｃａｌｅ Ｐａｃｋａｇｅ：ＣＳＰ）がある。
ＣＳＰは半導体素子のサイズをパッケージ内部の半導体チップサイズと略同一に製作して半導体素子の占有面積を減少させたものである。最近ではこのようなＣＳＰの開発で複数の半導体チップを単一基板上に積層させて半導体素子の占有面積を減少させた積層型ＣＳＰが製作されている。これと関連した先行技術として特許文献１または特許文献２などがある。
図１は、一般的な積層型チップパッケージの一例を説明する図面である。
図１の積層型チップパッケージ１００はパッケージサイズを考慮してワイヤーＷＲを利用してボンディングする。すなわち、半導体チップＣＰ１、ＣＰ２上に印刷回路基板（Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ Ｂｏａｒｄ：ＰＣＢ）を積む代わりに半導体チップＣＰ１、ＣＰ２を積み、それぞれの半導体チップＣＰ１、ＣＰ２をワイヤーＷＲを利用してサブストレートＳＴＢと連結する。サブストレートＳＴＢと半導体チップＣＰ１との間と半導体チップＣＰ１と半導体チップＣＰ２との間は絶縁性の接着物質ＩＳで詰められている。
図１の積層型パッケージ１００は半導体チップＣＰ１、ＣＰ２がエッジパッド構造である場合にはパッケージを製作するのには問題がないが、センターパッド構造である場合には製作上の問題がある。
すなわち、１つの半導体チップのみをパッケージとして作る単品パッケージでは半導体チップの中央でボンディングが行われる一方、積層型パッケージでは半導体チップの外縁でボンディングが行われるので、半導体チップの外縁でボンディングを処理するための別途の組立て工程が必要である。
単品パッケージのためのチップ組立て工程が完了した後、積層型パッケージのためには別途のメタル工程を利用して半導体チップの外縁にボンディングのためのパッドを作り、半導体チップ外縁の前記ボンディング用のパッドと半導体チップセンターの本来のパッドとを連結せねばならない。
この場合、半導体チップの生産後、別途のメタル工程が追加されて半導体チップに熱を加える工程が追加されて不良が発生する可能性が高まり、また、ボンディングパッドが熱によって半導体チップの底面から分離されて半導体チップの信頼性の低下を招くという問題がある。
特開２００２−１５１６４４号公報 米国特許第５,４３８,２２４号公報
本発明が解決しようとする技術的課題は、パッケージサイズが単品パッケージと略同一でありながらもセンターパッド構造の半導体チップを利用するによる追加工程が必要でない積層型半導体パッケージを提供するところにある。
前記技術的課題を達成するための本発明の第１実施形態による半導体パッケージは第１基板、第１半導体チップ、第２基板、少なくとも１つの第２半導体チップ及び少なくとも１つの第３基板を具備する。
前記第１基板は外部接続用端子が第１面に設置され、該第１面の反対面である第２面に複数のランドを具備する。第１半導体チップは前記第１基板の第２面に装着される。
前記第２基板は前記第１半導体チップに第１面が付着され、該第１面の反対面である第２面の外縁に複数の外部ランドを具備し、該第１面と該第２面との間を貫通するウィンドーを具備し、該第２面の該ウィンドーの周囲に内部ランドを具備する。
前記第２半導体チップは前記第２基板の第２面に装着される。前記少なくとも１つの第３基板は前記第２半導体チップに第１面が付着され、該第１面の反対面である第２面の外縁に複数の外部ランドを具備し、該第１面と該第２面との間を貫通するウィンドーを具備し、該第２面の該ウィンドーの周囲に内部ランドを具備する。
前記第２基板の外部ランド及び前記第３基板の外部ランドはそれぞれ前記第１基板のランドと電気的接続手段によって連結され、前記第２基板の内部ランドは前記第２基板のウィンドーを通じて前記第１半導体チップのパッドと前記電気的接続手段によって連結される。
そして、前記第３基板の内部ランドは前記第３基板のウィンドーを通じて前記第２半導体チップのパッドと前記電気的接続手段によって連結される。前記第１半導体チップ及び前記第２半導体チップはセンターパッド構造を有する。
前記第２基板及び前記第３基板はそれぞれ前記外部ランドと前記内部ランドとが前記基板上の回路パターンによって連結される。前記第２基板及び前記第３基板のサイズは前記第１及び第２半導体チップのサイズと略同一であり、前記第１基板のサイズは前記第１及び第２半導体チップより大きい。
前記第１基板のランドは前記第１基板の外縁に配置され、前記外部接続用端子と前記第１基板の対応するランドとは基板上の回路パターンによって連結される。
前記第２基板及び前記第３基板はＰＣＢ、回路フィルム基板または回路テープ基板であることを特徴とする。前記電気的接続手段は導電性ワイヤーであることを特徴とする。
前記第２基板及び前記第３基板のウィンドーは中央に配置されることを特徴とする。
前記技術的課題を達成するための本発明の第２実施形態による半導体パッケージは、第１基板、第１半導体チップ、第２基板、少なくとも１つの第２半導体チップ及び少なくとも１つの第３基板を具備する。
第１基板は外部接続用端子が第１面に設置され、該第１面の反対面である第２面に複数のランドを具備する。第２基板は前記第１基板の第２面に第１面が付着され、該第１面の反対面である第２面の外縁に複数の外部ランドを具備し、該第１面と該第２面との間を貫通するウィンドーを具備し、該第１面の該ウィンドーの周囲に内部ランドを具備する。
第１半導体チップは前記第２基板の第２面に装着される。第３基板は前記第１半導体チップに第１面が付着され、該第１面の反対面である第２面の外縁に複数の外部ランドを具備し、該第１面と該第２面との間を貫通するウィンドーを具備し、該第１面の該ウィンドーの周囲に内部ランドを具備する。
第２半導体チップは前記第３基板の第２面に装着される。前記第２基板の外部ランド及び前記第３基板の外部ランドはそれぞれ前記第１基板のランドと電気的接続手段によって連結され、前記第２基板の内部ランドは前記第２基板のウィンドーを通じて前記第１半導体チップのパッドと前記電気的接続手段によって連結される。
前記第３基板の内部ランドは前記第３基板のウィンドーを通じて前記第２半導体チップのパッドと前記電気的接続手段によって連結される。前記第２基板及び前記第３基板のサイズは前記第１基板のサイズより小さいことを特徴とする。
前記第２基板及び前記第３基板はそれぞれ、単品パッケージ用基板及び積層パッケージ用基板の何れかであることを特徴とする。
前記技術的課題を達成するための本発明の第３実施形態による半導体パッケージは第１基板、第１半導体チップ、少なくとも１つの第２基板及び少なくとも１つの第２半導体チップを具備する。
第１基板は外部接続用端子が第１面に設置され、該第１面の反対面である第２面の外縁に複数の外部ランドを具備し、該第１面と該第２面との間を貫通するウィンドーを具備し、該第１面の該ウィンドーの周囲に内部ランドを具備する。第１半導体チップは前記第１基板の第２面に装着される。
第２基板は前記第１半導体チップに第１面が付着され、該第１面の反対面である第２面の外縁に複数の外部ランドを具備し、該第１面と該第２面との間を貫通するウィンドーを具備し、該第１面の該ウィンドーの周囲に内部ランドを具備する。
第２半導体チップは前記第２基板の第２面に装着される。前記第２基板の外部ランドは前記第１基板の外部ランドと電気的接続手段とによって連結され、前記第１基板の内部ランドは前記第１基板のウィンドーを通じて前記第１半導体チップのパッドと前記電気的接続手段によって連結される。
前記第２基板の内部ランドは前記第２基板のウィンドーを通じて前記第２半導体チップのパッドと前記電気的接続手段によって連結される。前記第１基板は前記外部接続用端子と前記第１基板の対応する外部ランドとが基板上の第１回路パターンによって連結される。
また、前記第１基板は前記外部接続用端子と前記第１基板の対応する内部ランドとは基板上の第２回路パターンによって連結され、前記第１回路パターンと前記第２回路パターンとは相互接続されていない。
前記第２回路パターンは前記第１基板が多層基板である場合、前記第１基板の層と層の間に備えられることを特徴とする。前記第１基板のサイズは前記第２基板のサイズより大きい。
前記技術的課題を達成するための本発明の第４実施形態による半導体パッケージは、第１基板、第２基板、第３基板、第１半導体チップ及び第２半導体チップを具備する。
第１基板は外部接続用端子と第１ボンディングパッドとを連結する。第２基板は第２ボンディングパッドと配線で連結される第１内部ボンディングパッドを具備する。第３基板は第３ボンディングパッドと配線で連結された第２内部ボンディングパッドを具備する。
第１半導体チップはセンターパッド構造を有し、前記第１内部ボンディングパッドと前記センターパッドとが電気的接続手段によって連結される。第２半導体チップはセンターパッド構造を有し、前記第２内部ボンディングパッドと前記センターパッドとが前記電気的接続手段によって連結される。
前記第２基板は前記第１基板の前記第１ボンディングパッドと前記第２ボンディングパッドとが前記電気的接続手段によって連結され、前記第３基板は前記第１基板の前記第１ボンディングパッドと前記第３ボンディングパッドとが前記電気的接続手段によって連結されることを特徴とする。
本発明による半導体パッケージはあらゆるパッケージ工程が一般的なパッケージ工程に従い、追加的な工程が不要であるので、半導体パッケージに欠陥が発生する可能性が少なくなる長所がある。また、導電性ワイヤーを使用して基板を連結し、第２基板及び第３基板のサイズが半導体チップと略同一であるので、半導体パッケージのサイズを単品パッケージのサイズと略同一に作られる長所がある。
本発明と本発明の動作上の利点及び本発明の実施によって達成される目的を十分に理解するためには本発明の望ましい実施形態を例示する図面及び図面に記載された内容を参照せねばならない。
以下、図面を参照して本発明の望ましい実施形態を説明することによって、本発明を詳細に説明する。各図面に提示された同じ参照符号は同様の構成要素を示す。
図２は、本発明の第１実施形態による半導体パッケージの側面図である。
図３は、図２の半導体パッケージの第３基板と第２半導体チップとの連結関係を説明する図面である。
図２及び図３を参照すれば、本発明の第１実施形態による半導体パッケージ２００は第１基板ＰＣＢ１、第１半導体チップＣＰ１、第２基板ＰＣＢ２、少なくとも１つの第２半導体チップＣＰ２及び少なくとも１つの第３基板ＰＣＢ３を具備する。
第１基板ＰＣＢ１は外部接続用端子ＢＬが第１面１Ａに設置され、第１面１Ａの反対面である第２面１Ｂに複数のランドＬＤ１を具備する。外部接続用端子ＢＬとしてはリ―ドフレームまたはボールを用いることができる。図２では、外部接続用端子ＢＬがボールである例を示している。
第１基板ＰＣＢ１のランドＬＤ１は第１基板ＰＣＢ１の外縁に配置され、外部接続用端子ＢＬと第１基板ＰＣＢ１の対応するランドＬＤ１とは基板上の回路パターンＰＴＮ１によって連結される。第１基板ＰＣＢ１の回路パターンＰＴＮ１とランドＬＤ１とが図２では連結されるように示されていないが、ランドＬＤ１と回路パターンＰＴＮ１とは電気的に連結される。
第１半導体チップＣＰ１は第１基板ＰＣＢ１の第２面１Ｂに装着される。第１半導体チップＣＰ１はセンターパッド構造を有する。第１半導体チップＣＰ１は第１基板ＰＣＢ１に装着されるが、電気的には絶縁されている。
第２基板ＰＣＢ２は第１半導体チップＣＰ１に第１面２Ａが付着され、第１面２Ａの反対面である第２面２Ｂの外縁に複数の外部ランドＯＬＤ２を具備し、第１面２Ａと第２面２Ｂとの間を貫通するウィンドーＷＤＷ２を具備し、第２面２ＢのウィンドーＷＤＷ２の周囲に内部ランドＩＬＤ２を具備する。
第２基板ＰＣＢ２は外部ランドＯＬＤ２と内部ランドＩＬＤ２とが基板上の回路パターンＰＴＮ２によって連結される。第２基板ＰＣＢ２の外部ランドＯＬＤ２は第１基板ＰＣＢ１のランドＬＤ１と電気的接続手段ＷＲによって連結される。
そして、第２基板ＰＣＢ２の内部ランドＩＬＤ２は第２基板ＰＣＢ２のウィンドーＷＤＷ２を通じて第１半導体チップＣＰ１のパッド（図示せず）と電気的接続手段ＷＲとによって連結される。
したがって、外部接続用端子ＢＬを通じて印加された信号は第１基板ＰＣＢ１のランドＬＤ１と電気的接続手段ＷＲとを通じて第２基板ＰＣＢ２の外部ランドＯＬＤ２に印加される。
第２基板ＰＣＢ２の外部ランドＯＬＤ２に印加された信号は回路パターンＰＴＮ２を通じて内部ランドＩＬＤ２に印加され、また電気的接続手段ＷＲを通じて第１半導体チップＣＰ１のセンターパッド（図示せず）に印加される。
第２基板ＰＣＢ２のウィンドーＷＤＷ２は中央に配置され、第１基板ＰＣＢ１を貫通するホールである。ウィンドーＷＤＷ２を通じて第２基板ＰＣＢ２の内部ランドＩＬＤ２と第１半導体チップＣＰ１のセンターパッド（図示せず）とが電気的接続手段ＷＲによって連結される。
第２基板ＰＣＢ２のサイズは第１半導体チップＣＰ１のサイズと略同一であり、第１基板ＰＣＢ１のサイズより小さい。したがって、図１のパッケージ１００とは別に積層型パッケージのサイズを単品パッケージのサイズと略同一にすることができる。
第２半導体チップＣＰ２は第２基板ＰＣＢ２の第２面２Ｂに装着される。第２半導体チップＣＰ２と第２基板ＰＣＢ２との間には絶縁性の接着物質ＩＳが存在する。少なくとも１つの第３基板ＰＣＢ３は第２半導体チップＣＰ２に第１面３Ａが付着され、第１面３Ａの反対面である第２面３Ｂの外縁に複数の外部ランドＯＬＤ３を具備する。
そして、第１面３Ａと第２面３Ｂとの間を貫通するウィンドーＷＤＷ３を具備し、第２面３ＢのウィンドーＷＤＷ３の周囲に内部ランドＩＬＤ３を具備する。
第３基板ＰＣＢ３は第２基板ＰＣＢ２と略同一の構造を有する。第３基板ＰＣＢ３と第２半導体チップＣＰ２との連結関係は第２基板ＰＣＢ２と第１半導体チップＣＰ１の連結関係と略同一である。
図３は、第３基板と第２半導体チップとの連結関係を説明する図面である。
第３基板ＰＣＢ３のウィンドーＷＤＷ３は第２半導体チップＣＰ２のセンターパッドＣＰＤの位置に対応するように第３基板ＰＣＢ３の中央部に配置される。第３基板ＰＣＢ３の内部ランドＩＬＤ３が電気的接続手段ＷＲによって第２半導体チップＣＰ２のセンターパッドＣＰＤに連結される。
内部ランドＩＬＤ３と外部ランドＯＬＤ３とが回路パターンＰＴＮ３によって連結される。第３基板ＰＣＢ３の外部ランドＯＬＤ３は第１基板ＰＣＢ１のランドＬＤ１に電気的接続手段ＷＲによって連結される。
第３基板ＰＣＢ３のサイズは第２半導体チップＣＰ２のサイズと略同一であり、第１基板ＰＣＢ１のサイズより小さい。第２基板ＰＣＢ２及び第３基板ＰＣＢ３はＰＣＢ、回路フィルム基板または回路テープ基板でありうる。そして、電気的接続手段ＷＲは導電性ワイヤーでありうる。
図２及び図３に示された半導体パッケージ２００と略同一の構造ではあらゆるパッケージ工程が一般的なパッケージ工程に従い、追加的な工程が不要であるので、半導体パッケージの信頼性を確保できる。
また、導電性ワイヤーを使用して基板を連結し、第２基板ＰＣＢ２及び第３基板ＰＣＢ３のサイズが半導体チップと略同一であるので、半導体パッケージ２００のサイズを単品パッケージのサイズと略同一に作られる。
図４Ａ、Ｂは、本発明の第２実施形態による半導体パッケージの側面図である。
図４Ａ、Ｂを参照すれば、図４Ａ、Ｂの第２基板及び第１半導体チップＣＰ１の方向が図２の半導体パッケージ２００と反対になっている。同様に、図４Ａ、Ｂの第３基板ＰＣＢ３及び第２半導体チップＣＰ２の方向が図２の半導体パッケージ２００と反対になっている。
第２実施形態による半導体パッケージ４００の第１基板ＰＣＢ１は図２の第１実施形態による半導体パッケージ２００の第１基板ＰＣＢ１と略同一の構造を有する。したがって、詳細な説明を省略する。
第２基板ＰＣＢ２は第１基板ＰＣＢ１の第２面１１Ｂに第１面１２Ａが付着され、第１面１２Ａの反対面である第２面１２Ｂの外縁に複数の外部ランドＯＬＤ２を具備する。
第２基板ＰＣＢ２は第１面１２Ａと第２面１２Ｂとの間を貫通するウィンドーＷＤＷ２を具備し、第１面１２ＡのウィンドーＷＤＷ２の周囲に内部ランドＩＬＤ２を具備する。
第２基板ＰＣＢ２の外部ランドＯＬＤ２は第１基板ＰＣＢ１のランドＬＤ１と電気的接続手段ＷＲによって連結され、第２基板ＰＣＢ２の内部ランドＩＬＤ２は第２基板ＰＣＢ２のウィンドーＷＤＷ２を通じて第１半導体チップＣＰ１のパッド（図示せず）と電気的接続手段ＷＲとによって連結される。
第１半導体チップＣＰ１は第２基板ＰＣＢ２の第２面１２Ｂに装着される。第１半導体チップＣＰ１はセンターパッド構造を有する。
第３基板ＰＣＢ３及び第２半導体チップＣＰ２の連結構造は、第２基板ＰＣＢ２と第１半導体チップＣＰ１との連結構造と略同一である。第３基板ＰＣＢ３の外部ランドＯＬＤ３は第１基板ＰＣＢ１のランドＬＤ１と電気的接続手段ＷＲによって連結される。
第３基板ＰＣＢ３の内部ランドＩＬＤ３は第３基板ＰＣＢ３のウィンドーＷＤＷ３を通じて第２半導体チップＣＰ２のパッド（図示せず）と電気的接続手段ＷＲとによって連結される。第２基板ＰＣＢ２及び第３基板ＰＣＢ３のサイズは第１基板ＰＣＢ１のサイズより小さい。
第２実施形態による半導体パッケージ５００では第２基板ＰＣＢ２及び第１半導体チップＣＰ１の方向が図３の半導体パッケージ３００と反対であり、第３基板ＰＣＢ３及び第２半導体チップＣＰ２の方向が図３の半導体パッケージ３００と反対である。このような構造は１つの半導体チップのみをパッケージする単品パッケージの構造と略同一である。
したがって、第２基板ＰＣＢ２及び第３基板ＰＣＢ３は単品パッケージ用基板として使用できる。もちろん第２基板ＰＣＢ２及び第３基板ＰＣＢ３は積層パッケージ用基板として使用する場合もある。単品パッケージ用基板を第２基板ＰＣＢ２または第３基板ＰＣＢ３として使用すれば、部品を単純化できるため経済的利益が得られる。
図５Ａ、Ｂは、本発明の第３実施形態による半導体パッケージの側面図である。
本発明の第３実施形態による半導体パッケージ５００は第１基板ＰＣＢ１、第１半導体チップＣＰ１、少なくとも１つの第２基板ＰＣＢ２及び少なくとも１つの第２半導体チップＣＰ２を具備する。
第１基板ＰＣＢ１は外部接続用端子ＢＬが第１面２１Ａに設置され、第１面２１Ａの反対面である第２面２１Ｂの外縁に複数の外部ランドＯＬＤ１を具備する。
また、第１基板ＰＣＢ１は第１面２１Ａと第２面２１Ｂとの間を貫通するウィンドーＷＤＷ１を具備し、第１面２１ＡのウィンドーＷＤＷ１の周囲に内部ランドＩＬＤ１を具備する。第１半導体チップＣＰ１は第１基板ＰＣＢ１の第２面２１Ｂに装着される。
図２及び図４Ａ、Ｂの第１基板ＰＣＢ１とは別に第３実施形態の第１基板ＰＣＢ１は中央にウィンドーＷＤＷ１を具備する。そして、ウィンドーＷＤＷ１の周囲に配置された内部ランドＩＬＤ１と第１半導体チップＣＰ１のセンターパッド（図示せず）とが電気的接続手段ＷＲによって連結される。
第３実施形態による半導体パッケージ５００は第１実施形態及び第２実施形態による半導体パッケージ２００、４００より１つの基板が省略できるので、半導体パッケージ５００の厚さを最小化できる。
第１基板ＰＣＢ１は外部接続用端子ＢＬと第１基板ＰＣＢ１の対応する外部ランドＯＬＤ１とが基板上の第１回路パターンＰＴＮ１によって連結される。そして、外部接続用端子ＢＬと第１基板ＰＣＢ１の対応する内部ランドＩＬＤ１とは基板上の第２回路パターンＰＴＮ２によって連結される。第１回路パターンＰＴＮ１と第２回路パターンＰＴＮ２とは相互接続されていない。
外部接続用端子ＢＬに印加された外部信号は第１回路パターンＰＴＮ１を通じて第１基板ＰＣＢ１の外部ランドＯＬＤ１に伝送される。伝送された信号は外部ランドＯＬＤ１に連結された電気的接続手段ＷＲを通じて第２基板ＰＣＢ２の外部ランドＯＬＤ２に伝送される。
また、外部接続用端子ＢＬに印加された外部信号は第２回路パターンＰＴＮ２を通じて第１基板ＰＣＢ１の内部ランドＩＬＤ１に伝送される。伝送された信号は内部ランドＩＬＤ１に連結された電気的接続手段ＷＲを通じて第１半導体チップＣＰ１のセンターパッド（図示せず）に伝送される。
第１回路パターンＰＴＮ１は外部信号を第２基板ＰＣＢ２に伝送し、第２回路パターンＰＴＮ２は外部信号を第１半導体チップＣＰ１に伝送するので、第１回路パターンＰＴＮ１と第２回路パターンＰＴＮ２とは相互電気的に接続されてはならない。
第１基板ＰＣＢ１が多層基板である場合、第２回路パターンＰＴＮ２は第１基板ＰＣＢ１の層と層の間に備えられうる。図５Ａ、Ｂには第１基板ＰＣＢ１が多層基板である場合が示されている。第２回路パターンＰＴＮ２は第１基板ＰＣＢ１の層と層の間に配線される。
図５Ａ、Ｂには外部接続用端子ＢＬと第２回路パターンＰＴＮ２とが連結されていないように示されているが、外部接続用端子ＢＬと第２回路パターンＰＴＮ２とは第１基板ＰＣＢ１のビア（図示せず）を通じて連結される。
第２基板ＰＣＢ２は第１半導体チップＣＰ１に第１面２２Ａが付着され、第１面２２Ａの反対面である第２面２２Ｂの外縁に複数の外部ランドＯＬＤ２を具備する。
そして、第２基板ＰＣＢ２は第１面２２Ａと第２面２２Ｂとの間を貫通するウィンドーＷＤＷ２を具備し、第１面２２ＡのウィンドーＷＤＷ２の周囲に内部ランドＩＬＤ２を具備する。
第２半導体チップＣＰ２は第２基板ＰＣＢ２の第２面２２Ｂに装着される。第２基板ＰＣＢ２の外部ランドＯＬＤ２は第１基板ＰＣＢ１の外部ランドＯＬＤ１と電気的接続手段ＷＲによって連結される。
外部接続用端子ＢＬと第１基板ＰＣＢ１の第１回路パターンＰＴＮ１とを通じて第２基板ＰＣＢ２の外部ランドＯＬＤ２に伝送された外部信号は外部ランドＯＬＤ２に連結された回路パターンＰＴＮ３によって第２基板ＰＣＢ２の内部ランドＩＬＤ２に伝送される。
第２基板ＰＣＢ２の内部ランドＩＬＤ２は第２基板ＰＣＢ２のウィンドーＷＤＷ２を通じて第２半導体チップＣＰ２のパッド（図示せず）と電気的接続手段ＷＲとによって連結される。このような構造を有する第３実施形態による半導体パッケージ５００はパッケージの厚さを減少させる。
以上のように図面と明細書で最適な実施形態が開示された。ここで特定の用語が使われたが、これは本発明を説明するための目的で使われたものに過ぎず、意味を限定したり特許請求の範囲に記載された本発明の範囲を制限したりするために使われたものではない。したがって、当業者であれば、これより多様な変形及び均等な他の実施形態が可能である点が理解できる。したがって、本発明の真の技術的範囲は特許請求の範囲の記載に基づいて定められねばならない。
本発明は、半導体メモリ装置の製造工程のうちの１つであるパッケージ工程に利用されうる。
一般的な積層型チップパッケージの一例を説明する図面である。 本発明の第１実施形態による半導体パッケージの側面図である。 図２の半導体パッケージの第３基板と第２半導体チップとの連結関係を説明する図面である。 本発明の第２実施形態による半導体パッケージの側面図である。 本発明の第２実施形態による半導体パッケージの側面図である。 本発明の第３実施形態による半導体パッケージの側面図である。 本発明の第３実施形態による半導体パッケージの側面図である。
符号の説明
ＷＲ ワイヤー
ＣＰＤ センターパッド
ＰＴＮ３ 回路パターン
ＰＣＢ３ 第３基板
ＣＰ２ 半導体チップ
ＯＬＤ３ 外部ランド
ＩＬＤ３ 内部ランド
ＷＤＷ３ ウィンドー

Claims (30)

  1. 外部接続用端子が第１面に設置され、該第１面の反対面である第２面に複数のランドを具備する第１基板と、
    前記第１基板の第２面に装着される第１半導体チップと、
    前記第１半導体チップに第１面が付着され、該第１面の反対面である第２面の外縁に複数の外部ランドを具備し、該第１面と該第２面との間を貫通するウィンドーを具備して該第２面の該ウィンドーの周囲に内部ランドを具備する第２基板と、
    前記第２基板の第２面に装着される少なくとも１つの第２半導体チップと、
    前記第２半導体チップに第１面が付着され、該第１面の反対面である第２面の外縁に複数の外部ランドを具備し、該第１面と該第２面との間を貫通するウィンドーを具備して該第２面の該ウィンドーの周囲に内部ランドを具備する少なくとも１つの第３基板と、を具備し、
    前記第２基板の外部ランド及び前記第３基板の外部ランドはそれぞれ前記第１基板のランドと電気的接続手段によって連結され、
    前記第２基板の内部ランドは前記第２基板のウィンドーを通じて前記第１半導体チップのパッドと前記電気的接続手段によって連結され、
    前記第３基板の内部ランドは前記第３基板のウィンドーを通じて前記第２半導体チップのパッドと前記電気的接続手段によって連結されることを特徴とする半導体パッケージ。
  2. 前記第１半導体チップ及び前記第２半導体チップは、
    センターパッド構造を有することを特徴とする請求項１に記載の半導体パッケージ。
  3. 前記第２基板及び前記第３基板はそれぞれ、
    前記外部ランドと前記内部ランドとが前記基板上の回路パターンによって連結されることを特徴とする請求項１に記載の半導体パッケージ。
  4. 前記第２基板及び前記第３基板のサイズは、
    前記第１及び第２半導体チップのサイズと略同一であり、
    前記第１基板のサイズは前記第１及び第２半導体チップより大きいことを特徴とする請求項１に記載の半導体パッケージ。
  5. 前記第１基板のランドは、
    前記第１基板の外縁に配置され、
    前記外部接続用端子と前記第１基板の対応するランドとは基板上の回路パターンによって連結されることを特徴とする請求項１に記載の半導体パッケージ。
  6. 前記第２基板及び前記第３基板は、
    印刷回路基板、回路フィルム基板または回路テープ基板であることを特徴とする請求項１に記載の半導体パッケージ。
  7. 前記電気的接続手段は、
    導電性ワイヤーであることを特徴とする請求項１に記載の半導体パッケージ。
  8. 前記第２基板及び前記第３基板のウィンドーは、
    中央に配置されることを特徴とする請求項１に記載の半導体パッケージ。
  9. 外部接続用端子が第１面に設置され、該第１面の反対面である第２面に複数のランドを具備する第１基板と、
    前記第１基板の第２面に第１面が付着され、該第１面の反対面である第２面の外縁に複数の外部ランドを具備し、該第１面と該第２面との間を貫通するウィンドーを具備し、該第１面の該ウィンドーの周囲に内部ランドを具備する第２基板と、
    前記第２基板の第２面に装着される第１半導体チップと、
    前記第１半導体チップに第１面が付着され、該第１面の反対面である第２面の外縁に複数の外部ランドを具備し、該第１面と該第２面との間を貫通するウィンドーを具備し、該第１面の該ウィンドーの周囲に内部ランドを具備する少なくとも１つの第３基板と、
    前記第３基板の第２面に装着される少なくとも１つの第２半導体チップと、を具備し、
    前記第２基板の外部ランド及び前記第３基板の外部ランドはそれぞれ前記第１基板のランドと電気的接続手段によって連結され、
    前記第２基板の内部ランドは前記第２基板のウィンドーを通じて前記第１半導体チップのパッドと前記電気的接続手段によって連結され、
    前記第３基板の内部ランドは前記第３基板のウィンドーを通じて前記第２半導体チップのパッドと前記電気的接続手段によって連結されることを特徴とする半導体パッケージ。
  10. 前記第１半導体チップ及び前記第２半導体チップは、
    センターパッド構造を有することを特徴とする請求項９に記載の半導体パッケージ。
  11. 前記第２基板及び前記第３基板はそれぞれ、
    前記外部ランドと前記内部ランドとが前記基板上の回路パターンによって連結されることを特徴とする請求項９に記載の半導体パッケージ。
  12. 前記第２基板及び前記第３基板のサイズは、
    前記第１基板のサイズより小さいことを特徴とする請求項９に記載の半導体パッケージ。
  13. 前記第１基板のランドは、
    前記第１基板の外縁に配置され、
    前記外部接続用端子と前記第１基板の対応するランドとは基板上の回路パターンによって連結されることを特徴とする請求項９に記載の半導体パッケージ。
  14. 前記第２基板及び前記第３基板は、
    印刷回路基板、回路フィルム基板または回路テープ基板であることを特徴とする請求項９に記載の半導体パッケージ。
  15. 前記電気的接続手段は、
    導電性ワイヤーであることを特徴とする請求項９に記載の半導体パッケージ。
  16. 前記第２基板及び前記第３基板のウィンドーは、
    中央に配置されることを特徴とする請求項９に記載の半導体パッケージ。
  17. 前記第２基板及び前記第３基板はそれぞれ、
    単品パッケージ用基板及び積層パッケージ用基板の何れかであることを特徴とする請求項９に記載の半導体パッケージ。
  18. 外部接続用端子が第１面に設置され、該第１面の反対面である第２面の外縁に複数の外部ランドを具備し、該第１面と該第２面との間を貫通するウィンドーを具備し、該第１面の該ウィンドーの周囲に内部ランドを具備する第１基板と、
    前記第１基板の第２面に装着される第１半導体チップと、
    前記第１半導体チップに第１面が付着され、該第１面の反対面である第２面の外縁に複数の外部ランドを具備し、該第１面と該第２面との間を貫通するウィンドーを具備し、該第１面の該ウィンドーの周囲に内部ランドを具備する少なくとも１つの第２基板と、
    前記第２基板の第２面に装着される少なくとも１つの第２半導体チップと、を具備し、
    前記第２基板の外部ランドは前記第１基板の外部ランドと電気的接続手段によって連結され、
    前記第１基板の内部ランドは前記第１基板のウィンドーを通じて前記第１半導体チップのパッドと前記電気的接続手段によって連結され、
    前記第２基板の内部ランドは前記第２基板のウィンドーを通じて前記第２半導体チップのパッドと前記電気的接続手段によって連結されることを特徴とする半導体パッケージ。
  19. 前記第１半導体チップ及び前記第２半導体チップは、
    センターパッド構造を有することを特徴とする請求項１８に記載の半導体パッケージ。
  20. 前記第１基板は、
    前記外部接続用端子と前記第１基板の対応する外部ランドとが基板上の第１回路パターンによって連結され、
    前記外部接続用端子と前記第１基板の対応する内部ランドとが基板上の第２回路パターンによって連結され、
    前記第１回路パターンと前記第２回路パターンとが相互接続されていないことを特徴とする請求項１８に記載の半導体パッケージ。
  21. 前記第２回路パターンは、
    前記第１基板が多層基板である場合、前記第１基板の層と層の間に作られることを特徴とする請求項２０に記載の半導体パッケージ。
  22. 前記第２基板は、
    前記外部ランドと前記内部ランドとが前記基板上の回路パターンによって連結されることを特徴とする請求項１８に記載の半導体パッケージ。
  23. 前記第１基板のサイズは、
    前記第２基板のサイズより大きいことを特徴とする請求項１８に記載の半導体パッケージ。
  24. 前記第１基板及び前記第２基板は、
    印刷回路基板、回路フィルム基板または回路テープ基板であることを特徴とする請求項１８に記載の半導体パッケージ。
  25. 前記電気的接続手段は、
    導電性ワイヤーであることを特徴とする請求項１８に記載の半導体パッケージ。
  26. 前記第１基板及び前記第２基板のウィンドーは、
    中央に配置されることを特徴とする請求項１８に記載の半導体パッケージ。
  27. 前記第２基板は、
    単品パッケージ用基板及び積層パッケージ用基板の何れかであることを特徴とする請求項１８に記載の半導体パッケージ。
  28. 外部接続用端子と第１ボンディングパッドとを連結する第１基板と、
    第２ボンディングパッドと配線で連結される第１内部ボンディングパッドを具備する第２基板と、
    第３ボンディングパッドと配線で連結された第２内部ボンディングパッドを具備する第３基板と、
    センターパッド構造を有し、前記第１内部ボンディングパッドと前記センターパッドとが電気的接続手段によって連結される第１半導体チップと、
    センターパッド構造を有し、前記第２内部ボンディングパッドと前記センターパッドとが前記電気的接続手段によって連結される第２半導体チップと、を具備し、
    前記第２基板は、
    前記第１基板の前記第１ボンディングパッドと前記第２ボンディングパッドとが前記電気的接続手段によって連結され、
    前記第３基板は、
    前記第１基板の前記第１ボンディングパッドと前記第３ボンディングパッドとが前記電気的接続手段によって連結されることを特徴とする半導体パッケージ。
  29. 前記第２基板及び前記第３基板は、
    印刷回路基板、回路フィルム基板または回路テープ基板であることを特徴とする請求項２８に記載の半導体パッケージ。
  30. 前記電気的接続手段は、
    導電性ワイヤーであることを特徴とする請求項２８に記載の半導体パッケージ。
JP2004198064A 2003-07-04 2004-07-05 半導体パッケージ Withdrawn JP2005033201A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0045410A KR100524975B1 (ko) 2003-07-04 2003-07-04 반도체 장치의 적층형 패키지

Publications (1)

Publication Number Publication Date
JP2005033201A true JP2005033201A (ja) 2005-02-03

Family

ID=33550292

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004198064A Withdrawn JP2005033201A (ja) 2003-07-04 2004-07-05 半導体パッケージ

Country Status (5)

Country Link
US (1) US7045892B2 (ja)
JP (1) JP2005033201A (ja)
KR (1) KR100524975B1 (ja)
CN (1) CN100492638C (ja)
DE (1) DE102004031954B4 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005150719A (ja) * 2003-11-13 2005-06-09 Samsung Electronics Co Ltd ダブルスタックされたｂｇａパッケージ及び多重スタックされたｂｇａパッケージ
JP2009038142A (ja) * 2007-07-31 2009-02-19 Elpida Memory Inc 半導体積層パッケージ
JP7474044B2 (ja) 2019-03-04 2024-04-24 エスケーハイニックス株式会社 ワイヤボンディング連結構造を有する積層半導体パッケージ

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG122016A1 (en) * 2004-10-28 2006-05-26 United Test & Assembly Ct Ltd Semiconductor chip package and method of manufacture
JP4237160B2 (ja) * 2005-04-08 2009-03-11 エルピーダメモリ株式会社 積層型半導体装置
SG130055A1 (en) 2005-08-19 2007-03-20 Micron Technology Inc Microelectronic devices, stacked microelectronic devices, and methods for manufacturing microelectronic devices
SG130066A1 (en) * 2005-08-26 2007-03-20 Micron Technology Inc Microelectronic device packages, stacked microelectronic device packages, and methods for manufacturing microelectronic devices
KR100791576B1 (ko) 2005-10-13 2008-01-03 삼성전자주식회사 볼 그리드 어레이 유형의 적층 패키지
US7659608B2 (en) * 2006-09-15 2010-02-09 Stats Chippac Ltd. Stacked die semiconductor device having circuit tape
US8110899B2 (en) * 2006-12-20 2012-02-07 Intel Corporation Method for incorporating existing silicon die into 3D integrated stack
KR100886720B1 (ko) 2007-10-30 2009-03-04 주식회사 하이닉스반도체 적층 반도체 패키지 및 이의 제조 방법
KR100891537B1 (ko) 2007-12-13 2009-04-03 주식회사 하이닉스반도체 반도체 패키지용 기판 및 이를 갖는 반도체 패키지
US8102666B2 (en) * 2008-08-19 2012-01-24 Stats Chippac Ltd. Integrated circuit package system
JP2010147070A (ja) * 2008-12-16 2010-07-01 Elpida Memory Inc 半導体装置
WO2012051398A1 (en) 2010-10-13 2012-04-19 University Of Delaware Long-range acoustical positioning system on continental shelf regions
KR102216195B1 (ko) * 2014-12-15 2021-02-16 에스케이하이닉스 주식회사 복수 개의 칩을 적층한 반도체 패키지
CN107889355B (zh) * 2017-11-10 2020-12-01 Oppo广东移动通信有限公司 一种电路板组件以及电子设备
US10937754B1 (en) * 2019-10-06 2021-03-02 Nanya Technology Corporation Semiconductor package and manufacturing method thereof
US11348893B2 (en) * 2020-05-13 2022-05-31 Nanya Technology Corporation Semiconductor package

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100204753B1 (ko) * 1996-03-08 1999-06-15 윤종용 엘오씨 유형의 적층 칩 패키지
TW415056B (en) * 1999-08-05 2000-12-11 Siliconware Precision Industries Co Ltd Multi-chip packaging structure
DE10023869C2 (de) * 2000-05-16 2002-09-26 Infineon Technologies Ag Anordnung einer Mehrzahl von Schaltungsmodulen
JP4570809B2 (ja) 2000-09-04 2010-10-27 富士通セミコンダクター株式会社 積層型半導体装置及びその製造方法
JP4571320B2 (ja) * 2001-02-02 2010-10-27 Ｏｋｉセミコンダクタ株式会社 半導体チップパッケージ
JP2004128155A (ja) * 2002-10-01 2004-04-22 Renesas Technology Corp 半導体パッケージ
DE10259221B4 (de) * 2002-12-17 2007-01-25 Infineon Technologies Ag Elektronisches Bauteil mit einem Stapel aus Halbleiterchips und Verfahren zur Herstellung desselben

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005150719A (ja) * 2003-11-13 2005-06-09 Samsung Electronics Co Ltd ダブルスタックされたｂｇａパッケージ及び多重スタックされたｂｇａパッケージ
JP2009038142A (ja) * 2007-07-31 2009-02-19 Elpida Memory Inc 半導体積層パッケージ
JP7474044B2 (ja) 2019-03-04 2024-04-24 エスケーハイニックス株式会社 ワイヤボンディング連結構造を有する積層半導体パッケージ

Also Published As

Publication number Publication date
CN1577840A (zh) 2005-02-09
US7045892B2 (en) 2006-05-16
KR20050003892A (ko) 2005-01-12
KR100524975B1 (ko) 2005-10-31
CN100492638C (zh) 2009-05-27
DE102004031954B4 (de) 2007-08-23
DE102004031954A1 (de) 2005-01-27
US20050001305A1 (en) 2005-01-06

Similar Documents

Publication Publication Date Title
US5689091A (en) Multi-layer substrate structure
JP5222509B2 (ja) 半導体装置
JP2005033201A (ja) 半導体パッケージ
KR102456366B1 (ko) 반도체 패키지
JP2006196709A (ja) 半導体装置およびその製造方法
JPH07169872A (ja) 半導体装置及びその製造方法
JP2000012606A (ja) 半導体装置及びその製造方法
JPH0234184B2 (ja)
JP2005251889A (ja) 立体的電子回路装置
JP2009141169A (ja) 半導体装置
JP2006203086A (ja) 電子部品パッケージ及びその製造方法
JP2007207802A (ja) 電子回路モジュールとその製造方法
JPH11312756A (ja) 半導体装置
US20130307145A1 (en) Semiconductor package and method of fabricating the same
JP4965989B2 (ja) 電子部品内蔵基板および電子部品内蔵基板の製造方法
JP2006086149A (ja) 半導体装置
KR100791576B1 (ko) 볼 그리드 어레이 유형의 적층 패키지
US20130020572A1 (en) Cap Chip and Reroute Layer for Stacked Microelectronic Module
JP2005183836A (ja) 半導体装置用テープキャリアおよびこれを用いた半導体装置
JP2006339293A (ja) 回路モジュール
US20050023659A1 (en) Semiconductor chip package and stacked module having a functional part and packaging part arranged on a common plane
JP2016063002A (ja) 半導体装置およびその製造方法
WO2023089988A1 (ja) モジュール
JP4652428B2 (ja) 半導体装置およびその製造方法
KR102345061B1 (ko) 반도체 패키지

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070131

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20080201

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080616

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20090821