CN105161506B - 一种阵列基板及其制备方法、显示装置 - Google Patents

一种阵列基板及其制备方法、显示装置 Download PDF

Info

Publication number
CN105161506B
CN105161506B CN201510719693.4A CN201510719693A CN105161506B CN 105161506 B CN105161506 B CN 105161506B CN 201510719693 A CN201510719693 A CN 201510719693A CN 105161506 B CN105161506 B CN 105161506B
Authority
CN
China
Prior art keywords
barricade
array base
base palte
conducting resinl
height
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510719693.4A
Other languages
English (en)
Other versions
CN105161506A (zh
Inventor
李嘉鹏
陈磊
张磊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Beijing BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Beijing BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Beijing BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201510719693.4A priority Critical patent/CN105161506B/zh
Publication of CN105161506A publication Critical patent/CN105161506A/zh
Priority to PCT/CN2016/099226 priority patent/WO2017071423A1/zh
Priority to US15/522,878 priority patent/US10001686B2/en
Application granted granted Critical
Publication of CN105161506B publication Critical patent/CN105161506B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133351—Manufacturing of individual cells out of a plurality of cells, e.g. by dicing
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136204—Arrangements to prevent high voltage or static electricity failures
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133308—Support structures for LCD panels, e.g. frames or bezels
    • G02F1/133334—Electromagnetic shields
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1339—Gaskets; Spacers; Sealing of cells

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明实施例提供了一种阵列基板及其制备方法、显示装置，涉及显示技术领域，可阻挡阵列基板与彩膜基板对盒后，导电胶从彩膜基板的切割破损处向内渗透到阵列基板的外围引线上，避免外围引线信号受到串扰，减小由于导电胶内渗而产生的显示装置显示不良的问题。该阵列基板包括：外围引线；接地信号端，用于通过导电胶与彩膜基板上的透明导电层连接；所述阵列基板还包括：位于所述外围引线与所述接地信号端之间的挡墙结构，用于阻挡所述导电胶向所述外围引线方向渗透。用于阵列基板及包括该阵列基板的显示装置的制备。

Description

一种阵列基板及其制备方法、显示装置
技术领域
本发明涉及显示技术领域，尤其涉及一种阵列基板及其制备方法、显示装置。
背景技术
应用于手机、平板电脑等小尺寸的LCD产品(Liquid Crystal Display，液晶显示装置)主要通过以下方式获得：
将大尺寸的彩膜母板与阵列母板对盒形成显示母板，显示母板经过切割后形成包括有几个小尺寸LCD产品的用于标准测试的Q-panel；其中“Q”表示“quality(品质)”。Q-panel的彩膜表面镀有一层透明导电层，其作用是转移彩膜上积累的静电电荷。之后对Q-panel进行再次切割，形成多个single panel(单个面板)，即多个小尺寸的LCD产品。其中，为了释放single panel中积累的静电荷，会在single panel的阵列基板未被彩膜基板覆盖的区域上涂覆有导电胶，通过使导电胶的一端连接彩膜基板上的透明导电层，另一端连接阵列基板上的接地信号端，来消除阵列基板与彩膜基板上积累的静电电荷。
然而，在对Q-panel进行切割以形成多个小尺寸的single panel过程中，每个single panel的彩膜基板的切割边缘会产生人眼难以观察到的细小微裂纹等破损，导致后续在阵列基板上涂覆上述的导电胶时，导电胶极易从彩膜基板切割边缘的破损处向阵列基板与彩膜基板对盒后的内部区域进行渗透。由于阵列基板四周靠近于彩膜基板的切割边缘处设置有排列密集的如栅线引线、数据线引线等用于外接信号的外围引线，由于导电胶具有导电性，导电胶向内渗透流动到外围引线上时会引起外围引线的信号串扰，并由此而产生LCD产品的显示异常，影响显示品质。
发明内容
鉴于此，为解决现有技术的问题，本发明的实施例提供一种阵列基板及其制备方法、显示装置，可阻挡阵列基板与彩膜基板对盒后，导电胶从彩膜基板的切割破损处向内渗透到阵列基板的外围引线上，避免外围引线信号受到串扰，减小由于导电胶内渗而产生的显示装置显示不良的问题。
为达到上述目的，本发明的实施例采用如下技术方案：
第一方面、本发明实施例提供了一种阵列基板，所述阵列基板包括：外围引线；接地信号端，用于通过导电胶与彩膜基板上的透明导电层连接；所述阵列基板还包括：位于所述外围引线与所述接地信号端之间的挡墙结构，用于阻挡所述导电胶向所述外围引线方向渗透。
可选的，所述阵列基板具有对应于所述彩膜基板的相对区域以及位于所述相对区域外侧的周边区域；所述挡墙结构位于所述相对区域与所述周边区域相邻的边角处，所述接地信号端位于所述周边区域靠近所述边角处的位置；所述挡墙结构包括至少一个挡墙；其中，沿平行于所述阵列基板板面的方向，所述挡墙的截面中相交的两边分别与构成所述边角处的两条边界线相重叠；或者，沿平行于所述阵列基板板面的方向，所述挡墙的截面为弧条形；所述弧条形沿长度方向的两边为弧形，且所述弧形的圆心位于所述弧形靠近所述边角处的一侧；或者，沿平行于所述阵列基板板面的方向，所述挡墙的截面为长条形；所述长条形的长度方向与构成所述边角处的两条边界线呈锐角夹角设置。
优选的，所述挡墙结构包括至少2个挡墙；所述至少2个挡墙由一个第一挡墙和至少一个第二挡墙构成；其中，所述第二挡墙高于所述第一挡墙；沿平行于所述阵列基板板面的方向，所述第一挡墙的截面中相交的两边分别与构成所述边角处的两条边界线相重叠；沿平行于所述阵列基板板面的方向，所述第二挡墙的截面为弧条形或长条形。
优选的，所述第二挡墙的两端分别与构成所述边角处的两条边界线相接触。
优选的，所述第二挡墙的数量为2至5个；且沿背离所述第一挡墙的方向，每个第二挡墙的高度依次递增。
优选的，所述第一挡墙的高度取值范围为至沿背离所述第一挡墙的方向，最后一个第二挡墙的高度取值范围为至
优选的，离所述第一挡墙最接近的一个所述第二挡墙与所述第一挡墙之间的高度差取值范围为至任意相邻的两个所述第二挡墙之间的高度差取值范围为至
优选的，离所述第一挡墙最接近的一个第二挡墙靠近所述第一挡墙一侧的中心与所述第一挡墙之间的间距取值范围为8μm至15μm；和/或，相邻的两个所述第二挡墙之间的间距取值范围为8μm至15μm。
优选的，离所述第一挡墙最接近的一个第二挡墙靠近所述第一挡墙的一侧中心与所述第一挡墙之间的间距大于相邻的两个所述第二挡墙之间的间距，且沿背离所述第一挡墙的方向，相邻的两个所述第二挡墙之间的间距依次递减。
优选的，所述第一挡墙的截面为等腰直角三角形，所述等腰直角三角形的边长取值范围为80μm至120μm；所述第二挡墙的截面宽度取值范围为8μm至12μm。
第二方面、本发明实施例还提供了一种如上述任一项所述的阵列基板的制备方法，所述制备方法包括：在阵列基板上形成膜层；对所述膜层进行构图工艺处理，形成用于阻挡导电胶向外围引线方向渗透的挡墙结构；其中，所述挡墙结构位于所述外围引线与接地信号端之间；所述接地信号端，用于通过导电胶与彩膜基板上的透明导电层连接。
优选的，所述挡墙结构包括：一个第一挡墙和远离所述第一挡墙的至少2个第二挡墙；其中，所述第一挡墙的高度小于所述第二挡墙的高度；且沿背离所述第一挡墙的方向，每个第二挡墙的高度依次递增；对所述膜层进行构图工艺处理，形成用于阻挡导电胶向外围引线方向渗透的一个所述第一挡墙和远离所述第一挡墙的至少2个第二挡墙具体包括：在所述膜层上形成光刻胶层；通过半色调或灰色调掩膜板对形成有所述光刻胶层的基板进行曝光、显影，形成光刻胶完全保留部分、高度依次降低的光刻胶半保留部分，以及光刻胶完全去除区域；其中，所述光刻胶完全保留部分对应待形成的最高的第二挡墙，高度依次降低的光刻胶半保留部分依次对应待形成的高度依次降低的其余第二挡墙以及所述第一挡墙，所述光刻胶完全去除区域对应其余区域；采用刻蚀工艺去除其余区域的膜层；采用灰化和刻蚀工艺形成一个所述第一挡墙和远离所述第一挡墙的至少2个所述第二挡墙。
第三方面、本发明实施例还提供了一种显示装置，所述显示装置包括：彩膜基板，所述彩膜基板中设置有透明导电层；所述显示装置还包括：与所述彩膜基板相对的如上述任一项所述的阵列基板；所述透明导电层通过导电胶与所述阵列基板上的接地信号端连接。
基于此，通过本发明实施例提供的上述阵列基板，由于在外围引线与接地信号端之间设置了上述的挡墙结构，如果阵列基板与彩膜基板对盒后由于切割而在彩膜基板的边缘产生破损，挡墙结构也能够阻挡后续在接地信号端上涂覆导电胶时，导电胶从切割的破损处向阵列基板中的外围引线方向渗透，避免了外围引线信号受到串扰，减小了由于导电胶内渗而产生的显示装置性能不良问题。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的一种阵列基板的俯视结构示意图；
图2为本发明实施例提供的一种阵列基板的剖视结构具体示意图；
图3a为本发明实施例提供的一种阵列基板中挡墙结构的俯视结构具体示意图一；
图3b为本发明实施例提供的一种阵列基板中挡墙结构的俯视结构具体示意图二；
图3c为本发明实施例提供的一种阵列基板中挡墙结构的俯视结构具体示意图三；
图4为本发明实施例提供的一种阵列基板中挡墙结构的剖视结构具体示意图；
图5a为本发明实施例提供的一种阵列基板中挡墙结构的俯视结构具体示意图四；
图5b为本发明实施例提供的一种阵列基板中挡墙结构的俯视结构具体示意图五；
图6为本发明具体实施例提供的一种阵列基板中挡墙结构的制备流程示意图；
图7至图16依次为图6中每个步骤的具体结构示意图。
附图标记：
01-阵列基板；01a-相对区域；01b-周边区域；100-衬底基板；10-外围引线；10a-栅线引线；12-接地信号端；13-挡墙结构；131-第一挡墙；132-第二挡墙；14-TFT；14a-栅极；14b-有源层；14c-源极；14d-漏极；15-栅绝缘层；16-像素电极；17-钝化层；18-公共电极；02-导电胶；30-透明导电层；40-PVX层；50-光刻胶层；51-光刻胶完全保留部分；52a至52c-高度依次降低的光刻胶半保留部分；53-光刻胶完全去除区域。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
需要说明的是，本发明实施例中所使用的所有术语(包括技术和科学术语)具有与本发明所属领域的普通技术人员共同理解的相同含义。还应当理解，诸如在通常字典里定义的那些术语应当被解释为具有与它们在相关技术的上下文中的含义相一致的含义，而不应用理想化或极度形式化的意义来解释，除非这里明确地这样定义。
由于本发明实施例所涉及的各结构尺寸非常微小，为了清楚起见，本发明实施例附图中各结构的尺寸均被放大，不代表实际尺寸和比例。
如图1所示，本发明实施例提供了一种阵列基板01，该阵列基板01包括：外围引线10；接地信号端12，用于通过导电胶02与彩膜基板上的透明导电层30(图中以矩形虚线框示意出)连接；该阵列基板01还包括：位于外围引线10与接地信号端12之间的挡墙结构13，用于阻挡导电胶02向外围引线10方向渗透。
需要说明的是，第一、上述的外围引线10具体可以包括栅线引线、数据线引线等阵列基板01中其他任何用于外接信号的引线。
如图2所示，外围引线设置的具体位置是在阵列基板01中用于有效显示的像素区(图中标记为A-A)之外的区域(图中标记为B-B)，以外围引线具体包括栅线引线10a为例，包括有栅线引线10a的阵列基板01可以采用以下具体制备工艺形成：
在衬底基板100上形成栅极14a、栅线(图中未示意出)以及连接栅线的栅线引线10a，可以在同一次构图工艺下形成上述的各结构；之后依次形成覆盖栅极14a、栅线以及栅线引线10a的栅绝缘层15、位于栅极14a上方的有源层14b、相对设置的源极14c与漏极14d，以及连接源极14c的数据线(图中未示意出)，从而形成像素区A-A中的各个TFT 14(ThinFilm Transistor，薄膜晶体管)的具体结构，并形成与漏极14d搭接的像素电极16、覆盖包括有像素电极16、数据线以及源极14c与漏极14d图案层的钝化层17、以及与像素电极16相对的公共电极18，从而形成上述的阵列基板01；其中，钝化层17以及栅绝缘层15上形成有露出栅线引线10a的通孔，以向栅线引线10a提供相应的信号。
本发明实施例对包括有上述阵列基板01的液晶显示面板的具体结构类型不作限定，上述制备工艺仅为示例。
这里，参考图2所示，形成的上述阵列基板01包括有相对设置的像素电极16与公共电极18，即包括有该阵列基板01的液晶显示面板的结构类型为ADS型(Advanced SuperDimensional Switching，高级超维场转换技术)。
当然，上述的阵列基板01也可仅包括有像素电极16而不形成上述的公共电极18，即包括有该阵列基板01的液晶显示面板的结构类型为TN型(Twist Nematic，液晶扭曲向列型)。在此情况下，彩膜基板(图2中未示意出)中的公共电极也可以作为透明导电层30来释放彩膜基板上积累的静电电荷。
第二、挡墙结构13的具体位置不作限定，可根据阵列基板01的接地信号端12的具体位置灵活调整。
例如，在阵列基板01与彩膜基板对盒后，当接地信号端12设置在阵列基板01未被彩膜基板所覆盖的区域中且靠近彩膜基板的边角处(边角处的区域请一并参考图1中以三角形虚线框示意出的区域s)时，挡墙结构13即相应地设置在阵列基板01被彩膜基板所覆盖的区域中靠近接地信号端12的边角处，并位于外围引线10与后续涂覆的导电胶02之间，以起到上述的阻隔作用。
这里，由于在现有技术中，外围引线10与后续涂覆的导电胶02之间没有设置任何能够起到阻挡作用的结构，当对盒后的液晶显示面板的彩膜基板切割边缘产生微裂纹等破损后，涂覆具有流体性质的导电胶时，导电胶会通过破损处向阵列基板的内部渗透，并通过钝化层17以及栅绝缘层15上的通孔，渗透到栅线引线10a的表面，导致栅线信号不良。而本发明实施例提供的位于外围引线10与接地信号端12之间的上述挡墙结构13具有一定的立体结构，其设置在已经形成有包括外围引线10的上述阵列基板01之上，即相对于衬底基板100而言，挡墙结构13的位置是高于外围引线10的，因此可以阻挡后续形成的导电胶02向外围引线10方向渗透。
第三、上述的导电胶02例如可以是银浆等导电胶材，具体可沿用现有技术，本发明实施例对此不作限定。
基于此，通过本发明实施例提供的上述阵列基板01，由于在外围引线10与接地信号端12之间设置了上述的挡墙结构13，如果阵列基板01与彩膜基板对盒后由于切割而在彩膜基板的边缘产生破损，挡墙结构13也能够阻挡后续在接地信号端12上涂覆导电胶02时，导电胶02从切割的破损处向阵列基板01中的外围引线10方向渗透，避免了外围引线10信号受到串扰，减小了由于导电胶内渗而产生的显示装置性能不良的问题。
在上述基础上，挡墙结构13的具体位置及形状如下所述：
参考图1所示，上述的阵列基板01具有对应于彩膜基板的相对区域01a以及位于相对区域01a外侧的周边区域01b；挡墙结构13位于相对区域01a与周边区域01b相邻的边角处(如图中箭头所示)，接地信号端12位于周边区域01b靠近边角处的位置；挡墙结构13包括至少一个挡墙。
其中，如图3a所示，沿平行于阵列基板01板面的方向，挡墙的截面中相交的两边分别与构成边角处的两条边界线(图中分别标记为a和a′)相重叠。
或者，如图3b所示，沿平行于阵列基板01板面的方向，挡墙的截面为弧条形；弧条形沿长度方向的两边为弧形，且弧形的圆心位于弧形靠近边角处的一侧。
或者，如图3c所示，沿平行于阵列基板01板面的方向，挡墙的截面为长条形；长条形的长度方向与构成边角处的两条边界线a和a′呈锐角夹角设置。
需要说明的是，由于阵列基板01与彩膜基板对盒后形成液晶显示面板，阵列基板01的相对区域01a即是被彩膜基板所覆盖的区域，相对地，阵列基板01的周边区域01b即是未被彩膜基板所覆盖的区域。
考虑到周边区域01b中还要留有一定的区域用于连接驱动IC(integratedcircuit，集成电路)以及PCB(Printed Circuit Board，印制电路板)等电路结构，因此，参考图1所示，将接地信号端12设置在周边区域01b靠近彩膜基板边缘的边角处，挡墙结构13即相应地位于相对区域01a与周边区域01b相邻的边角处。
当上述的挡墙的截面中相交的两边分别与构成边角处的两条边界线a和a′相重叠时，挡墙的截面中具有一个直角，相当于一角台阶可以从源头阻挡导电胶02的内渗；其中，挡墙的截面中相交的两边可以是其截面中任意相交的两边，其截面不限于图3a中所示的直角三角形，其斜边可以为弧线或不规则曲线，具体不作限定。
当上述的挡墙的截面为弧条形或长条形时，弧形的圆心位于弧形靠近边角处的一侧或长条形的长度方向与构成边角处的两条边界线a和a′呈锐角夹角设置均是为了使挡墙朝向导电胶02内渗后向阵列基板01内部流动的方向，以阻挡其继续向外围引线10方向渗透。
其中，当第二挡墙132的截面为长条形时，其截面可以是参考图3c所示的四边形，四边形中沿长条形长度方向的两边为直线；或者，其截面中沿长条形长度方向的两边也可以为波浪线或折线，具体不作限定。并且，长度方向与构成边角处的两条边界线a和a′的锐角夹角具体数值可根据导电胶的总体积灵活调整。
当第二挡墙132的截面为弧条形时，相比于长条形的第二挡墙132，在弧条形的第二挡墙132与第一挡墙131之间具有了更多的缓冲空间，能够容纳漫过第一挡墙131的导电胶，并使其限定在这一区域内而难以进一步内渗。
因此，本发明实施例进一步优选为，第二挡墙132的形状为上述的弧条形，其中弧条形沿长度方向的两个弧形边的圆心角取值范围不作限定，考虑到若弧条形沿长度方向的两个弧形边的圆心角取值范围过大，则弧条形会占据像素区A-A之外较大的面积，因此，圆心角取值范围优选为(45±5)°。
在上述基础上进一步的，为了提高对导电胶02的阻挡效率，如图4所示，上述的挡墙结构13包括至少2个挡墙；至少2个挡墙由一个第一挡墙131和至少一个第二挡墙132构成；其中，第二挡墙132高于第一挡墙131；沿平行于阵列基板01板面的方向，第一挡墙的截面中相交的两边分别与构成边角处的两条边界线相重叠；如图5a或图5b所示，沿平行于阵列基板板面的方向，第二挡墙的截面为弧条形或长条形。
这里，第一挡墙131相当于一角台阶，其截面的两条直角边分别与构成边角处的两条边界线a和a′相重叠，即使得第一挡墙131尽可能地靠近从彩膜基板的破损处内渗的导电胶02，即从源头阻挡导电胶02的内渗。
其中，第一挡墙131的截面具体可以为等腰直角三角形或非等腰直角三角形，考虑到等腰直角三角形的两边长度相同，能够均匀地阻挡从构成边角处的两条边界线处渗透进的导电胶，因此，第一挡墙131的截面优选为等腰直角三角形。
考虑到当导电胶02涂覆的面积较大时，导电胶02从对盒后的液晶显示面板的彩膜基板边缘破损处向阵列基板01周边的外围引线10渗透的体积有可能较多，在上述的边角处仅设置一个角台阶状的第一挡墙131可能无法有效阻挡导电胶02向内的继续渗透，因此，本发明进一步还设置了远离第一挡墙131的至少一个第二挡墙132，且第二挡墙132的高度大于第一挡墙131，可阻挡导电胶02的继续内渗。
第二挡墙132的数量不作限定，当设置一个第二挡墙132时，第二挡墙132与第一挡墙131之间的区域可用于缓冲导电胶的渗透，并且由于第二挡墙132的高度大于第一挡墙131，内渗进的导电胶也难以漫过第二挡墙132继续向外围引线10方向渗透；当设置多个第二挡墙132时，最靠近第一挡墙131的第一个第二挡墙132可以起到上述的减缓导电胶内渗的趋势之外，相邻的两个第二挡墙132之间的区域还可起到进一步缓冲阻挡缓导电胶内渗的作用。
进一步的，参考图5a或图5b所示，考虑到导电胶在涂覆的过程中易于流动，若第二挡墙132的长度过短，则漫过第一挡墙131的导电胶容易从沿着第二挡墙132的两端继续向外围引线10方向渗透，因此优选的，第二挡墙132的两端分别与边角处的两条边界线a和a′相接触。
这样一来，当设置一个第二挡墙132时，漫过第一挡墙131的导电胶限定在第一挡墙131与第二挡墙132之间的区域后难以沿着第二挡墙132的两端继续向外围引线10方向渗透；当设置多个第二挡墙132时，由于边角处的形状为一个直角三角形，若要使得每个第二挡墙132的两端均分别与边角处的两条边界线a和a′相接触，则每个第二挡墙132的长度将沿背离第一挡墙131的方向依次增加，即限定在任意两个相邻的第二挡墙132之间区域的导电胶难以沿着离导电胶02较远的一个第二挡墙132的两端继续向外围引线10方向渗透。
进一步的，考虑到若仅设置一个第二挡墙132，导电胶漫过第二挡墙132后则没有立体结构能够阻挡导电胶的渗透了，因此应适当地设置多个第二挡墙132，但是若第二挡墙132是数量过多，则会占据像素区A-A之外较多的面积，导致对盒后的液晶显示面板边框区域过大，不利于窄边框显示装置的设计要求。因此，参考图5a或图5b所示，本发明实施例进一步优选的，第二挡墙132的数量为2至5个；且沿背离第一挡墙131的方向，每个第二挡墙132的高度依次递增。
这里，由于导电胶涂覆的总体积毕竟有限，从对盒后的液晶显示面板的彩膜基板边缘破损处向阵列基板01内部渗透的导电胶的体积也有限，2至5个间隔开来的高度依次递增的上述第二挡墙132即可有效将内渗的导电胶引导并限制在第一挡墙131与第一个第二挡墙132之间，和/或相邻的两个第二挡墙132之间的区域内，从而有效阻挡导电胶向外围引线10方向渗透。
进一步的，考虑到现有技术中对盒后的液晶显示面板中阵列基板与彩膜基板之间的间距通常为左右，为了不增加液晶显示面板的盒厚，第一挡墙131与第二挡墙132的高度均小于阵列基板与彩膜基板之间的间距。
示例的，当第一挡墙131的高度取值范围为500至时，沿背离第一挡墙的方向，最后一个第二挡墙132的高度取值范围为3500至
这里，离第一挡墙131最接近的一个第二挡墙132与第一挡墙131之间的高度差取值范围例如可以为至任意相邻的两个第二挡墙132之间的高度差取值范围例如可以为至
进一步的，考虑到若第一挡墙131与第二挡墙132，以及相邻的两个第二挡墙132之间的间距过小，则对渗透进的导电胶的导出作用较弱，无法导出的导电胶有可能继续向外围引线10方向渗透，因此优选的，离第一挡墙131最接近的一个第二挡墙132靠近第一挡墙131的一侧中心与第一挡墙131之间的间距取值范围为8μm至15μm；和/或，相邻的两个第二挡墙132之间的间距取值范围为8μm至15μm。
进一步的，考虑到内渗进的导电胶的体积有限，漫过第一挡墙131的导电胶被限定在第一挡墙131与第一个第二挡墙132之间的区域后，导电胶中能够继续漫过第一个第二挡墙132的部分则较少了，因此，优选的，离第一挡墙131最接近的一个第二挡墙132靠近第一挡墙131的一侧中心与第一挡墙131之间的间距大于相邻的两个第二挡墙132之间的间距，且沿背离第一挡墙131的方向，相邻的两个第二挡墙132之间的间距依次递减。
这里，当第二挡墙132具体为弧条形时，离第一挡墙131最接近的一个第二挡墙132靠近第一挡墙131的一侧中心与第一挡墙131之间的间距即为弧条形的截面中靠近所述第一挡墙131的一条弧边的中心到第一挡墙131的垂直距离。
当第二挡墙132具体为长条形时，离第一挡墙131最接近的一个第二挡墙132靠近第一挡墙131的一侧中心与第一挡墙131之间的间距即为长条形的截面中靠近所述第一挡墙131的一条直线边的中心到第一挡墙131的垂直距离。
进一步的，当第一挡墙131的截面图形为等腰直角三角形，且等腰直角三角形的边长取值范围为80至120μm时，由于第一挡墙131作为角台阶可从源头阻挡导电胶的内渗，因此第二挡墙132的截面宽度(即弧条形或长条形的条形宽度)无需设置地较宽，取值范围为8至12μm即可。
在上述基础上，本发明实施例还提供了一种上述阵列基板01的制备方法，该制备方法包括：
在阵列基板01上形成膜层；
对膜层进行构图工艺处理，形成用于阻挡导电胶向外围引线10方向渗透的挡墙结构13；其中，挡墙结构13位于外围引线10与接地信号端12之间；接地信号端12，用于通过导电胶与彩膜基板上的透明导电层连接。
需要说明的是，第一、上述的膜层可以是绝缘材料，也可以为导电材料，考虑到挡墙结构13具有一定的高度，若膜层采用导电材料(如金属或合金)，刻蚀工艺的复杂度较高，因此，膜层优选为绝缘材料，例如可以采用与阵列基板01中的钝化层(简称为PVX)相同的材料，以简化工艺复杂度。
并且，根据挡墙结构13的具体图案，即当挡墙结构13包括上述的一个第一挡墙131以及多个高度依次递增的第二挡墙132，可采用综合逐次刻蚀工艺形成由多种图案构成的上述挡墙结构13。
第二、上述的构图工艺处理是指对膜层进行处理，以获得相应图案的过程。具体可包括应用一次掩膜板，通过光刻胶曝光、显影、刻蚀(包括多次刻蚀)、去除光刻胶的处理过程。
在上述基础上，参考图4所示，上述的挡墙结构13具体包括：一个第一挡墙131和远离第一挡墙131的至少2个第二挡墙132；其中，第一挡墙131的高度小于第二挡墙132的高度；且沿背离第一挡墙131的方向，每个第二挡墙132的高度依次递增。
这里，对上述的膜层进行构图工艺处理，形成用于阻挡导电胶向外围引线方向渗透的一个第一挡墙131和远离第一挡墙131的至少2个第二挡墙132的步骤具体包括：
在上述的膜层上形成光刻胶层；
通过半色调或灰色调掩膜板对形成有光刻胶层的基板进行曝光、显影，形成光刻胶完全保留部分、高度依次降低的光刻胶半保留部分，以及光刻胶完全去除区域；其中，光刻胶完全保留部分对应待形成的最高的第二挡墙132，高度依次降低的光刻胶半保留部分依次对应待形成的高度依次降低的其余第二挡墙132以及第一挡墙131，光刻胶完全去除区域对应其余区域；
采用刻蚀工艺去除其余区域的膜层；
采用灰化和刻蚀工艺形成第一挡墙131以及远离第一挡墙131的至少2个第二挡墙132。
这里，以上述的挡墙结构13具体包括第一挡墙131和3个高度递增的第二挡墙132为例，其中第一挡墙131的高度为3个第二挡墙132的高度分别为以及如图6所述，下面提供一个上述阵列基板01的具体制备方法：
S01、如图7所示，在已经形成有TFT阵列、像素电极(也可包括公共电极)的阵列基板01上依次沉积一层PVX层40和光刻胶层50。
这里，PVX层40的厚度即为高度最高的第二挡墙132的高度
S02、如图8所示，通过半色调或灰色调掩膜板对形成有光刻胶层50的基板进行曝光、显影，形成光刻胶完全保留部分51、高度依次降低的光刻胶半保留部分(分别标记为52a、52b以及52c)，以及光刻胶完全去除区域53；光刻胶完全保留部分51对应待形成的最高的第二挡墙132，高度依次降低的光刻胶半保留部分52a、52b以及52c依次对应待形成的高度依次降低的其余第二挡墙132以及第一挡墙131，光刻胶完全去除区域53对应其余区域。
这里，半色调或灰色调掩膜板的曝光原理可参见现有技术，本发明实施例对此不再赘述。
需要说明的是，为了获得高度依次降低的光刻胶半保留部分52a、52b以及52c，当光刻胶层由正性光刻胶材料构成时，半曝光处的透过率与光刻胶半保留部分的阶梯高度成反比；当光刻胶层由负性光刻胶材料构成时，半曝光处的透过率与光刻胶半保留部分的阶梯高度成正比。
其中，正性光刻胶是指在曝光前不溶解于显影液，经过紫外线曝光后转变为能够溶解于显影液中的光刻胶种类；负性光刻胶是指在曝光前能够溶解于显影液，经过紫外线曝光后转变为不溶解于显影液中的光刻胶种类。
S03、如图9所示，采用第一次刻蚀工艺去除其余区域的膜层。
S04、如图10所示，采用第一次灰化工艺，去除高度最低的光刻胶半保留部分52c。
S05、如图11所示，采用第二次刻蚀工艺，通过调节刻蚀的速率和/或时间等工艺参数，将去除的光刻胶半保留部分52c(图中未标示出)露出的膜层进行刻蚀，以减薄至
S06、如图12所示，采用第二次灰化工艺，去除基板中存留的高度最低的光刻胶半保留部分52b。
S07、如图13所示，采用第三次刻蚀工艺，通过调节刻蚀的速率和/或时间等工艺参数，将去除的光刻胶半保留部分52c和52b(图中均未标示出)露出的膜层进行刻蚀，以分别减薄至和
S08、如图14所示，采用第三次灰化工艺，去除基板中存留的高度最低的光刻胶半保留部分52a。
S09、如图15所示，采用第四次刻蚀工艺，通过调节刻蚀的速率和/或时间等工艺参数，将去除的光刻胶半保留部分52c、52b以及52a(52c至52a图中均未标示出)露出的膜层进行刻蚀，以分别减薄至以及从而获得了高度分别为以及的第一挡墙131、两个高度依次递增的第二挡墙132。
S10、如图16所示，采用第四次灰化工艺，去除光刻胶完全保留部分51，以露出高度最高的第3个第二挡墙132。
这样一来，通过上述的逐次灰化以及逐次刻蚀的综合刻蚀工艺，即在已经形成有TFT阵列以及像素电极等构成阵列基板01所必须的结构的阵列基板01上形成了上述的挡墙结构13，有效阻挡了导电胶的渗透，并在导电胶漫过最接近的第一挡墙131后能够通过高度递增的多个第二挡墙132导出内渗的导电胶，阻挡其继续向外围引线方向渗透。
在上述基础上，本发明实施例还提供了一种显示装置，该显示装置包括：彩膜基板，彩膜基板中设置有透明导电层30；该显示装置还包括：与彩膜基板相对的上述阵列基板01；透明导电层30通过导电胶02与阵列基板01上的接地信号端12连接。
上述显示装置具体可以是液晶显示装置，可以为液晶显示器、液晶电视、数码相框、手机、平板电脑、数码相框等具有任何显示功能的产品或者部件。
需要说明的是，本发明所有附图是上述的阵列基板简略的示意图，只为清楚描述本方案体现了与发明点相关的结构，对于其他的与发明点无关的结构是现有结构，在附图中并未体现或只体现部分。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (13)

1.一种阵列基板，所述阵列基板包括：外围引线；接地信号端，用于通过导电胶与彩膜基板上的透明导电层连接；其特征在于，所述阵列基板还包括：
位于所述外围引线与所述接地信号端之间的挡墙结构，用于阻挡所述导电胶向所述外围引线方向渗透；
所述阵列基板具有对应于所述彩膜基板的相对区域以及位于所述相对区域外侧的周边区域；
所述挡墙结构位于所述相对区域与所述周边区域相邻的边角处，所述接地信号端位于所述周边区域靠近所述边角处的位置。
2.根据权利要求1所述的阵列基板，其特征在于，所述挡墙结构包括至少一个挡墙；
其中，沿平行于所述阵列基板板面的方向，所述挡墙的截面中相交的两边分别与构成所述边角处的两条边界线相重叠；
或者，沿平行于所述阵列基板板面的方向，所述挡墙的截面为弧条形；所述弧条形沿长度方向的两边为弧形，且所述弧形的圆心位于所述弧形靠近所述边角处的一侧；
或者，沿平行于所述阵列基板板面的方向，所述挡墙的截面为长条形；所述长条形的长度方向与构成所述边角处的两条边界线呈锐角夹角设置。
3.根据权利要求2所述的阵列基板，其特征在于，所述挡墙结构包括至少2个挡墙；
所述至少2个挡墙由一个第一挡墙和至少一个第二挡墙构成；
其中，所述第二挡墙高于所述第一挡墙；
沿平行于所述阵列基板板面的方向，所述第一挡墙的截面中相交的两边分别与构成所述边角处的两条边界线相重叠；
沿平行于所述阵列基板板面的方向，所述第二挡墙的截面为弧条形或长条形。
4.根据权利要求3所述的阵列基板，其特征在于，所述第二挡墙的两端分别与构成所述边角处的两条边界线相接触。
5.根据权利要求3所述的阵列基板，其特征在于，所述第二挡墙的数量为2至5个；且沿背离所述第一挡墙的方向，每个第二挡墙的高度依次递增。
6.根据权利要求3所述的阵列基板，其特征在于，所述第一挡墙的高度取值范围为至沿背离所述第一挡墙的方向，最后一个第二挡墙的高度取值范围为至
7.根据权利要求6所述的阵列基板，其特征在于，离所述第一挡墙最接近的一个所述第二挡墙与所述第一挡墙之间的高度差取值范围为至任意相邻的两个所述第二挡墙之间的高度差取值范围为至
8.根据权利要求3所述的阵列基板，其特征在于，离所述第一挡墙最接近的一个第二挡墙靠近所述第一挡墙一侧的中心与所述第一挡墙之间的间距取值范围为8μm至15μm；
和/或，相邻的两个所述第二挡墙之间的间距取值范围为8μm至15μm。
9.根据权利要求3所述的阵列基板，其特征在于，离所述第一挡墙最接近的一个第二挡墙靠近所述第一挡墙的一侧中心与所述第一挡墙之间的间距大于相邻的两个所述第二挡墙之间的间距，且沿背离所述第一挡墙的方向，相邻的两个所述第二挡墙之间的间距依次递减。
10.根据权利要求3所述的阵列基板，其特征在于，所述第一挡墙的截面为等腰直角三角形，所述等腰直角三角形的边长取值范围为80μm至120μm；所述第二挡墙的截面宽度取值范围为8μm至12μm。
11.一种如权利要求1至10任一项所述的阵列基板的制备方法，其特征在于，所述制备方法包括：
在阵列基板上形成膜层；
对所述膜层进行构图工艺处理，形成用于阻挡导电胶向外围引线方向渗透的挡墙结构；其中，所述挡墙结构位于所述外围引线与接地信号端之间；所述接地信号端，用于通过导电胶与彩膜基板上的透明导电层连接；
所述阵列基板具有对应于所述彩膜基板的相对区域以及位于所述相对区域外侧的周边区域；
所述挡墙结构位于所述相对区域与所述周边区域相邻的边角处，所述接地信号端位于所述周边区域靠近所述边角处的位置。
12.根据权利要求11所述的制备方法，其特征在于，所述挡墙结构包括：一个第一挡墙和远离所述第一挡墙的至少2个第二挡墙；其中，所述第一挡墙的高度小于所述第二挡墙的高度；且沿背离所述第一挡墙的方向，每个第二挡墙的高度依次递增；
对所述膜层进行构图工艺处理，形成用于阻挡导电胶向外围引线方向渗透的一个所述第一挡墙和远离所述第一挡墙的至少2个第二挡墙具体包括：
在所述膜层上形成光刻胶层；
通过半色调或灰色调掩膜板对形成有所述光刻胶层的基板进行曝光、显影，形成光刻胶完全保留部分、高度依次降低的光刻胶半保留部分，以及光刻胶完全去除区域；其中，所述光刻胶完全保留部分对应待形成的最高的第二挡墙，高度依次降低的光刻胶半保留部分依次对应待形成的高度依次降低的其余第二挡墙以及所述第一挡墙，所述光刻胶完全去除区域对应其余区域；
采用刻蚀工艺去除其余区域的膜层；
采用灰化和刻蚀工艺形成一个所述第一挡墙和远离所述第一挡墙的至少2个所述第二挡墙。
13.一种显示装置，所述显示装置包括：彩膜基板，所述彩膜基板中设置有透明导电层；其特征在于，所述显示装置还包括：与所述彩膜基板相对的如权利要求1至10任一项所述的阵列基板；所述透明导电层通过导电胶与所述阵列基板上的接地信号端连接。
CN201510719693.4A 2015-10-29 2015-10-29 一种阵列基板及其制备方法、显示装置 Active CN105161506B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201510719693.4A CN105161506B (zh) 2015-10-29 2015-10-29 一种阵列基板及其制备方法、显示装置
PCT/CN2016/099226 WO2017071423A1 (zh) 2015-10-29 2016-09-18 阵列基板及其制备方法、显示装置
US15/522,878 US10001686B2 (en) 2015-10-29 2016-09-18 Array substrate and fabrication method thereof, and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510719693.4A CN105161506B (zh) 2015-10-29 2015-10-29 一种阵列基板及其制备方法、显示装置

Publications (2)

Publication Number Publication Date
CN105161506A CN105161506A (zh) 2015-12-16
CN105161506B true CN105161506B (zh) 2018-02-27

Family

ID=54802320

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510719693.4A Active CN105161506B (zh) 2015-10-29 2015-10-29 一种阵列基板及其制备方法、显示装置

Country Status (3)

Country Link
US (1) US10001686B2 (zh)
CN (1) CN105161506B (zh)
WO (1) WO2017071423A1 (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105161506B (zh) * 2015-10-29 2018-02-27 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置
KR102465377B1 (ko) 2016-02-12 2022-11-10 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
US10241260B2 (en) * 2016-08-26 2019-03-26 Molecular Imprints, Inc. Edge sealant confinement and halo reduction for optical devices
CN106959561A (zh) * 2017-03-31 2017-07-18 京东方科技集团股份有限公司 一种显示基板及其制备方法、显示面板
CN107167950B (zh) * 2017-07-18 2020-12-04 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置
CN107785402B (zh) * 2017-10-27 2021-01-26 京东方科技集团股份有限公司 一种oled显示面板及其制作方法、显示装置
CN108447872B (zh) * 2018-03-14 2021-01-22 京东方科技集团股份有限公司 阵列基板及其制作方法和显示装置
WO2019241398A1 (en) 2018-06-12 2019-12-19 Wendong Xing Edge sealant application for optical devices
CN108962953B (zh) * 2018-07-20 2020-11-27 武汉华星光电半导体显示技术有限公司 Oled显示面板及oled显示器
US12019233B2 (en) 2018-07-23 2024-06-25 Magic Leap, Inc. Optical device venting gaps for edge sealant and lamination dam
CN109061928B (zh) * 2018-10-30 2021-10-15 厦门天马微电子有限公司 显示面板和显示装置
CN109473568B (zh) * 2018-11-08 2021-01-26 京东方科技集团股份有限公司 显示面板和显示装置
CN109960084B (zh) * 2019-04-29 2021-10-08 Tcl华星光电技术有限公司 显示基板
CN111463171B (zh) * 2020-04-10 2022-11-29 上海华力集成电路制造有限公司 图形结构的制造方法
CN115407539A (zh) * 2021-05-28 2022-11-29 福州京东方光电科技有限公司 显示面板及显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102890369A (zh) * 2012-10-19 2013-01-23 京东方科技集团股份有限公司 一种液晶面板
CN103941504A (zh) * 2014-02-08 2014-07-23 北京京东方光电科技有限公司 显示面板、显示装置以及显示面板的制作方法
CN104460070A (zh) * 2014-12-31 2015-03-25 合肥鑫晟光电科技有限公司 显示面板及其制作方法、显示装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5973763A (en) * 1996-10-16 1999-10-26 Seiko Epson Corporation Liquid crystal device including supporting columns
US6490022B1 (en) * 1999-01-07 2002-12-03 Citizen Watch Co., Ltd. LCD device and method of manufacture thereof
TWI239418B (en) * 1999-11-29 2005-09-11 Chii Mei Optoelectronics Corp Control method for package material dimension used in aligner of liquid crystal display device
JP2003202584A (ja) * 2002-01-08 2003-07-18 Toshiba Corp 液晶表示装置
KR101298693B1 (ko) * 2006-07-19 2013-08-21 삼성디스플레이 주식회사 액정표시패널 및 이의 제조 방법
US8325310B2 (en) * 2007-05-18 2012-12-04 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and manufacturing method thereof
JP2009244303A (ja) * 2008-03-28 2009-10-22 Hitachi Displays Ltd 液晶表示装置
KR101525805B1 (ko) 2008-06-11 2015-06-05 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
KR102074422B1 (ko) * 2013-10-10 2020-02-07 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
CN105161506B (zh) 2015-10-29 2018-02-27 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102890369A (zh) * 2012-10-19 2013-01-23 京东方科技集团股份有限公司 一种液晶面板
CN103941504A (zh) * 2014-02-08 2014-07-23 北京京东方光电科技有限公司 显示面板、显示装置以及显示面板的制作方法
CN104460070A (zh) * 2014-12-31 2015-03-25 合肥鑫晟光电科技有限公司 显示面板及其制作方法、显示装置

Also Published As

Publication number Publication date
CN105161506A (zh) 2015-12-16
WO2017071423A1 (zh) 2017-05-04
US10001686B2 (en) 2018-06-19
US20170351150A1 (en) 2017-12-07

Similar Documents

Publication Publication Date Title
CN105161506B (zh) 一种阵列基板及其制备方法、显示装置
KR102054233B1 (ko) 액정표시장치 및 그 제조방법
KR101308534B1 (ko) 표시 기판 및 이의 제조 방법
KR101180718B1 (ko) 횡전계형 액정표시장치용 어레이 기판 및 그 제조 방법
KR101298613B1 (ko) 횡전계 방식 액정표시장치용 어레이기판 및 그 제조방법
KR102104356B1 (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조 방법
KR101253497B1 (ko) 액정표시장치용 어레이 기판의 제조방법
JP4422648B2 (ja) 液晶表示装置およびその製造方法
CN1612344A (zh) 用于显示器件的薄膜晶体管基板及其制造方法
JP2001021894A (ja) 液晶表示装置
JP2007011340A (ja) 液晶表示装置とその製造方法
JP2010015173A (ja) 液晶表示装置及びその製造方法
KR20080059889A (ko) 박막트랜지스터 액정표시장치용 어레이 기판 및 그제조방법
JP2006189779A (ja) 液晶表示装置及びその製造方法
KR20060119574A (ko) 횡전계 방식 액정표시소자 및 그 제조방법
KR101695022B1 (ko) 프린지 필드 스위칭 방식의 박막 트랜지스터 기판 및 그 제조 방법
WO2019205433A1 (zh) 阵列基板的制作方法
JP2008146004A5 (zh)
KR20120025887A (ko) 고 개구율을 갖는 수평 전계 액정표시장치 및 그 제조 방법
KR20020050017A (ko) 액정 표시 장치의 제조 방법
KR101267080B1 (ko) 액정 표시 장치용 박막 트랜지스터 소자 및 그의 제조 방법
KR101725993B1 (ko) 액정표시장치 제조방법
US20140017602A1 (en) Photo mask and method of manufacturing in-plane switching mode liquid crystal display device using the same
KR101797758B1 (ko) 프린지 수평 전계형 액정 표시장치 및 그 제조 방법
KR100717179B1 (ko) 프린지 필드 구동 액정표시장치 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant