KR101258256B1 - 액정 표시 장치용 어레이 기판의 제조 방법 - Google Patents
액정 표시 장치용 어레이 기판의 제조 방법 Download PDFInfo
- Publication number
- KR101258256B1 KR101258256B1 KR1020040116673A KR20040116673A KR101258256B1 KR 101258256 B1 KR101258256 B1 KR 101258256B1 KR 1020040116673 A KR1020040116673 A KR 1020040116673A KR 20040116673 A KR20040116673 A KR 20040116673A KR 101258256 B1 KR101258256 B1 KR 101258256B1
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- layer
- amorphous silicon
- drain electrode
- source electrode
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 46
- 238000000034 method Methods 0.000 title claims description 50
- 239000004973 liquid crystal related substance Substances 0.000 title abstract description 46
- 239000007769 metal material Substances 0.000 claims abstract description 61
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 54
- 239000010949 copper Substances 0.000 claims abstract description 47
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 42
- 229910052802 copper Inorganic materials 0.000 claims abstract description 42
- 239000012535 impurity Substances 0.000 claims abstract description 33
- 239000004065 semiconductor Substances 0.000 claims abstract description 22
- 238000004519 manufacturing process Methods 0.000 claims abstract description 21
- 238000002161 passivation Methods 0.000 claims abstract description 14
- 238000000151 deposition Methods 0.000 claims abstract description 4
- 238000005530 etching Methods 0.000 claims description 22
- 229920002120 photoresistant polymer Polymers 0.000 claims description 18
- 229910052801 chlorine Inorganic materials 0.000 claims description 15
- 239000000460 chlorine Substances 0.000 claims description 15
- 238000001020 plasma etching Methods 0.000 claims description 15
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 claims description 14
- KZBUYRJDOAKODT-UHFFFAOYSA-N Chlorine Chemical compound ClCl KZBUYRJDOAKODT-UHFFFAOYSA-N 0.000 claims description 10
- 238000000992 sputter etching Methods 0.000 claims description 10
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 5
- 239000001301 oxygen Substances 0.000 claims description 5
- 229910052760 oxygen Inorganic materials 0.000 claims description 5
- QPLDLSVMHZLSFG-UHFFFAOYSA-N Copper oxide Chemical compound [Cu]=O QPLDLSVMHZLSFG-UHFFFAOYSA-N 0.000 claims description 4
- 239000005751 Copper oxide Substances 0.000 claims description 4
- 229910000431 copper oxide Inorganic materials 0.000 claims description 4
- 229910052751 metal Inorganic materials 0.000 claims description 2
- 239000002184 metal Substances 0.000 claims description 2
- 230000001681 protective effect Effects 0.000 abstract description 2
- 239000010408 film Substances 0.000 description 17
- 239000011810 insulating material Substances 0.000 description 13
- 239000000463 material Substances 0.000 description 11
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- LBJNMUFDOHXDFG-UHFFFAOYSA-N copper;hydrate Chemical compound O.[Cu].[Cu] LBJNMUFDOHXDFG-UHFFFAOYSA-N 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- 238000001039 wet etching Methods 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 229910004205 SiNX Inorganic materials 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 239000002210 silicon-based material Substances 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 2
- 230000007797 corrosion Effects 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 239000011259 mixed solution Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 2
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- 241000282412 Homo Species 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- -1 chlorine ions Chemical class 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 229910001882 dioxygen Inorganic materials 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000012774 insulation material Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
- G02F1/136295—Materials; Compositions; Manufacture processes
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Nonlinear Science (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Ceramic Engineering (AREA)
- Optics & Photonics (AREA)
- Thin Film Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
본 발명은 액정 표시 장치용 어레이 기판 및 그의 제조 방법이 제공된다. 액정 표시 장치용 어레이 기판은 게이트 전극, 게이트 절연막, 반도체층, 구리를 포함하는 금속 물질로 형성되는 소스 전극 및 드레인 전극, 오믹 콘택층, 오믹 콘택층 상부의 드레인 전극과 대향하지 않는 소스 전극의 측면 및 오믹 콘택층 상부의 소스 전극과 대향하지 않는 드레인 전극의 측면 각각에 형성된 전극 버퍼층, 보호막 및 화소 전극을 포함한다. 액정 표시 장치용 어레이 기판의 제조 방법은 게이트 전극을 형성하는 단계, 게이트 절연막, 수소화 비정질 실리콘층, 불순물 비정질 실리콘층 및 구리를 포함하는 금속 물질층을 증착하는 단계, 반도체층을 형성하고, 소스 전극 및 드레인 전극을 형성하며, 드레인 전극과 대향하지 않는 소스 전극의 측면 및 소스 전극과 대향하지 않는 드레인 전극의 측면 각각에 전극 버퍼층을 형성하는 단계, 오믹 콘택층을 형성하는 단계, 보호막을 형성하는 단계 및 화소 전극을 형성하는 단계를 포함한다.
액정 표시 장치, 어레이 기판, 구리 배선
Description
도 1은 종래의 액정 표시 장치용 어레이 기판의 단면도이다.
도 2는 본 발명의 일 실시예에 따른 액정 표시 장치용 어레이 기판의 단면도이다.
도 3a 내지 도 3i는 본 발명의 일 실시예에 따른 액정 표시 장치용 어레이 기판의 제조 공정 단계별 각각의 단면도들이다.
(도면의 주요부분에 대한 부호의 설명)
100: 투명 절연 기판 110: 게이트 전극
120: 게이트 절연막 130: 반도체층
140, 150: 오믹 콘택층 160: 소스 전극
170: 드레인 전극 201, 202: 전극 버퍼층
180: 보호막 190: 화소 전극
본 발명은 액정 표시 장치(Liquid Crystal Display; LCD)용 어레이 기판 및 그의 제조 방법에 관한 것으로, 보다 상세하게는 구리(Cu)를 포함하는 금속 물질로 이루어진 소스 전극 및 드레인 전극을 안정적으로 형성시킬 수 있는 액정 표시 장치용 어레이 기판 및 그의 제조 방법에 관한 것이다.
오늘날과 같은 정보화 사회에 있어서 전자 표시 장치의 역할은 매우 중요해지고 있으며, 각종의 전자 표시 장치가 다양한 산업 분야에 광범위하게 사용되고 있다. 이러한 전자 표시 장치 분야는 발전을 거듭하여 다양화하는 정보화 사회의 요구에 적합한 새로운 기능을 갖는 전자 표시 장치가 계속 개발되고 있다. 일반적으로 전자 표시 장치란 다양한 정보를 시각을 통하여 인간에게 전달하는 장치를 말한다. 즉, 전자 표시 장치란 각종의 전자 기기로부터 출력되는 전자적 정보 신호를 인간의 시각으로 인식할 수 있는 광 정보 신호로 변화하는 전자 장치를 말하며, 인간과 전자 기기를 연결하는 가교적인 역할을 담당하는 장치라고 할 수 있다.
이러한 전자 표시 장치에 있어서, 광 정보 신호가 발광 현상에 의해서 표시되는 경우에는 발광형 표시 장치로 일컬어지며, 반사, 산란, 간섭 현상 등에 의하여 광 변조로 표시되는 경우에는 수광형 표시 장치로 일컬어진다. 능동형 표시 장치로도 불리는 발광형 표시 장치로는 음극선관 표시 장치(Cathode Ray Tube; CRT), 플라즈마 표시 장치(Plasma Display Panel; PDP), 유기 이엘 표시 장치(Organic ElectroLuminiscent Display; OELD), 발광 다이오드(Light Emitting Diode; LED) 등을 들 수 있다. 그리고 수동형 표시 장치로 불리는 수광형 표시 장치로는 액정 표시 장치(LCD), 전자 영동 표시 장치(ElectroPhoretic Image Display; EPID) 등을 들 수 있다.
텔레비전이나 컴퓨터 모니터 등에 사용되고 있으며, 가장 오랜 역사를 갖는 표시 장치인 음극선관 표시 장치는 경제성 등의 면에서 가장 높은 시장 점유율을 차지하고 있으나, 무거운 중량, 큰 부피 및 높은 소비 전력 등과 같은 단점을 많이 가지고 있다.
최근에, 반도체 기술의 급속한 진보에 의하여 각종 전자 장치의 저전압화 및 저전력화와 함께 전자 기기의 소형화, 박형화 및 경량화의 추세에 따라 새로운 환경에 적합한 전자 표시 장치로서 평판 패널형 표시 장치에 대한 요구가 급격히 증대되고 있다. 이에 따라 액정 표시 장치(LCD), 플라즈마 표시 장치(PDP), 유기 이엘 표시 장치(OELD) 등과 같은 평판 패널형 표시 장치가 개발되고 있으며, 이러한 평판 패널형 표시 장치 중에서 소형화, 경량화 및 박형화가 용이하며, 낮은 소비 전력 및 낮은 구동 전압을 갖는 액정 표시 장치가 특히 주목 받고 있다.
액정 표시 장치는 공통 전극, 컬러 필터, 블랙 매트릭스 등이 형성되어 있는 상부 투명 절연 기판과 스위칭 소자, 화소 전극 등이 형성되어 있는 하부 투명 절연 기판 사이에 이방성 유전율을 갖는 액정 물질을 주입해 놓고, 화소 전극과 공통 전극에 서로 다른 전위를 인가함으로써 액정 물질에 형성되는 전계의 세기를 조정하여 액정 물질의 분자 배열을 변경시키고, 이를 통하여 투명 절연 기판에 투과되는 빛의 양을 조절함으로써 원하는 화상을 표현하는 표시 장치이다. 이러한 액정 표시 장치는 박막 트랜지스터(Thin Film Transistor; TFT) 소자를 스위칭 소자로 이용하는 박막 트랜지스터 액정 표시 장치(TFT LCD)가 주로 사용되고 있다.
도 1을 참조하여, 종래의 액정 표시 장치용 어레이 기판에 대해서 설명한다. 도 1은 종래의 액정 표시 장치용 어레이 기판의 단면도이다.
종래의 액정 표시 장치용 어레이 기판은 도 1에 도시된 것처럼, 투명 절연 기판(10) 상에 형성된 게이트 전극(11)과, 게이트 전극(11) 상부에 형성된 게이트 절연막(12)과, 게이트 절연막(12) 상부에 수소화 비정질 실리콘 물질로 이루어진 반도체층(13)과, 게이트 전극과 대응된 영역에서 반도체층(13)을 노출시키며 서로 이격되게 위치하여 형성된 소스 전극(16) 및 드레인 전극(17)과, 소스 전극(16) 및 드레인 전극(17)과 반도체층(13) 간의 계면에 형성되며 불순물 비정질 실리콘의 물질로 이루어진 오믹 콘택층(ohmic contact layer; 14, 15)을 포함한다. 그리고 소스 전극(16) 및 드레인 전극(17) 상부에는 보호막(18)이 형성되어 있고, 이러한 보호막(18)에는 드레인 전극(17)을 노출시키는 콘택홀(18_1)이 형성되어 있으며, 이러한 콘택홀(18_1)을 통해서 드레인 전극(17)에 연결되는 화소 전극(19)이 형성되어 있다.
이러한 종래의 액정 표시 장치용 어레이 기판은 소스 전극(16) 및 드레인 전극(17)으로 신호 지연을 감소시키기 위해서 저항이 낮은 금속 물질을 사용하고 있으며, 구체적으로 저항이 낮은 금속 물질로는 구리(Cu)를 포함하는 금속 물질이 이용되고 있다.
한편, 구리를 포함하는 금속 물질로 이루어진 소스 전극(16) 및 드레인 전극(17)을 형성하기 위해서는, 구리를 포함하는 금속 물질층을 습식 식각 공정을 이용하여 소스 전극(16) 및 드레인 전극(17)을 패터닝한 후에, 불순물 비정질 실리콘층 및 수소화 비정질 실리콘층을 염소 가스를 포함하는 RIE(Radiative Ion Etching) 공정 또는 염소 플라즈마를 포함하는 플라즈마 에칭 공정으로 식각한다. 그럼으로써 소스 전극(16) 및 드레인 전극(17) 영역의 구리와 염소 이온이 반응하여 부식하므로, 후속 단계에서 습식 식각으로 소스 전극(16) 및 드레인 전극(17)을 완성하는 공정에서 부식된 소스 전극(16) 및 드레인 전극(17) 영역의 구리가 식각되어 제거될 수 있다. 따라서 구리를 포함하는 금속 물질로 이루어진 소스 전극(16) 및 드레인 전극(17)을 안정적으로 형성시킬 수 없다.
따라서 본 발명이 이루고자 하는 기술적 과제는 소스 전극 및 드레인 전극의 측면에 전극 버퍼층을 형성시킴으로써 구리(Cu)를 포함하는 금속 물질로 이루어진 소스 전극 및 드레인 전극을 안정적으로 형성시킬 수 있는 액정 표시 장치(Liquid Crystal Display; LCD)용 어레이 기판을 제공하는 것이다.
본 발명이 이루고자 하는 다른 기술적 과제는 상기 액정 표시 장치(Liquid Crystal Display; LCD)용 어레이 기판의 제조 방법을 제공하고자 하는 것이다.
본 발명이 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
상기 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 액정 표시 장치용 어레이 기판은 투명 절연 기판 상에 형성된 게이트 전극, 상기 게이트 전극 상부에 형성된 게이트 절연막, 상기 게이트 절연막 상부에 형성된 반도체층, 상기 반도체층 상부에 상기 게이트 전극과 대응되는 영역에서 상기 반도체층을 노출시키며 서로 이격되게 위치하여, 구리를 포함하는 금속 물질로 형성되는 소스 전극 및 드레인 전극, 상기 소스 전극 및 드레인 전극과 반도체층 간의 계면에 형성된 오믹 콘택층, 상기 오믹 콘택층 상부의 상기 드레인 전극과 대향하지 않는 상기 소스 전극의 측면 및 상기 오믹 콘택층 상부의 상기 소스 전극과 대향하지 않는 상기 드레인 전극의 측면 각각에 형성된 전극 버퍼층, 상기 소스 전극 및 상기 드레인 전극의 상부에 형성된 보호막 및 상기 보호막의 상부에 형성되고, 상기 드레인 전극에 연결된 화소 전극을 포함하되, 상기 전극 버퍼층은 구리 산화막으로 형성되며, 상기 전극 버퍼층의 폭이 50 Å ∼ 1000 Å인 것을 특징으로 한다.
삭제
삭제
상기 다른 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 액정 표시 장치용 어레이 기판의 제조 방법은 투명 절연 기판 상에 게이트 전극을 형성하는 단계, 상기 게이트 전극 상부에 게이트 절연막, 수소화 비정질 실리콘층, 불순물 비정질 실리콘층 및 구리를 포함하는 금속 물질층을 차례대로 증착하는 단계, 상기 수소화 비정질 실리콘층에 반도체층을 형성하고, 상기 구리를 포함하는 금속 물질층에 소스 전극 및 드레인 전극을 형성하며, 상기 드레인 전극과 대향하지 않는 상기 소스 전극의 측면 및 상기 소스 전극과 대향하지 않는 상기 드레인 전극의 측면 각각에 전극 버퍼층을 형성하는 단계, 상기 불순물 비정질 실리콘층에서 상기 게이트 전극과 대응되는 영역을 식각하여 오믹 콘택층을 형성하는 단계, 상기 소스 전극 및 상기 드레인 전극의 상부에 보호막을 형성하는 단계 및 상기 보호막의 상부에 상기 드레인 전극과 연결된 화소 전극을 형성하는 단계를 포함하되, 상기 전극 버퍼층은 구리 산화막으로 형성되며, 상기 전극 버퍼층의 폭이 50 Å ∼ 1000 Å인 것을 특징으로 한다.
본 발명의 일 실시예에 따른 액정 표시 장치용 어레이 기판의 제조 방법은 상기 수소화 비정질 실리콘층에 반도체층을 형성하고, 상기 구리를 포함하는 금속 물질층에 소스 전극 및 드레인 전극을 형성하며, 상기 드레인 전극과 대향하지 않는 상기 소스 전극의 측면 및 상기 소스 전극과 대향하지 않는 상기 드레인 전극의 측면 각각에 전극 버퍼층을 형성하는 단계는, 상기 구리를 포함하는 금속 물질층에서 상기 게이트 전극과 대응되는 영역, 상기 소스 전극 및 상기 드레인 전극이 형성될 영역 외의 부분을 식각하여 제거하는 단계와, 상기 불순물 비정질 실리콘층 상부의 상기 제거된 금속 물질층의 측면 각각에 상기 전극 버퍼층을 형성하는 단계와, 상기 불순물 비정질 실리콘층 및 수소화 비정질 실리콘층에서 상기 게이트 전극과 대응되는 영역, 상기 소스 전극 및 상기 드레인 전극이 형성될 영역, 상기 전극 버퍼층과 대응되는 영역 외의 부분을 식각하여 제거하는 단계와 상기 제거된 금속 물질층에서 상기 게이트 전극과 대응되는 영역을 식각하여 상기 소스 전극 및 상기 드레인 전극을 형성하는 단계를 포함하는 것이 바람직하다.
본 발명의 일 실시예에 따른 액정 표시 장치용 어레이 기판의 제조 방법은 상기 수소화 비정질 실리콘층에 반도체층을 형성하고, 상기 구리를 포함하는 금속 물질층에 소스 전극 및 드레인 전극을 형성하며, 상기 드레인 전극과 대향하지 않는 상기 소스 전극의 측면 및 상기 소스 전극과 대향하지 않는 상기 드레인 전극의 측면 각각에 전극 버퍼층을 형성하는 단계는, 상기 구리를 포함하는 금속 물질층에서 상기 게이트 전극과 대응되는 영역, 상기 소스 전극 및 상기 드레인 전극이 형성될 영역 외의 부분을 식각하여 제거하는 단계와, 상기 불순물 비정질 실리콘층 상부의 상기 제거된 금속 물질층의 측면 각각에 상기 전극 버퍼층을 형성하는 단계와, 상기 불순물 비정질 실리콘층 및 수소화 비정질 실리콘층에서 상기 게이트 전극과 대응되는 영역, 상기 소스 전극 및 상기 드레인 전극이 형성될 영역, 상기 전극 버퍼층과 대응되는 영역 외의 부분을 식각하여 제거하는 단계와 상기 제거된 금속 물질층에서 상기 게이트 전극과 대응되는 영역을 식각하여 상기 소스 전극 및 상기 드레인 전극을 형성하는 단계를 포함하는 것이 바람직하다.
삭제
삭제
삭제
또한, 본 발명의 일 실시예에 따른 액정 표시 장치용 어레이 기판의 제조 방법은 상기 전극 버퍼층을 형성하는 단계에서, 상기 전극 버퍼층을 상기 제거된 금속 물질층의 상부에 포토레지스트가 도포된 상태에서 1 기압의 대기중에 상기 제거된 금속 물질층을 24 시간 ∼ 72 시간 동안 노출시켜 형성하는 것이 바람직하다.
또한, 본 발명의 일 실시예에 따른 액정 표시 장치용 어레이 기판의 제조 방법은 상기 전극 버퍼층을 형성하는 단계에서, 상기 전극 버퍼층을 상기 제거된 금속 물질층의 상부에 포토레지스트가 도포된 상태에서 산소 플라즈마로 4 sec ∼ 100 sec 동안 처리하여 형성하는 것이 바람직하다.
또한, 본 발명의 일 실시예에 따른 액정 표시 장치용 어레이 기판의 제조 방법은 상기 불순물 비정질 실리콘층 및 수소화 비정질 실리콘층에서 상기 게이트 전극과 대응되는 영역, 소스 전극 및 드레인 전극이 형성될 영역, 상기 전극 버퍼층과 대응되는 영역 외의 부분을 식각하여 제거하는 단계, 상기 불순물 비정질 실리콘층 및 수소화 비정질 실리콘층을 염소 가스를 포함하는 RIE(Radiative Ion Etching) 공정 또는 염소 플라즈마를 포함하는 플라즈마 에칭 공정으로 식각하는 것이 바람직하다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있 다. 본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
도 2를 참조하여, 본 발명의 일 실시예에 따른 액정 표시 장치용 어레이 기판에 대해서 설명한다. 도 2는 본 발명의 일 실시예에 따른 액정 표시 장치용 어레이 기판의 단면도이다.
도 2에 도시된 것처럼, 본 발명의 일 실시예에 따른 액정 표시 장치용 어레이 기판은 게이트 전극(110), 게이트 절연막(120), 반도체층(130), 소스 전극(160) 및 드레인 전극(170), 오믹 콘택층(140, 150), 전극 버퍼층(201, 202), 보호막(180), 화소 전극(190)을 포함한다.
여기에서, 게이트 전극(110)은 투명 절연 기판(100) 상에 알루미늄(Al)을 포함하는 금속 물질로 형성되어 있으며, 게이트 절연막(120)은 게이트 전극(110)을 덮은 영역에 실리콘 질화막(SiNx), 실리콘 산화막(SiOx) 등의 절연 물질로 형성되어 있다.
그리고, 반도체층(130)은 게이트 절연막(120) 상부의 게이트 전극(110)을 덮는 위치에 수소화 비정질 실리콘 물질로 형성되어 있으며, 게이트 전극(110)과 대응되는 영역이 채널부로 정의되며, 소스 전극(160) 및 드레인 전극(170)은 구리(Cu)를 포함하는 금속 물질로 게이트 전극(110)과 대응되는 영역에서 반도체층(130)을 노출시키며 서로 이격되게 위치하여 형성되어 있다. 또한, 소스 전극(160) 및 드레인 전극(170)과 반도체층(130) 간의 계면에 n형 또는 p형 불순물이 고농도 로 도핑되어 있는 불순물 비정질 실리콘 물질로 이루어진 오믹 콘택층(140, 150)이 형성되어 있다.
그리고, 오믹 콘택층(140, 150) 상부의 드레인 전극(170)과 대향하지 않는 소스 전극(160)의 측면 및 오믹 콘택층(140, 150) 상부의 소스 전극(160)과 대향하지 않는 드레인 전극(170)의 측면 각각에는 구리 산화막(Cu2O) 물질로 이루어진 전극 버퍼층(201, 202)이 형성되어 있다. 본 발명의 일 실시예에 따른 액정 표시 장치용 어레이 기판은 드레인 전극(170)과 대향하지 않는 소스 전극(160)의 측면 및 드레인 전극(170)의 측면 각각에 구리 산화막 물질로 이루어진 전극 버퍼층(201, 202)을 형성시킴으로써 구리를 포함하는 금속 물질로 이루어진 소스 전극(160) 및 드레인 전극(170)을 안정적으로 형성시킬 수 있다.
구체적으로, 전극 버퍼층(201, 202)의 폭(W1, W2)은 50 Å ∼ 1000 Å인 것이 바람직하다. 전극 버퍼층(201, 202)의 폭(W1, W2)이 50 Å 미만인 경우에는 소스 전극(160) 및 드레인 전극(170)을 패터닝한 후에, 반도체층(130) 및 오믹 콘택층(140, 150)을 염소 가스를 포함하는 RIE(Radiative Ion Etching) 공정 또는 염소 플라즈마를 포함하는 플라즈마 에칭 공정으로 식각하는 단계에서 소스 전극(160) 및 드레인 전극(170)을 효과적으로 보호할 수 없으므로 바람직하지 않으며, 전극 버퍼층(201, 202)의 폭(W1, W2)이 1000 Å 초과인 경우에는 전극 버퍼층(201, 202)을 형성시키는 공정 시간이 증가되어, 액정 표시 장치용 어레이 기판의 제조 효율이 감소되므로 바람직하지 않다.
한편, 소스 전극(160) 및 드레인 전극(170)의 상부에는 실리콘 질화막(SiNx) 등의 무기 절연 물질이나 유기 절연 물질로 이루어진 보호막(180)이 형성되어 있고, 이러한 보호막(180)에는 드레인 전극(170)을 노출시키는 콘택홀(181)이 형성되어 있으며, 이러한 콘택홀(181)을 통해서 드레인 전극(170)에 연결되며 ITO(indium tin oxide) 또는 IZO(indium zinc oxide) 등의 투명 도전 물질로 이루어진 화소 전극(190)이 형성되어 있다.
이하, 본 발명의 일 실시예에 따른 액정 표시 장치용 어레이 기판의 제조 방법에 대하여 도 3a 내지 도 3i를 참조하여 상세히 설명한다. 도 3a 내지 도 3i는 본 발명의 일 실시예에 따른 액정 표시 장치용 어레이 기판의 제조 공정 단계별 각각의 단면도들이다.
먼저, 투명 절연 기판(100) 상에 제 1 금속 물질로 게이트 전극층을 증착하고, 제 1 마스크를 이용하는 사진 공정과 에칭 공정으로 게이트 전극층을 패터닝함으로써, 도3a에 도시된 것처럼, 게이트 전극(110)을 형성한다. 여기에서, 제 1 금속 물질은 비저항값이 낮은 금속 물질에서 선택되며, 바람직하게는 알루미늄을 포함하는 금속 물질로 선택되는 것이다.
다음으로, 게이트 전극(110) 상부에 게이트 절연막(120), 수소화 비정질 실리콘층(131), n형 또는 p형 불순물이 고농도로 도핑되어 있는 불순물 비정질 실리콘층(141) 및 구리를 포함하는 금속 물질층(161)을, 도3a에 도시된 것처럼, 차례대로 증착한다. 여기에서, 게이트 절연막(120)은 유기 절연 물질 또는 무기 절연 물질 중 어느 하나에서 선택되며, 바람직하게는 무기 절연 물질에서 선택되는 것이며, 더욱 바람직하게는 실리콘 절연 물질에서 선택되는 것이다. 이러한 실리콘 절 연 물질로는 예를 들면, 실리콘 질화막(SiNx), 실리콘 산화막(SiOx) 등을 이용할 수 있다.
다음으로, 구리를 포함하는 금속 물질층(161) 상부의 게이트 전극(110)과 대응되는 영역, 소스 전극(160) 및 드레인 전극(170)이 형성될 영역에 제 2 마스크를 이용하는 사진 공정으로 포토레지스트 패턴(172)을, 도 3b에 도시된 것처럼, 형성한다. 여기에서, 포토레지스트 패턴(172)은 노광량의 차이를 두어 노광함으로써, 게이트 전극과 대응되는 영역에 대해서는 포토레지스트 패턴(172)의 두께가 상대적으로 적은 해프 톤(half tone; 171)을 형성한다. 이러한 해프 톤(171)은 게이트 전극(110)과 대응되는 영역에 대하여 회절 노광을 통해서 노광시킴으로써 그 두께가 상대적으로 적게 형성할 수 있다. 구체적으로, 포토레지스트 패턴(172)의 두께는 18000 Å ∼ 23000 Å 정도이고, 해프 톤(171)의 두께는 5000 Å ∼ 8000 Å 정도이다.
다음으로, 포토레지스트 패턴(172)을 마스크로 하여 구리를 포함하는 금속 물질층(161)에서 상기 게이트 전극(110)과 대응되는 영역, 소스 전극(160) 및 드레인 전극(170)이 형성될 영역을 제외한 부분을 식각하여, 도 3c에 도시된 것처럼, 제거한다. 여기에서, 구리를 포함하는 금속 물질층(161)은 습식 식각으로 식각할 수 있으며, 습식 식각용 에천트로는 과산화수소(H2O2)와 아세트산(CH3CHOOH)의 혼합 용액을 이용할 수 있다.
다음으로, 불순물 비정질 실리콘층(141) 상부의 제거된 금속 물질층(162)의 측면 각각에, 도 3d에 도시된 것처럼, 구리 산화막(Cu2O) 물질로 이루어진 전극 버 퍼층(201, 202)을 형성한다. 여기에서, 전극 버퍼층(201, 202)은 제거된 금속 물질층(162)의 상부에 포토레지스트 패턴(172)이 형성된 상태에서 1 기압의 대기중에 구리를 포함하는 금속 물질층(162)을 노출시켜 형성할 수 있다. 구체적으로, 전극 버퍼층(201, 202)은 제거된 금속 물질층(162)의 상부에 포토레지스트 패턴(172)이 형성된 상태에서 클린 룸(clean room)에서 1 기압, 20 ℃ ∼ 25 ℃ 정도의 온도, 45 % ∼ 55 % 정도의 습도 상태에서, 24 시간 ∼ 72 시간 동안 구리를 포함하는 금속 물질층(162)을 노출시켜 형성할 수 있다.
또는, 전극 버퍼층(201, 202)은 제거된 금속 물질층(162)의 상부에 포토레지스트 패턴(172)이 형성된 상태에서 산소 플라즈마로 처리하여 형성할 수 있다. 구체적으로, 0.05 torr ∼ 1 torr의 압력에서, 2000 ∼ 4000 W의 고주파(Radio Frequency; RF) 전력으로 산소 가스(O2)를 1300 Sccm ∼ 1700 Sccm 정도 제공하는 공정 조건에서 제거된 금속 물질층(162)의 상부에 포토레지스트 패턴(172)이 형성된 상태에서 4 sec ∼ 100 sec 동안 산소 플라즈마로 처리하여 전극 버퍼층(201, 202)을 형성할 수 있다.
다음으로, 포토레지스트 패턴(172)을 마스크로 하여 불순물 비정질 실리콘층(141) 및 수소화 비정질 실리콘층(131)에서 게이트 전극(110)과 대응되는 영역, 소스 전극(160) 및 드레인 전극(170)이 형성될 영역, 전극 버퍼층(201, 202)과 대응되는 영역을 제외한 부분을 식각하여, 도 3e에 도시된 것처럼, 제거한다. 여기에서, 불순물 비정질 실리콘층(141) 및 수소화 비정질 실리콘층(131)을 염소 가스를 포함하는 RIE(Radiative Ion Etching) 공정 또는 염소 플라즈마를 포함하는 플라즈 마 에칭 공정으로 식각할 수 있다. 구체적으로, RIE(Radiative Ion Etching) 공정에서는 SF6 및 Cl2 가스를 이용하여 불순물 비정질 실리콘층(141) 및 수소화 비정질 실리콘층(131)을 식각할 수 있고, 플라즈마 에칭 공정에서는 SF6, He 및 HCl 플라즈마를 이용하여 불순물 비정질 실리콘층(141) 및 수소화 비정질 실리콘층(131)을 식각할 수 있다.
한편, 불순물 비정질 실리콘층(141) 상부의 제거된 금속 물질층(162)의 측면 각각에, 도 3d에 도시된 것처럼, 구리 산화막(Cu2O) 물질로 이루어진 전극 버퍼층(201, 202)을 형성하지 않는 경우에는 상술한 RIE 공정 또는 플라즈마 에칭 공정 중에 염소와 구리가 반응하여 구리를 포함하는 금속 물질층(162)이 부식된다. 이러한 부식은 구리를 포함하는 금속 물질층(162) 중에서 노출되어 있는 측면이 가장 심하게 발생될 수 있다. 따라서, 본 발명의 일 실시예에 따른 액정 표시 장치용 어레이 기판의 제조 방법에서는 불순물 비정질 실리콘층(141) 및 수소화 비정질 실리콘층(131)을 염소 가스를 포함하는 RIE(Radiative Ion Etching) 공정 또는 염소 플라즈마를 포함하는 플라즈마 에칭 공정으로 식각하기 전에, 불순물 비정질 실리콘층(141) 상부의 제거된 금속 물질층(162)의 측면 각각에, 도 3d에 도시된 것처럼, 구리 산화막(Cu2O) 물질로 이루어진 전극 버퍼층(201, 202)을 형성함으로써, RIE 공정 또는 플라즈마 에칭 공정 중에 염소와 구리가 반응하는 것을 효과적으로 차단할 수 있으므로, 구리를 포함하는 금속 물질층(162)이 염소에 의해서 부식되는 것을 억제할 수 있다.
다음으로, 포토레지스트 패턴(172)에서 해프 톤(171)의 포토레지스트를 애싱 (ashing) 공정을 통하여 제거함으로써, 게이트 전극(110)과 대응하는 영역의 구리를 포함하는 금속 물질층(162)을, 도 3f에 도시된 것처럼, 노출시킨다.
다음으로, 해프 톤(171)의 포토레지스트가 제거된 상태의 포토레지스트 패턴(172)을 마스크로 하여 구리를 포함하는 금속 물질층(162)에서 상기 게이트 전극(110)과 대응되는 영역을 식각하여, 도 3g에 도시된 것처럼, 소스 전극(160) 및 드레인 전극(170)을 형성한다. 여기에서, 구리를 포함하는 금속 물질층(162)은 습식 식각으로 식각할 수 있으며, 습식 식각용 에천트로는 과산화수소(H2O2)와 아세트산(CH3CHOOH)의 혼합 용액을 이용할 수 있다. 본 발명의 일 실시예에 따른 액정 표시 장치용 기판 어레이의 제조 방법에서는 불순물 비정질 실리콘층(141) 및 수소화 비정질 실리콘층(131)을 염소 가스를 포함하는 RIE(Radiative Ion Etching) 공정 또는 염소 플라즈마를 포함하는 플라즈마 에칭 공정으로 식각하기 전에, 불순물 비정질 실리콘층(141) 상부의 제거된 금속 물질층(162)의 측면 각각에, 도 3d에 도시된 것처럼, 구리 산화막(Cu2O) 물질로 이루어진 전극 버퍼층(201, 202)을 형성함으로써, RIE 공정 또는 플라즈마 에칭 공정 중에 구리를 포함하는 금속 물질층(162)이 염소에 의해서 부식되는 것을 억제할 수 있으므로, 구리를 포함하는 금속 물질로 이루어진 소스 전극(160) 및 드레인 전극(170)을 안정적으로 형성시킬 수 있다.
다음으로, 해프 톤(171)의 포토레지스트가 제거된 상태의 포토레지스트 패턴(172)을 마스크로 하여 불순물 비정질 실리콘층(142)에서 게이트 전극(110)과 대응되는 영역을 식각하여, 도 3h에 도시된 것처럼, 오믹 콘택층(140, 150)을 형성한다. 여기에서 불순물 비정질 실리콘층(142)은 질소 플라즈마를 포함하는 플라즈마 에칭 공정으로 식각할 수 있다. 본 발명의 일 실시예에 따른 액정 표시 장치용 기판 어레이의 제조 방법에서는 불순물 비정질 실리콘층(141) 및 수소화 비정질 실리콘층(131)을 염소 가스를 포함하는 RIE(Radiative Ion Etching) 공정 또는 염소 플라즈마를 포함하는 플라즈마 에칭 공정으로 식각하기 전에, 불순물 비정질 실리콘층(141) 상부의 제거된 금속 물질층(162)의 측면 각각에, 도 3d에 도시된 것처럼, 구리 산화막(Cu2O) 물질로 이루어진 전극 버퍼층(201, 202)을 형성함으로써, RIE 공정 또는 플라즈마 에칭 공정 중에 구리를 포함하는 금속 물질층(162)이 염소에 의해서 부식되는 것을 억제할 수 있으므로, 불순물 비정질 실리콘층(142)을 식각하는 공정에서 구리를 포함하는 금속 물질로 이루어진 소스 전극(160) 및 드레인 전극(170)이 식각되는 것을 효과적으로 감소시킬 수 있다.
본 발명의 일 실시예에 따른 액정 표시 장치용 어레이 기판의 제조 방법에서는 오믹 콘택층(140, 150)을 형성하는 단계를 수행한 후에, 전극 버퍼층(201, 202)의 폭(W1, W2)은 50 Å ∼ 1000 Å인 것이 바람직하다. 전극 버퍼층(201, 202)의 폭(W1, W2)이 50 Å 미만인 경우에는 소스 전극(160) 및 드레인 전극(170)을 패터닝한 후에, 반도체층(130) 및 오믹 콘택층(140, 150)을 염소 가스를 포함하는 RIE(Radiative Ion Etching) 공정 또는 염소 플라즈마를 포함하는 플라즈마 에칭 공정으로 식각하는 단계에서 소스 전극(160) 및 드레인 전극(170)을 효과적으로 보호할 수 없으므로 바람직하지 않으며, 전극 버퍼층(201, 202)의 폭(W1, W2)이 1000 Å 초과인 경우에는 전극 버퍼층(201, 202)을 형성시키는 공정 시간이 증가되어, 액정 표시 장치용 박막 트랜지스터의 제조 효율이 감소되므로 바람직하지 않다.
다음으로, 절연 물질을 도포하여 보호막(180)을 형성한다. 그리고 제 3 마스크를 이용하는 사진 공정과 에칭 공정을 수행하여, 도 3i에 도시된 것처럼, 보호막(180)에 드레인 전극(170)을 노출시키는 콘택홀(181)을 형성한다. 여기에서, 보호막(180)으로 이용되는 절연 물질은 유기 절연 물질 또는 무기 절연 물질 중 어느 하나에서 선택되며, 바람직하게는 무기 절연 물질에서 선택되는 것이며, 더욱 바람직하게는 실리콘 절연 물질에서 선택되는 것이다. 이러한 실리콘 절연 물질로는 예를 들면, 실리콘 질화막(SiNx), 실리콘 산화막(SiOx) 등을 이용할 수 있다.
다음으로, ITO(indium tin oxide) 또는 IZO(indium zinc oxide) 등의 투명 도전 물질을 증착하고 제 4 마스크를 이용하는 사진 공정과 에칭 공정을 수행하여 콘택홀(181)을 통해서 드레인 전극(170)에 연결되는 화소 전극(190)을 도 3i에 도시된 것처럼, 형성한다.
이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 따라서 이상에서 기술한 실시예들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이므로, 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 하며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
상기한 바와 같이 이루어진 본 발명의 일 실시예에 따른 액정 표시 장치용 어레이 기판은 소스 전극 및 드레인 전극의 측면에 전극 버퍼층을 형성시킴으로써 구리(Cu)를 포함하는 금속 물질로 이루어진 소스 전극 및 드레인 전극을 안정적으로 형성시킬 수 있다.
또한 본 발명의 일 실시예에 따른 액정 표시 장치용 어레이 기판의 제조 방법은 소스 전극 및 드레인 전극의 측면에 1 기압의 대기중에 구리를 포함하는 금속 물질층을 노출시켜 전극 버퍼층을 형성하거나, 구리를 포함하는 금속 물질층을 산소 플라즈마로 처리하여 전극 버퍼층을 형성함으로써 상기 액정 표시 장치용 어레이 기판을 용이하게 형성할 수 있다.
Claims (10)
- 삭제
- 삭제
- 삭제
- 투명 절연 기판 상에 게이트 전극을 형성하는 단계;상기 게이트 전극 상부에 게이트 절연막, 수소화 비정질 실리콘층, 불순물 비정질 실리콘층 및 구리를 포함하는 금속 물질층을 차례대로 증착하는 단계;상기 수소화 비정질 실리콘층에 반도체층을 형성하고, 상기 구리를 포함하는 금속 물질층에 소스 전극 및 드레인 전극을 형성하며, 상기 드레인 전극과 대향하지 않는 상기 소스 전극의 측면 및 상기 소스 전극과 대향하지 않는 상기 드레인 전극의 측면 각각에 전극 버퍼층을 형성하는 단계;상기 불순물 비정질 실리콘층에서 상기 게이트 전극과 대응되는 영역을 식각하여 오믹 콘택층을 형성하는 단계;상기 소스 전극 및 상기 드레인 전극의 상부에 보호막을 형성하는 단계; 및상기 보호막의 상부에 상기 드레인 전극과 연결된 화소 전극을 형성하는 단계를 포함하되,상기 전극 버퍼층은 구리 산화막으로 형성되며, 상기 전극 버퍼층의 폭은 50 Å ∼ 1000 Å이고,상기 수소화 비정질 실리콘층에 반도체층을 형성하고, 상기 구리를 포함하는 금속 물질층에 소스 전극 및 드레인 전극을 형성하며, 상기 드레인 전극과 대향하지 않는 상기 소스 전극의 측면 및 상기 소스 전극과 대향하지 않는 상기 드레인 전극의 측면 각각에 전극 버퍼층을 형성하는 단계는,상기 구리를 포함하는 금속 물질층에서 상기 게이트 전극과 대응되는 영역, 상기 소스 전극 및 상기 드레인 전극이 형성되는 영역 외의 부분을 식각하여 제거하는 단계와,상기 불순물 비정질 실리콘층 상부의 상기 제거된 금속 물질층의 측면 각각에 상기 전극 버퍼층을 형성하는 단계와,상기 불순물 비정질 실리콘층 및 수소화 비정질 실리콘층에서 상기 게이트 전극과 대응되는 영역, 상기 소스 전극 및 상기 드레인 전극이 형성될 영역, 상기 전극 버퍼층과 대응되는 영역 외의 부분을 식각하여 제거하는 단계와,상기 제거된 금속 물질층에서 상기 게이트 전극과 대응되는 영역을 식각하여 상기 소스 전극 및 상기 드레인 전극을 형성하는 단계를 포함하고,상기 전극 버퍼층을 형성하는 단계에서, 상기 전극 버퍼층은 상기 제거된 금속 물질층의 상부에 포토레지스트가 도포된 상태에서 산소 플라즈마로 4 sec ∼ 100 sec 동안 처리하여 형성하는 것을 특징으로 하는 액정 표시 장치용 어레이 기판의 제조 방법.
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 제4항에 있어서,상기 불순물 비정질 실리콘층 및 수소화 비정질 실리콘층에서 상기 게이트 전극과 대응되는 영역, 소스 전극 및 드레인 전극이 형성될 영역, 상기 전극 버퍼층과 대응되는 영역 외의 부분을 식각하여 제거하는 단계에서, 상기 불순물 비정질 실리콘층 및 수소화 비정질 실리콘층은 염소 가스를 포함하는 RIE(Radiative Ion Etching) 공정 또는 염소 플라즈마를 포함하는 플라즈마 에칭 공정으로 식각하는 것을 특징으로 하는 액정 표시 장치용 어레이 기판의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040116673A KR101258256B1 (ko) | 2004-12-30 | 2004-12-30 | 액정 표시 장치용 어레이 기판의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040116673A KR101258256B1 (ko) | 2004-12-30 | 2004-12-30 | 액정 표시 장치용 어레이 기판의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20060078010A KR20060078010A (ko) | 2006-07-05 |
| KR101258256B1 true KR101258256B1 (ko) | 2013-04-25 |
Family
ID=37169982
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040116673A KR101258256B1 (ko) | 2004-12-30 | 2004-12-30 | 액정 표시 장치용 어레이 기판의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101258256B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101432109B1 (ko) | 2007-10-31 | 2014-08-22 | 삼성디스플레이 주식회사 | 박막 트랜지스터의 제조 방법 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000174280A (ja) * | 1998-12-02 | 2000-06-23 | Matsushita Electric Ind Co Ltd | 絶縁ゲート型トランジスタおよびその製造方法 |
| KR20030094940A (ko) * | 2002-06-10 | 2003-12-18 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
-
2004
- 2004-12-30 KR KR1020040116673A patent/KR101258256B1/ko active IP Right Grant
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000174280A (ja) * | 1998-12-02 | 2000-06-23 | Matsushita Electric Ind Co Ltd | 絶縁ゲート型トランジスタおよびその製造方法 |
| KR20030094940A (ko) * | 2002-06-10 | 2003-12-18 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20060078010A (ko) | 2006-07-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6822703B2 (en) | Polycrystalline silicon thin film transistor of liquid crystal display and manufacturing method thereof | |
| US7319243B2 (en) | Flat panel display device and method of manufacturing the same | |
| US7820368B2 (en) | Photoresist stripper composition and methods for forming wire structures and for fabricating thin film transistor substrate using composition | |
| US10964790B1 (en) | TFT substrate and manufacturing method thereof | |
| US8642367B2 (en) | Thin film transistor having improved manufacturability and method for manufacturing a display panel containing same | |
| US20030107326A1 (en) | Method of varying transmittance of transparent conductive layer, flat panel display device and manufacturing method thereof | |
| JP4967631B2 (ja) | 表示装置 | |
| KR20110130896A (ko) | 어레이 기판 및 이의 제조방법 | |
| US9502536B2 (en) | Manufacturing method of thin film transistor display panel | |
| KR102318054B1 (ko) | Tft 기판 및 이의 제조 방법 | |
| KR20070009329A (ko) | 컨택홀 형성 방법 및 이를 이용한 박막 트랜지스터 기판의제조 방법 | |
| EP3252802B1 (en) | Thin film transistor manufacturing method and array substrate manufacturing method | |
| US7612377B2 (en) | Thin film transistor array panel with enhanced storage capacitors | |
| US20060046460A1 (en) | Method of fabricating poly-crystal ito film and polycrystal ito electrode | |
| KR20110125399A (ko) | 박막 트랜지스터의 제조 방법 및 그를 이용한 평판표시장치의 제조 방법 | |
| KR101258256B1 (ko) | 액정 표시 장치용 어레이 기판의 제조 방법 | |
| KR101087242B1 (ko) | 액정 표시 장치용 박막 트랜지스터 소자 및 그의 제조 방법 | |
| US7920220B2 (en) | Display pixel, display apparatus having an image pixel and method of manufacturing display device | |
| KR100603844B1 (ko) | 액정표시소자의 화소전극의 제조방법. | |
| KR101750562B1 (ko) | 유기전계발광표시장치 및 그 제조방법 | |
| KR100426688B1 (ko) | 액정표시장치용 박막 트랜지스터 기판 및 그 제조방법 | |
| KR20030058614A (ko) | 액정표시장치의 제조방법 | |
| KR100637166B1 (ko) | 평판표시장치의 제조방법 | |
| KR20190119556A (ko) | 액정표시장치용 어레이 기판 및 그 제조 방법 | |
| KR20040066268A (ko) | 어레이 기판의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| AMND | Amendment | ||
| J201 | Request for trial against refusal decision | ||
| B601 | Maintenance of original decision after re-examination before a trial | ||
| S901 | Examination by remand of revocation | ||
| GRNO | Decision to grant (after opposition) | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20160329 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20170320 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20190318 Year of fee payment: 7 |