KR100603844B1 - 액정표시소자의 화소전극의 제조방법. - Google Patents

액정표시소자의 화소전극의 제조방법. Download PDF

Info

Publication number
KR100603844B1
KR100603844B1 KR1019990035739A KR19990035739A KR100603844B1 KR 100603844 B1 KR100603844 B1 KR 100603844B1 KR 1019990035739 A KR1019990035739 A KR 1019990035739A KR 19990035739 A KR19990035739 A KR 19990035739A KR 100603844 B1 KR100603844 B1 KR 100603844B1
Authority
KR
South Korea
Prior art keywords
plasma gas
etching
conductive metal
transparent conductive
pixel electrode
Prior art date
Application number
KR1019990035739A
Other languages
English (en)
Other versions
KR20010019381A (ko
Inventor
황광조
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1019990035739A priority Critical patent/KR100603844B1/ko
Priority to US09/648,111 priority patent/US7625823B1/en
Publication of KR20010019381A publication Critical patent/KR20010019381A/ko
Application granted granted Critical
Publication of KR100603844B1 publication Critical patent/KR100603844B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/1368Active matrix addressed cells in which the switching element is a three-electrode device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259Multistep manufacturing methods
    • H01L27/1288Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 기판상에 절연막을 전면에 걸쳐 증착하는 단계와; 상기 절연막상에 투명한 도전성 금속을 증착하는 단계와; 상기 투명한 도전성금속상에 포토레지스트막을 증착하고, 소정 패턴에 따라 상기 포토레지스트막을 식각하여 포토레지스트패턴을 형성하는 단계와; 상기 포토레지스트패턴을 마스크로 하여 노출된 상기 투명한 도전성금속의 표면에 소정의 플라즈마가스로 전(前)처리하는 단계와; 노출된 상기 투명한 도전성금속을 플라즈마 식각하여 투명전극층을 형성하는 단계를 포함하는 액정표시소자의 화소전극의 제조방법에 관한 것으로서, 그 하부에 위치한 금속막의 선결함을 방지하여 수율을 향상시키고, ITO막을 건식식각법으로 진행하여 수율을 향상시킬 수 있는 장점을 가진다.

Description

액정표시소자의 화소전극의 제조방법.{THE METHOD FOR FABRICATING THE PIXEL ELECTRODE IN THE LIQUID CRYSTAL DISPLAY}
도 1은 종래의 액정표시소자의 개략적인 단면을 나타낸 단면도.
도 2는 도 1에 도시된 A 영역을 확대도시한 단면도.
도 3은 종래의 액정표시소자의 화소전극을 식각할 때 발생되는 문제점을 설명하는 단면도.
도 4는 종래의 액정표시소자의 식각공정시 시간에 따른 기판의 온도를 나타낸 그래프.
도 5는 건식 식각공정시 인가되는 RF 파워에 따른 종래의 화소전극의 식각율을 나타낸 그래프.
도 6a 및 도 6b는 본 발명의 실시예에 따른 액정표시소자의 화소전극의 제조공정을 나타낸 단면도.
도 7은 본 발명의 실시예에 따라 액정표시소자의 화소전극을 건식식각할 때 사용되는 가스유량에 따른 식각율을 나타낸 그래프.
<도면의 주요부분에 대한 부호의 설명>
30 ; 기판 32 ; 절연막
34a ; 화소전극 36 ; 포토레지스트패턴
본 발명은 액정표시소자에 관한 것으로서, 더 상세하게는 건식식각법을 사용해서 수율을 향상시킨 액정표시소자의 화소전극의 제조방법에 관한 것이다.
일반적으로, 액정표시소자는 두 개의 투명한 기판과, 그 위에 적층된 복수개의 레이어(Layer)와, 복수개의 레이어가 적층된 두 기판 사이에 삽입된 액정층을 포함하여 구성된다.
상술한 두 개의 기판 가운데서 일 기판에는 반도체 스위칭소자인 박막트랜지스터가 형성되고, 다른 기판에는 입사광을 채색하는 컬러필터층이 형성되어 있다.
특히, 상기 박막트랜지스터가 형성된 기판에는 상기 액정층으로 전압을 인가하여 표시할 데이터신호를 전달하는 화소전극(Pixel Electrode)이 위치한다. 이 화소전극은 빛을 투과하기 위해 투명해야 하고, 상기 액정층으로 전계를 인가하기 위해 전도성을 띠어야 한다. 이러한 금속으로는 인듐 틴 옥사이드(Indium Tin Oxide; 이하, ITO라 칭함), 인듐 징크 옥사이드(Indium Zinc Oxide; 이하, IZO라 칭함) 등이 있는데, 주로 인듐 틴 옥사이드를 사용한다.
상술한 화소전극과 TFT를 포함하는 액정표시소자에 대해서 보다 상세히 살펴보도록 한다.
도 1은 화소전극을 포함하는 액정표시소자의 일반적인 구성을 나타낸 단면도로서, 투명한 기판(1)상에 게이트전극(2)이 형성되어 있고, 이 게이트전극(2)상 및 노출된 기판(1)상에 제 1 절연막(3)이 전면에 걸쳐 형성되어 있다.
상기 제 1 절연막(3)상에는 전류흐름의 경로를 제공하는 반도체층(4)이 위치하고, 상기 반도체층(4)과 노출된 상기 제 1 절연막(3)상의 일부에 소오스전극(5) 및 드레인전극(6)이 서로 격리된 채로 형성되어 있다.
상기와 같이 형성된 기판상의 전면에 걸쳐서, 상기 드레인전극(6)을 노출시킨 콘택홀(8)을 포함하는 제 2 절연막(7)이 형성되어 있다.
상기 제 1 및 제 2 절연막(3)(7)은 층간절연을 목적으로 형성되는데, 주로 실리콘 질화막(SiNx)을 사용한다. 상기 제 2 절연막(7)상에는 상기 콘택홀(8)을 충진하면서, 상기 드레인전극과 연결된 화소전극(9)이 위치한다.
이하, 본 명세서에서 다루고자 하는 화소전극에 대해 더 상세히 설명하도록 한다.
도 2는 일반적인 액정표시소자의 화소전극이 형성된 단면을 나타낸 단면도로서, 기판(10)상에 제 1 절연막(11) 및 제 2 절연막(12)이 차례로 형성되어 있고, 그 위에는 투명한 도전성금속이 증착된다.
상기 투명한 도전성금속상에 포토레지스트를 도포하고, 소정 패턴에 따라 패터닝하여 포토레지스트패턴(16)을 형성한다. 이 포토레지스트 패턴(16)을 마스크 로 해서 노출된 투명한 도전성금속을 식각함으로써, 투명 전극층(14)을 형성한다.
상기 투명전극층(14)은 액정표시소자의 화소전극으로서 기능한다.
한편, 상기 투명전극층(14)의 식각 방법은 습식식각법이 일반적이지만, 대량생산성이 떨어지고, 선결함 등과 같이 하부 금속에 악영향을 미치기 때문에 건식식각법을 사용하기도 한다.
그러나, 상기 화소전극을 식각하는 종래의 방법은 다음과 같은 단점을 가지고 있다.
첫째, 습식식각법을 사용해서 화소전극을 패터닝할 경우에는 도 3에서와 같이, 사진식각공정에서의 열 때문에 포토레지스트잔사(16a)가 발생할 뿐만 아니라, 하부막인 절연막에 핀홀, 크랙 등이 발생하고, 식각액이 스며들면서 그 하부에 위치한 게이트전극 또는 게이트배선을 식각하여 단선시키는 문제점이 발생한다.
둘째, 건식식각법을 사용해서 화소전극을 패터닝할 경우에는 식각이 느리기 때문에 기판이 식각장비내에서 장시간 동안 로드되는데, RF(Radio Frequency)파워를 장시간 인가시 기판온도 상승 효과에 의해서 포토레지스트 패턴이 열적 손상을 입게 된다. 이것은 식각공정후 포토레지스트 제거시 손상받은 포토레지스트가 용이하게 제거되지 않고 잔류하게 되어 불량을 유발한다.
더욱이, 식각장비의 RF(Radio Frequency)파워를 증가시키게 되면 식각율은 증가하지만, 식각장비의 내부에 로드된 기판의 온도를 상승시키는 문제점이 있다.
예를 들어, 도 4에서와 같이, 1500W의 RF파워(20)일 때 보다는 2000W의 RF파워(22)일 때, 기판의 온도가 시간에 따라 더욱 상승하는 것을 알 수 있다.
물론, 도 5에서와 같이, RF 파워를 증가시키면 화소전극인 ITO막의 식각율은 상승하지만, 전술한 기판의 온도 상승 현상을 초래하는 문제점이 있다.
상술한 바와 같은 문제점을 극복하기 위한 본 발명의 목적은 동일한 RF파워를 인가한 상태에서 액정표시소자의 화소전극으로 사용되는 ITO막의 식각율을 증가시켜 건식식각법으로 패터닝하는 액정표시소자의 화소전극의 제조방법을 제공하는데 있다.
상기 목적을 달성하기 위한 본 발명의 특징은 기판상에 절연막을 전면에 걸쳐 증착하는 단계와; 상기 절연막상에 투명한 도전성 금속을 증착하는 단계와; 상기 투명한 도전성금속상에 포토레지스트막을 증착하고, 소정 패턴에 따라 상기 포토레지스트막을 식각하여 포토레지스트패턴을 형성하는 단계와; 상기 포토레지스트패턴을 마스크로 하여 노출된 상기 투명한 도전성금속의 표면에 플라즈마 처리하는 단계와; 노출된 상기 투명한 도전성금속을 플라즈마 식각하여 투명전극층을 형성하는 단계를 포함하는 액정표시소자의 화소전극의 제조방법을 제공하는 것이다.
이하, 첨부도면을 참조하여 본 발명의 실시예를 상세히 설명하도록 한다.
도 6a내지 도 6b는 본 발명의 실시예에 따라 액정표시소자의 화소전극의 제조공정을 도시한 단면도이다.
도 6a에서와 같이, 투명한 기판(30)상에 제 1 절연막(31)을 증착하고, 그 위에 제 2 절연막(32)을 전면에 걸쳐 증착한다. 이때, 제 1 및 제 2 절연막(31)(32)은 실리콘질화막(SiNx; 32)을 주로 사용한다.
상기 제 2 절연막(32)상에 ITO막(Indium Tin Oxide; 34)과, 포토레지스트막을 차례로 증착하고, 상기 포토레지스트막을 소정 패턴에 따라 식각하여 포토레지스트패턴(36)을 형성한다.
상기 포토레지스트패턴(36)을 마스크로 해서 노출된 상기 ITO막(34) 표면에 수소플라즈마 처리(H2 Plasma Treatment; 이하, 전처리(前處理)단계라 칭함)를 한다. 여기서 사용되는 플라즈마가스는 수소와 같은 활성가스 외에도 아르곤, 질소와 같은 비활성가스를 사용해도 된다.
여기서, 상기 수소플라즈마와 같은 활성가스를 사용해서 전처리단계를 수행하면, 대상막질의 내부 조성(調性)이 변화를 일으켜서 대상막질의 결합이 약화되고, 상기 아르곤(Ar), 질소(N2) 플라즈마가스와 같은 비활성가스를 사용해서 전처리단계를 수행하면, 물리적으로 대상막질의 결합을 약화시키는데, 이것은 후속의 식각단계에서 식각율을 향상시키는 원인이 된다.
도 6b에서와 같이, 수소플라즈마 처리된 ITO막(34)의 노출된 부분을 플라즈마 식각하여 액정표시소자의 화소전극(Pixel Electrode; 34a)을 형성한다.(이하, 노멀식각이라 칭함) 이때, 사용되는 식각용 플라즈마가스는 하이드로겐 브로마이드(Hydrogen Bromide; HBr) 플라즈마가스를 사용한다.
전처리단계를 포함하는 본 발명의 식각방법은 상기 전처리단계를 거치지 않는 종래방법과 비교해 보면, 동일한 RF 파워를 인가한 상태에서 식각율이 약 2배 이상 증가한다.
이를 실험 데이터에 의해 작성된 그래프로써 설명하면 다음과 같다.
도 7은 본 발명의 실시예에 따른 ITO막의 플라즈마식각과, 종래방법에 따른 ITO막의 식각율을 비교한 그래프이다.
도 7을 참조하면, X축이 하이드로겐 브로마이드 플라즈마 또는 하이드로겐 브로마이드 혼합 플라즈마 가스량(단위는 Standard Cubic per Centi Meter; SCCM)을 나타내고, Y축은 ITO막의 식각량(Å/min)을 나타낸다. 참조번호 52는 수소플라즈마 처리를 수행하지 않은 노멀식각을 나타내고, 참조번호 50은 수소플라즈마 처리후, 하이드로겐 브로마이드 플라즈마가스에 의한 식각을 나타낸다.
도시된 바와 같이, 200 SCCM의 하이드로겐 브로마이드 플라즈마가스를 사용해서 ITO막을 식각하는 경우, 상기 전처리 플라즈마식각(50)은 상기 노멀식각(52)에 비해서 식각율이 약 2 배 정도 증가하는 것을 알 수 있다.
또한, 하이드로겐 브로마이드 가스와 염소가스(Cl2)를 200:50의 비율로 혼합된 플라즈마가스를 사용해서 ITO막을 식각하는 경우에도, 상기 전처리 플라즈마식각(50)은 상기 노멀식각(52)에 비해 식각율이 약 100 Å/min 정도 증가하는 것을 알 수 있다.
하이드로겐 브로마이드 가스와 메탄 가스(CH4)를 200:50의 비율로 혼합된 플 라즈마가스를 사용해서 ITO막을 식각하는 경우에는, 다소 증가폭은 작지만 상기 전처리 플라즈마식각(50)이 상기 노멀식각(52)에 비해 우수한 것을 알 수 있다.
상술한 실험 그래프는 동일한 RF파워를 인가한 상태에서 측정된 것이므로, 본 발명에 따른 ITO 플라즈마식각방법을 사용하면, 종래보다 빠른 시간에 ITO막을 식각할 수 있게 된다.
더욱이, 액정표시소자의 화소전극을 식각할 때, 식각율을 높히기 위해서 RF파워를 상승시키지 않아도 되기 때문에 기판상의 각종막질이 열화되거나 고온에 의해 손상을 입지 않게 된다.
상술한 바와 같은 액정표시소자의 화소전극 외에도 인듐 틴 옥사이드는 다양한 분야에서 투명한 금속패턴으로서 사용되는데, 이러한 경우에도 본 발명의 효과는 유효하기 때문에 전술한 실시예외에도 변형실시예가 있을 수 있지만, 본 발명으로부터 유추가능한 실시예 또한 본 발명의 범주에 속함은 자명하다.
상술한 바와 같은 본 발명의 바람직한 양태에 따르면, 다음과 같은 장점을 가진다.
첫째, 그 하부에 위치한 금속막의 선결함을 방지하여 수율을 향상시키는 장점을 가진다.
둘째, ITO막을 건식식각법으로 진행하여 수율을 향상시킬 수 있는 장점을 가진다.

Claims (9)

  1. 기판상에 절연막을 전면에 걸쳐 증착하는 단계와,
    상기 절연막상에 투명한 도전성 금속을 증착하는 단계와,
    상기 투명한 도전성금속상에 포토레지스트막을 증착하고, 소정 패턴에 따라 상기 포토레지스트막을 식각하여 포토레지스트패턴을 형성하는 단계와,
    상기 포토레지스트패턴을 마스크로 하여 노출된 상기 투명한 도전성금속의 표면을 제 1 플라즈마 가스에 노출시키는 것을 특징으로 한 전처리(Pre-Treatment)를 실시함으로써 상기 투명한 도전성금속의 막질의 결합력을 약화시키는 단계와,
    상기 막질의 결합력이 약화된 상기 투명한 도전성금속을 제 2 플라즈마 가스를 이용한 플라즈마 식각을 실시함으로써 투명전극층을 형성하는 단계
    를 포함하는 액정표시소자의 화소전극의 제조방법.
  2. 제 1 항에 있어서,
    상기 제 1 플라즈마 가스는 활성 플라즈마 가스인 것을 특징으로 하는 액정표시소자의 화소전극의 제조방법.
  3. 제 2 항에 있어서,
    상기 활성 플라즈마 가스는 수소플라즈마 가스인 것을 특징으로 하는 액정표 시소자의 화소전극의 제조방법.
  4. 제 1 항에 있어서,
    상기 투명한 도전성금속을 식각하는 상기 제 2 플라즈마 가스는 하이드로겐 브로마이드 플라즈마 가스인 것을 특징으로 하는 액정표시소자의 화소전극의 제조방법.
  5. 제 1 항에 있어서,
    상기 투명한 도전성금속을 식각하는 상기 제 2 플라즈마 가스는 하이드로겐 브로마이드 플라즈마 가스와 염소 플라즈마 가스를 200:50의 비율로 혼합된 플라즈마 가스인 것을 특징으로 하는 액정표시소자의 화소전극의 제조방법.
  6. 제 1 항에 있어서,
    상기 투명한 도전성금속을 식각하는 상기 제 2 플라즈마 가스는 하이드로겐 브로마이드 플라즈마 가스와 메탄 플라즈마 가스가 200:50의 비율로 혼합된 플라즈마 가스인 것을 특징으로 하는 액정표시소자의 화소전극의 제조방법.
  7. 제 1 항에 있어서,
    상기 제 1 플라즈마 가스는 아르곤(Ar), 질소(N2)플라즈마 등으로 이루어진 집단 중에서 선택된 가스인 액정표시소자의 화소전극의 제조방법.
  8. 제 1 항에 있어서,
    상기 투명전극층은 화소전극인 것을 특징으로 하는 액정표시소자의 화소전극의 제조방법.
  9. 제 1 항에 있어서,
    상기 절연막은 제 1 절연막과 제 2 절연막이 차례로 전면증착된 것을 특징으로 하는 액정표시소자의 화소전극의 제조방법.
KR1019990035739A 1999-08-26 1999-08-26 액정표시소자의 화소전극의 제조방법. KR100603844B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019990035739A KR100603844B1 (ko) 1999-08-26 1999-08-26 액정표시소자의 화소전극의 제조방법.
US09/648,111 US7625823B1 (en) 1999-08-26 2000-08-25 Method of patterning a metal layer in a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990035739A KR100603844B1 (ko) 1999-08-26 1999-08-26 액정표시소자의 화소전극의 제조방법.

Publications (2)

Publication Number Publication Date
KR20010019381A KR20010019381A (ko) 2001-03-15
KR100603844B1 true KR100603844B1 (ko) 2006-07-24

Family

ID=19608861

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990035739A KR100603844B1 (ko) 1999-08-26 1999-08-26 액정표시소자의 화소전극의 제조방법.

Country Status (2)

Country Link
US (1) US7625823B1 (ko)
KR (1) KR100603844B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10529790B2 (en) 2015-01-23 2020-01-07 Samsung Display Co., Ltd. Organic light-emitting diode display and method of manufacturing the same with no cladding process

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100490351B1 (ko) * 2002-07-10 2005-05-17 엘지.필립스 엘시디 주식회사 유기전계 발광소자와 그 제조방법
KR100749130B1 (ko) * 2006-06-30 2007-08-13 주식회사 신안에스엔피 인라인 타입의 박막형성장치 및 박막형성방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03141641A (ja) * 1989-10-26 1991-06-17 Sony Corp 半導体装置の製造方法
KR19980015324A (ko) * 1996-08-21 1998-05-25 김광호 다결정 실리콘의 제조 방법

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS612368A (ja) * 1984-06-15 1986-01-08 Nippon Telegr & Teleph Corp <Ntt> 電界効果トランジスタの製造方法
US5286337A (en) * 1993-01-25 1994-02-15 North American Philips Corporation Reactive ion etching or indium tin oxide
JP3270920B2 (ja) * 1994-07-29 2002-04-02 富士通株式会社 液晶表示装置の製造方法
US5723366A (en) * 1994-09-28 1998-03-03 Sanyo Electric Co. Ltd. Dry etching method, method of fabricating semiconductor device, and method of fabricating liquid crystal display device
US5771110A (en) * 1995-07-03 1998-06-23 Sanyo Electric Co., Ltd. Thin film transistor device, display device and method of fabricating the same
US5843277A (en) * 1995-12-22 1998-12-01 Applied Komatsu Technology, Inc. Dry-etch of indium and tin oxides with C2H5I gas
US5968847A (en) * 1998-03-13 1999-10-19 Applied Materials, Inc. Process for copper etch back
JP2000091318A (ja) * 1998-09-09 2000-03-31 Fujitsu Ltd 半導体装置の製造方法
US6133145A (en) * 1998-10-09 2000-10-17 Taiwan Semiconductor Manufacturing Company Method to increase the etch rate selectivity between metal and photoresist via use of a plasma treatment
US6583065B1 (en) * 1999-08-03 2003-06-24 Applied Materials Inc. Sidewall polymer forming gas additives for etching processes

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03141641A (ja) * 1989-10-26 1991-06-17 Sony Corp 半導体装置の製造方法
KR19980015324A (ko) * 1996-08-21 1998-05-25 김광호 다결정 실리콘의 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10529790B2 (en) 2015-01-23 2020-01-07 Samsung Display Co., Ltd. Organic light-emitting diode display and method of manufacturing the same with no cladding process

Also Published As

Publication number Publication date
KR20010019381A (ko) 2001-03-15
US7625823B1 (en) 2009-12-01

Similar Documents

Publication Publication Date Title
US8049218B2 (en) TFT LCD array substrate and manufacturing method thereof
JP3238020B2 (ja) アクティブマトリクス表示装置の製造方法
TWI452445B (zh) 光阻剝除劑組合物以及使用該組合物形成導線結構及製造薄膜電晶體基板之方法
KR100271043B1 (ko) 액정표시장치의 기판 및 그 제조방법(liquid crystal display and method of manufacturing the same)
KR20100130104A (ko) 산화물 박막트랜지스터를 구비한 표시소자 및 그 제조방법
US20110303920A1 (en) Thin film transistor having a copper signal line and method of manufacturing the same
KR20050112031A (ko) 반도체 소자 및 그 형성 방법
KR20070009329A (ko) 컨택홀 형성 방법 및 이를 이용한 박막 트랜지스터 기판의제조 방법
JP2006351844A (ja) 電気光学表示装置およびその製造方法
JP3975014B2 (ja) 液晶表示装置の製造方法
US6759350B2 (en) Method for improving contact hole patterning
KR101087398B1 (ko) 액정표시장치의 패드 구조 및 그 제조방법
US20210225903A1 (en) Etching method, manufacturing method of thin film transistor, process device and display device
KR100603844B1 (ko) 액정표시소자의 화소전극의 제조방법.
US6890856B2 (en) Method for eliminating process byproduct during fabrication of liquid crystal display
GB2315245A (en) Etching a hole in an organic passivation layer for an LCD
JP2009246093A (ja) 薄膜トランジスタ基板、その製造方法及び表示装置
KR19990038475A (ko) 액정표시장치의 기판의 제조방법 및 액정표시장치의 기판의 구조
JP2000165002A (ja) 電子機器用基板及びその製造方法と電子機器
JP3947515B2 (ja) アクティブマトリクス基板のコンタクトホール形成方法
KR100351220B1 (ko) 액티브매트릭스기판의접촉홀형성방법
JP3587683B2 (ja) アクティブマトリクス基板、該基板のコンタクトホール形成方法および該基板を用いた液晶表示装置
JP2001345023A (ja) 電極基板およびその作製方法、ならびに、電極基板を備える液晶表示装置
KR101258256B1 (ko) 액정 표시 장치용 어레이 기판의 제조 방법
JP4052804B2 (ja) 電極基板および電極基板の作製方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130619

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140630

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150629

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160630

Year of fee payment: 11