TWI452445B - 光阻剝除劑組合物以及使用該組合物形成導線結構及製造薄膜電晶體基板之方法 - Google Patents

光阻剝除劑組合物以及使用該組合物形成導線結構及製造薄膜電晶體基板之方法 Download PDF

Info

Publication number
TWI452445B
TWI452445B TW095121467A TW95121467A TWI452445B TW I452445 B TWI452445 B TW I452445B TW 095121467 A TW095121467 A TW 095121467A TW 95121467 A TW95121467 A TW 95121467A TW I452445 B TWI452445 B TW I452445B
Authority
TW
Taiwan
Prior art keywords
layer
photoresist pattern
gate
concentration
photoresist
Prior art date
Application number
TW095121467A
Other languages
English (en)
Other versions
TW200707131A (en
Inventor
Hong-Sick Park
Shi-Yul Kim
Jong-Hyun Choung
Won-Suk Shin
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of TW200707131A publication Critical patent/TW200707131A/zh
Application granted granted Critical
Publication of TWI452445B publication Critical patent/TWI452445B/zh

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/42—Stripping or agents therefor
    • G03F7/422—Stripping or agents therefor using liquids only
    • G03F7/425—Stripping or agents therefor using liquids only containing mineral alkaline compounds; containing organic basic compounds, e.g. quaternary ammonium compounds; containing heterocyclic basic compounds containing nitrogen
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/42—Stripping or agents therefor
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Materials For Photolithography (AREA)
  • Organic Low-Molecular-Weight Compounds And Preparation Thereof (AREA)

Description

光阻剝除劑組合物以及使用該組合物形成導線結構及製造薄膜電晶體基板之方法
本申請案主張優先於在2005年7月25日在韓國智慧財產局提出申請之韓國專利申請案第10－2005－0067479號，其揭示內容全部以引用之方式併入本文中。
本發明係關於一種光阻剝除劑組合物，且更特定而言係關於一種用於形成銅導線結構之光阻剝除劑組合物。本發明亦係關於一種使用該組合物形成銅導線的方法以及一種使用該組合物製造薄膜電晶體基板之方法。
半導體積體電路、器件及裝置在現代社會中之作用日益重要且廣泛用於許多行業中。特定而言，正在成長中之資訊取向社會不斷地推動新型電子顯示器之研發，設計並添加新的顯示功能以滿足顯示器用戶不斷變化的需求。傳統上，陰級射線管(CRT)已在電子顯示器工業中扮演主要角色。然而，CRT具有諸多缺點，即較顯示器尺寸相當之平板顯示器重、體積大且更耗電。因此，諸如液晶顯示器(LCD)、有機電致發光(EL)顯示器、電漿顯示面板等平板顯示器作為CRT之替代產品受到廣泛的歡迎，人們對於大型高解析度屏幕之需求不斷增加。
某些平板顯示器，例如LCD及有機EL顯示器採用薄膜電晶體(TFT)作為切換及/或驅動器件。TFT通常由經一閘極線及一資料線傳輸之信號控制。TFT、閘極線及資料線要求精細的圖案，而該等圖案通常藉由使用光阻劑之光微影蝕刻方法形成。
使用精細圖案化TFT之大型屏幕顯示器面臨需克服由信號線變長及橫截面變小而導致的顯著的信號延遲問題。一種解決該問題之方法利用一低電阻率導線結構。低電阻率導線結構通常由諸如銅(Cu)或銀(Ag)等材料製成。與銀相比，銅展示出類似的電阻率，但卻更成本有效。然而，銅對基底結構之附著力差，因此可能容易自基底結構分離或剝除。此外，即使使銅附著至基底結構，其亦容易於圖案化過程期間受到用於去除光阻膜之光阻剝除劑材料之氧化或腐蝕。銅降解可降低銅導電層作為低電阻率導線結構之優勢，此乃因銅降解增加了導線結構之總電阻。提出用來解決該等問題之技術已包括稀釋光阻剝除劑以及降低銅導線結構暴露於光阻剝除劑下之程度。然而，該等技術可降低銅導線之可靠性，此乃因其往往會除低光阻剝除劑之剝除能力並使得形成一殘留光阻膜。因此，人們對於在展示較佳的剝除能力的同時能抑制銅導電層之氧化及腐蝕的光阻剝除劑組合物之需求不斷增加。
本發明提供若干光阻剝除劑組合物之實施例；一種使用該等光阻剝除劑組合物實施例形成導線結構之方法；以及一種使用該等光阻剝除劑組合物製造薄膜電晶體基板之方法。本發明之光阻剝除劑組合物實施例展現出較佳的剝除能力，同時可實質上防止包括銅導線結構在內之導線結構之氧化及腐蝕。本發明的一態樣提供一種光阻剝除劑組合物，該組合物具有濃度為約50重量百分數濃度(WT%)至約70 WT%的二乙二醇丁醚；一約20 WT%至約40 WT%的烷基吡咯啶酮；一濃度為約1 WT%至約10 WT%的有機胺化合物；濃度為約1 WT%至約5 WT%的胺基丙基嗎啉，以及一濃度為約0.01 WT%至約0.5 WT%的巰基化合物。
本發明之另一態樣提供一種形成導線結構之方法，其包括於一基底下部結構上沈積一含銅的導電層；於該導電層上形成一界定一導線結構之光阻圖案；使用該光阻圖案作為蝕刻遮罩來蝕刻該導電層；及使用一光阻剝除劑組合物來剝除該光阻圖案，該組合物包含下列成份：濃度為約50 WT%至約70 WT%的二乙二醇丁醚；一濃度為約20 WT%至約40 WT%的烷基吡咯啶酮；一濃度為約1 WT%至約10 WT%的有機胺化合物；濃度為約1 WT%至約5 WT%的胺基丙基嗎啉，以及一濃度為約0.01 WT%至約0.5 WT%的巰基化合物。
本發明之再一態樣提供一種製造薄膜電晶體基板之方法，其包括於一絕緣基板上形成一閘極導線結構，其中該閘極導線結構包括一於一第一方向上延伸之閘極線及一連接至該閘極線之閘電極；及於該絕緣基板上形成一與該閘極導線結構絕緣之資料導線結構，其中該資料導線結構包括一於一第二方向上延伸以與該閘極線相交之資料線、一連接至該資料線之源電極以及一與該源電極分開之汲電極。該閘極導線結構和該資料導線結構中的一個或二者之形成包括：於該基底下部結構上沈積一含銅的導電層；於該導電層上形成一界定該閘極導線結構和該資料導線結構中相應一個之光阻圖案；使用該光阻圖案作為蝕刻遮罩蝕刻該導電層；及使用一包含下列成份之光阻剝除劑組合物來剝除該光阻圖案：濃度為約50 WT%至約70 WT%的二乙二醇丁醚；一濃度為約20 WT%至約40 WT%的烷基吡咯啶酮；一濃度為約1 WT%至約10 WT%的有機胺化合物；濃度為約1 WT%至約5 WT%的胺基丙基嗎啉，以及一濃度為約0.01 WT%至約0.5 WT%的巰基化合物。
現在，下文將參照附圖對本發明加以更充分的闡述，其中在整個說明書中相同的參考編號表示相同的組件。在附圖中，為清晰起見，誇大了各層及各區域之厚度。亦應瞭解，當稱一層"位於"另一層或基板上時，其可直接位於該另一層或基板上，或亦可存在介入層。相反，當稱一組件"直接位於"另一組件"上"時，則不存在介入組件。現在將參照附圖對根據本發明一實施例之導線結構形成方法加以更充分的闡述，其中圖1至3係圖解說明根據本發明一實施例的導線結構形成方法的順序剖面圖。參照圖1，製備下部結構1以用作基底結構，為形成三層結構2提供一表面。下部結構1可係簡單的單層結構，亦可係複雜的多層結構。一實例性下部結構1可係(但不限於)由玻璃製成的絕緣基板、由非晶矽製成的半導體層或一絕緣層。
含銅導電層2b(舉例而言)作為一多層結構中的一層沈積於下部結構1上，該多層結構包括由銅(Cu)或一Cu合金構成的中間層2b，該中間層2b位於底層2a與面層2c之間。底層2a和面層2c可由除銅或銅合金外之導電材料構成。在所圖解之本發明實施例中，三層導電結構2包括一鉬(Mo)或Mo合金導電底層2a、一銅(Cu)或Cu合金導電層2b及一氮化鉬(MoN)面層2c。然而，本發明並不限於所圖解之實例，結構2亦可係一由銅(Cu)或銅合金構成之單層或一具有不同成份之單層銅導電層或係另一導電單或多層結構。同樣，名稱"面層"及"底層"係相對於觀察該結構之視角而言且僅用於例示之目的，而並非指定絕對方位。
理想情況為可藉由濺鍍形成三層結構2。舉例而言，置下部結構1於一充滿氬(Ar)氣之濺鍍反應室中，之後將電施加至一鉬靶，使得鉬層2a沈積於下部結構1上。接下來，將電自該鉬靶移除，並施加至一銅靶，使得銅層2b沈積於層2a上。然後將電自該銅靶移除。在該反應室提供有氮源氣體的情況下，將電再次施加至一鉬靶，使得鉬與氮發生反應以沈積氮化鉬(MoN)層2c。氮源氣體可包括(但不限於)氮氣(N2 )、一氧化二氮(N2 O)或氨(NH3 )。理想情況係施加Ar：N比率為40：60的氬(Ar)氣與氮源氣體之氣體混合物。或者，可單獨施加一氮源氣體。
再參照圖2，三層結構2塗覆有一光阻膜(示圖示)，該光阻膜由一光活性化合物(PAC)、一有機溶劑及一酚醛樹脂或一丙烯酸樹脂製成。該光阻膜亦可包括其他的添加劑。可藉由(舉例而言)印刷塗佈、浸塗、滾筒塗佈、刮刀塗佈或理想地旋塗將該光阻膜塗佈於結構2上。可於約90℃至約120℃下將該光阻膜退火，以蒸發掉有機溶劑，之後將一光罩(未圖示)於該光阻膜上對齊以界定一導線結構。藉由暴露於光(例如UV)下顯微該光阻膜，藉此形成界定一導線結構之光阻圖案3。然後乾燥界定於下部結構1上之該光阻圖案，並藉由一約110℃至約130℃之第二退火固化光阻圖案3。若該第二退火溫度過高，則隨後很難對光阻圖案3實施剝除處理，因此最好是將該第二退火溫度調節為不超過約130℃。
參照圖2和3，使用光阻圖案3作為蝕刻遮罩，以便藉由蝕刻三層結構2來形成三層導線結構2'。三層導線結構2'可由下列形成：由鉬(Mo)或一Mo合金構成之導電層2a'；由銅(Cu)或一Cu合金構成之導電層2b'；及由氮化鉬(MoN)構成之導電層2c'。使用一含過氧化氫之蝕刻劑濕蝕刻三層結構2。有利情況是防止該銅導電層於蝕刻期間鼓起、剝除或腐蝕，以確保所形成的導線結構具有良好之橫向輪廓。相應地，該蝕刻劑係由下列之混合物製成：過氧化氫(約10 WT%至約20 WT%)；有機酸(約1 WT%至約5 WT%)；一基於三唑之化合物(約0.1 WT%至約1 WT%)；一氟化物化合物(約0.01 WT%至約0.5 WT%)；剩餘部分係去離子水。
圖3及4圖解說明使用本發明之光阻剝除劑組合物剝除光阻圖案3，該組合物可促進光阻剝除並且可於光阻剝除期間防止三層導線結構2'之腐蝕。本發明之光阻剝除劑組合物包含二乙二醇丁醚、一烷基吡咯啶酮、一有機胺化合物、胺基丙基嗎啉及一巰基化合物。濃度為約50 WT%至約70 WT%的二乙二醇丁醚用於在剝除期間防止該光阻剝除劑組合物之揮發並使成份之改變降低至最小程度。並且，呈該比例之二乙二醇丁醚往往會降低該光阻剝除劑組合物之熔點，藉此增強該光阻剝除劑組合物之儲存穩定性。濃度為至少約20 WT%之烷基吡咯啶酮用作溶劑來溶解該光阻劑，藉由降低該光阻剝除劑組合物之表面張力而提高該光阻膜之可潤濕性。為降低成本及維持其他剝除劑組合物組份之有效濃度，最理想的是於該剝除劑組合物中使用不超過約40 WT%的烷基吡咯啶酮。實例性烷基吡咯啶酮包括(但不限於)n－甲基吡咯啶酮、n－乙基吡咯啶酮、n－丙基吡咯啶酮、n－辛基吡咯啶酮、n－環己基吡咯啶酮、1－羥乙基－2－吡咯啶酮、n－十二烷基吡咯啶酮、2－吡咯啶酮及1－羥丙基－2－吡咯啶酮。然而，據信於該剝除劑組合物中使用n－甲基吡咯啶酮作為該烷基吡咯啶酮較為有利。當以至少約1 WT%之濃度使用時有機胺化合物可剝除一光阻劑。藉助濃度不超過約10 WT%的有機胺化合物可達成高剝除效率，同時可實質防止銅導電層腐蝕。適宜有機胺化合物之實例包括(但不限於)脂肪族胺及芳族胺，例如單乙醇胺；單異丙醇胺；二乙醇胺；2－胺基－1－丙醇；3－胺基－1－丙醇；2－胺基－1－丙醇；n－甲基乙醇胺；3－乙氧基丙基胺；2－(2－胺基乙氧基)乙醇；二伸乙基三胺；三伸乙基四胺；環己胺；羥胺；雜環胺；三乙醇胺；二丙醇胺；三丙醇胺；2－(2－胺基乙氧基胺基)乙醇；及2－(2－胺基乙氧基胺基)乙胺。最理想的是使用有機胺化合物二乙醇胺。濃度為約1 WT%至約5 WT%的胺基丙基嗎啉因其與光阻劑之PAC結合而可用於剝除該光阻劑。由符號R－SH表示的巰基化合物往往可藉由－SH基團之作用來防止該銅導電層之腐蝕。此外，R可係一烷基。通常以該光阻剝除劑組合物之總重計，該巰基化合物可以約0.01 WT%至約0.5 WT%的濃度使用。上述本發明光阻剝除劑組合物實施例展示出良好的光阻剝除能力，同時因對銅導電層之功擊力往往較弱而可保持銅導電層2b'之輪廓。因此，當圖案化一低電阻銅導線結構時，可使用本發明之光阻剝除劑組合物來去除光阻膜。再參照圖4，闡述一種使用本發明之光阻剝除劑組合物實施例來剝除光阻膜之方法。藉由下列使形成於三層導線結構2'上之光阻圖案3與該實例性光阻剝除劑組合物接觸：使具有光阻圖案3之下部結構1浸入該光阻剝除劑組合物中，或將該光阻剝除劑組合物噴灑於光阻圖案3上。剝除劑組合物噴灑可有利地滿足經濟及效率需求。可根據諸如光阻剝除能力、對三層導線結構2'之腐蝕程度等因素來適當地調整該光阻剝除劑組合物之接觸時間。舉例而言，為確保充分的剝除，可能需要至少約60秒的接觸時間，但最好是將接觸時間限制為不超過約180秒，以避免出現過度的腐蝕以及縮短處理時間。通常，接觸溫度可係約70℃。然而，即使於剝除光阻圖案3後，三層導線結構2'或下部結構1上亦可能留有殘餘的光阻劑，因此最好是實施洗滌來去除該光阻圖案殘留及該光阻剝除劑組合物。洗滌可於約70℃之溫度下實施，持續時間為約60秒至約180秒。該光阻剝除劑組合物中所含的胺於洗滌步驟期間與水反應形成強鹼性氫氧離子，腐蝕銅導電層2b'。因此，洗滌通常分兩步實施：使用異丙醇之第一洗滌步驟，及隨後的使用去離子水之第二洗滌步驟。然而，由於該剝除劑組合物中包含的巰基化合物可防止銅導電層之腐蝕，故本發明之光阻剝除劑組合物實施例允許略去該第一異丙醇洗滌步驟。
圖5係使用根據本發明一實施例之導線結構形成方法形成的導線結構之平面影像圖，其中所圖示之銅導線結構光阻圖案輪廓分明，表明本發明之光阻剝除劑組合物展現出極佳的線性及良好的光阻剝除能力，同時即使於去除光阻圖案後亦可防止銅腐蝕。根據本發明，上述導線結構及其製造方法可應用至(舉例而言)下列：LCD或有機EL顯示器之TFT基板；半導體器件；半導體裝置；及其中必須形成精確的導線圖案的任何其他應用。儘管係以一TFT基板來闡述以下實施例，但熟習此項技術者可瞭解，本發明並不僅限於此。本文所用術語"薄膜電晶體"通常指一包含至少一TFT之基板，但並不排除於該TFT與該基板間介入另一結構，或不排除形成於其上的另一結構之存在。圖6A及6B圖解說明一藉由本發明一實施例之方法製造的薄膜電晶體基板結構，其中圖6A係所製造的薄膜電晶體基板結構之佈局。在圖6A及6B中，複數個用於傳輸閘極信號之閘極導線結構佈置於絕緣基板10上。閘極導線結構(22,24,26,27,28)包括於一橫向上延伸之閘極線22；連續至閘極線22一端之閘極墊24；TFT閘電極26；儲存電極27；及儲存電極線28，其平行於閘極線22。閘極墊24接收來自一外部源之閘極信號並將所接收到的閘極信號傳輸至閘極線22。閘電極26連接至閘極線22並形成有一突起形狀。儲存電極線28於一跨越一像素區之橫向上延伸並連接至儲存電極27，儲存電極27較儲存電極線28寬。儲存電極27與連接至像素電極82之汲電極延伸部分67重疊，形成一可增強像素之電荷儲存能力的儲存電容器。實例性閘極導線結構(22,24,26,27,28)佈置於基板10上，且具有一由一鉬層(221,241,261,271)、一銅層(222,242,262,272)及一氮化鉬層(223,243,263,273)構成之三層結構。儘管未直接圖示，但儲存電極線28亦具有一三層結構，該結構實質上與閘級導線結構(22,24,26,27)相同。於在基板10上形成閘極導線結構(22,24,26,27,28)後，將由氮化矽(SiNx)或諸如此類構成之閘極絕緣層30佈置於閘極導線結構(22,24,26,27,28)及基板10上。一由諸如氫化非晶矽等半導體構成的島形半導體層40佈置於閘極絕緣層30對應於閘電極26的部分上。由n＋ 氫化非晶矽構成並摻雜有大量n－型雜質之電阻接觸層55和56佈置於半導體層40上。資料導線結構(62,65,66,67,68)佈置於電阻接觸層55和56以及閘極絕緣層30上。資料導線結構(62,65,66,67,68)包括下列：一實質上於一縱向上延伸並與一閘極線22相交來界定像素之資料線62；一連接至資料線62並於電阻接觸層55上延伸之源電極65；一連接至資料線62之一端並接收來自外部電路之圖像信號之資料墊68；一與源電極65間隔開之汲電極66；及一自汲電極66延伸並且大面積與儲存電極27重疊之汲電極延伸部分67。汲電極66形成於電阻接觸層56上並佈置成相對於閘電極26與源電極65對置。資料導線結構(62,65,66,67,68)具有一三層結構，該三層結構由一鉬層(621,651,661,671,681)、一銅層(622,652,662,672,682)及一氮化鉬層(623,653,663,673,683)構成。源電極65與半導體層40的至少一部分重疊。汲電極66相對於閘電極26而言與源電極65對置，並且其與半導體層40的至少一部分重疊。電阻接觸層55和56佈置於基底半導體層40與上面的源電極65和汲電極66之間以降低其間的接觸電阻。汲電極延伸部分67與儲存電極27重疊形成一保持電容器，其中閘極絕緣層30介於汲電極延伸部分67與儲存電極27之間。在該實例中，TFT之構成組件包括閘電極26、電阻接觸層55和56、源電極65以及汲電極66。半導體層40構成TFT之通道部分。在該所例示之本發明實施例中，提供一底部閘極型TFT，其中閘電極26形成於半導體層40(包括層40之通道部分)之下方。鈍化層70佈置於資料導線結構(62,65,66,67,68)以及半導體層40之彼等仍毗鄰源電極65和汲電極66暴露之部分上。理想的是，鈍化層70由具有良好平面特性及低介電常數之光敏有機絕緣材料構成，例如a－Si：C：O材料及a－Si：O：F材料，鈍化層70可藉由電漿增強化學氣體沈積(PECVD)形成。鈍化層70亦可由諸如氮化矽等無機絕緣體構成。接觸孔77及78穿透鈍化層70以分別暴露電極延伸部分67及資料墊68，形成暴露閘極墊24之接觸孔74來穿透鈍化層70及閘極絕緣層30。像素電極82經由接觸孔77電連接至汲電極66，並佈置於鈍化層70上對應於每一像素之一部分上。當跨越一上部顯示基板之公用電極和像素電極82施加一資料電壓時，所產生之電場通常決定之間的液晶層之液晶分子之取向。輔助閘極墊84及輔助資料墊88亦佈置於鈍化層70上。墊84經由接觸孔74連接至閘極墊24，而墊88經由接觸孔78連接至資料墊68。理想的是，像素電極82、輔助閘極墊86、輔助資料墊88由諸如ITO等透明半導體製成。
圖6A、6B及7A至11B圖解說明一提供一種製造上述薄膜電晶體基板之方法的本發明實施例。熟習此項技術者能夠容易地將涉及形成導線結構之本發明方法實施例的上述教義應用至用於製造上述薄膜電晶體基板之方法實施例。視為對於熟習此項技術而言重複的細節可能不再清楚地詳述。參照圖7A及7B，使用(舉例而言)濺鍍技術將一由鉬或鉬合金構成之第一層、一由銅或銅合金構成之第二層及一由氮化鉬構成的第三層依序沈積於絕緣基板10上，以形成一三層閘極結構。為界定該閘極導線結構，自一塗佈於該三層閘極結構上的暴露於光下並經顯影的光阻膜形成光阻圖案200。當蝕刻該閘極結構時產生該三層導線結構，理想的是使用一蝕刻溶液及一濕蝕刻技術實施蝕刻，光阻圖案200用作蝕刻遮罩。圖7B及8圖解說明使用本發明之光阻剝除劑組合物來去除光阻圖案200，本發明之光阻剝除劑組合物由二乙二醇丁醚、一烷基吡咯啶酮、一有機胺化合物、胺基丙基嗎啉及一巰基化合物構成。藉由用超純化水噴灑來洗滌光阻剝除劑組合物及光阻圖案殘留，暴露出形成的閘極導線結構(22,24,26,27,28)。如圖7A及8所示，根據本發明一實施例形成的閘極導線結構(22,24,26,27,28)包括閘極線22、閘電極26、閘極墊24、儲存電極27及儲存電極線28。如此形成的閘極導線結構(22,24,26,27,28)包括銅導電層(222,242,262,272)，該銅導電層既使於濕蝕刻及去除光阻圖案200後仍可牢牢除著至基底下部結構上，並呈現出展示一較佳圓錐角而無突出的橫向輪廓。
圖9A及9B圖解說明由氮化矽構成的閘極絕緣層30之形成，於絕緣層30上依序形成一本質非晶矽層及一經摻雜非晶矽層。可使用(舉例而言)化學氣體沈積(CVD)連續地沈積包括層30在內之該等層。使用光微影術蝕刻該本質非晶矽層及該經摻雜非晶矽層，以於閘級絕緣層30上分別形成島形半導體層40及經摻雜非晶矽層圖案50(其對應於閘電極26)。圖10A及10B圖解說明通常由一鉬層、一銅層及一氮化鉬層構成的三層資料結構之形成。於閘極絕緣層30及經摻雜非晶矽層圖案50上可依序沈積一鉬或鉬合金層、一銅或銅合金層及一氮化鉬層。可藉由(舉例而言)濺鍍實施依序沈積。然後，以一類似於上述閘極導線結構之形成的方式，可用一光阻膜塗佈該三層資料導線結構，使之暴露於光下並顯影來形成一界定該資料導線結構之光阻圖案。該光阻圖案可於蝕刻該三層資料結構期間用作遮罩。然後使用一根據本發明之光阻剝除劑組合物，即一包括二乙二醇丁醚、一烷基吡咯啶酮、一有機胺化合物、胺基丙基嗎啉及一巰基化合物之剝除劑組合物來去除該光阻圖案，用去離子水洗滌所得結構。這樣，形成資料導線結構(62,65,66,67,68)，其包括：資料線62；其與閘級線22相交；源電極65，其連接至資料線62並部分與閘電極26重疊；資料墊68，其連接至資料線62的一端；汲電極66，其相對於閘電極26而言與源電極65對置並分開；及一大面積汲電極延伸部分67，其自汲電極66延伸並與儲存電極27重疊。如上文參照圖5所述，本發明之光阻剝除劑組合物提供較佳的光阻剝除能力，並且即使於去除光阻圖案200後亦能夠預防三層資料導線結構(62,65,66,67,68)之含銅層之腐蝕，因此資料導線結構(62,65,66,67,68)可維持低電阻並且可展示出極佳的線性。電阻接觸層55及56可自經摻雜非晶矽層圖案50的一部分蝕刻，並經由源電極65及汲電極66暴露。因此，源電極65和汲電極66相對於閘電極26而言分開，使得半導體層40的一部分暴露。圖11A及11B圖解說明鈍化層70可由一或多層絕緣材料形成。當使用一有機絕緣材料時，理想的是該材料展示出極佳的平面特性及光敏性。同樣，當使用一絕緣材料時，理想的是使用一或多層由諸如a－Si：C：O材料或a－Si：O：F材料等具有低介電常數並由電漿增強化學氣體沈積(PECVD)形成的材料構成的層。或者，可使用諸如SiNx等無機材料。使用光微影術圖案化鈍化層70及閘極絕緣層30以形成接觸孔74、77及78，後者又可分別用於暴露閘極墊24、汲電極延伸部分67及資料墊68。再參照圖6A及6B，沈積一氧化銦錫(ITO)膜並使用光微影術蝕刻，以形成像素電極82，像素電極82經由接觸孔77連接至汲電極66。亦形成輔助閘極墊84，其經由接觸孔74連接至閘極墊24；及形成輔助資料墊88，其經由接觸孔78連接至資料墊68。上文所例示實例已表明本文之半導體層及資料導線結構可藉由光微影術使用不同的遮罩形成，同時本發明亦可應用於具有圖案實質上類似的半導體層及導線結構的TFT基板。相應地，現將參照圖12A及12B闡一種製造其TFT基板的方法。
圖12A係一薄膜電晶體基板之實例性佈局，該薄膜電晶體基板類似於圖6A及6B中所示並參照圖6A及6B闡述之實施例。圖12B係沿圖12A之線B－B'截取的該TFT基板之剖面圖。因為圖12A和12B中所例示薄膜電晶體基板具有實質上與圖6A和6B中所例示基板相同的結構，除了有利情況係以與資料導線結構(62,65,66,67,68)中所用彼等圖案實質相同的圖案形成半導體層42、44及48(形成一通道區的半導體層44的一部分除外)以及電阻接觸層52、55、56及58。本發明之TFT基板製造方法之實施例允許使用唯一一個遮罩或者另一選擇為使用不同的遮罩來形成半導體層和資料導線結構。當該半導體層與該資料導線結構係使用一個遮罩來圖案化時，亦有利情況係使用狹縫或半滲透膜。鑒於上述教義，熟習此項技術者可容易地實施與涉及所揭示TFT基板及其製造方法的彼等本發明實施例相同或實質類似於彼等實施例的其他步驟、技術及製程。
圖13A至13C圖解說明用於製造一可用於(例如)一有機電致發光(EL)顯示器中之薄膜電晶體基板的本發明方法實施例。圖13A係一所製造薄膜電晶體基板之實例性佈局，而圖13B及13C係沿圖13A之線B－B'及線C－C'截取的相應的剖面圖。參照圖13A至13C，闡述根據本發明實施例製造的薄膜電晶體基板之實例性結構，其中阻擋層11佈置於絕緣基板10上且其係由氧化矽或氮化矽製成。第一半導體層40a及第二半導體層40b佈置於阻擋層11上且其可由例如多晶矽製成。第二半導體層40b連接至電容器半導體層40c，電容器半導體層40c亦可由多晶矽製成。第一半導體層40a包括第一薄膜電晶體(TFT)部分405a、406a及402a；第二半導體層40b包括第二薄膜電晶體(TFT)部分405b、406b及402b。於下文稱為第一源極區之TFT部分405a以及於下文稱為第一汲極區之TFT部分406a摻雜有n型雜質。類似地，於下文稱為第二源極區之TFT部分405b以及於下文稱為第二汲極區之TFT部分406b摻雜有p型雜質。或者，第一源極區405a及第一汲極區406a可摻雜有p型雜質；而第二源極區405b及第二汲極區406b可摻雜有n型雜質。可於半導體層40a、40b及40c上佈置由例如氧化矽或氮化矽製成的閘極絕緣層30。於閘極絕緣層30上佈置有閘極導線結構(22,26a,26b,27)，包括於一橫向上延伸之閘極線22；第一閘電極26a，其連接至閘極線22；第二閘電極26b，其與閘極線22隔離並與一第二TFT之通道區402b重疊；及儲存電極27，其連接至第二閘電極26b並與基底電容器半導體層40c重疊。電極26a具有一突起形狀並與一第一TFT之通道區402a重疊。閘極導線結構(22,26a,26b,27)具有一通常由一鉬層(261a,261b,271)、一銅層(262a,262b,272)及一氮化鉬層(263a,263b,273)構成的三層結構。儘管未直接圖示，但閘極線22可具有一實質與多層閘極線結構(26a,26b,27)相同的結構。閘極導線結構(22,26a,26b,27)佈置於閘極絕緣層30上，而第一層間絕緣層71佈置於結構(22,26a,26b,27)上及層30上。於第一層間絕緣層71上形成資料導線結構(62,63,65a,65b,66a,66b)，其包括資料線62，資料線62於縱向上延伸並與閘極線22相交，藉此界定像素；驅動電壓線63，其提供一驅動電壓；第一源電極65a，其經由接觸孔75a連接至第一源極區405a並作為資料線62的一分支；第一汲電極66a，其與第一源電極65a隔開並連接至第一汲極區406a；第二源電極65b，其經由接觸孔75b連接至第二源極區406a，並作為驅動電壓線63的一分支；及第二汲電極66b，其與第二源電極65b隔開並連接至第二汲極區406b。接觸孔76a用於穿透第一層間絕緣層71及閘極絕緣層30並將第一汲電極66a電連接至第一汲極區406a。類似地，接觸孔73用於穿透第一層間絕緣層71並將第一汲電極66a電連接至第二閘電極26b。接觸孔76b穿過第一層間絕緣導71及閘極絕緣層30並用於電連接第二汲電極66b與第二汲極區406b。資料導線結構(62,63,65a,65b,66a,66b)類似於閘極導線結構(22,26a,26b,27)，具有一由一鉬層(621,631,651a,651b,661a,661b)、一銅層(622,632,652a,652b,662a,662b)及一氮化鉬層(623,633,653a,653b,663a,663b)構成的三層結構。此處，半導體層40a、第一閘電極26a、第一源電極65a及第一汲電極66a構成一第一TFT；半導體層40b、第二閘電極26b、第二源電極65b及第二汲電極66b構成一第二TFT。該第一TFT可係一切換TFT，該第二TFT可係一驅動TFT。第一及第二TFT可係閘極頂置型TFT，其中閘電極26a及26b形成於半導體層40a及40b上，且其分別包括通道部分402a及402b。可於資料導線結構(62,63,65a,65b,66a,66b)上佈置一第二層間絕緣層72，且該第二層間絕緣層由例如氮化矽、氧化矽或一有機絕緣材料製成。第二層間絕緣層72包括接觸孔72b，藉此暴露出第二汲電極66b。像素電極82佈置於第二層間絕緣層72上並經由接觸孔72b連接至第二汲電極66b。理想的是，像素電極82係由諸如鋁(Al)、一Al合金、銀(Ag)或一Ag合金等高反射率材料製成。若有益，像素電極82可由諸如ITO或IZO等透明導電材料製成，其中形成像素電極82之材料根據該顯示器件為底部發射型還是為頂部發射型而經適當選擇。在一底部發射型顯示器中，圖片相對於TFT基板向下顯示；相反，在一頂部發射型顯示器中，圖片相對於TFT基板向上顯示。
於第二層間絕緣層72上形成由有機絕緣材料製成的分隔壁91，來分隔出若干有機發光單元。分隔壁91藉由暴露並顯影一光敏劑形成，該光敏劑納入一黑色顏料，以用作阻擋層及簡化分隔壁91之形成過程。於像素電極82上由分隔壁91環繞之區域中形成有機發光層92。有機發光層92由可發射紅、綠及藍光中一種的有機層構成，其中紅、綠及藍有機發光層92依序重複佈置。緩衝層95佈置於有機發光層92及分隔壁91上，但可省略緩衝層95。可於緩衝層95上形成公用電極100，公用電極100可由諸如ITO或IZO等透明導電材料製成。當像素電極82係由諸如ITO或IZO等透明導電材料製成時，公用電極100由諸如Al、一Al合金、Ag或一Ag合金等高反射率材料製成較為有利。於TFT基板角度闡述之其他本發明實施例亦可應用於一有機EL顯示器件。
圖13A至13C及圖14A至19C圖解說明關於一種本發明TFT基板製造方法的其他實施例。如前所述，本發明之上述教義及實施例可用於全面瞭解圖13A至19C中所例示方法之來龍去脈，故不再予以重複闡述。圖14A至14C圖解說明，可使用例如氧化矽於基板10上形成阻擋層11。使用包括(但不限於)低壓CVD(LPCVD)及電漿增強CVD(PECVD)在內之沈積技術於阻擋層11上沈積非晶矽，之後可圖案化所沈積的非晶矽並使用例如鐳射輻照或退火結晶成多晶矽，由此形成多晶矽半導體層40a、40b及40c。圖15A至15C圖解說明，可藉由在阻擋層11上及於沈積於阻擋層11上之半導體層40a、40b及40c上沈積一絕緣層來形成閘極絕緣層30。一適宜的實例性絕緣層可由氮化矽形成並且可使用例如CVD來沈積。接下來，藉由使用例如濺鍍沈積依序沈積一鉬或鉬合金層；一銅或銅合金層及氮化鉬層來於閘極絕緣層30上形成一三層閘極結構。然後可藉由在該三層閘極結構上形成一第一光阻圖案來界定第一閘電極26a及閘極線22。有益的是覆蓋並保護基板的一區域，例如其中欲形成第二閘電極26b及儲存電極27的區域，包括第二TFT之通道部分402a在內，如此舉例而言使用該第一光阻圖案作為蝕刻遮罩依序或整批蝕刻氮化鉬層263a、銅層262a及鉬層261a。可於第一閘電極26a下界定通道區402a，其中藉由將一n型雜質注射入第一薄膜電晶體半導體層40a形成第一源極區405a及第一汲極區406a。該第一光阻圖案可使用例如一本發明光阻剝除劑組合物實施例去除，該組合物包括二乙二醇丁醚、一烷基吡咯啶酮、一有機胺化合物、胺基丙基嗎啉及一巰基化合物。殘留剝除劑組合物及光阻圖案可藉由用去離子水洗滌去除。結果，於半導體層40a上界定閘極線22、第一閘電極26a、第一源極區405a及第一汲極區406a，同樣界定通道區402a。形成一第二光阻圖案，界定一第二閘電極26b及一儲存電極27。此時，最好是用該第二光阻圖案覆蓋並保護該第一薄膜電晶體之第一閘電極26a、閘極線22及通道區402a。可依序或於一批式製程中蝕刻氮化鉬層(263b,273)、銅層(262b,272)及鉬層(261b,271)，其中使用該第二光阻圖案作為蝕刻遮罩。藉由將一p型雜質注射入該第二薄膜電晶體之半導體層40b，可形成第二源極區405b及第二汲極區406b，並可於第二閘電極26b下界定通道區402b。然後，舉例而言，可使用本發明之光阻剝除劑組合物實施例去除該第二光阻圖案。如前所述，最好是使用根據本發明一實施例之光阻剝除組合物，該組合物包括二乙二醇丁醚、一烷基吡咯啶酮、一有機胺化合物、胺基丙基嗎啉及一巰基化合物。殘留剝除劑組合物及光阻圖案可藉由去離子水洗滌去除。結果，於半導體層40b上界定第二閘電極26b、儲存電極27、第二源極區405b及第二汲極區406b，同樣界定通道區402b。如上文參照圖5所述，本發明之光阻剝除劑組合物提供較佳的光阻剝除能力並且甚至於去除光阻圖案200後亦能防止三層閘極導線結構(22,26a,26b,27)之含銅層之腐蝕。所得的閘極導線結構(22,26a,26b,27)可維持低電阻並可展示出極佳的線性。參照圖16A至16C，於其上有閘極導線結構(22,26a,26b,27)之閘極絕緣層30上沈積第一層間絕緣層71。分別暴露出第一源極區405a、第一汲極區406a、第二源極區405b以及第二汲極區406b的接觸孔75a、76a、75b及76b以及暴露出第二閘電極26b的一部分的接觸孔73藉由使用光微影術蝕刻層71形成。參照圖17A至17C，使用濺鍍沈積技術形成三層資料導線結構，以於第一層間絕緣層71上依序形成，依序沈積一第一鉬或鉬合金層；一第二銅或銅合金層；及一第三氮化鉬層。半導體層40a及40b的彼等經由接觸孔75a、76a、75b及76b暴露的部分上亦依序濺鍍有資料導線結構層。用一光阻膜塗佈該三層資料導線結構，暴露於光下並顯影，藉此形成一界定一資料導線結構(62,63,65a,65b,66a,66b)之光阻圖案。使用該光阻圖案作為蝕刻遮罩，可使用依序或批式蝕刻來圖案化該三層資料結構，之後可使用例如本發明之光阻剝除劑組合物實施例來去除該光阻圖案，該組合物包括二乙二醇丁醚、一烷基吡咯啶酮、一有機胺化合物、胺基丙基嗎啉及一巰基化合物。殘留剝除劑組合物及光阻圖案可藉由去離子水洗滌去除。結果，所形成之資料導線結構包括：資料線62，其於一行方向上延伸並於其與閘極線22相交處界定像素；供一驅動電壓源使用的驅動電壓線63；第一源電極65a，其係資料線62的一分支，經由接觸孔75a連接至第一源極區405a；第一汲電極66a，其與第一源電極65a隔開並經由接觸孔76a連接至第一汲極區406a；第二源電極65b，其係驅動電壓線63的一分支，經由接觸孔75b連接至第二源極區405b；及第二汲電極66b，其與第二源電極65b隔開並經由接觸孔76b連接至第二汲極區406b。如上文參照圖5所述，本發明之光阻剝除劑組合物提供較佳的光阻剝除能力並且即使於去除光阻圖案200後亦能防止三層閘極導線結構(22,26a,26b,27)之含銅層的腐蝕，因此所得閘極導線結構(22,26a,26b,27)可維持低電阻並可展示出極佳的線性。這樣，該實施例及類似實施例之第一及第二薄膜電晶體製造成閘極頂置模式薄膜電晶體，其中閘電極26a和26b、源電極65a和65b以及汲電極66a及66b佈置於半導體層40a和40b上。圖18A至18C圖解說明，沈積並圖案化第二層間絕緣層72以形成接觸孔72b，暴露出第二汲電極66b。圖19A至19C繪示，沈積並圖案化諸如鋁、一鋁合金、銀或一銀合金等具有較佳折射率之金屬來形成像素電極82。再回到圖13A至13C，於其上具有像素電極82之第二層間絕緣層72上塗佈一含黑色顏料之有機薄膜，使之暴露於光下並顯影，形成分隔壁91，分隔壁91覆蓋除一有機發光區域外的所有區域。使用例如沈積或噴墨印刷於該有機發光區域中形成有機發光層92。然後用一導電有機材料塗佈分隔壁91及有機發光層92，以形成緩衝層95。隨後，藉由在緩衝層95上沈積ITO或氧化銦鋅(IZO)形成公用電極100。亦理想的是製造由諸如ITO或IZO等透明導電材料構成的像素電極82。在此情況下，公用電極100可由包括(但不限於)鋁、一鋁合金、銀或一銀合金在內的高反射率材料製成。
已按照一三層閘極導線結構和一三層資料導線結構中的一個或二者對根據本發明數個實施例的TFT基板及其製造方法予以闡述。如所例示，各三層資料導線結構通常包括一鉬層、一銅層及一氮化鉬層。然而，理想的是以具有一單層、一雙層或三個以上層之結構的形式提供該閘極導線結構和該資料導線結構中的一個或二者。該等不同的層以及形成和製造該等層之方法皆在本發明之範圍內。並且，本發明之實施例並不要求達到下列標準才能在本發明之範圍內：該閘極導線結構與該資料導線結構在構成或在層數上具有完全相同的結構；該閘極導線結構及該資料導線結構皆係與本發明之實施例一致；或在製造期間的所有點上或任何特定點上使用本文所述的本發明剝除劑組合物。上述實施例及其可預知的等效物可與熟習此項技術者習知的其他基板、結構或組合物結合，此亦在本發明之範圍內。雖然可能已按照應用至液晶顯示器(無論其是否為反射型)之切換TFT、驅動TFT、閘極頂置型TFT及閘極底置型TFT中的一種或多種對根據本發明實施例之結構及基板(包括TFT基板)予以闡述，但應瞭解，本發明之裝置及製造實施例亦可有效地應用至有機電致發光型顯示器。並且，即使本發明之有機電致發光實施例的一特定實施形式需要諸如分隔壁及有機EL層等組件，但並非所有的有機EL顯示器或液晶顯示器皆需要該等組件。
已對本發明之多個實施例予以闡述，但不應將本發明理解為限於該等實施例。應瞭解，除非另有說明，否則本文提供之任一及所有實例或實例性術語皆係僅欲更好地闡述本發明，而非限制本發明之範圍。然而，應瞭解，可在不違背本發明精神及範圍之前提下，作出各種修改。因此，可瞭解，本發明並不受所例示的具體實施例之限制，而是僅受申請專利範圍之限制。
1．．．下部結構
2．．．三層結構
2a．．．底層
2b．．．含銅導電層
2c．．．面層
2'．．．三層導線結構
2a'．．．由鉬(Mo)或一Mo合金構成之導電層
2b'．．．由銅(Cu)或一Cu合金構成之導電層
2c'．．．由氮化鉬(MoN)構成之導電層
3．．．光阻圖案
10．．．絕緣基板
11．．．阻擋層
22．．．閘極線
24．．．閘極墊
26．．．閘電極
26a．．．第一閘電極
26b．．．第二閘電極
27．．．儲存電極
28．．．儲存電極線
30．．．閘極絕緣層
40．．．島形半導體層
40a．．．第一半導體層
40b．．．第二半導體層
40c．．．基底電容器半導體層
42．．．半導體層
44．．．半導體層
48．．．半導體層
50．．．經摻雜非晶矽層圖案
52．．．電接觸層
55．．．電接觸層
56．．．電接觸層
58．．．電接觸層
62．．．資料線
63．．．驅動電壓線
65．．．源電極
65a．．．第一源電極
65b．．．第二源電極
66．．．汲電極
66a．．．第一汲電極
66b．．．第二汲電極
67．．．汲電極延伸部分
68．．．資料墊
70．．．鈍化層
71．．．第一層間絕緣層
72．．．第二層間絕緣層
72b．．．接觸孔
73．．．接觸孔
74．．．接觸孔
75a．．．接觸孔
75b．．．接觸孔
76a．．．接觸孔
76b．．．接觸孔
77．．．接觸孔
78．．．接觸孔
82．．．像素電極
84．．．輔助閘極墊
88．．．輔助資料墊
91．．．分隔壁
92．．．有機發光層
95．．．緩衝層
100．．．公用電極
200．．．光阻圖案
221．．．鉬層
222．．．銅層
223．．．氮化鉬層
241．．．鉬層
242．．．銅層
243．．．氮化鉬層
261．．．鉬層
262．．．銅層
263．．．氮化鉬層
261a．．．鉬層
261b．．．鉬層
262a．．．銅層
262b．．．銅層
263a．．．氮化鉬層
263b．．．氮化鉬層
271．．．鉬層
272．．．銅層
273．．．氮化鉬層
402a．．．通道區
405a．．．第一源極區
405b．．．第二源極區
406a．．．第一汲極區
406b．．．第二汲極區
621．．．鉬層
622．．．銅層
623．．．氮化鉬層
631．．．鉬層
632．．．銅層
633．．．氮化鉬層
651．．．鉬層
651a．．．鉬層
651b．．．鉬層
652．．．銅層
652a．．．銅層
652b．．．銅層
653．．．氮化鉬層
653a．．．氮化鉬層
653b．．．氮化鉬層
661．．．鉬層
661a．．．鉬層
661b．．．鉬層
662．．．銅層
662a．．．銅層
662b．．．銅層
663．．．氮化鉬層
663a．．．氮化鉬層
663b．．．氮化鉬層
671．．．鉬層
672．．．銅層
673．．．氮化鉬層
681．．．鉬層
682．．．銅層
683．．．氮化鉬層
藉由參照附圖詳細闡述本發明之實例性實施例，本發明之上述及其他特徵及優點將變得更顯而易見。在該等附圖中：圖1至3係圖解說明一根據本發明一實施例形成導線結構之方法的順序剖面圖；圖4係一使用根據本發明一實施例之方法形成的導線結構之剖面圖；圖5係一使用根據本發明一實施例之方法形成的導線結構之平面影像圖；圖6A係使用根據本發明一實施例之製造方法製造的薄膜電晶體基板之佈局；圖6B係沿圖6A之線B－B'截取的剖面圖；圖7A、9A、10A及11A係圖解說明一根據本發明一實施例的薄膜電晶體基板製造方法的順序佈局；圖7B及8係沿圖7A之線B－B'截取的順序剖面圖；圖9B、10B及11B係分別沿圖9A、10A及11A之線B－B'截取的順序剖面圖；圖12A係一根據本發明一實施例製造的薄膜電晶體基板實例之佈局；圖12B係沿圖12A之線B－B'截取的剖面圖；圖13A係使用一根據本發明一實施例的薄膜電晶體基板製造方法製造的薄膜電晶體基板之佈局；圖13B和13C係沿圖13A之線B－B'和線C－C'截取的相應剖面圖；圖14A、15A、16A、17A、18A及19A係圖解說明一根據本發明一實施例的薄膜電晶體基板製造方法之順序佈局；圖14B、15B、16B、17B、18B及19B係分別沿圖14A、15A、16A、17A、18A及19A之線B－B'截取的順序剖面圖；及圖14C、15C、16C、17C、18C及19C係分別沿圖14A、15A、16A、17A、18A及19A之線C－C'截取的順序剖面圖。

Claims (20)

  1. 一種光阻剝除劑組合物，其包括：濃度為約50WT%至約70WT%的二乙二醇丁醚；濃度為約20WT%至約40WT%的烷基吡咯啶酮；濃度為約1WT%至約10WT%的有機胺化合物；濃度為約1WT%至約5WT%的胺基丙基嗎啉；及濃度為約0.01WT%至約0.5WT%的巰基化合物。
  2. 如請求項1之光阻剝除劑組合物，其中該烷基吡咯啶酮係N-甲基吡咯啶酮，而該有機胺化合物係二乙醇胺。
  3. 一種形成導線結構的方法，該方法包括：於一下部結構上沈積一含銅的導電層；於該導電層上形成一界定一導線結構的光阻圖案；使用該光阻圖案作為一蝕刻遮罩蝕刻該導電層；及使用一光阻剝除劑組合物剝除該光阻圖案，該組合物包括：濃度為約50WT%至約70WT%的二乙二醇丁醚；濃度為約20WT%至約40WT%的烷基吡咯啶酮；濃度為約1WT%至約10WT%的有機胺化合物；濃度為約1WT%至約5WT%的胺基丙基嗎啉；及濃度為約0.01WT%至約0.5WT%的巰基化合物。
  4. 如請求項3之方法，其中該烷基吡咯啶酮係N-甲基吡咯啶酮，而該有機胺化合物係二乙醇胺。
  5. 如請求項3之方法，其中該光阻圖案之剝除進一步包括將該光阻剝除劑組合物噴灑於該光阻圖案上。
  6. 如請求項3之方法，其中該光阻圖案之剝除進一步包括對該光阻圖案實施剝除約60秒至約180秒。
  7. 如請求項3之方法，其進一步包括於剝除該光阻圖案後去除該光阻圖案之殘留物。
  8. 如請求項7之方法，其中去除該光阻圖案之殘留物進一步包括藉由用去離子水噴灑來洗滌該光阻圖案之殘留物。
  9. 如請求項3之方法，其中該含銅導電層和該導線結構各自包含一多層結構，該多層結構包括一鉬層、一銅層及一氮化鉬層。
  10. 如請求項3之方法，其中該下部結構包含絕緣材料和半導體材料中之一。
  11. 一種製造一薄膜電晶體之方法，其包括：於一絕緣基板上形成一閘極導線結構；其中形成該閘極導線結構包括形成該閘極導線結構的一於一第一方向上延伸的閘極線以及形成一連接至該閘極線的閘電極；於該絕緣基板上形成一資料導線結構，其中該形成一資料導線結構包括，形成欲與該閘極導線結構絕緣的該資料導線結構，形成該資料導線結構的一於一第二方向上延伸以與該閘極線相交的資料線，形成一接連至該資料線的源電極，及形成一與該源電極分開的汲電極，其中該形成該閘極導線結構和該資料導線結構中的一種包括：於一下部結構上沈積一含銅的導電層；於該導電層上形成一界定該閘極導線結構和該資料 導線結構中的一個的光阻圖案；使用該光阻圖案作為蝕刻遮罩蝕刻該導電層；及使用一光阻剝除劑組合物剝除該光阻圖案，其中該光阻剝除劑組合物包括濃度為約50WT%至約70WT%的二乙二醇丁醚；濃度為約20WT%至約40WT%的烷基吡咯啶酮；濃度為約1WT%至約10WT%的有機胺化合物；濃度為約1WT%至約5WT%的胺基丙基嗎啉；及濃度為約0.01WT%至約0.5WT%的巰基化合物。
  12. 如請求項11之方法，其中該烷基吡咯啶酮係N-甲基吡咯啶酮，而該有機胺化合物係二乙醇胺。
  13. 如請求項11之方法，其中該光阻圖案之剝除進一步包括將該光阻剝除劑組合物噴灑於該光阻圖案上。
  14. 如請求項11之方法，其中該光阻圖案之剝除進一步包括將該光阻圖案剝除約60至約180秒。
  15. 如請求項11之方法，其進一步包括於該剝除該光阻圖案後去除該光阻圖案之殘留物。
  16. 如請求項15之方法，其中該光阻圖案之殘留物之去除進一步包括藉由用去離子水噴灑來洗滌該光阻圖案之殘留物。
  17. 如請求項11之方法，其中該含銅之導電層具有一由一鉬層、一銅層及一氮化鉬層構成的多層結構，且其中該導線結構具有一由一鉬層、一銅層及一氮化鉬層構成的多層結構。
  18. 一種製造薄膜電晶體之方法，其包括使用一光阻剝除劑組合物剝除一形成於一下部結構上的光阻圖案，該光阻剝除劑組合物包括：濃度為約50WT%至約70WT%的二乙二醇丁醚；濃度為約20WT%至約40WT%的N-甲基吡咯啶酮；濃度為約1WT%至約10WT%的二乙醇胺；濃度為約1WT%至約5WT%的胺基丙基嗎啉；及濃度為約0.01WT%至約0.5WT%的巰基化合物，其中該光阻圖案界定一形成於該下部結構上的導線結構，且其中該導線結構係TFT閘極導線結構和TFT資料導線結構中的一種。
  19. 如請求項18之方法，其中該導線結構包含一鉬層、一銅層及一氮化鉬層。
  20. 如請求項18之方法，其進一步包括將該光阻圖案剝除約60秒至約180秒。
TW095121467A 2005-07-25 2006-06-15 光阻剝除劑組合物以及使用該組合物形成導線結構及製造薄膜電晶體基板之方法 TWI452445B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050067479A KR101191402B1 (ko) 2005-07-25 2005-07-25 포토레지스트 스트리퍼 조성물, 이를 이용하는 배선 형성방법 및 박막 트랜지스터 기판의 제조 방법

Publications (2)

Publication Number Publication Date
TW200707131A TW200707131A (en) 2007-02-16
TWI452445B true TWI452445B (zh) 2014-09-11

Family

ID=37674029

Family Applications (1)

Application Number Title Priority Date Filing Date
TW095121467A TWI452445B (zh) 2005-07-25 2006-06-15 光阻剝除劑組合物以及使用該組合物形成導線結構及製造薄膜電晶體基板之方法

Country Status (4)

Country Link
US (1) US7820368B2 (zh)
KR (1) KR101191402B1 (zh)
CN (1) CN1904742B (zh)
TW (1) TWI452445B (zh)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4846301B2 (ja) * 2004-08-30 2011-12-28 サムスン エレクトロニクス カンパニー リミテッド 薄膜トランジスタ基板の製造方法及びストリッピング組成物
KR20070075808A (ko) * 2006-01-16 2007-07-24 삼성전자주식회사 표시 기판의 제조 방법 및 이를 이용하여 제조한 표시 기판
KR101240651B1 (ko) * 2006-04-12 2013-03-08 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
US8012883B2 (en) * 2006-08-29 2011-09-06 Rohm And Haas Electronic Materials Llc Stripping method
TWI312578B (en) * 2006-09-29 2009-07-21 Innolux Display Corp Thin film transistor substrate
US20080233718A1 (en) * 2007-03-21 2008-09-25 Jia-Xing Lin Method of Semiconductor Thin Film Crystallization and Semiconductor Device Fabrication
US20090042388A1 (en) * 2007-08-10 2009-02-12 Zhi-Qiang Sun Method of cleaning a semiconductor substrate
KR101333779B1 (ko) * 2007-08-20 2013-11-29 주식회사 동진쎄미켐 티에프티 엘시디용 칼라 레지스트 박리액 조성물
JP5282086B2 (ja) * 2008-04-25 2013-09-04 株式会社アルバック 薄膜トランジスタの製造方法、薄膜トランジスタ
KR20100070087A (ko) * 2008-12-17 2010-06-25 삼성전자주식회사 포토레지스트 박리제 조성물 및 박막 트랜지스터 어레이 기판의 제조 방법
TWI479574B (zh) * 2009-03-16 2015-04-01 Hannstar Display Corp Ｔｆｔ陣列基板及其製造方法
KR101626899B1 (ko) * 2009-04-21 2016-06-03 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR101692954B1 (ko) * 2010-05-17 2017-01-05 삼성디스플레이 주식회사 유기 발광 디스플레이 장치 및 그 제조 방법
CN102956551B (zh) * 2012-11-02 2015-01-07 京东方科技集团股份有限公司 阵列基板的制作方法、阵列基板及显示装置
CN103745955B (zh) * 2014-01-03 2017-01-25 京东方科技集团股份有限公司 显示装置、阵列基板及其制造方法
KR102412493B1 (ko) * 2015-09-08 2022-06-23 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조방법
CN107419282B (zh) * 2016-11-29 2019-04-30 广东剑鑫科技股份有限公司 一种金属剥离剂及其制备方法
KR20190070380A (ko) 2017-12-12 2019-06-21 삼성디스플레이 주식회사 표시 장치
KR102067248B1 (ko) * 2018-05-11 2020-01-16 한국자재산업 주식회사 에어로졸 타입의 도막 또는 가스켓 제거용 조성물
CN110277428B (zh) * 2019-03-29 2022-05-20 云谷（固安）科技有限公司 一种柔性有机发光显示面板及显示装置
CN110634795B (zh) 2019-10-23 2022-12-02 京东方科技集团股份有限公司 阵列基板的制备方法、阵列基板及显示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040180300A1 (en) * 2002-12-20 2004-09-16 Minsek David W. Photoresist removal
EP1138726B1 (en) * 2000-03-27 2005-01-12 Shipley Company LLC Polymer remover

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3916334B2 (ja) 1999-01-13 2007-05-16 シャープ株式会社 薄膜トランジスタ
JP2001223365A (ja) 2000-02-10 2001-08-17 Fujitsu Ltd 薄膜トランジスタ及びその製造方法
KR100883769B1 (ko) 2002-11-08 2009-02-18 엘지디스플레이 주식회사 액정표시장치용 어레이기판 제조방법
KR100544888B1 (ko) 2003-05-15 2006-01-24 주식회사 엘지화학 구리 배선용 포토레지스트 스트리퍼 조성물
KR100964801B1 (ko) * 2003-06-26 2010-06-22 동우 화인켐 주식회사 포토레지스트 박리액 조성물 및 이를 이용한 포토레지스트박리방법
US6946396B2 (en) * 2003-10-30 2005-09-20 Nissan Chemical Indusries, Ltd. Maleic acid and ethylene urea containing formulation for removing residue from semiconductor substrate and method for cleaning wafer

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1138726B1 (en) * 2000-03-27 2005-01-12 Shipley Company LLC Polymer remover
US20040180300A1 (en) * 2002-12-20 2004-09-16 Minsek David W. Photoresist removal

Also Published As

Publication number Publication date
US20070020910A1 (en) 2007-01-25
KR20070013111A (ko) 2007-01-30
TW200707131A (en) 2007-02-16
CN1904742B (zh) 2011-08-10
CN1904742A (zh) 2007-01-31
KR101191402B1 (ko) 2012-10-16
US7820368B2 (en) 2010-10-26

Similar Documents

Publication Publication Date Title
TWI452445B (zh) 光阻剝除劑組合物以及使用該組合物形成導線結構及製造薄膜電晶體基板之方法
US7294518B2 (en) Composition for stripping photoresist and method for manufacturing thin film transistor array panel using the same
KR101199533B1 (ko) 식각액, 이를 이용하는 배선 형성 방법 및 박막 트랜지스터기판의 제조 방법
US7357878B2 (en) Etchant, and method for fabricating a thin film transistor subtrate including conductive wires using the etchant and the resulting structure
US9349760B2 (en) Method of manufacturing a TFT-LCD array substrate having light blocking layer on the surface treated semiconductor layer
KR100812954B1 (ko) 은 박막에 의하여 보호된 구리 배선 또는 구리 전극 및상기 전극 또는 배선을 갖는 액정 표시장치
US8610871B2 (en) Method for forming multilayer structure, method for manufacturing display panel, and display panel
US8198631B2 (en) Display device and method of fabricating the same
KR101900170B1 (ko) 어레이 기판의 제조 방법, 어레이 기판 및 디스플레이 디바이스
KR101278477B1 (ko) 박막 트랜지스터 기판의 제조 방법
US8551822B2 (en) Method for manufacturing array substrate
US20070020836A1 (en) Method for manufacturing thin film transistor substrate
JP4902299B2 (ja) 表示装置の製造方法
KR101325665B1 (ko) 어레이 기판 및 그 제조 방법
US20090184319A1 (en) Display substrate and a method of manufacturing the display substrate
KR20060104146A (ko) 폴리실리콘 박막트랜지스터 어레이 기판의 제조방법
KR20060088617A (ko) 박막 트랜지스터 기판 및 그 제조방법
KR20060059579A (ko) 박막 트랜지스터 기판의 제조방법
KR20060078010A (ko) 액정 표시 장치용 어레이 기판 및 그의 제조 방법
KR20050075520A (ko) Ｔｆｔ ｌｃｄ 기판의 다중층 배선 형성방법과 이에 의한ｔｆｔ ｌｃｄ 기판
KR20050120368A (ko) 박막트랜지스터의 제조방법
KR20060053497A (ko) 박막 트랜지스터 기판의 제조방법
KR20060080390A (ko) 박막 트랜지스터 기판 및 그 제조방법
KR20060087710A (ko) 박막 트랜지스터 기판