TWI479574B - Tft陣列基板及其製造方法 - Google Patents

Tft陣列基板及其製造方法 Download PDF

Info

Publication number
TWI479574B
TWI479574B TW098108367A TW98108367A TWI479574B TW I479574 B TWI479574 B TW I479574B TW 098108367 A TW098108367 A TW 098108367A TW 98108367 A TW98108367 A TW 98108367A TW I479574 B TWI479574 B TW I479574B
Authority
TW
Taiwan
Prior art keywords
layer
conductor layer
array substrate
gate
conductor
Prior art date
Application number
TW098108367A
Other languages
English (en)
Other versions
TW201036069A (en
Inventor
Hsien Tang Hu
Chien Chih Hsiao
Chih Hung Tsai
Original Assignee
Hannstar Display Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hannstar Display Corp filed Critical Hannstar Display Corp
Priority to TW098108367A priority Critical patent/TWI479574B/zh
Priority to US12/581,438 priority patent/US8242502B2/en
Publication of TW201036069A publication Critical patent/TW201036069A/zh
Priority to US13/527,983 priority patent/US8501553B2/en
Application granted granted Critical
Publication of TWI479574B publication Critical patent/TWI479574B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45Ohmic electrodes
    • H01L29/456Ohmic electrodes on silicon
    • H01L29/458Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)

Description

TFT陣列基板及其製造方法
本發明係有關於一種TFT陣列基板製造方法,更特別有關於一種TFT陣列基板製造方法,可克服銅導線與玻璃基板之間附著性不佳的問題。
隨著高科技之發展,視訊產品,諸如數位化之視訊或影像裝置,係已經成為在一般日常生活中所常見的產品。該數位化之視訊或影像裝置中,其液晶顯示面板係為一重要元件,以顯示相關資訊。使用者係可由該液晶顯示面板讀取所需之資訊。
參考第1及2圖,一種習知液晶顯示面板10包含一TFT(THIN FILM TRANSISTOR)陣列基板20、一彩色濾光片基板40及一液晶層12。該液晶層12位於該TFT陣列基板20與彩色濾光片基板40之間。該TFT陣列基板20包含複數個閘極22(gate electrode)、一閘極絕緣層24、複數個通道元件25、複數個汲極(drain electrode)26、複數個源極(sourceelectrode)28、一護層30及複數個像素電極32,依序形成於一玻璃基板34上,其中每一閘極22、閘極絕緣層24、通道元件25、汲極26及源極28形成一薄膜電晶體21。該通道元件25包含第一及第二半導體層25a、25b,該第一半導體層25a係為主動層(active layer),該第二半導體層25b係為含N型摻雜物質之歐姆接觸層(ohmic contact layer)。複數個閘極線52係配置於該玻璃基板34上。該閘極絕緣層24覆蓋該些閘極線52。複數個資料線54係配置該閘極絕緣層24上。相鄰之兩個閘極線52及兩個資料線54定義了一像素(pixel)56。該護層30覆蓋該些資料線54。複數個像素電極32係配置於該護層30上,並分別位於該些像素56內。該彩色濾光片基板40包含複數個黑色矩陣48、一彩色濾光片層42及一相應之透明電極層44,依序形成於另一玻璃基板46上。
目前液晶顯示面板所使用之導線材料係以鋁(Al)或鋁合金(Al alloy)為主,其原因在於其低阻值及可製造性。然而,隨著大尺寸液晶顯示面板愈來愈普及,更低阻值之導線材質開發已是當務之急,而銅(Cu)將可能成為導線材料之主流。
發展銅導線製程首先要克服的是銅導線與玻璃基板之間附著性不佳的問題。解決此問題之辦法為增加一黏層(adhesion layer)在該銅導線與玻璃基板之間,用以幫助該銅導線與玻璃基板之附著性。然而,該黏層之材質的阻值通常不低,如此將會增加該銅導線之阻值;或者,該黏層與銅在進行蝕刻製程時,不具有類似被蝕刻之特性,如此將增加製程成本。
另外,銅導線製程亦須克服銅導線與具有N型摻雜物質之半導體層間會有銅原子與矽原子的互相擴散問題。
因此,便有需要提供一種TFT陣列基板製造方法,能夠解決前述的問題。
本發明提供一種TFT陣列基板,包含一基板、至少一閘極線及一閘極、一閘極絕緣層、至少一通道元件、至少一源極、一汲極及一資料線。該閘極線及閘極配置於該基板上,其中該閘極線及閘極皆包含第一及第二導體層,該第一導體層形成於該基板上,該第一導體層係含鉬氮化合物,該第二導體層形成於該第一導體層上,且該第二導體層係含有銅元素。該閘極絕緣層配置於該閘極線、閘極及基板上。該通道元件配置於該閘極絕緣層上,其中該通道元件包含第一及第二半導體層,該第一半導體層形成於該閘極絕緣層上,該第二半導體層形成於該第一半導體層上,且該第二半導體層係含N型摻雜物質。該源極及汲極配置於該通道元件上,且該資料線配置於該閘極絕緣層上。
本發明由銅金屬層及鉬氮化合物層所組成之閘極線及閘極可克服銅導線與玻璃基板之間附著性不佳的問題。該鉬氮化合物層可作為一黏層(adhesion layer)在該銅金屬層與玻璃基板之間,用以幫助該銅金屬層與玻璃基板之附著性。再者,根據本發明之閘極線及閘極,其鉬氮化合物層之材質與銅金屬層皆具有低阻值,如此將不會增加該銅導線之阻值;且該鉬氮化合物與銅金屬層在進行蝕刻製程時皆具有類似被蝕刻之特性,如此將減少製程成本。另外,本發明在該閘極線及閘極之銅金屬層形成後,可提供去氧化劑去除氧化銅,如此以避免增加該閘極線及閘極之阻值。
為了讓本發明之上述和其他目的、特徵、和優點能更明顯,下文將配合所附圖示,作詳細說明如下。
參考第3圖,其顯示本發明之一實施例之TFT(THIN FILM TRANSISTOR)陣列基板120。該TFT陣列基板120包含一基板(諸如玻璃基板134)。至少一閘極線(可參見第1圖之標號52)及一閘極122配置於該玻璃基板134上。該閘極線及閘極122皆包含第一導體層122a及第二導體層122b,該第一導體層122a形成於該玻璃基板134上,該第一導體層122a係含鉬氮化合物(諸如氮化鉬)。該第二導體層122b形成於該第一導體層122a上,且該第二導體層122b係含有銅元素。該第二導體層係可為銅金屬層或銅合金層。該銅合金層係含有銅元素大於95%,且含有少量金屬元素係選自鈦(Ti)、鉭(Ta)、鉻(Cr)、鎳(Ni)、釹(Nd)、銦(In)及鋁(Al)所構成之群組中至少一者。一閘極絕緣層124配置於該玻璃基板134上,並覆蓋該該閘極線及閘極122。該閘極線及閘極122之該第二導體層122b及第一導體層122a分別接觸於該閘極絕緣層124及玻璃基板134。一通道元件125配置於該閘極絕緣層124上。該通道元件125包含第一及第二半導體層125a、125b,該第一半導體層125a形成於該閘極絕緣層124上,該第一半導體層125a係可為主動層(active layer),該第二半導體層125b形成於該第一半導體層125a上,且該第二半導體層125b係可為含N型摻雜物質之歐姆接觸層(ohmic contact layer)。至少一汲極126及一源極128配置於該通道元件125上,且至少一資料線154配置於該閘極絕緣層124上。該汲極126、源極128及資料線154皆包含第三導體層126a、128a、154a及第四導體層126b、128b、154b,該第三導體層126a、128a、154a形成於該通道元件125及閘極絕緣層124上,該第三導體層126a、128a、154a係含鉬氮化合物(諸如氮化鉬),該第四導體層126b、128b、154b形成於該第三導體層126a、128a、154a上,且該第四導體層126b、128b、154b係含有銅元素。該第四導體層係可為銅金屬層或銅合金層。該銅合金層係含有銅元素大於95%,且含有少量金屬元素係選自鈦(Ti)、鉭(Ta)、鉻(Cr)、鎳(Ni)、釹(Nd)、銦(In)及鋁(Al)所構成之群組中至少一者。一護層130配置於該汲極126、源極128、資料線154及該閘極絕緣層124上。該汲極126及源極128之該第四導體層126b、128b及第三導體層126a、128a分別接觸於該護層130及通道元件125,且該資料線154之該第四導體層154b及第三導體層154a分別接觸於該護層130及閘極絕緣層124。一像素電極132配置於該護層130上,並電性連接於該汲極126。
參考第4至8圖,其顯示本發明之一實施例之TFT陣列基板製造方法。參考第4圖,提供一基板(諸如玻璃基板134)134。將至少一閘極線(可參見第1圖之標號52)及一閘極122形成於該玻璃基板134上,其中該閘極線及閘極122之形成包含下列步驟:藉由一第一濺鍍製程,將一第一導體層122a形成於該玻璃基板134上,其中該第一導體層122a係含鉬氮化合物;藉由一第二濺鍍製程,將一第二導體層122b形成於該第一導體層122a上,其中該第二導體層122b係含有銅元素;以及將該第一及第二導體層122a、122b圖案化成該閘極線及閘極122。在該第二導體層(諸如銅金屬層)122b形成後,通常在該銅金屬表面會產生氧化。若提供一去氧化劑去除氧化銅,則可避免增加該該閘極線及閘極122之阻值。
參考第5圖,將一閘極絕緣層124形成於該閘極線及閘極122及玻璃基板134上。參考第6圖,將一第一半導體層125a形成於該閘極絕緣層124上;將一第二半導體層125b形成於該第一半導體層125a上,其中該第二半導體層125b係含N型摻雜物質,以及將第一及第二半導體層125a、125b圖案化成至少一通道元件125。
參考第7圖,將至少一汲極126及一源極128形成於該通道元件125上,且同時將至少一資料線154形成於該閘極絕緣層124上。該汲極126、源極128及資料線154之形成包含下列步驟:藉由一第三濺鍍製程,將一第三導體層126a、128a、154a形成於該通道元件125及閘極絕緣層124上,其中該第三導體層126a、128a、154a係含鉬氮化合物;藉由一第四濺鍍製程,將一第四導體層126b、128b、154b形成於該第三導體層126a、128a、154a上,其中該第四導體層126b、128b、154b係含有銅元素;以及將該第三導體層126a、128a、154a及第四導體層126b、128b、154b圖案化成該汲極126、源極128及資料線154。在該第四導體層(諸如銅金屬層)126b、128b、154b形成後,通常在該銅金屬表面會產生氧化。若提供一去氧化劑去除氧化銅,則亦可避免增加該汲極126、源極128及資料線154之阻值。
參考第8圖,將一護層130形成於該汲極126、源極128、資料線154及閘極絕緣層124上。然後,將一貫穿孔131形成於護層130上。最後,將一像素電極132形成於該護層130上,並電性連接於該汲極126,如此以形成本發明之TFT陣列基板120,如第3圖所示。
本發明由銅金屬層及鉬氮化合物層所組成之閘極線及閘極可克服銅導線與玻璃基板之間附著性不佳的問題。該鉬氮化合物層可作為一黏層(adhesion layer)在該銅金屬層與玻璃基板之間,用以幫助該銅金屬層與玻璃基板之附著性。再者,根據本發明之閘極線及閘極,其鉬氮化合物層之材質與銅金屬層皆具有低阻值,如此將不會增加該銅導線之阻值;且該鉬氮化合物與銅金屬層在進行蝕刻製程時皆具有類似被蝕刻之特性,如此將減少製程成本。另外,本發明在該閘極線及閘極之銅金屬層形成後,可提供去氧化劑去除氧化銅,如此以避免增加該閘極線及閘極之阻值。本發明由銅金屬層及鉬氮化合物層所組成之汲極、源極及資料線可克服銅導線與具有N型摻雜物質之半導體層間會有銅原子與矽原子的互相擴散問題。該鉬氮化合物層可作為一黏層(adhesion layer)在該銅金屬層與具有N型摻雜物質之半導體層間,用以阻止銅原子與矽原子的互相擴散。再者,根據本發明之汲極、源極及資料線,其鉬氮化合物層之材質與銅金屬層皆具有低阻值,如此將不會增加該銅導線之阻值;且該鉬氮化合物與銅金屬層在進行蝕刻製程時皆具有類似被蝕刻之特性,如此將減少製程成本。另外,本發明在汲極、源極及資料線之銅金屬層形成後,可提供去氧化劑去除氧化銅,如此以避免增加該汲極、源極及資料線之阻值。
雖然本發明已以前述實施例揭示,然其並非用以限定本發明,任何本發明所屬技術領域中具有通常知識者,在不脫離本發明之精神和範圍內,當可作各種之更動與修改。因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
10...液晶顯示面板
12...液晶層
20...TFT陣列基板
21...薄膜電晶體
22...閘極
24...閘極絕緣層
25...通道元件
25a...半導體層
25a...半導體層
26...汲極
28...源極
30...護層
32...像素電極
34...基板
40...彩色濾光片基板
42...彩色濾光片層
44...透明電極層
46...基板
48...黑色矩陣
52...閘極線
54...資料線
56...像素
120...TFT陣列基板
121...薄膜電晶體
122...閘極
122a...導體層
122b...導體層
124...閘極絕緣層
125...通道元件
125a...半導體層
125b...半導體層
126...汲極
126a...導體層
126b...導體層
128...源極
128a...導體層
128b...導體層
130...護層
132...像素電極
131...貫穿孔
134...基板
154...資料線
154a...導體層
154b...導體層
第1圖為先前技術之液晶顯示面板之部分立體分解示意圖。
第2圖為先前技術之TFT陣列基板之部分剖面示意圖。
第3圖為本發明之一實施例之TFT陣列基板之部分剖面示意圖。
第4至8圖為本發明之一實施例之TFT陣列基板製造方法之部分剖面示意圖。
120...TFT陣列基板
121...薄膜電晶體
122...閘極
122a...導體層
122b...導體層
124...閘極絕緣層
125...通道元件
125a...半導體層
125b...半導體層
126...汲極
126a...導體層
126b...導體層
128...源極
128a...導體層
128b...導體層
130...護層
132...像素電極
134...基板
154...資料線
154a...導體層
154b...導體層

Claims (36)

  1. 一種TFT陣列基板製造方法,包含下列步驟:提供一基板;將至少一閘極線及一閘極形成於該基板上,其中該閘極線及閘極之形成包含下列步驟:將一第一導體層形成於該基板上,其中該第一導體層係含鉬氮化合物;將一第二導體層形成於該第一導體層上,其中該第二導體層係含有銅元素;以及將該第一及第二導體層圖案化成該閘極線及閘極;將一閘極絕緣層形成於該閘極線及閘極及該基板上;將一第一半導體層形成於該閘極絕緣層上;將一第二半導體層形成於該第一半導體層上,其中該第二半導體層係含N型摻雜物質;將第一及第二半導體層圖案化成至少一通道元件;以及將至少一源極及一汲極形成於該通道元件上,且同時將至少一資料線形成於該閘極絕緣層上。
  2. 依申請專利範圍第1項之陣列基板製造方法,其中該第二導體層係為一銅金屬層。
  3. 依申請專利範圍第1項之陣列基板製造方法,其中該第二導體層係為一銅合金層。
  4. 依申請專利範圍第3項之陣列基板製造方法,其中該銅合金層係含有銅元素大於95%,且含有少量金屬元素係選自鈦(Ti)、鉭(Ta)、鉻(Cr)、鎳(Ni)、釹(Nd)、銦(In)及鋁(Al)所構成之群組中至少一者。
  5. 依申請專利範圍第1項之陣列基板製造方法,其中該基板為一玻璃基板。
  6. 依申請專利範圍第1項之陣列基板製造方法,其中該鉬氮化合物為氮化鉬。
  7. 依申請專利範圍第1項之陣列基板製造方法,其中該第一導體層藉由一第一濺鍍製程而形成於該基板上,且該第二導體層藉由一第二濺鍍製程而形成於該第一導體層上。
  8. 依申請專利範圍第1項之陣列基板製造方法,其中在該第二導體層之形成步驟後,該陣列基板製造方法另包含下列步驟:提供一去氧化劑,用以去除氧化銅。
  9. 依申請專利範圍第1項之陣列基板製造方法,其中該源極、汲極及資料線之形成包含下列步驟::將一第三導體層形成於該通道元件之第二半導體層及閘極絕緣層上,其中該第三導體層係含鉬氮化合物;將一第四導體層形成於該第三導體層上,其中該第四導體層係含有銅元素;以及將該第三及第四導體層圖案化成該源極、汲極及資料線。
  10. 依申請專利範圍第9項之陣列基板製造方法,其中該第三導體層藉由一第三濺鍍製程而形成於該通道元件之第二半導體層及閘極絕緣層上,且該第四導體層藉由一第四濺鍍製程而形成於該第三導體層上。
  11. 依申請專利範圍第10項之陣列基板製造方法,其中在該第四導體層之形成步驟後,該陣列基板製造方法另包含下列步驟:提供一去氧化劑,用以去除氧化銅。
  12. 依申請專利範圍第1項之陣列基板製造方法,另包含下列步驟:將一護層形成於該源極、汲極、資料線及閘極絕緣層;以及將一像素電極形成於該護層上,並電性連接於該汲極。
  13. 一種TFT陣列基板,包含:一基板;至少一閘極線及一閘極,配置於該基板上,其中該閘極線及閘極皆包含第一及第二導體層,該第一導體層形成於該基板上,該第一導體層係含鉬氮化合物,該第二導體層形成於該第一導體層上,且該第二導體層係含有銅元素;一閘極絕緣層,配置於該閘極線、閘極及基板上;至少一通道元件,配置於該閘極絕緣層上,其中該通道元件包含第一及第二半導體層,該第一半導體層形成於該閘極絕緣層上,該第二半導體層形成於該第一半導體層上,且該第二半導體層係含N型摻雜物質;以及至少一源極及一汲極,配置於該通道元件上,且至少一資料線,配置於該閘極絕緣層上。
  14. 依申請專利範圍第13項之陣列基板,其中該第二導體層係為一銅金屬層。
  15. 依申請專利範圍第13項之陣列基板,其中該第二導體層係為一銅合金層。
  16. 依申請專利範圍第15項之陣列基板,其中該銅合金層係含有銅元素大於95%,且含有少量金屬元素係選自鈦(Ti)、鉭(Ta)、鉻(Cr)、鎳(Ni)、釹(Nd)、銦(In)及鋁(Al)所構成之群組中至少一者。
  17. 依申請專利範圍第13項之陣列基板,其中該基板為一玻璃基板。
  18. 依申請專利範圍第13項之陣列基板,其中該鉬氮化合物為氮化鉬。
  19. 依申請專利範圍第13項之陣列基板,其中該源極、汲極及資料線皆包含第三及第四導體層,該第三導體層形成於該通道元件之第二半導體層及閘極絕緣層上,該第三導體層係含鉬氮化合物,該第四導體層形成於該第三導體層上,且該第四導體層係含有銅元素。
  20. 依申請專利範圍第13項之陣列基板,另包含:一護層,配置於該源極、汲極、資料線及閘極絕緣層上;以及一像素電極,配置於該護層上,並電性連接於該汲極。
  21. 一種TFT陣列基板製造方法,包含下列步驟:提供一基板;將至少一閘極線及一閘極形成於該基板上;將一閘極絕緣層形成於該閘極線及閘極及該基板上;將一第一半導體層形成於該閘極絕緣層上;將一第二半導體層形成於該第一半導體層上,其中該第二半導體層係含N型摻雜物質;將第一及第二半導體層圖案化成至少一通道元件;以及將至少一源極及一汲極形成於該通道元件上,且同時將至少一資料線形成於該閘極絕緣層上,其中該源極、汲極及資料線之形成包含下列步驟:將一第三導體層形成於該通道元件之第二半導體層及閘極絕緣層上,其中該第三導體層係含鉬氮化合物;將一第四導體層形成於該第三導體層上,其中該第四導體層係含有銅元素;以及將該第三及第四導體層圖案化成該源極、汲極及資料線。
  22. 依申請專利範圍第21項之陣列基板製造方法,其中該第四導體層係為一銅金屬層。
  23. 依申請專利範圍第21項之陣列基板製造方法,其中該第四導體層係為一銅合金層。
  24. 依申請專利範圍第23項之陣列基板製造方法,其中該銅合金層係含有銅元素大於95%,且含有少量金屬元素係選自鈦(Ti)、鉭(Ta)、鉻(Cr)、鎳(Ni)、釹(Nd)、銦(In)及鋁(Al)所構成之群組中至少一者。
  25. 依申請專利範圍第21項之陣列基板製造方法,其中該基板為一玻璃基板。
  26. 依申請專利範圍第21項之陣列基板製造方法,其中該鉬氮化合物為氮化鉬。
  27. 依申請專利範圍第21項之陣列基板製造方法,其中該第三導體層藉由一第三濺鍍製程而形成於該通道元件之第二半導體層及閘極絕緣層上,且該第四導體層藉由一第四濺鍍製程而形成於該第三導體層上。
  28. 依申請專利範圍第21項之陣列基板製造方法,其中在該第四導體層之形成步驟後,該陣列基板製造方法另包含下列步驟:提供一去氧化劑,用以去除氧化銅。
  29. 依申請專利範圍第21項之陣列基板製造方法,另包含下列步驟:將一護層形成於該源極、汲極、資料線及閘極絕緣層;以及將一像素電極形成於該護層上,並電性連接於該汲極。
  30. 一種TFT陣列基板,包含:一基板;至少一閘極線及一閘極,配置於該基板上,其中該閘極線及閘極皆包含第一及第二導體層,該第一導體層形成於該基板上,該第一導體層係含鉬氮化合物,該第二導體層形成於該第一導體層上,且該第二導體層係含有銅元素;一閘極絕緣層,配置於該閘極線、閘極及基板上;至少一通道元件,配置於該閘極絕緣層上,其中該通道元件包含第一及第二半導體層,該第一半導體層形成於該閘極絕緣層上,該第二半導體層形成於該第一半導體層上,且該第二半導體層係含N型摻雜物質;以及至少一源極及一汲極,配置於該通道元件上,且至少一資料線,配置於該閘極絕緣層上,其中該該源極、汲極及資料線皆包含第三及第四導體層,該第三導體層形成於該該通道元件之第二半導體層及閘極絕緣層上,該第三導體層係含鉬氮化合物,該第四導體層形成於該第三導體層上,且該第四導體層係含有銅元素。
  31. 依申請專利範圍第30項之陣列基板,其中該第四導體層係為一銅金屬層。
  32. 依申請專利範圍第30項之陣列基板,其中該第四導體層係為一銅合金層。
  33. 依申請專利範圍第32項之陣列基板,其中該銅合金層係含有銅元素大於95%,且含有少量金屬元素係選自鈦(Ti)、鉭(Ta)、鉻(Cr)、鎳(Ni)、釹(Nd)、銦(In)及鋁(Al)所構成之群組中至少一者。
  34. 依申請專利範圍第30項之陣列基板,其中該基板為一玻璃基板。
  35. 依申請專利範圍第30項之陣列基板,其中該鉬氮化合物為氮化鉬。
  36. 依申請專利範圍第30項之陣列基板,另包含:一護層,配置於該源極、汲極、資料線及閘極絕緣層上;以及一像素電極,配置於該護層上,並電性連接於該汲極。
TW098108367A 2009-03-16 2009-03-16 Tft陣列基板及其製造方法 TWI479574B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW098108367A TWI479574B (zh) 2009-03-16 2009-03-16 Tft陣列基板及其製造方法
US12/581,438 US8242502B2 (en) 2009-03-16 2009-10-19 TFT array substrate having conductive layers containing molybdenum nitride and copper alloy
US13/527,983 US8501553B2 (en) 2009-03-16 2012-06-20 Method for manufacturing thin film transistor (TFT) array substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW098108367A TWI479574B (zh) 2009-03-16 2009-03-16 Tft陣列基板及其製造方法

Publications (2)

Publication Number Publication Date
TW201036069A TW201036069A (en) 2010-10-01
TWI479574B true TWI479574B (zh) 2015-04-01

Family

ID=42729946

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098108367A TWI479574B (zh) 2009-03-16 2009-03-16 Tft陣列基板及其製造方法

Country Status (2)

Country Link
US (2) US8242502B2 (zh)
TW (1) TWI479574B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102077323A (zh) * 2008-07-03 2011-05-25 株式会社神户制钢所 配线结构、薄膜晶体管基板及其制造方法、以及显示装置
US9123818B2 (en) * 2009-05-26 2015-09-01 Industry-Academic Cooperation Foundation, Yonsei University Compositions for solution process, electronic devices fabricated using the same, and fabrication methods thereof
JP5719610B2 (ja) * 2011-01-21 2015-05-20 三菱電機株式会社 薄膜トランジスタ、及びアクティブマトリクス基板
CN103229301B (zh) * 2011-11-29 2017-02-08 株式会社日本有机雷特显示器 薄膜晶体管以及薄膜晶体管的制造方法
TWI613813B (zh) 2012-11-16 2018-02-01 半導體能源研究所股份有限公司 半導體裝置
CN111584426B (zh) 2020-05-14 2023-03-28 深圳市华星光电半导体显示技术有限公司 一种显示面板的制备方法、显示面板及显示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW508830B (en) * 2001-08-28 2002-11-01 Hannstar Display Corp Thin film transistor structure having four procedures of mask processing and the manufacturing method
US20070190779A1 (en) * 2003-05-02 2007-08-16 Air Products And Chemicals, Inc. Diffusion Barrier Layers and Methods Comprising for Depositing Metal Films by CVD or ALD Processes

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4272775A (en) * 1978-07-03 1981-06-09 National Semiconductor Corporation Laser trim protection process and structure
JPH06188419A (ja) * 1992-12-16 1994-07-08 Matsushita Electric Ind Co Ltd 薄膜トランジスタの製造方法
US5366916A (en) * 1993-02-04 1994-11-22 Delco Electronics Corporation Method of making a high voltage implanted channel device for VLSI and ULSI processes
JPH07326659A (ja) * 1994-06-02 1995-12-12 Hitachi Ltd 半導体集積回路装置の製造方法
US5793072A (en) * 1996-02-28 1998-08-11 International Business Machines Corporation Non-photosensitive, vertically redundant 2-channel α-Si:H thin film transistor
US6219125B1 (en) * 1996-07-26 2001-04-17 Canon Kabushiki Kaisha Electrode plate, process for producing the plate, for an LCD having a laminated electrode with a metal nitride layer
US6013930A (en) * 1997-09-24 2000-01-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having laminated source and drain regions and method for producing the same
US6492190B2 (en) * 1998-10-05 2002-12-10 Sony Corporation Method of producing electrooptical device and method of producing driving substrate for driving electrooptical device
JP3916334B2 (ja) * 1999-01-13 2007-05-16 シャープ株式会社 薄膜トランジスタ
JP3362008B2 (ja) * 1999-02-23 2003-01-07 シャープ株式会社 液晶表示装置およびその製造方法
JP2001223365A (ja) * 2000-02-10 2001-08-17 Fujitsu Ltd 薄膜トランジスタ及びその製造方法
KR100606928B1 (ko) * 2004-05-06 2006-08-01 동부일렉트로닉스 주식회사 비휘발성 메모리 장치 및 그 제조방법
KR20060062913A (ko) * 2004-12-06 2006-06-12 삼성전자주식회사 표시 장치용 배선과 상기 배선을 포함하는 박막트랜지스터 표시판 및 그 제조 방법
JP2006332209A (ja) * 2005-05-24 2006-12-07 Sharp Corp 薄膜トランジスタ基板及びその製造方法
KR101199533B1 (ko) * 2005-06-22 2012-11-09 삼성디스플레이 주식회사 식각액, 이를 이용하는 배선 형성 방법 및 박막 트랜지스터기판의 제조 방법
US7687327B2 (en) * 2005-07-08 2010-03-30 Kovio, Inc, Methods for manufacturing RFID tags and structures formed therefrom
KR101167661B1 (ko) * 2005-07-15 2012-07-23 삼성전자주식회사 배선 구조와 배선 형성 방법 및 박막 트랜지스터 기판과 그제조 방법
KR101191402B1 (ko) * 2005-07-25 2012-10-16 삼성디스플레이 주식회사 포토레지스트 스트리퍼 조성물, 이를 이용하는 배선 형성방법 및 박막 트랜지스터 기판의 제조 방법
US7528017B2 (en) * 2005-12-07 2009-05-05 Kovio, Inc. Method of manufacturing complementary diodes
JP2007286150A (ja) * 2006-04-13 2007-11-01 Idemitsu Kosan Co Ltd 電気光学装置、並びに、電流制御用tft基板及びその製造方法
CN100530551C (zh) * 2006-11-17 2009-08-19 群康科技(深圳)有限公司 薄膜晶体管制造方法及其栅极制造方法
KR101102891B1 (ko) * 2007-09-04 2012-01-10 삼성전자주식회사 배선구조 및 이를 이용한 박막 트랜지스터
WO2009046148A1 (en) * 2007-10-01 2009-04-09 Kovio, Inc. Profile engineered thin film devices and structures
KR101418588B1 (ko) * 2007-11-14 2014-07-16 삼성디스플레이 주식회사 표시 기판 및 이의 제조 방법
TWI413257B (zh) * 2008-01-03 2013-10-21 Au Optronics Corp 薄膜電晶體、主動元件陣列基板以及液晶顯示面板
KR20090080790A (ko) * 2008-01-22 2009-07-27 삼성전자주식회사 박막 트랜지스터 표시판 및 이를 제조하는 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW508830B (en) * 2001-08-28 2002-11-01 Hannstar Display Corp Thin film transistor structure having four procedures of mask processing and the manufacturing method
US20070190779A1 (en) * 2003-05-02 2007-08-16 Air Products And Chemicals, Inc. Diffusion Barrier Layers and Methods Comprising for Depositing Metal Films by CVD or ALD Processes

Also Published As

Publication number Publication date
US8501553B2 (en) 2013-08-06
TW201036069A (en) 2010-10-01
US8242502B2 (en) 2012-08-14
US20100230676A1 (en) 2010-09-16
US20120264260A1 (en) 2012-10-18

Similar Documents

Publication Publication Date Title
KR101325053B1 (ko) 박막 트랜지스터 기판 및 이의 제조 방법
JP3993543B2 (ja) 半透過型液晶表示装置及びその製造方法
US7352417B2 (en) Array substrate for LCD device having metal-diffusion film and manufacturing method thereof
KR101294237B1 (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조방법
US20040041958A1 (en) Array substrate for LCD device having double-layered gate and data lines and manufacturing method thereof
US20020093021A1 (en) Thin-film transistor display devices
CN107968097B (zh) 一种显示设备、显示基板及其制作方法
US7277138B2 (en) Array substrate for LCD device having double-layered metal structure and manufacturing method thereof
KR101484063B1 (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
TWI479574B (zh) Tft陣列基板及其製造方法
KR20060125066A (ko) 개구율이 향상된 어레이 기판 및 이의 제조방법
JPWO2012108301A1 (ja) アクティブマトリクス基板の製造方法、表示パネル、及び表示装置
US7492418B2 (en) Liquid crystal display device with particular metal layer configuration of TFT and fabricating method thereof
US6559920B1 (en) Liquid crystal display device and method of manufacturing the same
KR20070109192A (ko) 표시 기판과, 이의 제조 방법 및 이를 구비한 표시 장치
JP2006210477A (ja) 薄膜トランジスタ及びその製造方法並びに薄膜トランジスタ基板及びその製造方法並びに該薄膜トランジスタを用いた液晶表示装置及び有機el表示装置並びに透明導電積層基板
US20080055504A1 (en) Making dual side displays
JPH04280231A (ja) 薄膜トランジスタアレイ基板及びその製造方法
KR101308437B1 (ko) 액정표시장치의 제조방법
KR20020052562A (ko) 횡전계방식 액정표시장치 및 그 제조방법
US6861671B2 (en) Thin film transistor liquid crystal display and fabrication method thereof
KR101226444B1 (ko) 표시 기판의 제조 방법 및 표시 기판
JPH08179362A (ja) 薄膜トランジスタアレイ基板
KR101961724B1 (ko) 어레이 기판 및 이의 제조방법
KR20090059500A (ko) 구리배선 형성방법 및 이를 이용한 박막 트랜지스터의제조방법