KR20090080790A - 박막 트랜지스터 표시판 및 이를 제조하는 방법 - Google Patents

박막 트랜지스터 표시판 및 이를 제조하는 방법 Download PDF

Info

Publication number
KR20090080790A
KR20090080790A KR1020080006756A KR20080006756A KR20090080790A KR 20090080790 A KR20090080790 A KR 20090080790A KR 1020080006756 A KR1020080006756 A KR 1020080006756A KR 20080006756 A KR20080006756 A KR 20080006756A KR 20090080790 A KR20090080790 A KR 20090080790A
Authority
KR
South Korea
Prior art keywords
furrow
layer
drain electrode
data line
line
Prior art date
Application number
KR1020080006756A
Other languages
English (en)
Inventor
양병덕
이은국
공향식
한경태
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020080006756A priority Critical patent/KR20090080790A/ko
Priority to US12/240,707 priority patent/US20090184323A1/en
Publication of KR20090080790A publication Critical patent/KR20090080790A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은박막 트랜지스터 표시판 및 이를 제조하는 방법에 관한 것이다. 본 발명에 따른 박막 트랜지스터 표시판은 기판, 기판 위에 형성되며 제1 고랑과 수용부를 가지는 차광 부재, 상기 제1 고랑(furrow)에 위치하는 게이트선, 상기 게이트선 위에 위치하는 반도체층, 상기 반도체층 위에 위치하는 데이터선 및 드레인 전극, 그리고 상기 드레인 전극과 연결되어 있는 화소 전극을 포함한다.
박막 트랜지스터 표시판, 차광 부재, 고랑, 구리

Description

박막 트랜지스터 표시판 및 이를 제조하는 방법{Thin film transistor array panel and method for manufacturing the same}
본 발명은 박막 트랜지스터 표시판 및 이를 제조하는 방법에 관한 것이다.
최근 널리 사용되는 평판 표시 장치로는 플라즈마 표시 장치(plasma display panel), 유기 발광 표시 장치(organic light emitting display) 및 액정 표시 장치(liquid crystal display) 등이 있다.
플라즈마 표시 장치는 기체 방전에 의하여 발생하는 플라즈마를 이용하여 문자나 영상을 구현하는 표시 장치이며, 유기 발광 표시 장치는 음극(전자주입전극)과 양극(정공주입전극)으로부터 각각 전자와 정공을 유기 발광층 내로 주입시켜 이 전자와 정공이 결합하여 생성되는 엑시톤(exiton)이 여기 상태로부터 기저 상태로 떨어질 때 발광하는 표시 장치이다.액정 표시 장치는 전기장의 세기에 따라 광투과도가 달라지는 액정의 전기-광학적 특성을 이용하여 영상을 구현하는 표시 장치이다.
이러한 평판 표시 장치 중에서 예를 들어 액정 표시 장치와 유기 전계 발광 표시 장치는 전기장 생성 전극과 연결되어 있는 스위칭 소자와 이 스위칭 소자를 제어하여 전기장 생성 전극에 전압을 인가하기 위한 게이트선 및 데이터선 등 복수의 신호선을 포함한다. 표시 장치의 잔상을 최소화하고 해상도를 높이기 위해 신호선의 저항은 작은 것이 바람직하다.
특히 표시 장치들이 대형화되면서 고화질을 구현하기 위해 더욱 개선된 응답 속도가 요구되며, 이를 위해 신호선의 저항을 줄이기 위한 연구가 널리 진행되고 있다.
본 발명은 게이트선 및 데이터선 등 신호선의 저항을 줄여 응답 속도를 증가시키고 아울러 제조 공정을 단순화할 수 있는 박막 트랜지스터 표시판 및 그 제조 방법을 제공한다.
본 발명의 한 실시예에 따른 박막트랜지스터 표시판은 기판, 기판 위에 형성되며 제1 고랑과 수용부를 가지는 차광 부재, 상기 제1 고랑에 위치하는 게이트선, 상기 게이트선 위에 위치하는 반도체층, 상기 반도체층 위에 위치하는 데이터선 및 드레인 전극, 그리고 상기 드레인 전극과 연결되어 있는 화소 전극을 포함한다.
상기 게이트선은 상부막과 하부막을 포함하며 상기 상부막은 구리를 포함할 수 있다. 상기 하부막은 몰리브덴, 몰리브덴 합금, 티타늄 및 이들의 조합으로 이루어진 군에서 선택된 물질을 포함할 수 있다.
상기 제1 고랑의 깊이는 1㎛ 내지 2㎛일 수 있다.
상기 차광 부재는 제2 고랑을 더 포함할 수 있으며, 상기 데이터선 및 상기 드레인 전극은 상기 제2 고랑에 위치할 수 있다.
상기 제2 고랑의 깊이는 상기 제1 고랑의 깊이보다 얕을 수 있다.
상기 제1 고랑 또는 상기 제2 고랑은 상기 기판을 노출시킬 수 있다.
상기 박막 트랜지스터 표시판은 상기 수용부에 위치하는 색필터를더 포함할 수 있다.
상기 색필터의 평면 경계에서의 표면 높이가 상기 차광 부재의 높이와 동일한 값을 가지거나 상기 차광 부재의 높이보다 작은 값을 가질 수 있다.
상기 박막 트랜지스터 표시판은 상기 기판및 상기 게이트선 위에 형성되어 있는 게이트 절연막을 더 포함할 수 있으며, 상기 색필터는 상기 게이트 절연막 위에 위치하거나 또는 상기 게이트선과 상기 게이트 절연막 사이에 위치할 수 있다.
상기 박막 트랜지스터 표시판은 상기 색필터, 상기 반도체층, 상기 데이터선 및 상기 드레인 전극 위에 위치하는 보호막을 더 포함할 수 있다.
본 발명의 한 실시예에 따른 박막 트랜지스터 표시판은 기판, 기판 위에 형성되며 데이터 고랑을 가지는 차광 부재, 상기 기판 위에 형성되어 있는 게이트선, 상기 게이트선 위에 형성되어 있는 반도체층, 상기 데이터 고랑에 위치하는 데이터선, 상기 반도체층 및 상기 데이터선 위에 형성되어 있는 보호막, 그리고 상기 보호막 위에 형성되어 있으며 상기 데이터선으로부터 데이터 전압을 인가 받는 화소 전극을 포함한다.
상기 데이터선은 상부막과 하부막을 포함하며 상기 상부막은 구리를 포함할 수 있다. 상기 데이터 고랑은 상기 기판을 노출시킬 수 있다.
본 발명의한 실시예에 따른 박막 트랜지스터 표시판의 제조 방법은 기판 위에 감광막을 형성하는 단계, 상기 감광막을 노광 및 현상하여 제1 고랑, 제2 고랑 및 수용부를 가지는 차광 부재를 형성하는 단계, 상기 제1 고랑에 게이터선의 하부막을 형성하는 단계, 상기 하부막 위에 상기 게이터선의 상부막을 형성하는 단계, 상기 기판 및 상기 게이트선의 상부막 위에 게이트 절연막을 형성하는 단계, 상기 게이터 절연막 위에 반도체층을 형성하는 단계, 상기 제2 고랑에 데이터선 및 드레인 전극을 형성하는 단계, 그리고 상기 드레인 전극과 연결되는 화소 전극을 형성하는 단계를 포함한다.
상기 차광 부재를 형성하는 단계에서, 상기 제1 고랑 및 상기 제2 고랑은 슬릿 노광을 이용하여 만들어질 수 있다.
상기 게이트선의 하부막은 스퍼터링 방법을 사용하여 형성될 수 있다. 상기 게이터선의 상부막은 무전해 도금 또는 전해 도금에 의해 형성될 수 있다.
상기 데이터선 및 상기 드레인 전극을 형성하는 단계는, 상기 제2 고랑에 금속막을 스퍼터링 방법으로 적층하여상기 데이터선 및 상기 드레인 전극의 하부막을 형성하는 단계, 그리고 상기 하부막 위에 상기 데이터선 및 상기 드레인 전극의 상부막을 형성하는 단계를 포함할 수 있다.
상기 데이터선의 상부막과 상기 드레인 전극의 상부막은 무전해 도금 또는 전해 도금에 의해 형성될 수 있다.
상기 감광막은 양의 감광성을 가질 수 있다.
상기 박막 트랜지스터 표시판의 제조 방법은 상기 수용부에 색필터를 형성하는 단계를 더 포함할 수 있다.
상기 색필터는 상기 게이트 절연막 위에 위치하거나 또는 상기 기판 및 상기 게이트 절연막 사이에 위치할 수 있다.
본 발명의 실시예에 의하면, 슬릿 공정을 통해 차광 부재에 고랑을 형성하기 때문에 기판이나 게이트 절연막 등에 별도의 고랑을 형성할 필요가 없고, 차광 부재의 고랑에 게이트선 및 데이터선을 형성하기 때문에 이들의 오정렬을 방지할 수 있다.
또한 차광 부재의 고랑 깊이를 조절함으로써 구리로 만들어진 게이트선 또는 데이터선의 두께를원하는 대로 설계하여 저항을 줄일 수 있다.
또한 차광 부재에 의해 데이터선과 화소 전극이 이격되므로 기생 용량의 발생을 줄일 수 있다.
또한 잉크젯 방법으로 색필터를 형성할 때 차광 부재를 둑으로 사용할 수 있으므로, 별도의 둑을 형성하기 위한 추가적인 공정이 필요하지 않다. 따라서 박막 트랜지스터 표시판의 제조 공정을 단순화할 수 있으며 나아가 제조 원가 절감 및 생산성을 향상시킬 수 있다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본 발명의 실시예에 대하여 첨부한 도면을 참고로 하여 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른부분 "바로 위에" 있는 경우뿐 아니라 그 중간에또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는중간에 다른 부분이 없는 것을뜻한다.
그러면, 본 발명의 한 실시예에 따른 표시판에 대하여 도1 및 도 2를 참고하여 설명한다.
도 1은 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 배치도이고, 도 2는 도 1의 박막 트랜지스터 표시판을 II-II선을 따라 자른 단면도이다.
도 1 및 도 2를 참고하면, 유리 또는 플라스틱 따위의 절연 물질로 만들어진 기판(110) 위에 차광 부재(light blocking member)(220)가 형성되어 있다. 차광 부재(220)는 양의 감광성 또는 음의 감광성을 가진 유기 물질로 만들어질 수 있다. 차광 부재(220)는 가로 및 세로 방향으로 뻗어 있는 고랑(furrow)(225a, 225b)과 행렬의 형태로 배열된 복수의 수용부(227)를 포함한다. 가로 방향으로 뻗어 있는 고랑(이하'가로 방향 고랑'이라 함)(225a) 및 세로 방향으로 뻗어 있는 고랑(이하'세로 방향 고랑'이라 함)(225b)은 각기 가로 및 세로 방향을 기준으로 돌출되어 있는 부분도 있다. 가로 방향 고랑(225a)은 게이트선(121), 데이터선(171)의 소스 전극(173) 일부분 및 드레인 전극(175) 형성을 위한 고랑이며, 세로 방향 고랑(225b)은 데이터선 형성을 위한 고랑으로 데이터 고랑으로 표현할 수도 있다.
고랑(225a, 225b)의 깊이는 0.3㎛ 내지 2㎛일 수 있다. 가로 방향 고랑(225a)과 세로 방향 고랑(225b)의 깊이는 서로 다르다. 그러나 가로 및 세로 방향 고랑(225a, 225b)의 깊이가 동일할 수도 있다. 수용부(227)를 정의하는 차광 부재(220)의 한 쪽 면은 계단 모양이다. 그러나 수용부(227)의 평면 모양은 사각형 등 다른 모양일 수 있다.
차광 부재(220)의 가로 방향 고랑(225a)에는 게이트선(121)이 형성되어 있다. 게이트선(121)은 게이트 신호를 전달하며 복수의 게이트 전극(124)을 포함한다. 게이트선(121)은 가로 방향 고랑(225a)과 대략 동일한 평면 모양을 가질 수 있다.
게이트선(121)은 하부막(121p)과 상부막(121q)의 이중막 구조를 가진다.
상부막(121q)은 무전해 도금 방법을 이용하여 구리(Cu)로 만들어질 수 있다. 하부막(121p)은 몰리브덴(Mo), 티타늄(Ti) 또는 MoN, MoTi, MoZr, MoNb 따위의 몰리브덴 합금으로 만들어질 수 있다. 이러한 물질로 만들어진 하부막(121p)은 다른 물질과의 물리적, 화학적, 전기적 접촉 특성이 우수하며 특히 구리의 무전해 도금을 용이하게 한다. 한편, 상부막(121q)은 전해 도금 방법을 이용하여 구리로 만들어질 수도 있다.
이와는 달리 게이트선(121)은 단일막 구조를 가질 수도 있다.
기판(110) 및 게이트선(121)의 위와 세로 방향 고랑(225b)에는 질화규 소(SiNx) 또는 산화규소(SiOx) 따위로 만들어진 게이트 절연막(140)이 형성되어 있다.
게이트 절연막(140) 위에는 섬형 반도체층(154) 및 저항성 접촉 부재(ohmic contact)(163, 165)가 차례로 형성되어 있다. 이들은 게이트 전극(124)과 중첩하며 가로 방향 고랑(225a) 내에 위치한다. 반도체층(154)은 수소화 비정질 규소(hydrogenated amorphous silicon) 또는 다결정 규소(polysilicon)와 같은 물질로 만들어질 수 있다. 저항성 접촉 부재(163, 165)는 불순물이 고농도로 도핑되어 있는 비정질 규소 또는 다결정 규소로 만들어질 수 있다.
게이트 절연막(140) 및 저항성 접촉 부재(163, 165) 위에는 데이터선(171)과 드레인 전극(175)이 형성되어 있다. 데이터선(171)은 데이터 신호를 전달하며 게이트 전극(124)을 향하여 뻗은 소스 전극(173)을 포함한다. 드레인 전극(175)은 데이터선(171)과 분리되어 있으며 게이트 전극(124)을 중심으로 소스 전극(173)과 마주 한다. 소스 전극(173)과 드레인 전극(175) 사이에는 반도체층(154)의 노출된 부분이 있다.
데이터선(171) 및 드레인 전극(175)의 표면은 고랑(225a, 225b) 내에 위치하거나 고랑(225a, 225b)보다 높은 곳에 위치할 수 있다.
데이터선(171) 및 드레인 전극(175)의 아래에 존재하는 저항성 접촉 부재(163, 165)는 반도체층(154)과 데이터선(171) 및 드레인 전극(175) 사이의 접촉 저항을 낮추어 준다.
데이터선(171) 및 드레인 전극(175)은 게이트선(121)과 마찬가지로 하부 막(171p, 175p)과 상부막(171q, 175q)의 이중막 구조를 가진다.
데이터선(171) 및 드레인 전극(175)의 상부막(171q, 175q)은 무전해 도금 방법 또는 전해 도금 방법을 이용하여 만들어질 수 있다. 상부막(171q, 175q)과 하부막(171p, 175p)은 각기 게이트선(121)의 상부막(121q) 및 하부막(121p)과 동일한 재료로 동일한 방법을이용하여 만들어질 수 있다. 그러나 데이터선(171)은 단일막을 가질 수도 있다.
도 2에서 소스 전극(173)에 대하여 하부막은 영문자 p를, 상부막은 영문자 q를 도면 부호에 덧붙여 표기하였다.
데이터선(171) 및 드레인 전극(175)은 저항성 접촉 부재(163, 165)와 실질적으로 동일한 평면 모양을 가질 수 있다.
하나의 게이트 전극(124), 하나의 소스 전극(173) 및 하나의 드레인 전극(175)은 반도체층(154)과 함께 하나의 박막 트랜지스터(thin film transistor, TFT)를 이루며, 박막 트랜지스터의 채널(channel)은 소스 전극(173)과 드레인 전극(175) 사이의 반도체층(154)에 형성된다.
게이트 절연막(140) 위에는 또한 복수의 색필터(230)가 형성되어 있다.
색필터(230)는 차광 부재(220)의 수용부(227) 내에 위치한다. 색필터(230)의 높이는 차광 부재(220)의 높이와 동일한 값을 가지거나 차광 부재(220)의 높이보다 작은 값을 가질 수 있다. 색필터(230)는 유기 물질로 만들어질 수 있으며, 적색, 녹색 및 청색의 삼원색 등 기본색 중 하나를 나타낼 수 있다. 그러나 도 5에서 보는 바와 같이 색필터(230)는 기판(110)과 게이트 절연막(140) 사이에 형성 될 수도 있다.
데이터선(171), 드레인 전극(175) 및 색필터(230) 위에는 보호막(180)이 형성되어 있다. 보호막(180)은 질화규소(SiNx)나 산화규소(SiOx)와 같은 무기 절연물로 만들어진다. 또한 보호막(180)은 유기막의 우수한 절연 특성을 살리면서도 노출된 반도체에 해가 가지 않도록 무기막과 유기막의 이중막 구조를 가질 수도 있다. 보호막(180)에는 드레인 전극(175)을 노출하는 접촉 구멍(185)이 형성되어 있다.
보호막(180) 위에는 화소 전극(191)이 형성되어 있다. 이들은 ITO 또는 IZO 등의 투명한 도전 물질로 만들어질 수 있다. 화소 전극(191)은 접촉 구멍(185)을 통하여 드레인 전극(175)과 연결되어 있다.
다음, 도 3 및 도 4를 참고하여 차광 부재(220)의 고랑(225a, 225b) 깊이 및 색필터(230)의 높이 등에 대하여 좀 더 자세하게 살펴본다.
도 3은 도 2의 A 부분 확대도이고, 도 4는 도 2의 B 부분 확대도이다.
도 3을 참고하면, 차광 부재(220)의 세로 방향 고랑(225b) 깊이(d1)는 0.3㎛ 내지 1㎛ 수 있다. 이 세로 방향 고랑(225b)에는 게이트 절연막(140) 및 데이터선(171)이 위치한다. 데이터선(171)의 상부 표면은 차광 부재(220)의 상부에 위치한 게이트 절연막(140)의 상부 표면과 동일한 평면 상에 위치한다. 그러나 데이터선(171)의 상부 표면은 게이트 절연막(140)의 상부 표면보다 낮은 곳에 위치하여 차광 부재(220)의 상부와 동일한 평면 또는 세로 방향 고랑(225b) 내에 위치할 수 있다. 데이터선(171)의 상부 표면은 게이트 절연막(140)의 상부 표면보다 높은 곳에 위치할 수도 있다.
차광 부재(220)의 높이(h1)는 세로 방향 고랑(225b)의 깊이(d1)보다 큰 값을 가진다. 그러나 도 6에서 보는 바와 같이 세로 방향 고랑(225b)이 기판(110)을 노출시키고 있는 경우, 차광 부재(220)의 높이와 세로 방향 고랑(225b)의 깊이가 동일할 수 있다.
도 4를 참고하면, 차광 부재(220)의 가로 방향 고랑(225a) 깊이(d2)는 1㎛ 내지 2㎛일 수 있다. 이 가로 방향 고랑(225a)에는 게이트선(121), 게이트 절연막(140), 반도체층(154), 저항성 접촉 부재(163, 165), 데이터선(171) 및 드레인 전극(175)이 위치한다. 차광 부재(220)의 높이(h1)는 가로 방향 고랑(225a)의 깊이(d2)보다 큰 값을 가지나 도 6에서 보는 바와 같이 가로 방향 고랑(225a)이 기판(110)을 노출시키고 있는 경우, 차광 부재(220)의 높이와 가로 방향 고랑(225a)의 깊이가 동일할 수 있다.
차광 부재(220)의 가로 방향 고랑(225a)에는 세로 방향 고랑(225b)에 비해 게이트선(121) 및 반도체층(154) 등이 더 존재하므로, 가로 방향 고랑(225a)의 깊이(d2)가 세로 방향 고랑(225b)의 깊이(d1)보다 크다. 따라서 소스 전극(173) 및 드레인 전극(175)의 상부 표면이 차광 부재(220)의 상부에 위치한 게이트 절연막(140)의 상부 표면과 동일한 평면 상에 위치할 수 있다. 그러나 소스 전극(173) 및 드레인 전극(175)의 상부 표면은 게이트 절연막(140)의 상부 표면보다 낮은 곳 에 위치하여 가로 방향 고랑(225a)을 벗어나지 않거나 또는 게이트 절연막(140)의 상부 표면보다 높은 곳에 위치할 수도 있다.
다시 도 3 및 도 4를 참고하면, 차광 부재(220)의 수용부(227)에는 색필터(230)가 위치한다. 색필터(230) 평면 경계에서의 표면 높이(h2)는 차광 부재(220)의 높이(h1)와 동일한 값을 가진다. 즉 색필터(230)의 높이(h2)와 그 아래에 위치한 게이트 절연막(140)의 두께를 합한 값은 차광 부재(220)의 높이(h1)와 그 위에 위치한 게이트 절연막(140)의 두께를 합한 값과 실질적으로 동일하다. 그러나 색필터(230)의 높이(h2)는 차광 부재(220)의 높이(h1)보다 크거나 작은 값을 가질 수도 있다. 도 5의 경우에도 기판(110)과 게이트 절연막(140) 사이에 형성되어 있는 색필터(230)의 표면 높이(h2)는 차광 부재의 높이(h1)와 동일하거나 그 보다 작은 값을 가질 수 있다.
다음, 도 1 및 도 2의 구조를 가지는 박막 트랜지스터 표시판의 제조 방법에 대하여 도 7 내지 도 13을 도 1 및 도 2와 함께 참고하여 설명한다.
도 7 내지 도 13은 박막 트랜지스터 표시판의 제조 공정을 차례로 나타낸 단면도이다.
우선, 도 7에서 보는 바와 같이기판(110) 위에 양의 감광성을 가진 유기 물질을 적층하여 감광막(50)을 형성한다. 그러나 음의 감광성을 가진 유기 물질을 적층할 수도 있다.
다음으로, 도 8에서 보는 바와 같이 감광막(50)을 노광 및 현상하여 가로 및 세로 방향 고랑(225a, 225b)과 수용부(227)를 가지는 차광 부재(220)를 형성한다. 양성 감광막(50)은 빛을 받는 부분이 제거되므로 가로 및 세로 방향 고랑(225a, 225b)과 수용부(227)의 깊이를 조절하기가 용이하다. 여기서 가로 및 세로 방향 고랑(225a, 225b)은 슬릿 노광을 이용하여 만들 수 있다. 가로및 세로 방향 고랑(225a, 225b)은 서로 다른 깊이를 가진다. 그러나 가로 및 세로 방향 고랑(225a, 225b) 모두가 동일한 깊이를 가질 수 있으며, 나아가 기판(110)을 노출시킬 수도 있다.
다음으로, 도 9에서 보는 바와 같이 가로 방향 고랑(225a)에 몰리 브덴 등의 금속 따위를 스퍼터링으로 적층하여 게이트선(121)의 하부막(121p)을 형성한다. 마스크를 이용하여 가로 방향 고랑(225a)을 제외한 부분은 가린 상태에서 스퍼터링을 수행하므로, 가로 방향 고랑(225a)에만 하부막(121p)이 형성된다. 이어서 구리를 무전해 도금(electroless plating)하여 게이트선(121)의 상부막(121q)을 형성한다. 이때 하부막(121p)은 구리의 시드층(seed layer) 역할을 한다. 게이트선(121)의 상부막(121q)은 전해 도금(electro plating)으로 만들 수도 있다. 게이트선(121)의 두께는 가로 방향 고랑(225a) 깊이를 조절함으로써 원하는 대로 설계할 수 있다.
다음으로, 도 10에서 보는 바와 같이 기판(110), 게이트선(121) 및 고랑(225a, 225b) 위에 게이트 절연막(140)을 형성한다. 그런 다음, 게이트 절연막(140) 위에 섬형 반도체층(154)과 저항성 접촉 부재(163, 165)를 차례로 형성한다.
다음으로, 도 11에서 보는 바와 같이 고랑(225a, 225b)에 위치한 게이트 절 연막(140), 반도체층(154) 및 저항성 접촉 부재(163, 165) 위에 소스 전극(173)을 포함하는 데이터선(171) 및 드레인 전극(175) 전극을 형성한다. 데이터선(171) 및 드레인 전극(175)은 게이트선(121)과 마찬가지로 이중막으로 만들어지며, 형성 방법은 게이트선(121)의 형성 방법과 실질적으로 동일하다.
다음으로, 도 12에서 보는 바와 같이 차광 부재(225)의 수용부(227)에 유기물 용액을 잉크젯 방법으로 넣고 말려서 색필터(230)를 형성한다. 이때 차광 부재(220)는 둑의 역할을 하므로 색필터(230)를 만들 때 필요한 유기물 용액의 양에 맞추어 차광 부재(220)의 높이를 결정한다. 유기물 용액의 표면은 차광 부재(220) 상부에 위치한 게이트 절연막(140)의 상부 표면과 동일한 평면 상에 위치하고 있으나 그보다 낮은 곳에 위치할 수 있다. 본 실시예에서 차광 부재(220)는 둑으로 이용되므로, 색필터(230) 형성을 위해 별도의 둑을 만들 필요가 없다. 이로써 박막 트랜지스터 표시판의 제조 공정을 단순화하고 제조 원가를 절감할 수 있다.
다음으로, 도 13에서 보는 바와 같이 질화규소나 산화규소로 보호막(180)을 적층한 후 식각하여 접촉 구멍(185)을 형성한다. 그런 다음, 보호막(180) 위에 화소 전극(191)을 형성한다. 화소 전극(191)은 차광 부재(220)에 의해 데이터선(171)과 떨어져 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
도 1은 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 배치도이고,
도 2는 도 1의 박막 트랜지스터 표시판을 II-II선을 따라 자른 단면도이고,
도 3은 도 2의 A 부분 확대도이고,
도 4는 도 2의 B 부분 확대도이고,
도 5 및 도 6은 본 발명의 다른 실시예에 따른 박막 트랜지스터 표시판의 단면도이고,
도 7 내지 도 13은 박막 트랜지스터 표시판의 제조 공정을 차례로 나타낸 단면도이다.
<도면 부호의 설명>
110: 기판 121: 게이트선
124: 게이트 전극 140: 게이트 절연막
154: 반도체 163, 165: 저항성 접촉 부재
171: 데이터선 173: 소스 전극
175: 드레인 전극 180: 보호막
185: 접촉 구멍 191: 화소 전극
220: 차광 부재 225: 고랑
227: 수용부 230: 색필터

Claims (24)

  1. 기판,
    기판 위에 형성되며 제1 고랑과 수용부를 가지는 차광 부재,
    상기 제1 고랑에 위치하는 게이트선,
    상기 게이트선 위에 위치하는 반도체층,
    상기 반도체층 위에 위치하는 데이터선 및 드레인 전극, 그리고
    상기 드레인 전극과 연결되어 있는 화소 전극
    을 포함하는 박막 트랜지스터 표시판.
  2. 제1항에서,
    상기 게이트선은 상부막과 하부막을포함하며 상기 상부막은 구리를 포함하는 박막 트랜지스터 표시판.
  3. 제2항에서,
    상기 하부막은 몰리브덴, 몰리브덴 합금, 티타늄 및 이들의 조합으로 이루어진 군에서 선택된 물질을 포함하는 박막 트랜지스터 표시판.
  4. 제1항에서,
    상기 제1 고랑의 깊이는1㎛ 내지 2㎛인 박막 트랜지스터 표시판.
  5. 제4항에서,
    상기 차광 부재는 제2 고랑을 더 포함하며,
    상기 데이터선 및 상기 드레인 전극은 상기 제2 고랑에 위치하는 박막 트랜지스터 표시판.
  6. 제5항에서,
    상기 제2 고랑의 깊이는 상기 제1 고랑의 깊이보다 얕은 박막 트랜지스터 표시판.
  7. 제5항에서,
    상기 제1 고랑 또는 상기 제2 고랑은 상기 기판을 노출시키는 박막 트랜지스터 표시판.
  8. 제1항에서,
    상기 수용부에 위치하는 색필터를더 포함하는 박막 트랜지스터 표시판.
  9. 제8항에서,
    상기 색필터의 평면 경계에서의 표면 높이가 상기 차광 부재의 높이와 동일한 값을 가지거나 상기 차광 부재의 높이보다 작은 값을가지는 박막 트랜지스터 표 시판.
  10. 제8항에서,
    상기 기판 및 상기 게이트선 위에 형성되어 있는 게이트 절연막을 더 포함하며,
    상기 색필터는 상기 게이트 절연막 위에 위치하거나 또는 상기 게이트선과 상기 게이트 절연막 사이에 위치하는 박막 트랜지스터 표시판.
  11. 제8항에서,
    상기 색필터, 상기 반도체층, 상기 데이터선 및 상기 드레인 전극 위에 위치하는 보호막을 더 포함하는 박막 트랜지스터 표시판.
  12. 기판,
    기판 위에 형성되며 데이터 고랑을 가지는 차광 부재,
    상기 기판 위에 형성되어 있는 게이트선,
    상기 게이트선 위에 형성되어 있는 반도체층,
    상기 데이터 고랑에 위치하는 데이터선,
    상기 반도체층 및 상기 데이터선 위에 형성되어 있는 보호막, 그리고
    상기 보호막 위에 형성되어 있으며 상기 데이터선으로부터데이터 전압을 인가 받는 화소 전극
    을 포함하는 박막 트랜지스터 표시판.
  13. 제12항에서,
    상기 데이터선은 상부막과 하부막을포함하며 상기 상부막은 구리를 포함하는 박막 트랜지스터 표시판.
  14. 제12항에서,
    상기 데이터 고랑은 상기 기판을 노출시키는 박막 트랜지스터 표시판.
  15. 기판 위에 감광막을 형성하는 단계,
    상기 감광막을 노광 및 현상하여 제1 고랑, 제2 고랑 및 수용부를 가지는 차광 부재를 형성하는 단계,
    상기 제1 고랑에 게이터선의 하부막을 형성하는단계,
    상기 하부막 위에 상기 게이터선의 상부막을 형성하는 단계,
    상기 기판 및 상기 게이터선의 상부막 위에 게이트 절연막을 형성하는 단계,
    상기 게이터 절연막 위에 반도체층을 형성하는 단계,
    상기 제2 고랑에 데이터선 및 드레인 전극을 형성하는 단계, 그리고
    상기 드레인 전극과 연결되는 화소 전극을 형성하는 단계
    를 포함하는 박막 트랜지스터 표시판의 제조 방법.
  16. 제15항에서,
    상기 차광 부재를 형성하는 단계에서, 상기 제1 고랑 및 상기 제2 고랑은 슬릿 노광을 이용하여 만들어지는 박막 트랜지스터의 표시판의 제조 방법.
  17. 제16항에서,
    상기 게이트선의 하부막은 스퍼터링 방법을 사용하여 형성되는 박막 트랜지스터 표시판의 제조 방법.
  18. 제17항에서,
    상기 게이터선의 상부막은 무전해 도금 또는 전해 도금에 의해 형성되는 박막 트랜지스터 표시판의 제조 방법.
  19. 제15항에서,
    상기 데이터선 및 상기 드레인 전극을 형성하는 단계는,
    상기 제2 고랑에 금속막을 스퍼터링 방법으로 적층하여 상기 데이터선 및 상기 드레인 전극의 하부막을 형성하는 단계, 그리고
    상기 하부막 위에 상기 데이터선 및 상기 드레인 전극의 상부막을 형성하는 단계
    를 포함하는
    박막 트랜지스터 표시판의 제조 방법.
  20. 제19항에서,
    상기 데이터선의 상부막과 상기 드레인 전극의 상부막은 무전해 도금 또는 전해 도금에 의해 형성되는 박막 트랜지스터 표시판의 제조 방법.
  21. 제15항에서,
    상기 감광막은 양의 감광성을 가지는 박막 트랜지스터 표시판의 제조 방법.
  22. 제15항에서,
    상기 수용부에 색필터를 형성하는단계를 더 포함하는 박막 트랜지스터 표시판의 제조 방법.
  23. 제22항에서,
    상기 색필터는 상기 게이트 절연막 위에 위치하는 박막 트랜지스터 표시판의 제조 방법.
  24. 제22항에서,
    상기 색필터는 상기 기판 및 상기 게이트 절연막 사이에 위치하는 박막 트랜지스터 표시판의 제조 방법.
KR1020080006756A 2008-01-22 2008-01-22 박막 트랜지스터 표시판 및 이를 제조하는 방법 KR20090080790A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020080006756A KR20090080790A (ko) 2008-01-22 2008-01-22 박막 트랜지스터 표시판 및 이를 제조하는 방법
US12/240,707 US20090184323A1 (en) 2008-01-22 2008-09-29 Thin film transistor array panel and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080006756A KR20090080790A (ko) 2008-01-22 2008-01-22 박막 트랜지스터 표시판 및 이를 제조하는 방법

Publications (1)

Publication Number Publication Date
KR20090080790A true KR20090080790A (ko) 2009-07-27

Family

ID=40875753

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080006756A KR20090080790A (ko) 2008-01-22 2008-01-22 박막 트랜지스터 표시판 및 이를 제조하는 방법

Country Status (2)

Country Link
US (1) US20090184323A1 (ko)
KR (1) KR20090080790A (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI479574B (zh) * 2009-03-16 2015-04-01 Hannstar Display Corp Ｔｆｔ陣列基板及其製造方法
KR102201827B1 (ko) * 2014-09-16 2021-01-13 엘지디스플레이 주식회사 유기발광표시장치, 유기발광표시패널 및 그 제조방법
CN106997130B (zh) * 2017-04-05 2018-06-15 惠科股份有限公司 一种显示面板及其制程和显示装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4692699B2 (ja) * 2000-12-07 2011-06-01 日本電気株式会社 アクティブマトリクス型液晶表示装置
JP2004045576A (ja) * 2002-07-09 2004-02-12 Sharp Corp 液晶表示装置及びその製造方法
KR100938887B1 (ko) * 2003-06-30 2010-01-27 엘지디스플레이 주식회사 액정표시장치용 어레이기판과 그 제조방법
KR20080008562A (ko) * 2006-07-20 2008-01-24 삼성전자주식회사 어레이 기판의 제조방법, 어레이 기판 및 이를 갖는표시장치

Also Published As

Publication number Publication date
US20090184323A1 (en) 2009-07-23

Similar Documents

Publication Publication Date Title
US10312268B2 (en) Display device
KR101325053B1 (ko) 박막 트랜지스터 기판 및 이의 제조 방법
KR102420398B1 (ko) 액정 표시 장치 및 그 제조방법
KR101720524B1 (ko) 액정표시장치 및 그 제조방법
KR101472849B1 (ko) 박막트랜지스터 기판, 이의 제조 방법 및 이를 갖는액정표시패널
KR20070121403A (ko) 전기 영동 표시 장치 및 그 제조 방법
KR20090090583A (ko) 표시판 및 그 제조 방법
WO2016029601A1 (zh) 阵列基板及其制备方法、显示装置
KR101261609B1 (ko) 박막 트랜지스터, 표시판 및 그 제조 방법
KR20090126589A (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR20100088017A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
JP2006178449A (ja) 薄膜トランジスタ表示板
US7414691B2 (en) Liquid crystal display device with prevention of defective disconnection of drain/pixel electrodes by forming two conductive layers on top of entire pixel electrode and then removing a portion of both therefrom
KR20090080788A (ko) 박막 트랜지스터 표시판 및 이를 제조하는 방법
JP2006201776A (ja) 光マスク、及びそれを用いた薄膜トランジスタ表示パネルの製造方法
KR20080076459A (ko) 박막 트랜지스터 표시판 및 박막 트랜지스터 표시판의 제조방법
KR20160128518A (ko) 표시장치 및 그 제조방법
KR20120043404A (ko) 표시장치 및 이의 제조방법
KR20090080790A (ko) 박막 트랜지스터 표시판 및 이를 제조하는 방법
US20060065894A1 (en) Thin film transistor array panel and manufacturing method thereof
KR20090068758A (ko) 표시판 및 그 제조 방법
JP2013222178A (ja) 表示装置
KR20070018587A (ko) 박막 트랜지스터 기판 및 그 제조 방법
CN118198070A (zh) 阵列基板及其制备方法、显示面板和显示装置
KR20160066664A (ko) 산화물 박막트랜지스터 및 그 제조 방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application