KR20090090583A - 표시판 및 그 제조 방법 - Google Patents
표시판 및 그 제조 방법 Download PDFInfo
- Publication number
- KR20090090583A KR20090090583A KR1020080015881A KR20080015881A KR20090090583A KR 20090090583 A KR20090090583 A KR 20090090583A KR 1020080015881 A KR1020080015881 A KR 1020080015881A KR 20080015881 A KR20080015881 A KR 20080015881A KR 20090090583 A KR20090090583 A KR 20090090583A
- Authority
- KR
- South Korea
- Prior art keywords
- data line
- gate line
- line
- forming
- gate
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 30
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 15
- 239000004065 semiconductor Substances 0.000 claims abstract description 44
- 239000010409 thin film Substances 0.000 claims description 33
- 239000010949 copper Substances 0.000 claims description 21
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 19
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 13
- 239000010408 film Substances 0.000 claims description 13
- 229910052709 silver Inorganic materials 0.000 claims description 13
- 239000004332 silver Substances 0.000 claims description 13
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 12
- 229910052802 copper Inorganic materials 0.000 claims description 12
- 239000010936 titanium Substances 0.000 claims description 12
- 238000002161 passivation Methods 0.000 claims description 11
- 238000007772 electroless plating Methods 0.000 claims description 10
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 7
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 7
- 229910052750 molybdenum Inorganic materials 0.000 claims description 7
- 239000011733 molybdenum Substances 0.000 claims description 7
- 229910052759 nickel Inorganic materials 0.000 claims description 7
- 229910052719 titanium Inorganic materials 0.000 claims description 7
- 230000001681 protective effect Effects 0.000 claims description 3
- 239000010410 layer Substances 0.000 claims 14
- 239000011241 protective layer Substances 0.000 claims 1
- 238000009271 trench method Methods 0.000 claims 1
- 239000000758 substrate Substances 0.000 abstract description 22
- 239000011521 glass Substances 0.000 abstract description 3
- 229910052751 metal Inorganic materials 0.000 description 16
- 239000002184 metal Substances 0.000 description 16
- 229910045601 alloy Inorganic materials 0.000 description 8
- 239000000956 alloy Substances 0.000 description 8
- 229910021417 amorphous silicon Inorganic materials 0.000 description 5
- 239000012535 impurity Substances 0.000 description 4
- 238000000151 deposition Methods 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 241000270730 Alligator mississippiensis Species 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 239000003792 electrolyte Substances 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 206010047571 Visual impairment Diseases 0.000 description 1
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 1
- -1 aluminum (Al) Chemical class 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 239000008151 electrolyte solution Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 150000003377 silicon compounds Chemical class 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/0004—Devices characterised by their operation
- H01L33/0041—Devices characterised by their operation characterised by field-effect operation
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
- H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Nonlinear Science (AREA)
- Manufacturing & Machinery (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Abstract
본 발명은 하부 게이트선, 상기 하부 게이트선과 교차하는 하부 데이터선, 상기 하부 게이트선 및 상기 하부 데이터선과 연결되어 있는 박막 트랜지스터, 상기 하부 게이트선, 상기 하부 데이터선 및 상기 박막 트랜지스터 위에 형성되어 있으며 상기 하부 게이트선 및 상기 하부 데이터선을 드러내는 복수의 트렌치를 가지는 절연막, 상기 트렌치에 형성되어 있으며 상기 하부 게이트선 위에 형성되어 있는 상부 게이트선, 상기 트렌치에 형성되어 있으며 상기 하부 데이터선 위에 형성되어 있는 상부 데이터선, 그리고 상기 박막 트랜지스터와 연결되어 있는 화소 전극을 포함하는 표시판 및 그 제조 방법에 관한 것이다.
저저항 신호선, 무전해 도금, 트렌치, 리프트 오프
Description
본 발명은 표시판 및 그 제조 방법에 관한 것이다.
널리 사용되는 평판 표시 장치로는 액정 표시 장치, 플라스마 표시 장치 및 유기 발광 표시 장치 등이 있다.
이러한 표시 장치들은 하나 이상의 표시판을 가지며, 이러한 표시판은 전기장 생성 전극과 연결되어 있는 스위칭 소자와 스위칭 소자를 제어하여 전기장 생성 전극에 전압을 인가하기 위한 게이트선 및 데이터선 등 복수의 신호선을 포함한다. 이러한 표시 장치에서 잔상을 줄이고 해상도를 높이기 위해서는 신호선의 저항을 줄이는 것이 바람직하다.
특히 표시 장치들이 대형화되면서 고화질을 구현하기 위해 더욱 개선된 응답 속도가 요구되며, 이를 위해 신호선의 저항을 줄이기 위한 연구가 널리 진행되고 있다.
이와 같이 신호선의 저항을 줄이기 위하여, 알루미늄(Al), 구리(Cu) 및 은(Ag) 등의 저저항 금속을 증착하고 사진 식각하는 방안이 제안되었다. 그러나 이들 저저항 금속은 유리 기판과의 접착성(adhesion)이 불량하고 하부층 또는 상부층으로 확산될 수 있어 실제 공정에 적용하기에는 신뢰성이 떨어진다. 또한 이를 보완하기 위해서는 추가 공정이 필요하다.
또한 신호선의 저항을 줄이기 위해서 금속을 두껍게 증착하는 방법이 있지만, 이 경우 증착 공정 및 사진 식각 공정에서 기판이 휠 수 있어서 후속 공정을 진행하는데 어려움이 있다. 또한 액정 표시 장치의 경우 금속층의 단차로 인해 액정 배향에 영향을 미쳐 빛샘이 발생할 수 있다.
따라서 본 발명이 해결하고자 하는 과제는 신호선의 저저항성 및 신뢰성을 확보하여 신호 지연을 방지하면서도 공정의 안정성을 기하는 것이다.
본 발명의 한 실시예에 따른 표시판은 하부 게이트선, 상기 하부 게이트선과 교차하는 하부 데이터선, 상기 하부 게이트선 및 상기 하부 데이터선과 연결되어 있는 박막 트랜지스터, 상기 하부 게이트선, 상기 하부 데이터선 및 상기 박막 트랜지스터 위에 형성되어 있으며 상기 하부 게이트선 및 상기 하부 데이터선을 드러내는 복수의 트렌치를 가지는 절연막, 상기 트렌치에 형성되어 있으며 상기 하부 게이트선 위에 형성되어 있는 상부 게이트선, 상기 트렌치에 형성되어 있으며 상기 하부 데이터선 위에 형성되어 있는 상부 데이터선, 그리고 상기 박막 트랜지스터와 연결되어 있는 화소 전극을 포함한다.
상기 상부 게이트선은 상기 하부 게이트선보다 두껍고, 상기 상부 데이터선은 상기 하부 데이터선보다 두꺼울 수 있다.
상기 상부 게이트선 및 상부 데이터선은 구리(Cu) 또는 은(Ag)을 포함할 수 있다.
상기 하부 게이트선 및 상기 하부 데이터선은 몰리브덴(Mo), 니켈(Ni) 및 티타늄(Ti)에서 선택된 적어도 하나를 포함할 수 있다.
상기 트렌치는 상기 하부 게이트선 및 상기 하부 데이터선을 따라 선형 모양으로 형성될 수 있다.
상기 박막 트랜지스터 위에는 상기 트렌치가 위치하지 않을 수 있다.
상기 화소 전극은 상기 절연막 하부에 위치할 수 있다.
상기 표시판은 상기 절연막 위에 형성되어 있는 보호막을 더 포함하고, 상기 보호막 및 상기 절연막은 상기 박막 트랜지스터의 일부를 드러내는 접촉 구멍을 가지며, 상기 화소 전극은 상기 보호막 위에서 상기 접촉 구멍을 통하여 상기 박막 트랜지스터와 연결되어 있을 수 있다.
본 발명의 다른 실시예에 따른 표시판은 게이트 전극을 포함하는 하부 게이트선, 상기 하부 게이트선 위에 형성되어 있는 게이트 절연막, 상기 게이트 절연막 위에 위치하는 반도체, 상기 반도체와 일부 중첩하는 소스 전극을 포함하는 하부 데이터선 및 상기 반도체와 일부 중첩하며 상기 소스 전극과 마주하는 드레인 전극, 상기 하부 데이터선 및 드레인 전극 위에 위치하며 상기 하부 게이트선 및 상기 데이터선을 드러내는 복수의 트렌치를 가지는 절연막, 상기 트렌치에서 상기 하 부 게이트선 위에 형성되어 있는 상부 게이트선, 상기 트렌치에서 상기 하부 데이터선 위에 형성되어 있는 상부 데이터선, 그리고 상기 드레인 전극과 연결되어 있는 화소 전극을 포함한다.
상기 트렌치는 선형 모양일 수 있으며, 상기 트렌치는 상기 게이트 전극, 상기 소스 전극 및 상기 드레인 전극 위에는 위치하지 않을 수 있다.
본 발명의 한 실시예에 따른 표시판의 제조 방법은 하부 게이트선을 형성하는 단계, 상기 하부 게이트선 위에 반도체를 형성하는 단계, 상기 하부 게이트선과 교차하는 하부 데이터선을 형성하는 단계, 상기 하부 데이터선 위에 상기 하부 게이트선 및 상기 하부 데이터선을 드러내는 트렌치를 가지는 절연막을 형성하는 단계, 그리고 상기 트렌치에 상기 하부 게이트선 위에 위치하는 상부 게이트선과 상기 하부 데이터선 위에 위치하는 상부 데이터선을 동시에 형성하는 단계를 포함한다.
상기 상부 게이트선 및 상부 데이터선은 구리(Cu) 또는 은(Ag)을 포함할 수 있다.
상기 상부 게이트선 및 상부 데이터선을 형성하는 단계는 무전해 도금 방법으로 수행할 수 있다.
상기 상부 게이트선 및 상부 데이터선을 형성하는 단계는 리프트 오프(lift-off) 방법으로 수행할 수 있다.
본 발명의 다른 실시예에 따른 표시판의 제조 방법은 게이트 전극을 포함하는 하부 게이트선을 형성하는 단계, 상기 하부 게이트선 위에 게이트 절연막을 형 성하는 단계, 상기 게이트 절연막 위에서 상기 게이트 전극과 중첩하는 반도체를 형성하는 단계, 상기 반도체와 일부 중첩하는 소스 전극을 포함하는 하부 데이터선과 상기 반도체와 일부 중첩하고 상기 소스 전극과 마주하는 드레인 전극을 형성하는 단계, 상기 하부 데이터선과 상기 드레인 전극 위에 절연막을 형성하는 단계, 상기 절연막 및 상기 게이트 절연막을 일부 제거하여 상기 하부 게이트선 및 상기 하부 데이터선을 각각 드러내는 복수의 트렌치를 형성하는 단계, 상기 트렌치에 상기 하부 게이트선 위에 위치하는 상부 게이트선과 상기 하부 데이터선 위에 위치하는 상부 데이터선을 형성하는 단계, 그리고 상기 드레인 전극과 연결되어 있는 화소 전극을 형성하는 단계를 포함한다.
상기 상부 게이트선 및 상부 데이터선은 구리(Cu) 또는 은(Ag)을 포함할 수 있다.
상기 상부 게이트선 및 상부 데이터선을 형성하는 단계는 무전해 도금 방법으로 수행할 수 있다.
상기 상부 게이트선 및 상부 데이터선을 형성하는 단계는 리프트 오프 방법으로 수행할 수 있다.
상기 화소 전극을 형성하는 단계는 상기 하부 데이터선 및 상기 드레인 전극을 형성하는 단계 전에 수행할 수 있다.
상기 제조 방법은 상기 상부 게이트선 및 상기 상부 데이터선을 형성하는 단계 후에 상기 상부 게이트선. 상기 상부 데이터선 및 상기 절연막 위에 보호막을 형성하는 단계, 그리고 상기 보호막 및 상기 절연막에 상기 드레인 전극을 드러내 는 접촉 구멍을 형성하는 단계를 더 포함할 수 있고, 상기 화소 전극을 형성하는 단계는 상기 접촉 구멍을 형성하는 단계 후에 수행할 수 있다.
본 발명의 한 실시예에서는 게이트선과 데이터선을 이중층으로 형성함으로써 기판 또는 하부층과의 접착성(adhesion)을 개선하여 배선의 들뜸(lifting) 또는 벗겨짐(peeling)을 방지할 수 있는 동시에 신호 지연을 방지할 수 있다.
또한 게이트선 및 데이터선이 두껍게 형성하여 신호선의 저항을 낮추면서도 상부 게이트선과 상부 데이터선이 중첩하게 형성되지 않음으로써 신호선의 전체 두께를 줄여 기판에 하중이 커지는 것을 방지하여 기판의 휨을 방지할 수 있다.
또한 상부 게이트선과 상부 데이터선이 서로 교차하지 않게 형성함으로써 게이트선과 데이터선이 교차하는 부분에서 단차(step coverage)가 크지 않아서 단차로 인해 발생하는 신호선의 단락 또는 단선 따위의 불량이 발생하는 것을 방지할 수 있다.
또한 저저항 금속으로 만들어진 상부 게이트선 및 상부 데이터선을 하부 게이트선 및 하부 데이터선을 시드 금속층으로 하여 무전해 도금으로 수행함으로써 상부 게이트선 및 상부 데이터선을 동시에 형성할 수 있고 이에 따라 상부 게이트선과 상부 데이터선을 각각 형성할 때와 비교하여 공정을 줄일 수 있다.
그러면 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
[실시예 1]
먼저, 도 1 및 도 2를 참조하여 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판에 대하여 설명한다.
도 1은 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 구조를 도시한 배치도이고, 도 2는 도 1의 박막 트랜지스터 표시판을 II-II'-II" 선을 따라 자른 단면도이다.
투명한 유리 또는 플라스틱 따위로 만들어진 절연 기판(110) 위에 하부 게이트선(121p)이 형성되어 있다. 하부 게이트선(121p)은 주로 가로 방향으로 뻗어 있으며 위 아래로 폭이 넓은 게이트 전극(124)과 외부 회로 연결을 위하여 폭이 넓은 끝 부분(129p)을 포함한다.
하부 게이트선(121p)은 예컨대 몰리브덴(Mo), 니켈(Ni), 티타늄(Ti) 또는 이들의 합금 따위로 만들어질 수 있으며 약 2,000 내지 10,000Å의 두께를 가질 수 있다.
하부 게이트선(121p) 및 절연 기판(110) 위에는 산화규소(SiO2) 또는 질화규소(SiNx) 따위로 만들어진 게이트 절연막(140)이 형성되어 있다.
게이트 절연막(140) 위에는 게이트 전극(124)과 중첩하는 반도체(154)가 형성되어 있고, 반도체(154) 위에는 저항성 접촉 부재(ohmic contact)(163, 165)가 형성되어 있다. 저항성 접촉 부재(163, 165)는 쌍을 이루어 반도체(154) 위에 위치한다. 반도체(154)는 수소화 비정질 규소(a-Si) 또는 다결정 규소(poly-Si)와 같은 규소 화합물 또는 산화아연(ZnO)과 같은 산화물 반도체로 만들어질 수 있으며, 저항성 접촉 부재(163, 165)는 실리사이드(silicide) 또는 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위로 만들어질 수 있다.
게이트 절연막(140) 위에는 또한 화소 전극(191)이 형성되어 있다.
화소 전극(191)은 하부 게이트선(121p) 및 반도체(154)와 분리되어 있으나, 경우에 따라 하부 게이트선(121p)과 일부 중첩할 수도 있다. 화소 전극(191)은 ITO 또는 IZO 따위의 투명 도전체 또는 알루미늄(Al) 또는 은(Ag) 따위의 불투명 도전체로 만들어질 수 있으며, 약 400 내지 3000Å의 두께를 가질 수 있다.
저항성 접촉 부재(163, 165), 화소 전극(191) 및 게이트 절연막(140) 위에는 하부 데이터선(171p) 및 드레인 전극(175)이 형성되어 있다.
하부 데이터선(171p)은 주로 세로 방향으로 뻗어 하부 게이트선(121p)과 교차한다. 각 하부 데이터선(171p)은 게이트 전극(124)을 향하여 뻗어 있는 소스 전 극(173)과 외부 회로 연결을 위하여 폭이 넓은 끝 부분(179p)을 포함한다.
드레인 전극(175)은 하부 데이터선(171p)과 분리되어 있으며 막대 모양인 부분과 폭이 넓은 부분을 가진다. 드레인 전극(175)의 막대 모양 부분은 소스 전극(173)에 의해 일부 둘러싸여 있으며, 드레인 전극(175)의 폭이 넓은 부분은 화소 전극(191) 위에서 화소 전극(191)과 접촉되어 있다. 화소 전극(191)은 드레인 전극(175)으로부터 데이터 전압을 인가받는다.
소스 전극(173)과 드레인 전극(175)은 반도체(154) 위에서 서로 마주한다.
게이트 전극(124), 소스 전극(173) 및 드레인 전극(175)은 반도체(154)와 함께 박막 트랜지스터(Thin Film Transistor, TFT)를 이루며, 박막 트랜지스터의 채널(channel)은 소스 전극(173)과 드레인 전극(175) 사이의 반도체(154)에 형성된다.
하부 데이터선(171p), 드레인 전극(175), 게이트 절연막(140) 및 화소 전극(191) 위에는 절연막(160)이 형성되어 있다.
절연막(160)은 산화규소 또는 질화규소 따위의 무기 절연 물질 또는 유기 절연 물질로 만들어질 수 있으며 약 5,000 내지 30,000Å의 두께를 가질 수 있다.
절연막(160) 및 게이트 절연막(140)에는 복수의 트렌치(trench)(166, 167)가형성되어 있다. 트렌치는 세로 방향으로 뻗어 있는 제1 트렌치(167)와 가로 방향으로 뻗어 있는 제2 트렌치(166)를 포함한다.
제1 트렌치(167)는 하부 데이터선(171p)을 따라 길게 뻗어 있으며 하부 데이터선(171p)을 드러낸다. 제1 트렌치(167)는 하부 데이터선(171p)보다 폭이 좁으 며, 하부 데이터선(171p)의 끝 부분(179p)을 드러내는 폭이 넓은 부분(169)을 포함한다.
제2 트렌치(166)는 하부 게이터선(121p)을 따라 뻗어 있으며 하부 게이트선(121p)을 드러낸다. 제2 트렌치(166)는 하부 게이트선(121p)보다 폭이 좁으며, 하부 게이트선(121p)의 끝 부분(129p)을 드러내는 폭이 넓은 부분(168)을 포함한다.
제2 트렌치(166)는 제1 트렌치(167)와 교차하는 부분과 하부 게이트선(121) 중 박막 트랜지스터가 위치한 부분에는 형성되어 있지 않다.
제1 트렌치(167)에는 상부 데이터선(171q)이 형성되어 있다. 상부 데이터선(171q)은 제1 트렌치(167)에 채워져 있으며 하부 데이터선(171p)의 끝 부분(179p) 위에 위치하는 끝 부분(169)을 포함한다.
제2 트렌치(166)에는 상부 게이트선(121q)이 형성되어 있다. 상부 게이트선(121q)은 제2 트렌치(166)에 채워져 있으며 하부 게이트선(121p)의 끝 부분(129p)위에 위치하는 끝 부분(168)을 포함한다.
상부 데이터선(171q) 및 상부 게이트선(121q)은 구리(Cu), 은(Ag) 또는 이들의 합금과 같은 저저항 금속으로 만들어질 수 있다. 상부 데이터선(171q) 및 상부 게이트선(121q)은 각각 하부 데이터선(171p) 및 하부 게이트선(121q)보다 폭은 좁으나 두께는 두꺼우며, 예컨대 약 5,000 내지 30,000Å의 두께를 가질 수 있다.
이 때 게이트 전극(124), 소스 전극(173) 및 드레인 전극(175), 즉 박막 트랜지스터 위에는 절연막(160)이 덮여 있으므로 상부 게이트선(121q) 또는 상부 데 이터선(171q) 따위의 상부층이 형성되지 않는다.
하부 게이트선(121p)과 상부 게이트선(121q)은 게이트 신호를 전달하고, 하부 데이터선(171p)과 상부 데이터선(171q)은 데이터 신호를 전달한다.
이 때 하부 게이트선(121p)과 하부 데이터선(171p)은 몰리브덴, 니켈, 티타늄 및 이들의 합금 따위로 만들어지므로 기판(110) 또는 하부층과의 접착성(adhesion)이 우수하여 배선의 들뜸(lifting) 또는 벗겨짐(peeling)을 방지할 수 있다. 반면 상부 게이트선(121q)과 상부 데이터선(171q)은 구리, 은 또는 이들의 합금 따위의 저저항 금속으로 만들어지므로 대면적 표시판에서도 신호 지연을 방지할 수 있다.
또한 게이트선 및 데이터선이 두껍게 형성되면서도 상부 게이트선과 상부 데이터선이 중첩하게 형성되지 않음으로써 배선의 전체 두께를 줄여 기판에 하중이 커지는 것을 방지하여 기판의 휨을 방지할 수 있다.
또한 상부 게이트선과 상부 데이터선은 서로 교차하지 않음으로써 게이트선과 데이터선이 교차하는 부분에서 단차(step coverage)가 크지 않아서 단차로 인해 발생하는 신호선의 단락 또는 단선 따위의 불량이 발생하는 것을 방지할 수 있다.
그러면 도 1 및 도 2에 도시한 박막 트랜지스터 표시판을 본 발명의 한 실시예에 따라 제조하는 방법에 대하여 도 3 내지 도 12를 참고하여 설명한다.
도 3, 도 5, 도 7, 도 9 및 도 11은 도 1 및 도 2의 표시판을 본 발명의 한 실시예에 따라 제조하는 방법을 차례로 도시한 배치도이고, 도 4는 도 3의 표시판 을 IV-IV'-IV" 선을 따라 자른 단면도이고, 도 6은 도 5의 표시판을 VI-VI'-VI" 선을 따라 자른 단면도이고, 도 8은 도 7의 표시판을 VIII-VIII'-VIII" 선을 따라 자른 단면도이고, 도 10은 도 9의 표시판을 X-X'-X" 선을 따라 자른 단면도이고, 도 12는 도 11의 표시판을 XII-XII'-XII" 선을 따라 자른 단면도이다.
도 3 및 도 4를 참고하면, 절연 기판(110) 위에 몰리브덴(Mo), 니켈(Ni), 티타늄(Ti) 및 이들의 합금으로 만들어진 시드 금속층(seed metal layer)을 적층하고 사진 식각하여 게이트 전극(124) 및 끝 부분(129p)을 포함하는 하부 게이트선(121p)을 형성한다.
다음 도 5 및 도 6을 참고하면, 하부 게이트선(121p) 및 기판(110) 위에 게이트 절연막(140), 반도체층 및 불순물이 함유된 반도체 층을 차례로 적층한 후 반도체 층 및 불순물이 함유된 반도체 층을 사진 식각하여 게이트 전극(124)과 중첩하는 반도체(154) 및 저항성 접촉층(164)을 형성한다.
다음 도 7 및 도 8을 참고하면, 게이트 절연막(140) 및 저항성 접촉층(164) 위에 투명 도전층 또는 불투명 도전층을 적층한 후 사진 식각하여 두 개의 하부 게이트선(121p) 사이에 위치하는 화소 전극(191)을 형성한다.
다음 도 9 및 도 10을 참고하면, 게이트 절연막(140), 저항성 접촉층(164) 및 화소 전극(191) 위에 몰리브덴(Mo), 니켈(Ni), 티타늄(Ti) 및 이들의 합금으로 만들어진 시드 금속층을 적층하고 사진 식각하여 소스 전극(173) 및 끝 부분(179p)을 포함하는 하부 데이터선(171p)과 드레인 전극(175)을 형성한다.
이어서 소스 전극(173) 및 드레인 전극(175)을 마스크로 하여 저항성 접촉 층(164)을 백 채널 에치(back channel etch, BCE)하여 한 쌍의 저항성 접촉 부재(163, 165)를 형성하고 소스 전극(173)과 드레인 전극(175) 사이에 반도체(154)를 노출한다.
다음 도 11 및 도 12를 참고하면, 하부 데이터선(171p), 드레인 전극(175), 노출된 반도체(154) 및 게이트 절연막(140) 위에 절연막(160)을 적층한다.
이어서, 절연막(160) 및 게이트 절연막(140)을 패터닝하여 복수의 트렌치(166, 167)를 형성한다. 트렌치는 하부 데이터선(171p)을 따라 길게 뻗어 있으며 하부 데이터선(171p)을 드러내는 제1 트렌치(167)와 하부 게이트선(121p)을 따라 뻗어 있으며 하부 게이트선(121p)을 드러내는 제2 트렌치(166)를 포함한다. 또한 제1 트렌치(167)는 하부 데이터선(171p)의 끝 부분(179p)을 드러내는 폭이 넓은 부분(169)을 포함하고 제2 트렌치(166)는 하부 게이트선(121p)의 끝 부분(129p)을 드러내는 폭이 넓은 부분(168)을 포함한다.
다음 도 1 및 도 2를 참고하면, 제1 트렌치(167) 및 제2 트렌치(166)에 상부 데이터선(171q) 및 상부 게이트선(121q)을 동시에 형성한다.
상부 데이터선(171q) 및 상부 게이트선(121q)은 구리 또는 은 따위의 저저항 금속을 포함하는 전해액을 사용한 무전해 도금(electroless plating)으로 수행할 수 있다. 무전해 도금은 기판을 전해액에 담그거나 기판 위에 전해액을 분사하는 방식으로 수행될 수 있다.
이와 같이 본 발명의 한 실시예에 따르면 하부 게이트선(121p) 및 하부 데이터선(171p)을 시드 금속층으로 하여 그 위에 구리, 은 또는 이들의 합금이 성장하 는 무전해 도금을 수행함으로써 끝 부분(129q)을 포함하는 상부 게이트선(121q)과 끝 부분(179q)을 포함하는 상부 데이터선(171q)이 동시에 형성될 수 있다.
또한 본 발명의 한 실시예에 다르면 저저항 금속으로 만들어진 상부 게이트선과 상부 데이터선을 동시에 형성함으로써 각각 형성할 때와 비교하여 공정을 줄일 수 있다.
또한 이러한 게이트선을 두껍게 형성할 때 기존의 사진 식각 방법을 사용하지 않고 시드 금속층을 사용한 무전해 도금 방법을 사용함으로써 기판과의 접착성 불량 문제를 해결할 수 있다.
[실시예 2]
그러면 본 발명의 다른 실시예에 대하여 도 13을 도 1과 함께 참고하여 설명한다.
도 13은 본 발명의 다른 실시예에 따른 박막 트랜지스터 표시판을 보여주는 단면도이다.
전술한 실시예와 동일한 설명은 생략하며 동일한 도면 부호는 동일한 구성 요소를 가리킨다.
본 실시예는 전술한 실시예와 거의 동일하다. 즉 절연 기판(110) 위에 게이트 전극(124)과 끝 부분(129p)을 포함하는 하부 게이트선(121p)이 형성되어 있고 그 위에 게이트 절연막(140), 반도체(154) 및 저항성 접촉 부재(163, 165)가 형성되어 있다. 게이트 절연막(140) 위에는 화소 전극(191)이 형성되어 있고, 화소 전극(191)의 좌우에는 각각 소스 전극(173) 및 끝 부분(179p)을 포함하는 하부 데이 터선(171p)과 드레인 전극(175)이 형성되어 있다. 하부 데이터선(171p), 드레인 전극(175) 및 화소 전극(191) 위에는 복수의 트렌치(166, 167)를 가지는 절연막(160)이 형성되어 있다. 트렌치는 하부 데이터선(171p)을 따라 세로 방향으로 뻗어 있는 제1 트렌치(167)와 하부 게이터선(121p)을 따라 가로 방향으로 뻗어 있는 제2 트렌치(166)를 포함한다. 제1 트렌치(167)와 제2 트렌치(166)는 각각 폭이 넓은 부분(169, 168)을 가진다.
제1 트렌치(167)와 제2 트렌치(166)에는 각각 상부 데이터선(171q) 및 상부 게이트선(121q)이 형성되어 있다. 이 때 상부 데이터선(171q) 및 상부 게이트선(121q)은 전술한 실시예와 달리 스퍼터링(sputtering) 따위의 증착 방법으로 형성된다.
그러면 도 13에 도시한 박막 트랜지스터 표시판을 제조하는 방법에 대하여 도 14 내지 도 16을 도 3 내지 도 10과 함께 참고하여 설명한다.
도 14 내지 도 16은 본 발명의 다른 실시예에 따른 박막 트랜지스터 표시판을 제조하는 방법을 차례로 보여주는 단면도이다.
본 실시예는 전술한 실시예와 달리, 상부 게이트선(121q) 및 상부 데이터선(171q)을 무전해 도금 방법이 아닌 리프트 오프(lift-off) 방법으로 형성한다.
먼저 전술한 실시예와 같이 도 3 내지 도 10과 같은 방법으로 게이트 전극(124) 및 끝 부분(129p)을 포함하는 하부 게이트선(121p), 게이트 절연막(140), 반도체(154), 저항성 접촉 부재(163, 165), 소스 전극(173) 및 끝 부분(179p)을 포함하는 하부 데이터선(171p), 그리고 드레인 전극(175)을 형성한다.
다음 도 14를 참고하면, 하부 데이터선(171), 드레인 전극(175) 및 게이트 절연막(140) 위에 절연막(160)을 적층하고 그 위에 감광막(40)을 도포한다.
다음 도 15를 참고하면, 감광막(40)을 노광 및 현상하여 복수의 감광 패턴(40a)을 형성하고, 감광 패턴(40a)을 마스크로 하여 절연막(160)을 패터닝한다. 이러한 패터닝에 의해 절연막(160)에는 폭이 넓은 부분(169)을 포함하는 제1 트렌치(167)와 폭이 넓은 부분(168)을 포함하는 제2 트렌치(166)가 형성되고, 제1 트렌치(167)와 제2 트렌치(166)를 통해서 그 하부에 위치하는 끝 부분(179p)을 포함하는 하부 데이터선(171p)과 끝 부분(129p)을 포함하는 하부 게이트선(121p)이 각각 노출된다.
다음 도 16을 참고하면, 기판 전면에 구리(Cu) 또는 은(Ag) 따위의 저저항 금속층(170q)을 적층한다. 금속층(170q)은 스퍼터링 따위의 방법으로 형성될 수 있다.
이어서 리프트 오프 방법으로 감광 패턴(40a)을 제거한다. 이 때 감광 패턴(40a)의 측면 및 상부에 위치하는 금속층(170q) 또한 함께 제거된다. 이에 따라 도 13과 같이, 제1 트렌치(167)에는 하부 데이터선(171p) 위에 위치하는 상부 데이터선(171q)이 형성되고, 제2 트렌치(166)에는 하부 게이트선(121p) 위에 위치하는 상부 게이트선(121q)이 형성된다.
[실시예 3]
이하 본 발명의 또 다른 실시예에 대하여 도 17 및 도 18을 참고하여 설명한다.
도 17은 본 발명의 또 다른 실시예에 따른 박막 트랜지스터 표시판의 배치도이고, 도 18은 도 17의 박막 트랜지스터 표시판을 XVIII-XVIII'-XVIII" 선을 따라 자른 단면도이다.
전술한 실시예와 동일한 설명은 생략하며 동일한 도면 부호는 동일한 구성 요소를 가리킨다.
절연 기판(110) 위에 하부 게이트선(121p)이 형성되어 있다. 하부 게이트선(121p)은 주로 가로 방향으로 뻗어 있는 배선 부분, 배선 부분으로부터 위로 확장되어 있는 게이트 전극(124) 및 배선 부분의 끝에 위치하며 외부 회로 연결을 위하여 폭이 넓은 끝 부분(129p)을 포함한다.
하부 게이트선(121p) 및 절연 기판(110) 위에는 게이트 절연막(140)이 형성되어 있고, 게이트 절연막(140) 위에는 세로 방향으로 뻗어 있으며 비정질 또는 결정질 규소 따위로 만들어진 선형 반도체(151)가 형성되어 있다. 선형 반도체(151)는 게이트 전극(124)을 향하여 뻗어 있는 돌출부(154)를 포함한다.
선형 반도체(151) 위에는 실리사이드 또는 n형 불순물이 고농도로 도핑되어 있는 비정질규소 따위로 만들어진 선형 저항성 접촉 부재(161) 및 복수의 섬형 저항성 접촉 부재(165)가 형성되어 있다. 선형 저항성 접촉 부재(161)는 선형 반도체(151)의 돌출부(154)를 향하여 뻗어 있는 돌출부(163)를 포함하며, 돌출부(163)는 섬형 저항성 접촉 부재(165)와 쌍을 이루어 선형 반도체(151)의 돌출부(154) 위에 위치되어 있다.
선형 저항성 접촉 부재(161), 섬형 저항성 접촉 부재(165) 및 게이트 절연 막(140) 위에는 하부 데이터선(171p) 및 드레인 전극(175)이 형성되어 있다.
하부 데이터선(171p)은 세로 방향으로 뻗어 하부 게이트선(121p)과 교차하며, 각 하부 데이터선(171p)은 게이트 전극(124)을 향하여 뻗어 있는 소스 전극(173)과 외부 회로 연결을 위하여 폭이 넓은 끝 부분(179p)을 포함한다.
드레인 전극(175)은 하부 데이터선(171p)과 분리되어 있으며, 선형 반도체(151)의 돌출부(154) 위에서 소스 전극(173)과 서로 마주한다.
게이트 전극(124), 소스 전극(173) 및 드레인 전극(175)은 선형 반도체(151)의 돌출부(154)와 함께 박막 트랜지스터(TFT)를 이룬다.
선형 반도체(151)는 소스 전극(173)과 드레인 전극(175) 사이의 채널 영역을 제외하고는 데이터선(171) 및 드레인 전극(175)과 실질적으로 동일한 평면 모양을 가진다.
선형 저항성 접촉 부재(161)는 선형 반도체(151)와 데이터선(171) 사이에 끼어 있으며 데이터선(171)과 실질적으로 동일한 평면 모양을 가진다. 섬형 저항성 접촉 부재(165)는 선형 반도체(151)와 드레인 전극(175) 사이에 끼어 있으며 드레인 전극(175)과 실질적으로 동일한 평면 모양을 가진다.
하부 데이터선(171p), 드레인 전극(175) 및 게이트 절연막(140) 위에는 절연막(160)이 형성되어 있다. 절연막(160)은 약 5,000 내지 30,000Å의 두께를 가질 수 있다. 절연막(160)은 세로 방향으로 길게 뻗어 있는 제1 트렌치(167)와 가로 방향으로 길게 뻗어 있는 제2 트렌치(166)를 포함한다.
제1 트렌치(167)는 하부 데이터선(171p)을 따라 길게 뻗어 있으며 하부 데이 터선(171p)을 드러낸다. 제1 트렌치(167)는 하부 데이터선(171p)보다 폭이 좁으며, 하부 데이터선(171p)의 끝 부분(179p)을 드러내는 폭이 넓은 부분(169)을 포함한다.
제2 트렌치(166)는 하부 게이터선(121p)의 배선 부분을 따라 길게 뻗어 있으며 하부 게이트선(121p)을 드러낸다. 제2 트렌치(166)는 하부 게이트선(121p)보다 폭이 좁으며, 하부 게이트선(121p)의 끝 부분(129p)을 드러내는 폭이 넓은 부분(168)을 포함한다.
제2 트렌치(166)는 제1 트렌치(167)와 교차하는 부분에는 형성되어 있지 않다.
제1 트렌치(167)에는 상부 데이터선(171q)이 형성되어 있다. 상부 데이터선(171q)은 제1 트렌치(167)에 채워져 있으며 하부 데이터선(171p)의 끝 부분(179p) 위에 위치하는 끝 부분(169)을 포함한다. 상부 데이터선(171q)은 하부 데이터선(171p)보다 폭은 좁고 두께는 더 두껍다.
제2 트렌치(166)에는 상부 게이트선(121q)이 형성되어 있다. 상부 게이트선(121q)은 제2 트렌치(166)에 채워져 있으며 하부 게이트선(121p)의 끝 부분(129p)위에 위치하는 끝 부분(168)을 포함한다. 상부 게이트선(121q)은 하부 게이트선(121p)보다 폭은 좁고 두께는 더 두껍다.
상부 게이트선(121q), 상부 데이터선(171q) 및 절연막(160) 위에는 보호막(180)이 형성되어 있다. 보호막(180)에는 상부 게이트선(121q) 및 상부 데이터선(171q)을 각각 드러내는 복수의 접촉 구멍(181, 182)이 형성되어 있으며, 보호 막(180) 및 절연막(160)에는 드레인 전극(175)을 드러내는 접촉 구멍(185, 165)이 형성되어 있다.
보호막(180) 위에는 화소 전극(191)과 접촉 보조 부재(81, 82)가 형성되어 있다.
화소 전극(191)은 접촉 구멍(185, 165)을 통하여 드레인 전극(175)과 연결되어 있으며 드레인 전극(175)으로부터 데이터 전압을 인가받는다.
접촉 보조 부재(81, 82)는 접촉 구멍(181, 182)을 통하여 게이트선(121)의 끝 부분(129)과 데이터선(171)의 끝 부분(179)에 각각 연결되어 있다. 접촉 보조 부재(81, 82)는 게이트선(121)의 끝 부분(129) 또는 데이터선(171)의 끝 부분(179)과 구동 집적 회로와 같은 외부 장치와의 접착성을 보완하고 이들을 보호한다.
본 실시예에서는 전술한 실시예와 달리, 게이트 전극(124)이 게이트선(121)의 배선 부분으로부터 위로 확장되어 있으므로 박막 트랜지스터가 게이트선(121)의 배선 부분에 위치하지 않는다. 따라서 상부 게이트선(121q)은 상부 데이터선(171q)과 교차하는 부분을 제외한 배선 부분 전체에 형성될 수 있으므로 상부 게이트선(121q)이 형성되는 면적을 넓힐 수 있어서 저저항 배선을 실현하는데 더욱 유리하다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
도 1은 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 구조를 도시한 배치도이고,
도 2는 도 1의 박막 트랜지스터 표시판을 II-II'-II" 선을 따라 자른 단면도이고,
도 3, 도 5, 도 7, 도 9 및 도 11은 도 1 및 도 2의 표시판을 본 발명의 한 실시예에 따라 제조하는 방법을 차례로 도시한 배치도이고,
도 4는 도 3의 표시판을 IV-IV'-IV" 선을 따라 자른 단면도이고,
도 6은 도 5의 표시판을 VI-VI'-VI" 선을 따라 자른 단면도이고,
도 8은 도 7의 표시판을 VIII-VIII'-VIII" 선을 따라 자른 단면도이고,
도 10은 도 9의 표시판을 X-X'-X" 선을 따라 자른 단면도이고,
도 12는 도 11의 표시판을 XII-XII'-XII" 선을 따라 자른 단면도이고,
도 13은 본 발명의 다른 실시예에 따른 박막 트랜지스터 표시판을 보여주는 단면도이고,
도 14 내지 도 16은 본 발명의 다른 실시예에 따른 박막 트랜지스터 표시판을 제조하는 방법을 차례로 보여주는 단면도이고,
도 17은 본 발명의 또 다른 실시예에 따른 박막 트랜지스터 표시판의 배치도이고,
도 18은 도 17의 박막 트랜지스터 표시판을 XVIII-XVIII'-XVIII" 선을 따라 자른 단면도이다.
<주요 도면 부호의 설명>
110: 절연 기판 121p: 하부 게이트선
121q: 상부 게이트선 124: 게이트 전극
140: 게이트 절연막 154: 반도체, 반도체의 돌출부
163, 165: 저항성 접촉 부재 171p: 하부 데이터선
171q: 상부 데이터선 173: 소스 전극
175: 드레인 전극 160: 절연막
166, 167: 트렌치 180: 보호막
191: 화소 전극
Claims (20)
- 하부 게이트선,상기 하부 게이트선과 교차하는 하부 데이터선,상기 하부 게이트선 및 상기 하부 데이터선과 연결되어 있는 박막 트랜지스터,상기 하부 게이트선, 상기 하부 데이터선 및 상기 박막 트랜지스터 위에 형성되어 있으며 상기 하부 게이트선 및 상기 하부 데이터선을 드러내는 복수의 트렌치를 가지는 절연막,상기 트렌치에 형성되어 있으며 상기 하부 게이트선 위에 형성되어 있는 상부 게이트선,상기 트렌치에 형성되어 있으며 상기 하부 데이터선 위에 형성되어 있는 상부 데이터선, 그리고상기 박막 트랜지스터와 연결되어 있는 화소 전극을 포함하는 표시판.
- 제1항에서,상기 상부 게이트선은 상기 하부 게이트선보다 두껍고,상기 상부 데이터선은 상기 하부 데이터선보다 두꺼운표시판.
- 제2항에서,상기 상부 게이트선 및 상부 데이터선은 구리(Cu) 또는 은(Ag)을 포함하는 표시판.
- 제3항에서,상기 하부 게이트선 및 상기 하부 데이터선은 몰리브덴(Mo), 니켈(Ni) 및 티타늄(Ti)에서 선택된 적어도 하나를 포함하는 표시판.
- 제2항에서,상기 트렌치는 상기 하부 게이트선 또는 상기 하부 데이터선을 따라 선형 모양으로 형성되어 있는 표시판.
- 제5항에서,상기 박막 트랜지스터 위에는 상기 트렌치가 위치하지 않는 표시판.
- 제2항에서,상기 화소 전극은 상기 절연막 하부에 위치하는 표시판.
- 제2항에서,상기 절연막 위에 형성되어 있는 보호막을 더 포함하고,상기 보호막 및 상기 절연막은 상기 박막 트랜지스터의 일부를 드러내는 접촉 구멍을 가지며,상기 화소 전극은 상기 보호막 위에서 상기 접촉 구멍을 통하여 상기 박막 트랜지스터와 연결되어 있는표시판.
- 게이트 전극을 포함하는 하부 게이트선,상기 하부 게이트선 위에 형성되어 있는 게이트 절연막,상기 게이트 절연막 위에 위치하는 반도체,상기 반도체와 일부 중첩하는 소스 전극을 포함하는 하부 데이터선 및 상기 반도체와 일부 중첩하며 상기 소스 전극과 마주하는 드레인 전극,상기 하부 데이터선 및 드레인 전극 위에 위치하며 상기 하부 게이트선 및 상기 데이터선을 드러내는 복수의 트렌치를 가지는 절연막,상기 트렌치에서 상기 하부 게이트선 위에 형성되어 있는 상부 게이트선,상기 트렌치에서 상기 하부 데이터선 위에 형성되어 있는 상부 데이터선, 그리고상기 드레인 전극과 연결되어 있는 화소 전극을 포함하는 표시판.
- 제9항에서,상기 트렌치는 선형 모양이며,상기 트렌치는 상기 게이트 전극, 상기 소스 전극 및 상기 드레인 전극 위에는 위치하지 않는 표시판.
- 하부 게이트선을 형성하는 단계,상기 하부 게이트선 위에 반도체를 형성하는 단계,상기 하부 게이트선과 교차하는 하부 데이터선을 형성하는 단계,상기 하부 데이터선 위에 상기 하부 게이트선 및 상기 하부 데이터선을 드러내는 트렌치를 가지는 절연막을 형성하는 단계, 그리고상기 트렌치에 상기 하부 게이트선 위에 위치하는 상부 게이트선과 상기 하부 데이터선 위에 위치하는 상부 데이터선을 동시에 형성하는 단계를 포함하는 표시판의 제조 방법.
- 제11항에서,상기 상부 게이트선 및 상부 데이터선은 구리(Cu) 또는 은(Ag)을 포함하는 표시판의 제조 방법.
- 제12항에서,상기 상부 게이트선 및 상부 데이터선을 형성하는 단계는 무전해 도금 방법 으로 수행하는 표시판의 제조 방법.
- 제12항에서,상기 상부 게이트선 및 상부 데이터선을 형성하는 단계는 리프트 오프(lift-off) 방법으로 수행하는 표시판의 제조 방법.
- 게이트 전극을 포함하는 하부 게이트선을 형성하는 단계,상기 하부 게이트선 위에 게이트 절연막을 형성하는 단계,상기 게이트 절연막 위에서 상기 게이트 전극과 중첩하는 반도체를 형성하는 단계,상기 반도체와 일부 중첩하는 소스 전극을 포함하는 하부 데이터선과 상기 반도체와 일부 중첩하고 상기 소스 전극과 마주하는 드레인 전극을 형성하는 단계,상기 하부 데이터선과 상기 드레인 전극 위에 절연막을 형성하는 단계,상기 절연막 및 상기 게이트 절연막을 일부 제거하여 상기 하부 게이트선 및 상기 하부 데이터선을 각각 드러내는 복수의 트렌치를 형성하는 단계,상기 트렌치에 상기 하부 게이트선 위에 위치하는 상부 게이트선과 상기 하부 데이터선 위에 위치하는 상부 데이터선을 형성하는 단계, 그리고상기 드레인 전극과 연결되어 있는 화소 전극을 형성하는 단계를 포함하는 표시판의 제조 방법.
- 제15항에서,상기 상부 게이트선 및 상부 데이터선은 구리(Cu) 또는 은(Ag)을 포함하는 표시판의 제조 방법.
- 제16항에서,상기 상부 게이트선 및 상부 데이터선을 형성하는 단계는 무전해 도금 방법으로 수행하는 표시판의 제조 방법.
- 제16항에서,상기 상부 게이트선 및 상부 데이터선을 형성하는 단계는 리프트 오프 방법으로 수행하는 표시판의 제조 방법.
- 제15항에서,상기 화소 전극을 형성하는 단계는 상기 하부 데이터선 및 상기 드레인 전극을 형성하는 단계 전에 수행하는 표시판의 제조 방법.
- 제15항에서,상기 상부 게이트선 및 상기 상부 데이터선을 형성하는 단계 후에상기 상부 게이트선. 상기 상부 데이터선 및 상기 절연막 위에 보호막을 형성하는 단계, 그리고상기 보호막 및 상기 절연막에 상기 드레인 전극을 드러내는 접촉 구멍을 형성하는 단계를 더 포함하고,상기 화소 전극을 형성하는 단계는 상기 접촉 구멍을 형성하는 단계 후에 수행하는표시판의 제조 방법.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR20080015881A KR101480004B1 (ko) | 2008-02-21 | 2008-02-21 | 표시판 및 그 제조 방법 |
| US12/354,115 US8199297B2 (en) | 2008-02-21 | 2009-01-15 | Display panel and method for manufacturing the same |
| US13/472,716 US8492190B2 (en) | 2008-02-21 | 2012-05-16 | Method for manufacturing display panel |
| US13/947,459 US8759834B2 (en) | 2008-02-21 | 2013-07-22 | Display panel |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR20080015881A KR101480004B1 (ko) | 2008-02-21 | 2008-02-21 | 표시판 및 그 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20090090583A true KR20090090583A (ko) | 2009-08-26 |
| KR101480004B1 KR101480004B1 (ko) | 2015-01-08 |
Family
ID=40997423
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR20080015881A KR101480004B1 (ko) | 2008-02-21 | 2008-02-21 | 표시판 및 그 제조 방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (3) | US8199297B2 (ko) |
| KR (1) | KR101480004B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20120017352A (ko) * | 2010-08-18 | 2012-02-28 | 삼성전자주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
| KR20130020546A (ko) * | 2011-08-19 | 2013-02-27 | 엘지디스플레이 주식회사 | 표시장치용 어레이 기판 및 그의 제조방법 |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101480004B1 (ko) * | 2008-02-21 | 2015-01-08 | 삼성디스플레이 주식회사 | 표시판 및 그 제조 방법 |
| KR20120055261A (ko) * | 2010-11-23 | 2012-05-31 | 삼성전자주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
| CN102955308B (zh) * | 2011-08-19 | 2015-06-10 | 乐金显示有限公司 | 用于显示装置的阵列基板及其制造方法 |
| KR101951296B1 (ko) * | 2011-12-06 | 2019-04-26 | 엘지디스플레이 주식회사 | 산화물 반도체층을 갖는 박막트랜지스터 및 이를 구비한 어레이 기판 |
| US9166054B2 (en) * | 2012-04-13 | 2015-10-20 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US8933453B2 (en) * | 2012-08-29 | 2015-01-13 | Apple Inc. | Routing for high resolution and large size displays |
| KR102081107B1 (ko) * | 2013-05-30 | 2020-02-25 | 엘지디스플레이 주식회사 | 박막트랜지스터 어레이 기판 및 그의 제조방법 |
| TWI551926B (zh) | 2014-01-27 | 2016-10-01 | 友達光電股份有限公司 | 畫素結構 |
| CN103824864A (zh) * | 2014-02-12 | 2014-05-28 | 北京京东方显示技术有限公司 | 一种阵列基板及其制备方法、显示装置 |
| CN103928401B (zh) * | 2014-04-01 | 2017-01-18 | 京东方科技集团股份有限公司 | 阵列基板及其制备方法、显示装置 |
| CN105206626B (zh) * | 2015-11-09 | 2018-11-20 | 深圳市华星光电技术有限公司 | 阵列基板及其制备方法、显示装置 |
| CN112419954A (zh) * | 2019-08-21 | 2021-02-26 | 群创光电股份有限公司 | 电子装置 |
| CN114355686B (zh) * | 2022-01-07 | 2023-08-01 | 武汉华星光电技术有限公司 | 阵列基板和液晶显示面板 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100679096B1 (ko) * | 1999-12-30 | 2007-02-05 | 엘지.필립스 엘시디 주식회사 | 액정표시장치 |
| KR100869740B1 (ko) * | 2002-08-17 | 2008-11-21 | 엘지디스플레이 주식회사 | 액정표시소자 및 그 제조방법 |
| US7161226B2 (en) | 2003-10-20 | 2007-01-09 | Industrial Technology Research Institute | Multi-layered complementary wire structure and manufacturing method thereof |
| JP2005283690A (ja) * | 2004-03-29 | 2005-10-13 | Quanta Display Japan Inc | 液晶表示装置とその製造方法 |
| KR100699995B1 (ko) * | 2004-09-02 | 2007-03-26 | 삼성에스디아이 주식회사 | 유기 전계 발광 소자 및 그 제조 방법 |
| KR101133767B1 (ko) * | 2005-03-09 | 2012-04-09 | 삼성전자주식회사 | 유기 박막 트랜지스터 표시판 및 그 제조 방법 |
| CN100461433C (zh) | 2007-01-04 | 2009-02-11 | 北京京东方光电科技有限公司 | 一种tft阵列结构及其制造方法 |
| KR101415560B1 (ko) * | 2007-03-30 | 2014-07-07 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
| KR101480004B1 (ko) * | 2008-02-21 | 2015-01-08 | 삼성디스플레이 주식회사 | 표시판 및 그 제조 방법 |
| JP4835631B2 (ja) * | 2008-04-21 | 2011-12-14 | ソニー株式会社 | 固体撮像装置及び電子機器の製造方法 |
-
2008
- 2008-02-21 KR KR20080015881A patent/KR101480004B1/ko not_active IP Right Cessation
-
2009
- 2009-01-15 US US12/354,115 patent/US8199297B2/en not_active Expired - Fee Related
-
2012
- 2012-05-16 US US13/472,716 patent/US8492190B2/en not_active Expired - Fee Related
-
2013
- 2013-07-22 US US13/947,459 patent/US8759834B2/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20120017352A (ko) * | 2010-08-18 | 2012-02-28 | 삼성전자주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
| KR20130020546A (ko) * | 2011-08-19 | 2013-02-27 | 엘지디스플레이 주식회사 | 표시장치용 어레이 기판 및 그의 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| US8492190B2 (en) | 2013-07-23 |
| US20130306973A1 (en) | 2013-11-21 |
| US20120228619A1 (en) | 2012-09-13 |
| KR101480004B1 (ko) | 2015-01-08 |
| US20090212290A1 (en) | 2009-08-27 |
| US8199297B2 (en) | 2012-06-12 |
| US8759834B2 (en) | 2014-06-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101480004B1 (ko) | 표시판 및 그 제조 방법 | |
| CN100524701C (zh) | 薄膜晶体管阵列面板及其制造方法 | |
| KR101019048B1 (ko) | 어레이 기판 및 이의 제조방법 | |
| US20060175610A1 (en) | Signal line, thin film transistor array panel with the signal line, and method for manufacturing the same | |
| KR20100075026A (ko) | 박막 트랜지스터 기판 및 이의 제조 방법 | |
| KR102305495B1 (ko) | 박막 트랜지스터 기판 및 이의 제조방법 | |
| KR20050003246A (ko) | 액정표시장치용 어레이기판과 제조방법 | |
| KR101976057B1 (ko) | 표시장치용 어레이 기판 및 그의 제조방법 | |
| KR20060036633A (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| KR20080082253A (ko) | 박막 트랜지스터 기판의 제조 방법 | |
| KR20060091826A (ko) | 식각액 조성물 및 박막 트랜지스터 표시판의 제조 방법 | |
| KR20090126589A (ko) | 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR20130117558A (ko) | 박막 트랜지스터, 박막 트랜지스터 표시판 및 박막 트랜지스터 표시판 제조 방법 | |
| KR101171187B1 (ko) | 박막 트랜지스터 표시판, 그 제조 방법 및 이를 포함하는액정 표시 장치 | |
| KR20100005457A (ko) | 박막 트랜지스터 표시판 및 이의 제조 방법 | |
| KR20070039274A (ko) | 박막 트랜지스터 표시판의 제조 방법 | |
| KR20080076459A (ko) | 박막 트랜지스터 표시판 및 박막 트랜지스터 표시판의 제조방법 | |
| KR101626899B1 (ko) | 박막 트랜지스터 기판 및 이의 제조 방법 | |
| KR101499237B1 (ko) | 표시판 및 그 제조 방법 | |
| KR20110058356A (ko) | 어레이 기판 및 이의 제조방법 | |
| KR20100103059A (ko) | 배선의 접촉부 및 그 제조 방법 | |
| KR20080024812A (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| KR100848100B1 (ko) | 박막 트랜지스터 기판 및 그의 제조방법 | |
| KR20080047179A (ko) | 박막 트랜지스터 기판 및 이의 제조 방법 | |
| KR101987800B1 (ko) | 박막 트랜지스터 표시판 및 박막 트랜지스터 표시판 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |