KR20060091826A - 식각액 조성물 및 박막 트랜지스터 표시판의 제조 방법 - Google Patents

식각액 조성물 및 박막 트랜지스터 표시판의 제조 방법 Download PDF

Info

Publication number
KR20060091826A
KR20060091826A KR1020050012285A KR20050012285A KR20060091826A KR 20060091826 A KR20060091826 A KR 20060091826A KR 1020050012285 A KR1020050012285 A KR 1020050012285A KR 20050012285 A KR20050012285 A KR 20050012285A KR 20060091826 A KR20060091826 A KR 20060091826A
Authority
KR
South Korea
Prior art keywords
aluminum
molybdenum
conductive layer
weight
layer
Prior art date
Application number
KR1020050012285A
Other languages
English (en)
Other versions
KR101160829B1 (ko
Inventor
김규상
임관택
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050012285A priority Critical patent/KR101160829B1/ko
Priority to US11/271,079 priority patent/US7635436B2/en
Priority to CN2006100062107A priority patent/CN1821872B/zh
Priority to JP2006018552A priority patent/JP4859469B2/ja
Publication of KR20060091826A publication Critical patent/KR20060091826A/ko
Application granted granted Critical
Publication of KR101160829B1 publication Critical patent/KR101160829B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/10—Etching compositions
    • C23F1/14—Aqueous compositions
    • C23F1/16—Acidic compositions
    • C23F1/20—Acidic compositions for etching aluminium or alloys thereof
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B21—MECHANICAL METAL-WORKING WITHOUT ESSENTIALLY REMOVING MATERIAL; PUNCHING METAL
    • B21D—WORKING OR PROCESSING OF SHEET METAL OR METAL TUBES, RODS OR PROFILES WITHOUT ESSENTIALLY REMOVING MATERIAL; PUNCHING METAL
    • B21D31/00—Other methods for working sheet metal, metal tubes, metal profiles
    • B21D31/02—Stabbing or piercing, e.g. for making sieves
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B21—MECHANICAL METAL-WORKING WITHOUT ESSENTIALLY REMOVING MATERIAL; PUNCHING METAL
    • B21D—WORKING OR PROCESSING OF SHEET METAL OR METAL TUBES, RODS OR PROFILES WITHOUT ESSENTIALLY REMOVING MATERIAL; PUNCHING METAL
    • B21D37/00—Tools as parts of machines covered by this subclass
    • B21D37/10—Die sets; Pillar guides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/10—Etching compositions
    • C23F1/14—Aqueous compositions
    • C23F1/16—Acidic compositions
    • C23F1/26—Acidic compositions for etching refractory metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Weting (AREA)
  • ing And Chemical Polishing (AREA)

Abstract

본 발명은, 60 내지 75중량%의 인산, 0.5 내지 15중량%의 질산, 2 내지 15중량%의 아세트산 및 0.1 내지 15중량%의 질산알루미늄(Al(NO3)3)을 함유하는 식각액 조성물 및 상기 식각액 조성물을 이용한 박막 트랜지스터 표시판의 제조 방법을 제공한다.
식각액, 팁, 프로파일, 르샤틀리에 원리, 갈바닉 효과

Description

식각액 조성물 및 박막 트랜지스터 표시판의 제조 방법{ETCHANT COMPOSITION AND METHOD FOR THIN FILM TRANSISTOR ARRAY PANEL}
도 1은 본 발명의 일실시예에 따른 박막 트랜지스터 표시판의 구조를 도시한 배치도이고,
도 2는 도 1의 박막 트랜지스터 표시판을 II-II' 선을 따라 자른 단면도이고,
도 3 내지 도 12b는 본 발명의 일실시예에 따른 박막 트랜지스터 표시판의 제조 방법을 순차적으로 도시한 배치도 또는 단면도이고,
도 13은 본 발명의 다른 일실시예에 따른 박막 트랜지스터 표시판의 배치도이고,
도 14는 도 13의 박막 트랜지스터 표시판을 XIV-XIV' 선을 따라 자른 단면도이고,
도 15 내지 23b는 본 발명의 다른 일실시예에 따른 박막 트랜지스터 표시판의 제조 방법을 순차적으로 도시한 배치도 또는 단면도이다.
*도면의 주요부분에 대한 부호의 설명
40,41,42: 포토레지스트 40a,41a,42a: 포토레지스트 패턴
50,51,52: 마스크 110: 절연 기판
120: 금속층 121: 게이트선
124: 게이트 전극 131: 유지전극선
140: 게이트 절연막 150: 진성 비정질 규소층
160: 불순물 비정질 규소층 171: 데이터선
173: 소스 전극 175: 드레인 전극
177: 유지 축전기용 도전체 180: 보호막
181, 185, 187, 182: 접촉구 190: 화소 전극
81, 82: 접촉 보조 부재
본 발명은 식각액 조성물 및 이를 이용한 박막 트랜지스터 표시판의 제조 방법에 관한 것으로, 보다 상세하게는 다층의 저저항 배선을 양호한 프로파일로 식각할 수 있는 식각액 조성물 및 이를 이용한 박막 트랜지스터 표시판의 제조 방법에 관한 것이다.
액정 표시 장치(Liquid Crystal Display)는 현재 가장 널리 사용되고 있는 평판 표시 장치(Flat Panel Display) 중 하나로서, 전극이 형성되어 있는 두 장의 표시판과 그 사이에 삽입되어 있는 액정층으로 이루어져, 전극에 전압을 인가하여 액정층의 액정 분자들을 재배열시킴으로써 투과되는 빛의 양을 조절하는 표시 장치이다.
액정 표시 장치 중에서도 현재 주로 사용되는 것은 전계 생성 전극이 두 표시판에 각각 구비되어 있는 구조이다. 이 중에서도, 한 표시판에는 복수의 화소 전극이 행렬의 형태로 배열되어 있고 다른 표시판에는 하나의 공통 전극이 표시판 전면을 덮고 있는 구조의 형태가 주류이다. 이러한 액정 표시 장치에서의 화상의 표시는 각 화소 전극에 별도의 전압을 인가함으로써 이루어진다. 이를 위해서 화소 전극에 인가되는 전압을 스위칭하기 위한 삼단자소자인 박막 트랜지스터를 각 화소 전극에 연결하고, 이 박막 트랜지스터를 제어하기 위한 신호를 전달하는 게이트선(gate line)과 화소 전극에 인가될 전압을 전달하는 데이터선(data line)을 표시판(이하 '박막 트랜지스터 표시판'이라 함)에 형성한다. 상기 박막 트랜지스터는 게이트선을 통하여 전달되는 주사 신호에 따라 데이터선을 통하여 전달되는 화상 신호를 화소 전극에 전달 또는 차단하는 스위칭 소자로서의 역할을 한다. 이러한 박막 트랜지스터는, 자발광소자인 능동형 유기 발광 표시 소자(AM-OLED)에서도 각 발광 소자를 개별적으로 제어하는 스위칭 소자로서 역할을 한다.
최근에는 액정 표시 장치 또는 유기 발광 표시 소자 등의 평판 표시 장치가 점점 대형화됨에 따라, 게이트선 및 데이터선의 길이가 점점 길어지게 되고 이에 따라 낮은 비저항을 가지는 도전 재료로 배선을 형성할 필요가 있다.
또한, 접촉 특성 등을 향상시키기 위하여 이종 금속을 이용하여 이중층 또는 삼중층과 같은 다층 구조로 배선을 형성하는 경우가 있다.
그러나, 이중층 또는 삼중층과 같은 다층 구조로 배선을 형성하는 경우, 이종 금속의 식각 속도 차이 및 상이한 금속이 접촉하는 경우 발생하는 갈바닉 효과 (galvanic effect)에 의하여 언더컷(undercut) 또는 오버행(overhang)과 같이 배선의 프로파일이 변형되는 문제점이 있다.
따라서, 본 발명은 상기 문제점을 해결하기 위한 것으로써, 배선의 양호한 프로파일을 얻을 수 있는 식각액 조성물 및 이를 이용한 박막 트랜지스터 표시판의 제조 방법을 제공한다.
본 발명에 따른 식각액 조성물은 인산(H3PO4), 질산(HNO3), 아세트산(CH3COOH) 및 질산알루미늄(Al(NO3)3)을 함유한다.
또한, 본 발명에 따른 식각액 조성물은 바람직하게는 60 내지 75중량%의 인산, 0.5 내지 15중량%의 질산, 2 내지 15중량%의 아세트산 및 0.1 내지 15중량%의 질산알루미늄(Al(NO3)3)을 함유한다.
또한, 본 발명에 따른 박막 트랜지스터 표시판의 제조 방법은, 기판 위에 도전체로 이루어지는 게이트선을 형성하는 단계, 상기 게이트선 위에 소정 패턴의 반도체층을 형성하는 단계, 상기 반도체층을 포함한 전면에 도전체로 이루어지는 데이터선 및 드레인 전극을 형성하는 단계 및 상기 드레인 전극과 연결되어 있는 화소 전극을 형성하는 단계를 포함하며, 상기 게이트선을 형성하는 단계, 상기 데이터선과 상기 드레인 전극을 형성하는 단계 및 상기 화소 전극을 형성하는 단계 중 적어도 하나는 인산, 질산, 아세트산 및 질산알루미늄을 함유하는 식각액 조성물을 이용하여 사진 식각하는 단계를 포함한다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우 뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
[실시예 1]
본 실시예에서는 액정 표시 장치용 박막 트랜지스터 표시판을 제조하는 방법에 대하여 도 1 내지 6b를 참조하여 상세하게 설명한다.
도 1은 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 구조를 도시한 배치도이고, 도 2는 도 1의 박막 트랜지스터 표시판을 II-II'선에 따라 자른 단면도이다.
도 1 및 도 2에서 보는 바와 같이, 절연 기판(110) 위에 게이트 신호를 전달하는 복수의 게이트선(gate line)(121)이 형성되어 있다. 게이트선(121)은 가로 방향으로 뻗어 있으며, 각 게이트선(121)의 일부는 복수의 게이트 전극(gate electrode)(124)을 이룬다. 또한 각 게이트선(121)의 다른 일부는 아래 방향으로 돌출하여 복수의 확장부(expansion)(127)를 이루며, 게이트선의 끝부분(129)은 외부 회로와 연결하기 위하여 폭이 넓게 형성되어 있다.
게이트선(121)은 알루미늄(Al) 또는 알루미늄에 네오디뮴(Nd)이 첨가된 알루미늄 합금(AlNd)으로 이루어진 하부 도전층(124p, 127p, 129p)과, 하부 도전층(124p, 127p, 129p) 상부에 형성된 것으로 몰리브덴(Mo), 몰리브덴(Mo)에 니오븀(Nb), 텅스텐(W), 탄탈늄(Ta) 및 크롬(Cr)에서 선택된 적어도 하나의 금속이 첨가되어 있는 몰리브덴 합금(Mo-alloy) 또는 질화몰리브덴(MoN)으로 이루어진 상부 도전층(124q, 127q, 129q)으로 이루어져 있다.
하부 도전층(124p, 127p, 129p) 및 상부 도전층(124q, 127q, 129q)의 측면은 각각 경사져 있으며 그 경사각은 기판(110)의 표면에 대하여 약 30 내지 80도를 이룬다.
게이트선(121) 위에는 질화규소(SiNx) 따위로 이루어진 게이트 절연막(gate insulating layer)(140)이 형성되어 있다.
게이트 절연막(140) 상부에는 수소화 비정질 규소(hydrogenated amorphous silicon) 등으로 이루어진 복수의 선형 반도체층(151)이 형성되어 있다. 선형 반도체층(151)은 세로 방향으로 뻗어 있으며 이로부터 복수의 돌출부(extension)(154)가 게이트 전극(124)을 향하여 뻗어 나와 있다. 또한, 선형 반도체층(151)은 게이트선(121)과 만나는 지점 부근에서 폭이 커져서 게이트선(121)의 넓은 면적을 덮고 있다.
반도체층(151)의 상부에는 실리사이드(silicide) 또는 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질규소 따위의 물질로 이루어지는 복수의 선형 및 섬형 저항성 접촉 부재(ohmic contact)(161, 165)가 형성되어 있다. 선형 접촉 부재(161)는 복수의 돌출부(163)를 가지고 있으며, 이 돌출부(163)와 섬형 접촉 부재(165)는 쌍을 이루어 반도체층의 돌출부(154) 위에 위치되어 있다.
선형 및 섬형 저항성 접촉 부재(161, 165)는 그 하부의 반도체층(151)과 그 상부의 소스 전극(173) 및 드레인 전극(175) 사이에 존재하며 접촉 저항을 낮추어 주는 역할을 한다. 선형 반도체층(151)은 소스 전극(173)과 드레인 전극(175) 사이를 비롯하여 데이터선(171) 및 드레인 전극(175)에 가리지 않고 노출된 부분을 가지고 있으며, 대부분의 영역에서 선형 반도체층(151)의 폭이 데이터선(171)의 폭보다 작지만 전술한 바와 같이 게이트선(121)과 만나는 부분에서 폭이 커져서 게이트선(121)과 데이터선(171) 사이의 절연을 강화한다.
반도체층(151)과 저항성 접촉 부재(161, 165)의 측면 역시 기판(110)의 표면에 대하여 약 30 내지 80°로 경사져 있다.
저항성 접촉 부재(161, 165) 및 게이트 절연막(140) 위에는 각각 복수의 데이터선(data line)(171), 복수의 드레인 전극(drain electrode)(175), 복수의 유지 축전기용 도전체(storage capacitor conductor)(177) 및 외부 회로와 연결하기 위하여 폭이 확장되어 있는 데이터선의 끝부분(179)이 형성되어 있다.
데이터선(171)은 세로 방향으로 뻗어 게이트선(121)과 교차하며 데이터 전압(data voltage)을 전달한다. 각 데이터선(171)에서 드레인 전극(175)을 향하여 뻗 은 복수의 가지가 소스 전극(source electrode)(173)을 이룬다. 한 쌍의 소스 전극(173)과 드레인 전극(175)은 서로 분리되어 있으며 게이트 전극(124)에 대하여 서로 반대쪽에 위치되어 있다.
소스 전극(173)을 포함하는 데이터선(171), 드레인 전극(175), 복수의 유지 축전기용 도전체(177)는 몰리브덴(Mo)을 포함하는 제1 도전층(171p, 173p, 175p, 177p), 알루미늄(Al)을 포함하는 제2 도전층(171q, 173q, 175q, 177q) 및 몰리브덴(Mo)을 포함하는 제3 도전층(171r, 173r, 175r, 177r)을 포함하는 다층 구조로 이루어져 있다.
상기와 같이, 알루미늄 또는 알루미늄 합금층을 몰리브덴이 포함되어 있는 도전층 사이에 개재하는 구조를 가짐으로써, 알루미늄의 낮은 비저항 특성을 그대로 유지하면서도 중간에 개재된 알루미늄층이 하부의 반도체층(151)과 저항성 접촉 부재(161) 및 상부의 보호막(180)으로 확산(diffusion)되는 것을 방지하는 한편 알루미늄과 화소 전극(190)이 직접 접촉함으로써 발생하는 접촉 저항의 증가를 방지할 수 있다.
이 경우, 상기와 같은 배선의 저저항 특성, 확산 방지 및 접촉 저항의 증가를 방지하기 위하여, 제1 도전층, 제2 도전층 및 제3 도전층은 각각 200 내지 1000Å, 2000 내지 4000Å 및 200 내지 1000Å의 두께 범위에서 형성되는 것이 바람직하다.
데이터선(171), 드레인 전극(175) 및 유지 축전기용 도전체(177)도 게이트선(121)과 마찬가지로 그 측면이 기판(110)에 대해서 약 30 내지 80°의 각도로 각각 경사져 있다.
게이트 전극(124), 소스 전극(173) 및 드레인 전극(175)은 반도체층의 돌출부(154)와 함께 박막 트랜지스터(Thin Film Transistor, TFT)를 이루며, 박막 트랜지스터의 채널(channel)은 소스 전극(173)과 드레인 전극(175) 사이의 돌출부(154)에 형성된다. 유지 축전기용 도전체(177)는 게이트선(121)의 확장부(127)와 중첩되어 있다.
데이터선(171), 드레인 전극(175), 유지 축전기용 도전체(177) 및 노출된 반도체층(151) 부분의 위에는 평탄화 특성이 우수하며 감광성(photosensitivity)을 가지는 유기 물질, 플라즈마 화학기상증착(Plasma Enhanced Chemical Vapor Deposition, PECVD)으로 형성되는 a-Si:C:O, a-Si:O:F 등의 저유전율 절연물질, 또는 질화규소(SiNx) 따위의 무기 물질로 이루어진 보호막(passivation layer)(180)이 형성되어 있다. 또한, 보호막(180)을 유기 물질로 형성하는 경우에는, 소스 전극(173)과 드레인 전극(175) 사이의 반도체층(154)이 노출된 부분으로 보호막(180)의 유기 물질이 접촉하는 것을 방지하기 위하여, 유기막의 하부에 질화규소(SiNx) 또는 산화규소(SiO2)로 이루어진 절연막(도시하지 않음)이 추가로 형성될 수도 있다.
보호막(180)에는 게이트선의 끝부분(129), 드레인 전극(175), 유지 축전기용 도전체(177) 및 데이터선의 끝부분(179)을 각각 노출시키는 복수의 접촉구(contact hole)(181, 185, 187, 182)가 형성되어 있다.
보호막(180) 위에는 ITO 또는 IZO로 이루어진 복수의 화소 전극(pixel electrode)(190) 및 복수의 접촉 보조 부재(contact assistant)(82)가 형성되어 있다.
화소 전극(190)은 접촉구(185, 187)를 통하여 드레인 전극(175) 및 유지 축전기용 도전체(177)와 각각 물리적·전기적으로 연결되어 드레인 전극(175)으로부터 데이터 전압을 인가 받고 유지 축전기용 도전체(177)에 데이터 전압을 전달한다.
데이터 전압이 인가된 화소 전극(190)은 공통 전압(common voltage)을 인가 받는 다른 표시판(도시하지 않음)의 공통 전극(도시하지 않음)과 함께 전기장을 생성함으로써 액정층의 액정 분자들을 재배열시킨다.
또한 전술한 바와 같이, 화소 전극(190)과 공통 전극은 액정 축전기(liquid crystal capacitor)를 이루어 박막 트랜지스터가 턴오프(turn off)된 후에도 인가된 전압을 유지하는데, 전압 유지 능력을 강화하기 위하여 액정 축전기와 병렬로 연결된 다른 축전기를 두며, 이를 "유지 축전기(storage electrode)"라 한다. 유지 축전기는 화소 전극(190) 및 이와 이웃하는 게이트선 (121)[이를 "전단 게이트선(previous gate line)"이라 함]의 중첩 등으로 형성되며, 유지 축전기의 정전 용량, 즉 유지 용량을 늘이기 위하여 게이트선(121)을 확장한 확장부(127)를 두어 중첩 면적을 크게 하는 한편, 화소 전극(190)과 연결되고 확장부(127)와 중첩되는 유지 축전기용 도전체(177)를 보호막(180) 아래에 두어 둘 사이의 거리를 가깝게 한다.
접촉 보조 부재(81, 82)는 접촉구(181, 182)를 통하여 게이터선의 끝부분(129)과 데이터선의 끝부분(179)에 각각 연결된다. 접촉 보조 부재(81, 82)는 게이트선의 끝부분(129) 또는 데이터선의 끝부분(179)과 구동 집적 회로와 같은 외부 장치(도시하지 않음)와의 접착성을 보완하고 이들을 보호한다.
그러면, 도 1 및 도 2에 도시한 상기 박막 트랜지스터 표시판을 본 발명의 한 실시예에 따라 제조하는 방법에 대하여 도 3 내지 도 12b와 도 1 및 도 2를 참조하여 상세히 설명한다.
먼저, 도 3에서 보는 바와 같이, 절연 기판(110) 위에 알루미늄-니오디뮴(Al-Nd)을 포함한 하부 도전층(120p) 및 몰리브덴(Mo)을 포함하는 상부 도전층(120q)을 순차적으로 적층한다.
여기서 하부 도전층(120p) 및 상부 도전층(120q)은 공동 스퍼터링(co-sputtering)으로 형성한다. 본 실시예에서는 공동 스퍼터링의 타겟으로, 알루미늄에 네오디뮴(Nd)이 2at% 정도 첨가된 알루미늄 합금(Al-Nd)과 몰리브덴(Mo)을 사용한다.
공동 스퍼터링은, 초기에 몰리브덴(Mo) 타겟에는 파워(power)를 인가하지 않으며 알루미늄 합금(Al-Nd) 타겟에만 파워를 인가하여 기판(110) 위에 알루미늄 합금으로 이루어지는 하부 도전층(120p)을 형성한다. 본 실시예에서는 하부 도전층(120p)을 약 2,500Å의 두께로 형성하지만, 1000 내지 5000Å 범위에서 임의로 선택할 수 있다. 그 다음 알루미늄 합금 타겟에 인가되는 파워를 오프한 후, 몰리브덴(Mo)에 인가되는 파워를 인가하여 상부 도전층(120q)을 형성한다. 본 실시예에서 는 상부 도전층(120q)을 약 1000Å의 두께로 형성하였지만, 50 내지 2000Å 범위에서 임의로 선택할 수 있다.
그 다음, 도 4에서 보는 바와 같이, 상부 금속층(120q) 위에 스핀 코팅(spin-coating) 방식으로 포토레지스트(40)를 도포한다. 이어서, 소정 패턴이 형성되어 있는 마스크(50)를 이용하여 노광한 후 현상하여 포토레지스트 패턴(40a)을 형성한다.
이어서, 도 5에서 보는 바와 같이, 포토레지스트 패턴(40a)이 남아있는 부분을 제외한 영역의 하부 도전층(120p) 및 상부 도전층(120q)을 식각액을 이용하여 한번에 식각한다.
이 때, 식각액으로는, 인산(H3PO4), 질산(HNO3), 아세트산(CH3COOH) 및 질산알루미늄(Al(NO3)3)을 함유한 식각액으로, 바람직하게는 60 내지 75중량%의 인산, 0.5 내지 15중량%의 질산, 2 내지 15중량%의 아세트산, 0.1 내지 15중량%의 질산알루미늄 및 잔량의 탈염수(deionized water)를 이용한다.
알루미늄(Al)은 낮은 비저항을 가지는 금속으로, 대면적 액정 표시 장치에서 배선의 길이가 증가하는 경우에도 다른 금속에 비하여 신호 지연과 같은 문제점을 현저히 개선할 수 있다. 그러나, 알루미늄(Al)은 상부의 게이트 절연막(140)으로 쉽게 확산(diffusion)하는 문제점이 있기 때문에 알루미늄층 위에 몰리브덴(Mo)을 포함하는 금속층을 형성한다.
그러나, 알루미늄(Al) 및 몰리브덴(Mo)은 동일한 식각액에 대하여 다른 식각 속도를 가질 뿐만 아니라, 이종 금속 사이의 전위차에 의한 갈바닉 효과(galvanic effect)에 의해 프로파일(profile)이 불량해지는 문제점이 있다.
갈바닉 효과란 용해질 내의 두 금속 사이에 전위차가 존재하는 경우, 상대적으로 양(positive)의 전위를 가지는 금속은 음극(cathode)으로 작용하여 환원되려는 경향성을 가지며 상대적으로 음(negative)의 전위를 가지는 금속은 양극(anode)으로 작용하여 산화되려는 경향성을 가지는 현상이다. 이 경우, 음극(cathode)으로 작용하는 금속은 단독으로 존재하는 경우보다 느리게 식각(부식)이 진행되고 양극(anode)으로 작용하는 금속은 단독으로 존재하는 경우보다 빠르게 식각(부식)된다.
알루미늄 및 몰리브덴이 순차적으로 적층된 구조의 경우, 알루미늄(Al)은 양극(anode)으로, 몰리브덴(Mo)은 음극(cathode)으로 작용하여 몰리브덴이 알루미늄에 비하여 상대적으로 덜 식각되어 팁(tip) 형태의 프로파일로 형성된다. 이러한 현상은 시간의 경과에 따라 식각액 중 몰리브덴층의 식각에 가장 큰 영향을 미치는 질산(HNO3)이 소모됨으로써 더욱 심화된다.
따라서, 보다 양호한 프로파일을 형성하기 위해서는, 알루미늄층의 식각 속도를 감소시키는 한편 몰리브덴층의 식각 속도를 증가시켜 두 금속층의 식각 속도를 조절할 필요가 있다.
일반적으로, 알루미늄은 하기 식 (1)과 같은 반응으로 식각되고, 식각액 중의 한 성분인 질산은 하기 식 (2)와 같은 반응으로 해리된다.
Al ---> Al3+ + 3e- -------- (1)
HNO3 ---> H+ + NO3 - -------- (2)
여기서, 알루미늄의 식각 속도를 감소시키기 위해서는 상기 식 (1)의 정반응 속도를 감소시켜는 한편, 시간의 경과에 따라 몰리브덴의 식각 속도에 영향을 미치는 질산(HNO3)의 함량을 일정하게 유지시키기 위하여 상기 식 (2)의 정반응 속도를 감소시켜야 한다.
이를 위하여, 본 발명에서는 인산, 질산 및 아세트산을 함유하는 식각액 중에 질산알루미늄(Al(NO3)3)을 더 포함한다.
질산알루미늄은 식각액 중에서 하기 식 (3)과 같이 알루미늄 양이온(Al3+) 및 질산 음이온(NO3 -)으로 해리된다.
Al(NO3)3 ----> Al3+ + 3NO3 - --------- (3)
여기서 해리된 알루미늄 양이온(Al3+) 및 질산 음이온(NO3 -)은 상기 식 (1) 및 (2)의 반응에서 르샤틀리에(Le Chatelier) 원리에 의하여 정반응 속도를 감소시키는 역할을 한다. 르샤틀리에 원리란 평형 상태에서 계(system)에 농도 등의 변화가 주어지는 경우, 그 계는 그 변화를 제거하려는 방향으로 반응이 진행되는 원리를 말한다. 따라서, 식각액 중에 질산알루미늄을 포함하는 경우, 상기 식 (1)에서 알루미늄 양이온(Al3+)의 농도를 증가시켜 정반응으로 진행되는 속도를 감소시킬 수 있고, 상기 식 (2)에서 질산 음이온(NO3 -)의 농도를 증가시켜 정반응으로 진행되는 속도를 감소시킬 수 있다.
이로써, 알루미늄의 식각 속도를 감소시키는 한편, 몰리브덴의 식각에 영향을 미치는 질산의 농도를 일정하게 유지시켜 시간의 경과에 따른 몰리브덴의 식각 속도의 저하를 방지할 수 있다.
바람직하게는, 본 발명에 따른 식각액은, 60 내지 75중량%의 인산, 0.5 내지 15중량%의 질산, 2 내지 15중량%의 아세트산 및 0.1 내지 15중량%의 질산알루미늄을 포함한다.
인산이 60중량% 미만으로 함유되는 경우 식각 속도가 현저하게 저하되어 양산에 문제가 있으며, 75중량%를 초과하여 함유되는 경우 식각액의 점도가 높아지는 문제가 있다. 또한, 질산이 0.5중량% 미만으로 함유되는 경우 몰리브덴의 식각 속도가 지나치게 낮아지고 15중량%를 초과하는 경우에는 배선의 경사각(taper angle)이 지나치게 낮아져서 불량한 프로파일로 식각되는 문제가 있다. 또한, 아세트산이 2중량% 미만 또는 15중량% 초과하여 함유되는 경우 완충액(buffer)로서 기능이 약화된다. 또한, 본 발명에 따른 식각액에 포함된 질산알루미늄은 0.1 내지 15중량%로 함유된다. 0.1중량% 미만으로 함유되는 경우에는 상기 식각액 속도에 영향을 미칠 수 없는 한편 15중량%를 초과하는 경우에는 알루미늄이 석출되어 오히려 배선 형성에 영향을 미칠 수 있기 때문이다.
그 다음, 포토레지스트 박리제를 이용하여 상기 포토레지스트 패턴(40a)을 제거함으로써, 도 6a 및 도 6b에서 보는 바와 같이 게이트 전극(124), 확장부(127) 및 게이트선의 끝부분(129)을 포함하는 게이트선(121)이 형성된다.
다음, 도 7a 및 도 7b에 도시한 바와 같이, 게이트선(121)을 덮도록 질화규소(SiNx) 또는 산화규소(SiO2)를 증착하여 게이트 절연막(140)을 형성한다. 게이트 절연막(140)의 적층 온도는 약 250 내지 500℃, 두께는 2,000 내지 5,000Å 정도인 것이 바람직하다.
그리고, 게이트 절연막(140) 위에 진성 비정질 규소층(intrinsic amorphous silicon), 불순물이 도핑된 비정질 규소층(extrinsic amorphous silicon)의 삼층막을 연속하여 적층하고, 불순물이 도핑된 비정질 규소층과 진성 비정질 규소층을 사진 식각하여 복수의 돌출부(154)와 복수의 불순물 반도체 패턴(164)을 각각 포함하는 선형 진성 반도체층(151) 및 불순물이 도핑된 비정질 규소층(161)을 형성한다.
그 다음, 도 8에서 보는 바와 같이, 불순물이 도핑된 비정질 규소층(161) 위에 스퍼터링 등의 방법으로 몰리브덴을 포함하는 제1 도전층(170p), 알루미늄을 포함하는 제2 도전층(170q) 및 몰리브덴을 포함하는 제3 도전층(170r)을 순차적으로 증착한다. 제1 금속층(170p), 제2 금속층(170q) 및 제3 금속층(170r)은 각각 200 내지 1000Å, 2000 내지 4000Å 및 200 내지 1000Å의 두께로 형성하며, 스퍼터링 온도는 약 150℃ 정도가 바람직하다.
그 다음, 도 9에서 보는 바와 같이, 제3 도전층(170r) 위에 스핀 코팅 방법으로 포토레지스트(41)를 도포한다. 이어서, 소정 패턴이 형성되어 있는 마스크 (51)를 이용하여 포토레지스트(41)를 노광한 후 현상하여 포토레지스트 패턴(41a)을 형성한다.
그 다음, 도 10에서 보는 바와 같이, 포토레지스트 패턴(41a)이 남아있는 부분을 제외한 영역의 금속층(170)을 식각한다.
이 때, 식각액으로는, 인산(H3PO4), 질산(HNO3), 아세트산(CH3COOH) 및 질산알루미늄(Al(NO3)3)을 함유한 식각액으로, 바람직하게는 60 내지 75중량%의 인산, 0.5 내지 15중량%의 질산, 2 내지 15중량%의 아세트산, 0.1 내지 15중량%의 질산알루미늄 및 잔량의 탈염수(deionized water)를 이용한다.
알루미늄(Al)은 낮은 비저항을 가지는 금속으로, 대면적 액정 표시 장치에서 배선의 길이가 증가하는 경우에도 다른 금속에 비하여 신호 지연과 같은 문제점을 현저히 개선할 수 있다. 그러나, 알루미늄(Al)은 하부의 반도체층(151) 및 불순물이 도핑된 비정질 규소층(161)으로 또는 상부의 보호막(180)으로 쉽게 확산(diffusion)하는 문제점이 있기 때문에 알루미늄층의 하부 및/또는 상부에 몰리브덴(Mo)을 포함하는 금속층을 형성한다.
그러나, 알루미늄(Al) 및 몰리브덴(Mo)은 동일한 식각액에 대하여 다른 식각 속도를 가질 뿐만 아니라, 이종 금속 사이의 전위차에 의한 갈바닉 효과(galvanic effect)에 의해 프로파일(profile)이 불량해지는 문제점이 있다.
갈바닉 효과란 용해질 내의 두 금속 사이에 전위차가 존재하는 경우, 상대적으로 양(positive)의 전위를 가지는 금속은 음극(cathode)으로 작용하여 환원되려 는 경향성을 가지며 상대적으로 음(negative)의 전위를 가지는 금속은 양극(anode)으로 작용하여 산화되려는 경향성을 가지는 현상이다. 이 경우, 음극(cathode)으로 작용하는 금속은 단독으로 존재하는 경우보다 느리게 식각(부식)이 진행되고 양극(anode)으로 작용하는 금속은 단독으로 존재하는 경우보다 빠르게 식각(부식)된다.
알루미늄 및 몰리브덴이 순차적으로 적층된 구조의 경우, 알루미늄(Al)은 양극(anode)으로, 몰리브덴(Mo)은 음극(cathode)으로 작용하여 몰리브덴이 알루미늄에 비하여 상대적으로 덜 식각되어 팁(tip) 형태의 프로파일로 형성된다. 이러한 현상은 시간의 경과에 따라 식각액 중 몰리브덴층의 식각에 가장 큰 영향을 미치는 질산(HNO3)이 소모됨으로써 더욱 심화된다.
따라서, 보다 양호한 프로파일을 형성하기 위해서는, 알루미늄층의 식각 속도를 감소시키는 한편 몰리브덴층의 식각 속도를 증가시켜 두 금속층의 식각 속도를 조절할 필요가 있다.
일반적으로, 알루미늄은 하기 식 (1)과 같은 반응으로 식각되고, 식각액 중의 한 성분인 질산은 하기 식 (2)와 같은 반응으로 해리된다.
Al ---> Al3+ + 3e- -------- (1)
HNO3 ---> H+ + NO3 - -------- (2)
여기서, 알루미늄의 식각 속도를 감소시키기 위해서는 상기 식 (1)의 정반응 속도를 감소시켜는 한편, 시간의 경과에 따라 몰리브덴의 식각 속도에 영향을 미치 는 질산(HNO3)의 함량을 일정하게 유지시키기 위하여 상기 식 (2)의 정반응 속도를 감소시켜야 한다.
이를 위하여, 본 발명에서는 인산, 질산 및 아세트산을 함유하는 식각액 중에 질산알루미늄(Al(NO3)3)을 더 포함한다.
질산알루미늄은 식각액 중에서 하기 식 (3)과 같이 알루미늄 양이온(Al3+) 및 질산 음이온(NO3 -)으로 해리된다.
Al(NO3)3 ----> Al3+ + 3NO3 - --------- (3)
여기서 해리된 알루미늄 양이온(Al3+) 및 질산 음이온(NO3 -)은 상기 식 (1) 및 (2)의 반응에서 르샤틀리에(Le Chatelier) 원리에 의하여 정반응 속도를 감소시키는 역할을 한다. 르샤틀리에 원리란 평형 상태에서 계(system)에 농도 등의 변화가 주어지는 경우, 그 계는 그 변화를 제거하려는 방향으로 반응이 진행되는 원리를 말한다. 따라서, 식각액 중에 질산알루미늄을 포함하는 경우, 상기 식 (1)에서 알루미늄 양이온(Al3+)의 농도를 증가시켜 정반응으로 진행되는 속도를 감소시킬 수 있고, 상기 식 (2)에서 질산 음이온(NO3 -)의 농도를 증가시켜 정반응으로 진행되는 속도를 감소시킬 수 있다.
이로써, 알루미늄의 식각 속도를 감소시키는 한편, 몰리브덴의 식각에 영향 을 미치는 질산의 농도를 일정하게 유지시켜 시간의 경과에 따른 몰리브덴의 식각 속도의 저하를 방지할 수 있다.
바람직하게는, 본 발명에 따른 식각액은, 60 내지 75중량%의 인산, 0.5 내지 15중량%의 질산, 2 내지 15중량%의 아세트산 및 0.1 내지 15중량%의 질산알루미늄을 포함한다.
인산이 60중량% 미만으로 함유되는 경우 식각 속도가 현저하게 저하되어 양산에 문제가 있으며, 75중량%를 초과하여 함유되는 경우 식각액의 점도가 높아지는 문제가 있다. 또한, 질산이 0.5중량% 미만으로 함유되는 경우 몰리브덴의 식각 속도가 지나치게 낮아지고 15중량%를 초과하는 경우에는 배선의 경사각(taper angle)이 지나치게 낮아져서 불량한 프로파일로 식각되는 문제가 있다. 또한, 아세트산이 2중량% 미만 또는 15중량% 초과하여 함유되는 경우 완충액(buffer)로서 기능이 약화된다. 또한, 본 발명에 따른 식각액에 포함된 질산알루미늄은 0.1 내지 15중량%로 함유된다. 0.1중량% 미만으로 함유되는 경우에는 상기 식각액 속도에 영향을 미칠 수 없는 한편 15중량%를 초과하는 경우에는 알루미늄이 석출되어 오히려 배선 형성에 영향을 미칠 수 있기 때문이다.
이어서, 포토레지스트 박리제를 이용하여 상기 포토레지스트 패턴(41a)을 제거함으로써, 도 11a 및 도 11b에 도시된 바와 같이 소스 전극(173), 드레인 전극(175), 유지 축전기용 도전체(177) 및 데이터선의 끝부분(179)을 형성한다.
이어, 소스 전극(173), 드레인 전극(175) 및 유지 축전기용 도전체(177)로 덮이지 않고 노출된 불순물 반도체층(161, 165) 부분을 제거함으로써 복수의 돌출 부(163)를 각각 포함하는 복수의 선형 저항성 접촉층(161)과 복수의 섬형 저항성 접촉층(163, 165)을 완성하는 한편, 그 아래의 진성 반도체(154) 부분을 노출시킨다. 이 경우, 노출된 진성 반도체(154) 부분의 표면을 안정화시키기 위하여 산소(O2) 플라즈마를 실시하는 것이 바람직하다.
다음으로, 도 12a 및 도 12b에 도시한 바와 같이, 평탄화 특성이 우수하며 감광성을 가지는 유기물질, 플라스마 화학 기상 증착(plasma enhanced chemical vapor deposition, PECVD)으로 형성되는 a-Si:C:O, a-Si:O:F 등의 저유전율 절연물질, 또는 무기물질인 질화규소(SiNx) 따위를 단일층 또는 복수층으로 형성하여 보호막(passivation layer)을 형성한다.
그 다음 보호막(180) 위에 감광막을 코팅한 후 광마스크를 통하여 감광막에 빛을 조사한 후 현상하여 복수의 접촉구(181, 185, 187, 182)를 형성한다. 이 때 감광성을 가지는 유기막일 경우에는 사진 공정만으로 접촉구를 형성할 수 있으며, 게이트 절연막(140)과 보호막(180)에 대하여 실질적으로 동일한 식각비를 가지는 식각 조건으로 실시하는 것이 바람직하다.
다음, 마지막으로 도 1 및 도 2에 도시한 바와 같이, 기판 위에 ITO 또는 IZO를 스퍼터링으로 적층하고 사진 식각 공정으로 복수의 화소 전극(190)과 복수의 접촉 보조 부재(81, 82)를 형성한다.
[실시예 2]
본 실시예에서는 반도체층과 데이터선을 하나의 감광막 패턴을 이용한 사진 식각 공정으로 형성하는 박막 트랜지스터 표시판의 제조 방법에 대하여 도 13 내지 23b를 참조하여 상세하게 설명한다.
도 13은 본 발명의 다른 일실시예에 따른 박막 트랜지스터 표시판의 배치도이고, 도 14는 도 13의 XIV-XIV'선을 따라 자른 단면도이다.
도 13 및 도 14에 도시한 바와 같이, 본 발명의 다른 한 실시예에 따른 박막 트랜지스터 표시판의 층상 구조는 대개 도 1 및 도 2에 도시한 박막 트랜지스터 표시판의 층상 구조와 거의 동일하다.
즉, 기판(110) 위에 알루미늄을 포함하는 하부 도전층(121p, 124p) 및 몰리브덴으로 이루어진 상부 도전층(121q, 124q)을 포함하는 복수의 게이트선(121)이 형성되어 있고, 그 위에 게이트 절연막(140), 복수의 돌출부(154)를 포함하는 복수의 선형 반도체층(151), 복수의 돌출부(163)를 각각 포함하는 복수의 선형 저항성 접촉 부재(161) 및 복수의 섬형 저항성 접촉 부재(165)가 차례로 형성되어 있다. 저항성 접촉 부재(161, 165) 및 게이트 절연막(140) 위에는 알루미늄(Al)을 포함하는 제2 도전층(171q, 175q) 및 제2 도전층(171q, 175q)의 하부 및 상부에 형성되어 있으며 몰리브덴(Mo)을 포함하는 제1 도전층(171p, 175p) 및 제3 도전층(171r, 175r)으로 이루어진 복수의 데이터선(171) 및 드레인 전극(175)이 형성되어 있고 그 위에 보호막(180)이 형성되어 있다. 보호막(180) 및/또는 게이트 절연막(140)에는 복수의 접촉구(185, 182)가 형성되어 있으며, 보호막(180) 위에는 복수의 화소 전극(190)과 복수의 접촉 보조 부재(82)가 형성되어 있다.
그러나, 도 1 및 도 2에 도시한 박막 트랜지스터 표시판과 달리, 본 실시예 에 따른 박막 트랜지스터 표시판은 게이트선(121)에 확장부를 두는 대신 게이트선(121)과 동일한 층에 게이트선(121)과 전기적으로 분리된 복수의 유지 전극선(131)을 두어 드레인 전극(175)과 중첩시켜 유지 축전기를 만든다. 유지 전극선(131)은 공통 전압 따위의 미리 정해진 전압을 외부로부터 인가받으며, 화소 전극(190)과 게이트선(121)의 중첩으로 발생하는 유지 용량이 충분할 경우 유지 전극선(131)은 생략할 수도 있으며, 화소의 개구율을 극대화하기 위해 화소 영역의 가장자리에 배치할 수도 있다.
그리고 반도체층(151)은 박막 트랜지스터가 위치하는 돌출부(154)를 제외하면 데이터선(171), 드레인 전극(175) 및 그 하부의 저항성 접촉층(161, 165)과 실질적으로 동일한 평면 형태를 가지고 있다. 구체적으로는, 선형 반도체층(151)은 데이터선(171) 및 드레인 전극(175)과 그 하부의 저항성 접촉층(161, 165)의 아래에 존재하는 부분 외에도 소스 전극(173)과 드레인 전극(175) 사이에 이들에 가리지 않고 노출된 부분을 가지고 있다.
그럼, 본 실시예에 따른 박막 트랜지스터 표시판의 제조 방법을 첨부된 도 15 내지 도 23b와 도 13 및 도 14를 참조하여 상세히 설명한다.
먼저, 도 15에서 보는 바와 같이, 투명 유리 따위로 만들어진 기판(110) 위에 알루미늄(Al) 또는 알루미늄 합금(Al-alloy)으로 이루어지는 하부 도전층(120p)과 몰리브덴(Mo) 또는 몰리브덴 합금(Mo-alloy)으로 이루어지는 상부 도전층(120q)을 스퍼터링 방법으로 각각 형성한다.
그 다음, 도 16에서 보는 바와 같이, 상부 도전층(120q) 위에 포토레지스트 (42)를 스핀 코팅 방법으로 도포한다. 이어서, 소정 패턴이 형성되어 있는 마스크(52)를 이용하여 포토레지스트(42)를 노광하고 현상하여 포토레지스트 패턴(42a)을 형성한다.
이어서, 도 17에서 보는 바와 같이, 포토레지스트 패턴(42a)이 남아있는 부분을 제외한 영역의 하부 도전층(120p) 및 상부 도전층(120q)을 식각액을 이용하여 한번에 식각한다.
이 때, 식각액으로는, 인산(H3PO4), 질산(HNO3), 아세트산(CH3COOH) 및 질산알루미늄(Al(NO3)3)을 함유한 식각액으로, 바람직하게는 60 내지 75중량%의 인산, 0.5 내지 15중량%의 질산, 2 내지 15중량%의 아세트산, 0.1 내지 15중량%의 질산알루미늄 및 잔량의 탈염수(deionized water)를 이용한다.
알루미늄(Al)은 낮은 비저항을 가지는 금속으로, 대면적 액정 표시 장치에서 배선의 길이가 증가하는 경우에도 다른 금속에 비하여 신호 지연과 같은 문제점을 현저히 개선할 수 있다. 그러나, 알루미늄(Al)은 하부의 반도체층(151) 및 저항성 접촉층(161, 165) 및/또는 상부의 보호막(180)으로 쉽게 확산(diffusion)하는 문제점이 있기 때문에 알루미늄층의 하부 및/또는 상부에 몰리브덴(Mo)을 포함하는 금속층을 형성한다.
그러나, 알루미늄(Al) 및 몰리브덴(Mo)은 동일한 식각액에 대하여 다른 식각 속도를 가질 뿐만 아니라, 이종 금속 사이의 전위차에 의한 갈바닉 효과(galvanic effect)에 의해 프로파일(profile)이 불량해지는 문제점이 있다.
갈바닉 효과란 용해질 내의 두 금속 사이에 전위차가 존재하는 경우, 상대적으로 양(positive)의 전위를 가지는 금속은 음극(cathode)으로 작용하여 환원되려는 경향성을 가지며 상대적으로 음(negative)의 전위를 가지는 금속은 양극(anode)으로 작용하여 산화되려는 경향성을 가지는 현상이다. 이 경우, 음극(cathode)으로 작용하는 금속은 단독으로 존재하는 경우보다 느리게 식각(부식)이 진행되고 양극(anode)으로 작용하는 금속은 단독으로 존재하는 경우보다 빠르게 식각(부식)된다.
알루미늄 및 몰리브덴이 순차적으로 적층된 구조의 경우, 알루미늄(Al)은 양극(anode)으로, 몰리브덴(Mo)은 음극(cathode)으로 작용하여 몰리브덴이 알루미늄에 비하여 상대적으로 덜 식각되어 팁(tip) 형태의 프로파일로 형성된다. 이러한 현상은 시간의 경과에 따라 식각액 중 몰리브덴층의 식각에 가장 큰 영향을 미치는 질산(HNO3)이 소모됨으로써 더욱 심화된다.
따라서, 보다 양호한 프로파일을 형성하기 위해서는, 알루미늄층의 식각 속도를 감소시키는 한편 몰리브덴층의 식각 속도를 증가시켜 두 금속층의 식각 속도를 조절할 필요가 있다.
일반적으로, 알루미늄은 하기 식 (1)과 같은 반응으로 식각되고, 식각액 중의 한 성분인 질산은 하기 식 (2)와 같은 반응으로 해리된다.
Al ---> Al3+ + 3e- -------- (1)
HNO3 ---> H+ + NO3 - -------- (2)
여기서, 알루미늄의 식각 속도를 감소시키기 위해서는 상기 식 (1)의 정반응 속도를 감소시켜는 한편, 시간의 경과에 따라 몰리브덴의 식각 속도에 영향을 미치는 질산(HNO3)의 함량을 일정하게 유지시키기 위하여 상기 식 (2)의 정반응 속도를 감소시켜야 한다.
이를 위하여, 본 발명에서는 인산, 질산 및 아세트산을 함유하는 식각액 중에 질산알루미늄(Al(NO3)3)을 더 포함한다.
질산알루미늄은 식각액 중에서 하기 식 (3)과 같이 알루미늄 양이온(Al3+) 및 질산 음이온(NO3 -)으로 해리된다.
Al(NO3)3 ----> Al3+ + 3NO3 - --------- (3)
여기서 해리된 알루미늄 양이온(Al3+) 및 질산 음이온(NO3 -)은 상기 식 (1) 및 (2)의 반응에서 르샤틀리에(Le Chatelier) 원리에 의하여 정반응 속도를 감소시키는 역할을 한다. 르샤틀리에 원리란 평형 상태에서 계(system)에 농도 등의 변화가 주어지는 경우, 그 계는 그 변화를 제거하려는 방향으로 반응이 진행되는 원리를 말한다. 따라서, 식각액 중에 질산알루미늄을 포함하는 경우, 상기 식 (1)에서 알루미늄 양이온(Al3+)의 농도를 증가시켜 정반응으로 진행되는 속도를 감소시킬 수 있고, 상기 식 (2)에서 질산 음이온(NO3 -)의 농도를 증가시켜 정반응으로 진행되는 속도를 감소시킬 수 있다.
이로써, 알루미늄의 식각 속도를 감소시키는 한편, 몰리브덴의 식각에 영향을 미치는 질산의 농도를 일정하게 유지시켜 시간의 경과에 따른 몰리브덴의 식각 속도의 저하를 방지할 수 있다.
바람직하게는, 본 발명에 따른 식각액은, 60 내지 75중량%의 인산, 0.5 내지 15중량%의 질산, 2 내지 15중량%의 아세트산 및 0.1 내지 15중량%의 질산알루미늄을 포함한다.
인산이 60중량% 미만으로 함유되는 경우 식각 속도가 현저하게 저하되어 양산에 문제가 있으며, 75중량%를 초과하여 함유되는 경우 식각액의 점도가 높아지는 문제가 있다. 또한, 질산이 0.5중량% 미만으로 함유되는 경우 몰리브덴의 식각 속도가 지나치게 낮아지고 15중량%를 초과하는 경우에는 배선의 경사각(taper angle)이 지나치게 낮아져서 불량한 프로파일로 식각되는 문제가 있다. 또한, 아세트산이 2중량% 미만 또는 15중량% 초과하여 함유되는 경우 완충액(buffer)로서 기능이 약화된다. 또한, 본 발명에 따른 식각액에 포함된 질산알루미늄은 0.1 내지 15중량%로 함유된다. 0.1중량% 미만으로 함유되는 경우에는 상기 식각액 속도에 영향을 미칠 수 없는 한편 15중량%를 초과하는 경우에는 알루미늄이 석출되어 오히려 배선 형성에 영향을 미칠 수 있기 때문이다.
그 다음, 포토레지스트 박리제를 이용하여 포토레지스트 패턴(42a)을 제거함으로써, 도 18a 및 도 18b에서 보는 바와 같이, 게이트 전극(124)을 포함하는 게이트선(121) 및 상기 게이트선(121)과 전기적으로 분리된 복수의 유지 전극선(131)을 형성한다.
그 다음, 도 19에 도시한 바와 같이, 게이트 전극(124)을 포함하는 게이트선(121) 및 유지 전극선(131)을 덮는 질화규소(SiNx) 등의 절연 물질을 증착하여 게이트 절연막(140)을 형성한다.
이어서, 게이트 절연막(140) 위에 불순물이 도핑되지 않은 비정질 규소(a-Si), 불순물이 도핑된 비정질 규소(n+ a-Si)를 증착하여 진성 비정질 규소층(150), 불순물이 도핑된 비정질 규소층(160)을 순차적으로 적층한다. 진성 비정질 규소층(150)은 수소화 비정질 규소(hydrogenated amorphous silicon) 등으로 형성하며 불순물이 도핑된 비정질 규소층(160)은 인(P) 등의 n형 불순물이 고농도로 도핑된 비정질 규소 또는 실리사이드(silicide)로 형성한다.
그 다음, 불순물이 도핑된 비정질 규소층(160) 위에 스퍼터링 등의 방법으로 몰리브덴(Mo)을 포함하는 제1 도전층(170p), 알루미늄(Al)을 포함하는 제2 도전층(170q) 및 몰리브덴(Mo)을 포함하는 제3 도전층(170r)을 순차적으로 적층한다.
이어서, 제3 도전층(170r) 위에 스핀 코팅 방법으로 포토레지스트막을 도포한다.
그 다음, 포토레지스트막을 노광 및 현상하여, 도 20에서 보는 바와 같이, 서로 다른 두께를 가지는 포토레지스트 패턴(52, 54)을 형성한다.
설명의 편의상, 배선이 형성될 부분의 금속층(170), 불순물이 도핑된 비정질 규소층(160), 불순물이 도핑되지 않은 비정질 규소층(150)의 부분을 배선 부분(A)이라 하고, 채널이 형성되는 부분에 위치한 불순물 도핑된 비정질 규소층(160), 불 순물이 도핑되지 않은 비정질 규소층(150)의 부분을 채널 부분(B)이라 하고, 채널 및 배선 부분을 제외한 영역에 위치하는 불순물이 도핑된 비정질 규소층(160), 불순물이 도핑되지 않은 비정질 규소층(150)의 부분을 기타 부분(C)이라 한다.
감광막 패턴(52, 54) 중에서 박막 트랜지스터의 채널부(B)에 위치한 제1 부분(54)은 데이터선이 형성될 부분(A)에 위치한 부분보다 두께가 작게 되도록 하며, 나머지 부분(C)의 감광막은 모두 제거한다. 이 때, 채널부(B)에 남아 있는 감광막(54)의 두께와 A 부분에 남아 있는 감광막(52)의 두께의 비는 후술할 식각 공정에서의 공정조건에 따라 다르게 하여야 하되, 제1 부분(54)의 두께를 제2 부분(52)의 두께의 1/2 이하로 하는 것이 바람직하다.
그 다음, 도 21에 도시한 바와 같이, 기타 영역(C)에 노출되어 있는 금속층(170)을 식각액을 이용하여 습식 식각함으로써, 그 하부의 불순물이 도핑된 비정질 규소층(161)의 기타 영역(C)을 노출시킨다.
이 때, 식각액으로는, 인산(H3PO4), 질산(HNO3), 아세트산(CH3COOH) 및 질산알루미늄(Al(NO3)3)을 함유한 식각액으로, 바람직하게는 60 내지 75중량%의 인산, 0.5 내지 15중량%의 질산, 2 내지 15중량%의 아세트산, 0.1 내지 15중량%의 질산알루미늄 및 잔량의 탈염수(deionized water)를 이용한다.
알루미늄(Al)은 낮은 비저항을 가지는 금속으로, 대면적 액정 표시 장치에서 배선의 길이가 증가하는 경우에도 다른 금속에 비하여 신호 지연과 같은 문제점을 현저히 개선할 수 있다. 그러나, 알루미늄(Al)은 상부의 게이트 절연막(140)으로 쉽게 확산(diffusion)하는 문제점이 있기 때문에 알루미늄층 위에 몰리브덴(Mo)을 포함하는 금속층을 형성한다.
그러나, 알루미늄(Al) 및 몰리브덴(Mo)은 동일한 식각액에 대하여 다른 식각 속도를 가질 뿐만 아니라, 이종 금속 사이의 전위차에 의한 갈바닉 효과(galvanic effect)에 의해 프로파일(profile)이 불량해지는 문제점이 있다.
갈바닉 효과란 용해질 내의 두 금속 사이에 전위차가 존재하는 경우, 상대적으로 양(positive)의 전위를 가지는 금속은 음극(cathode)으로 작용하여 환원되려는 경향성을 가지며 상대적으로 음(negative)의 전위를 가지는 금속은 양극(anode)으로 작용하여 산화되려는 경향성을 가지는 현상이다. 이 경우, 음극(cathode)으로 작용하는 금속은 단독으로 존재하는 경우보다 느리게 식각(부식)이 진행되고 양극(anode)으로 작용하는 금속은 단독으로 존재하는 경우보다 빠르게 식각(부식)된다.
알루미늄 및 몰리브덴이 순차적으로 적층된 구조의 경우, 알루미늄(Al)은 양극(anode)으로, 몰리브덴(Mo)은 음극(cathode)으로 작용하여 몰리브덴이 알루미늄에 비하여 상대적으로 덜 식각되어 팁(tip) 형태의 프로파일로 형성된다. 이러한 현상은 시간의 경과에 따라 식각액 중 몰리브덴층의 식각에 가장 큰 영향을 미치는 질산(HNO3)이 소모됨으로써 더욱 심화된다.
따라서, 보다 양호한 프로파일을 형성하기 위해서는, 알루미늄층의 식각 속도를 감소시키는 한편 몰리브덴층의 식각 속도를 증가시켜 두 금속층의 식각 속도를 조절할 필요가 있다.
일반적으로, 알루미늄은 하기 식 (1)과 같은 반응으로 식각되고, 식각액 중의 한 성분인 질산은 하기 식 (2)와 같은 반응으로 해리된다.
Al ---> Al3+ + 3e- -------- (1)
HNO3 ---> H+ + NO3 - -------- (2)
여기서, 알루미늄의 식각 속도를 감소시키기 위해서는 상기 식 (1)의 정반응 속도를 감소시켜는 한편, 시간의 경과에 따라 몰리브덴의 식각 속도에 영향을 미치는 질산(HNO3)의 함량을 일정하게 유지시키기 위하여 상기 식 (2)의 정반응 속도를 감소시켜야 한다.
이를 위하여, 본 발명에서는 인산, 질산 및 아세트산을 함유하는 식각액 중에 질산알루미늄(Al(NO3)3)을 더 포함한다.
질산알루미늄은 식각액 중에서 하기 식 (3)과 같이 알루미늄 양이온(Al3+) 및 질산 음이온(NO3 -)으로 해리된다.
Al(NO3)3 ----> Al3+ + 3NO3 - --------- (3)
여기서 해리된 알루미늄 양이온(Al3+) 및 질산 음이온(NO3 -)은 상기 식 (1) 및 (2)의 반응에서 르샤틀리에(Le Chatelier) 원리에 의하여 정반응 속도를 감소시키는 역할을 한다. 르샤틀리에 원리란 평형 상태에서 계(system)에 농도 등의 변화 가 주어지는 경우, 그 계는 그 변화를 제거하려는 방향으로 반응이 진행되는 원리를 말한다. 따라서, 식각액 중에 질산알루미늄을 포함하는 경우, 상기 식 (1)에서 알루미늄 양이온(Al3+)의 농도를 증가시켜 정반응으로 진행되는 속도를 감소시킬 수 있고, 상기 식 (2)에서 질산 음이온(NO3 -)의 농도를 증가시켜 정반응으로 진행되는 속도를 감소시킬 수 있다.
이로써, 알루미늄의 식각 속도를 감소시키는 한편, 몰리브덴의 식각에 영향을 미치는 질산의 농도를 일정하게 유지시켜 시간의 경과에 따른 몰리브덴의 식각 속도의 저하를 방지할 수 있다.
바람직하게는, 본 발명에 따른 식각액은, 60 내지 75중량%의 인산, 0.5 내지 15중량%의 질산, 2 내지 15중량%의 아세트산 및 0.1 내지 15중량%의 질산알루미늄을 포함한다.
인산이 60중량% 미만으로 함유되는 경우 식각 속도가 현저하게 저하되어 양산에 문제가 있으며, 75중량%를 초과하여 함유되는 경우 식각액의 점도가 높아지는 문제가 있다. 또한, 질산이 0.5중량% 미만으로 함유되는 경우 몰리브덴의 식각 속도가 지나치게 낮아지고 15중량%를 초과하는 경우에는 배선의 경사각(taper angle)이 지나치게 낮아져서 불량한 프로파일로 식각되는 문제가 있다. 또한, 아세트산이 2중량% 미만 또는 15중량% 초과하여 함유되는 경우 완충액(buffer)로서 기능이 약화된다. 또한, 본 발명에 따른 식각액에 포함된 질산알루미늄은 0.1 내지 15중량%로 함유된다. 0.1중량% 미만으로 함유되는 경우에는 상기 식각액 속도에 영향을 미 칠 수 없는 한편 15중량%를 초과하는 경우에는 알루미늄이 석출되어 오히려 배선 형성에 영향을 미칠 수 있기 때문이다.
이 때 채널 부분(B)에 위치한 진성 비정질 규소층(154)의 상부가 일부 제거되어 두께가 작아질 수도 있으며, 배선 부분(A)의 감광막(52)도 이 때 어느 정도 식각될 수 있다.
다음으로 기타 부분(C)에 위치한 불순물이 도핑된 비정질 규소층(161) 및 그 하부의 진성 비정질 규소층(151)을 제거함과 함께, 채널 부분(B)의 감광막(54)을 제거하여 하부의 금속층(174)을 노출시킨다.
채널 부분(B)의 감광막의 제거는 기타 영역(C)의 불순물이 도핑된 비정질 규소층(161) 및 진성 비정질 규소층(151)의 제거와 동시에 수행하거나 또는 별도로 수행한다. 채널 영역(B)에 남아 있는 감광막(54) 잔류물은 애싱(ashing)으로 제거한다. 이 단계에서 반도체층(151, 154)이 완성된다.
그 다음, 채널 부분(B)에 위치한 금속층(174) 및 불순물이 도핑된 비정질 규소층(164)을 식각하여 제거한다. 또한, 남아 있는 배선 부분(A)의 감광막(52)도 제거한다. 이로써, 금속층(174) 각각이 소스전극(173)을 포함한 하나의 데이터선(171)과 복수의 드레인 전극(175)으로 분리되면서 완성되고, 불순물이 도핑된 비정질 규소층(164)도 선형 저항성 접촉층(161)과 섬형 저항성 접촉층(165)으로 나뉘어 완성된다.
이와 같이, 위치에 따라 감광막의 두께를 달리하는 방법으로 여러 가지가 있을 수 있는데, 노광 마스크에 투명 영역(transparent area)과 차광 영역(light blocking area) 뿐 아니라 반투광 영역(semi-transparent area)을 두는 것이 그 예이다. 반투광 영역에는 슬릿(slit) 패턴, 격자 패턴(lattice pattern) 또는 투과율이 중간이거나 두께가 중간인 박막이 구비된다. 슬릿 패턴을 사용할 때에는, 슬릿의 폭이나 슬릿 사이의 간격이 사진 공정에 사용하는 노광기의 분해능(resolution)보다 작은 것이 바람직하다. 다른 예로는 리플로우가 가능한 감광막을 사용하는 것이다. 즉, 투명 영역과 차광 영역만을 지닌 통상의 마스크로 리플로우 가능한 감광막 패턴을 형성한 다음 리플로우시켜 감광막이 잔류하지 않은 영역으로 흘러내리도록 함으로써 얇은 부분을 형성한다.
적절한 공정 조건을 주면 감광막 패턴(52, 54)의 두께 차 때문에 하부층들을 선택적으로 식각할 수 있다.
일련의 식각 단계를 거친 후, 포토레지스트 패턴(52, 54) 위에 포토레지스트 박리제를 적용하여 포토레지스트 패턴(52, 54)을 제거함으로써, 도 22a 및 도 22b에서 보는 바와 같이, 복수의 소스 전극(173)을 각각 포함하는 복수의 데이터선(171), 복수의 드레인 전극(175) 및 데이터선의 끝부분(179)을 형성하고, 복수의 돌출부(163)를 각각 포함하는 복수의 선형 저항성 접촉층(161) 및 복수의 섬형 저항성 접촉층(165), 및 복수의 돌출부(154)를 포함하는 복수의 선형 반도체층(151)을 형성한다.
다음, 도 23a 및 도 23b에 도시한 바와 같이, 데이터선(171, 173) 및 드레인 전극(175)에 의해 가려지지 않는 반도체층(154)을 덮도록 보호막(180)을 형성한다. 이때 보호막(180)은 평탄화 특성이 우수하며 감광성(photosensitivity)을 가지는 유기 물질, 플라즈마 화학 기상 증착(plasma enhanced chemical vapor deposition, PECVD)으로 형성되는 a-Si:C:O, a-Si:O:F 등의 저유전율 절연 물질, 또는 무기 물질인 질화 규소(SiNx) 따위를 단층 또는 복수층으로 형성하여 보호막(passivation layer)(180)을 형성한다.
그 다음, 보호막(180)을 사진 식각 공정으로 복수의 접촉구(185, 182)를 형성한다. 이때 감광성을 가지는 유기막일 경우에는 사진 공정만으로 접촉구를 형성할 수 있다.
이어, 도 13 및 도 14에 도시한 바와 같이, 기판(110)에 ITO 또는 IZO 등의 투명한 도전 물질을 증착하고, 마스크를 이용한 사진 식각 공정으로 식각하여 접촉구(185, 182)를 통해 데이터선의 끝부분(179)과 각각 연결되는 접촉 보조 부재(82), 접촉구(185)를 통해 드레인 전극(175)과 연결되는 화소 전극(190)을 형성한다.
이상에서 본 발명의 바람직한 실시예들에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
상기와 같이, 인산, 질산, 아세트산 및 질산알루미늄을 함유하는 식각액을 이용하여 게이트선 및/또는 데이터선용 도전체를 식각함으로써, 알루미늄층 및 몰리브덴층의 식각 속도를 조절하여 양호한 프로파일의 배선을 형성할 수 있다.

Claims (15)

  1. 인산(H3PO4), 질산(HNO3), 아세트산(CH3COOH) 및 질산알루미늄(Al(NO3)3)을 함유하는 식각액 조성물.
  2. 제1항에서, 상기 식각액 조성물은 60 내지 75중량%의 인산, 0.5 내지 15중량%의 질산, 2 내지 15중량%의 아세트산 및 0.1 내지 15중량%의 질산알루미늄(Al(NO3)3)을 함유하는 식각액 조성물.
  3. 제1항에서, 상기 식각액 조성물은 계면활성제를 더 함유하는 식각액 조성물.
  4. 기판 위에 도전체로 이루어지는 게이트선을 형성하는 단계,
    상기 게이트선 위에 소정 패턴의 반도체층을 형성하는 단계,
    상기 반도체층을 포함한 전면에 도전체로 이루어지는 데이터선 및 드레인 전극을 형성하는 단계, 및
    상기 드레인 전극과 연결되어 있는 화소 전극을 형성하는 단계를 포함하며,
    상기 게이트선을 형성하는 단계 및 상기 데이터선과 드레인 전극을 형성하는 단계 중 적어도 하나는 인산, 질산, 아세트산 및 질산알루미늄을 함유하는 식각액 조성물을 이용하여 사진 식각하는 단계를 포함하는 박막 트랜지스터 표시판의 제조 방법.
  5. 제4항에서, 상기 사진 식각하는 단계는 63 내지 72중량%의 인산, 0.5 내지 15중량%의 질산, 2 내지 15중량%의 아세트산 및 0.1 내지 15중량%의 질산알루미늄(Al(NO3)3)을 함유하는 식각액 조성물을 이용하는 박막 트랜지스터 표시판의 제조 방법.
  6. 제4항에서, 상기 도전체는 알루미늄(Al)을 함유하는 제1 도전층 및 몰리브덴(Mo)을 함유하는 제2 도전층을 포함하는 박막 트랜지스터 표시판의 제조 방법.
  7. 제6항에서, 상기 제1 도전층은 알루미늄(Al)에 네오디뮴(Nd)이 첨가되어 있는 알루미늄 합금(Al-alloy)으로 형성하는 박막 트랜지스터 표시판의 제조 방법.
  8. 제6항에서, 상기 제2 도전층은 몰리브덴(Mo)에 니오븀(Nb), 텅스텐(W), 탄탈늄(Ta) 및 크롬(Cr)에서 선택된 적어도 하나의 금속이 첨가되어 있는 몰리브덴 합금(Mo-alloy)으로 형성하는 박막 트랜지스터 표시판의 제조 방법.
  9. 제6항에서, 상기 제2 도전층은 몰리브덴(Mo)을 질소 공급 기체에 노출시켜 질화몰리브덴(MoN)을 형성하는 박막 트랜지스터 표시판의 제조 방법.
  10. 제4항에서, 상기 게이트선을 형성하는 단계는 알루미늄(Al)을 함유하는 제1 도전층 및 몰리브덴(Mo)을 함유하는 제2 도전층을 순차적으로 적층하고 사진 식각하는 단계를 포함하는 박막 트랜지스터 표시판의 제조 방법.
  11. 제4항에서, 상기 데이터선 및 상기 드레인 전극을 형성하는 단계는 몰리브덴(Mo)을 함유하는 제1 도전층, 알루미늄(Al)을 함유하는 제2 도전층 및 몰리브덴(Mo)을 함유하는 제3 도전층을 순차적으로 적층하고 사진 식각하는 단계를 포함하는 박막 트랜지스터 표시판의 제조 방법.
  12. 제11항에서, 상기 제1 도전층, 상기 제2 도전층 및 상기 제3 도전층은 각각 200 내지 1000Å, 2000 내지 4000Å 및 200 내지 1000Å의 두께로 형성하는 박막 트랜지스터 표시판의 제조 방법.
  13. 제4항에서, 상기 화소 전극을 형성하는 단계는 ITO 또는 IZO를 적층하고 사진 식각하는 단계를 포함하는 박막 트랜지스터 표시판의 제조 방법.
  14. 제4항에서, 상기 반도체층을 형성하는 단계와 상기 데이터선 및 드레인 전극을 형성하는 단계는 제1 부분과, 상기 제1 부분보다 두께가 두꺼운 제2 부분과, 상기 제1 부분의 두께보다 두께가 얇은 제3 부분을 가지는 감광막 패턴을 이용하여 사진 식각하는 단계를 포함하는 박막 트랜지스터 표시판의 제조 방법.
  15. 제14항에서, 상기 제1 부분은 상기 소스 전극과 상기 드레인 전극 사이에 위치하도록 형성하고, 상기 제2 부분은 상기 데이터선 상부에 위치하도록 형성하는 박막 트랜지스터 표시판의 제조 방법.
KR1020050012285A 2005-02-15 2005-02-15 식각액 조성물 및 박막 트랜지스터 표시판의 제조 방법 KR101160829B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020050012285A KR101160829B1 (ko) 2005-02-15 2005-02-15 식각액 조성물 및 박막 트랜지스터 표시판의 제조 방법
US11/271,079 US7635436B2 (en) 2005-02-15 2005-11-10 Etchant composition and manufacturing method for thin film transistor array panel
CN2006100062107A CN1821872B (zh) 2005-02-15 2006-01-23 蚀刻剂组合物和薄膜晶体管阵列板的制造方法
JP2006018552A JP4859469B2 (ja) 2005-02-15 2006-01-27 エッチング液組成物及び薄膜トランジスタ表示板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050012285A KR101160829B1 (ko) 2005-02-15 2005-02-15 식각액 조성물 및 박막 트랜지스터 표시판의 제조 방법

Publications (2)

Publication Number Publication Date
KR20060091826A true KR20060091826A (ko) 2006-08-22
KR101160829B1 KR101160829B1 (ko) 2012-06-29

Family

ID=36816214

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050012285A KR101160829B1 (ko) 2005-02-15 2005-02-15 식각액 조성물 및 박막 트랜지스터 표시판의 제조 방법

Country Status (4)

Country Link
US (1) US7635436B2 (ko)
JP (1) JP4859469B2 (ko)
KR (1) KR101160829B1 (ko)
CN (1) CN1821872B (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101406362B1 (ko) * 2008-01-24 2014-06-12 동우 화인켐 주식회사 은 박막의 식각액 조성물 및 이를 이용한 금속 패턴형성방법
KR101411677B1 (ko) * 2007-11-27 2014-06-25 엘지디스플레이 주식회사 유기전계발광소자
KR20180110509A (ko) * 2017-03-29 2018-10-10 동우 화인켐 주식회사 이종 금속 다층막 식각액 조성물 및 이를 이용한 배선 형성 방법

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101136026B1 (ko) * 2004-09-24 2012-04-18 주식회사 동진쎄미켐 포토레지스트용 박리제 및 상기 박리제를 이용한 박막트랜지스터 표시판의 제조 방법
KR20060131071A (ko) * 2005-06-15 2006-12-20 삼성전자주식회사 표시 장치용 배선, 이를 포함하는 박막 트랜지스터 표시판및 그 제조 방법
KR20080034598A (ko) * 2006-10-17 2008-04-22 삼성전자주식회사 박막 트랜지스터 표시판의 제조 방법
KR101275957B1 (ko) * 2007-03-05 2013-06-14 엘지디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 그 제조방법
KR20120032904A (ko) * 2010-09-29 2012-04-06 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 그 제조 방법
JP2013080160A (ja) * 2011-10-05 2013-05-02 Japan Display East Co Ltd 表示装置
KR102087791B1 (ko) * 2013-03-27 2020-03-12 삼성디스플레이 주식회사 식각 조성물, 이를 이용한 금속 패턴의 형성 방법 및 표시 기판의 제조방법
JP6454605B2 (ja) 2015-06-01 2019-01-16 東芝メモリ株式会社 基板処理方法および基板処理装置
US10147619B2 (en) * 2015-08-27 2018-12-04 Toshiba Memory Corporation Substrate treatment apparatus, substrate treatment method, and etchant
KR102471019B1 (ko) * 2015-09-02 2022-11-25 삼성디스플레이 주식회사 식각액 조성물 및 이를 이용한 박막 트랜지스터 표시판의 제조 방법
KR102368376B1 (ko) * 2015-09-22 2022-02-28 동우 화인켐 주식회사 금속막의 식각액 조성물 및 이를 이용한 액정표시장치용 어레이 기판의 제조방법
JP2017139295A (ja) 2016-02-02 2017-08-10 東芝メモリ株式会社 基板処理装置、基板処理方法、および基板処理液

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5470103A (en) * 1977-11-16 1979-06-05 Mitsubishi Paper Mills Ltd Liquid substance for treating surface of flat printing plate
JPS57207342A (en) * 1981-06-15 1982-12-20 Fuji Electric Co Ltd Etchant for metallic wiring
JPH01151236A (ja) * 1987-12-08 1989-06-14 Mitsubishi Electric Corp アルミニウム膜のテーパーエツチング方法
US4895617A (en) * 1989-05-04 1990-01-23 Olin Corporation Etchant solution for photoresist-patterned metal layers
JPH05343386A (ja) * 1991-04-20 1993-12-24 Mitsumi Electric Co Ltd 電極のエッチング方法
JP2001166336A (ja) 1999-12-09 2001-06-22 Hitachi Ltd 液晶表示装置の製造方法、及び液晶表示装置の配線形成方法
TWI255957B (en) 1999-03-26 2006-06-01 Hitachi Ltd Liquid crystal display device and method of manufacturing the same
JP2001223365A (ja) * 2000-02-10 2001-08-17 Fujitsu Ltd 薄膜トランジスタ及びその製造方法
KR100321227B1 (ko) 2000-03-18 2004-09-07 테크노세미켐 주식회사 액정표시장치의전극용식각액
JP2002111004A (ja) 2000-10-02 2002-04-12 Toshiba Corp アレイ基板の製造方法
JP2002299630A (ja) 2001-03-30 2002-10-11 Matsushita Electric Ind Co Ltd ＭｏＷ／ＡｌまたはＡｌ合金／ＭｏＷの積層薄膜を用いた薄膜トランジスタおよび薄膜トランジスタアレイとその製造方法
KR100415700B1 (ko) 2001-04-06 2004-01-24 테크노세미켐 주식회사 박막트랜지스터용 액정표시장치의 소스 및 드레인 전극용식각액 조성물
US7179398B2 (en) * 2001-10-23 2007-02-20 Samsung Electronics Co., Ltd. Etchant for wires, a method for manufacturing the wires using the etchant, a thin film transistor array substrate and a method for manufacturing the same including the method
KR20030041694A (ko) 2001-11-21 2003-05-27 테크노세미켐 주식회사 박막트랜지스터용 액정표시장치의 게이트 전극용 식각액조성물
JP2003273109A (ja) 2002-03-14 2003-09-26 Advanced Display Inc Ａｌ配線用薄膜及びその製造方法並びにこれを用いた液晶表示装置
KR100444345B1 (ko) 2002-03-28 2004-08-16 테크노세미켐 주식회사 평판디스플레이의 박막트랜지스터 형성을 위한 금속전극용식각액 조성물
US7205570B2 (en) * 2002-07-19 2007-04-17 Samsung Electronics Co., Ltd. Thin film transistor array panel
JP3992569B2 (ja) 2002-08-30 2007-10-17 株式会社アドバンスト・ディスプレイ 液晶表示装置
JP2004156070A (ja) * 2002-11-01 2004-06-03 Kanto Chem Co Inc 透明導電膜を含む積層膜のエッチング液組成物
KR100883769B1 (ko) 2002-11-08 2009-02-18 엘지디스플레이 주식회사 액정표시장치용 어레이기판 제조방법
KR100456657B1 (ko) 2003-03-11 2004-11-10 테크노세미켐 주식회사 평판디스플레이의 박막트랜지스터 형성을 위한 금속전극용식각액 조성물
JP2004356616A (ja) * 2003-05-28 2004-12-16 Samsung Electronics Co Ltd 配線用エッチング液及びこれを利用した薄膜トランジスタ表示板の製造方法
TWI364072B (en) * 2004-03-18 2012-05-11 Dongjin Semichem Co Ltd Etching composition
KR101090252B1 (ko) * 2004-09-24 2011-12-06 삼성전자주식회사 박막 트랜지스터 표시판 및 그의 제조 방법
KR20070017762A (ko) * 2005-08-08 2007-02-13 엘지.필립스 엘시디 주식회사 식각액 조성물, 이를 이용한 도전막의 패터닝 방법 및평판표시장치의 제조 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101411677B1 (ko) * 2007-11-27 2014-06-25 엘지디스플레이 주식회사 유기전계발광소자
KR101406362B1 (ko) * 2008-01-24 2014-06-12 동우 화인켐 주식회사 은 박막의 식각액 조성물 및 이를 이용한 금속 패턴형성방법
KR20180110509A (ko) * 2017-03-29 2018-10-10 동우 화인켐 주식회사 이종 금속 다층막 식각액 조성물 및 이를 이용한 배선 형성 방법

Also Published As

Publication number Publication date
CN1821872B (zh) 2010-10-13
US7635436B2 (en) 2009-12-22
CN1821872A (zh) 2006-08-23
KR101160829B1 (ko) 2012-06-29
JP2006229216A (ja) 2006-08-31
JP4859469B2 (ja) 2012-01-25
US20060183338A1 (en) 2006-08-17

Similar Documents

Publication Publication Date Title
KR101160829B1 (ko) 식각액 조성물 및 박막 트랜지스터 표시판의 제조 방법
KR101061850B1 (ko) 박막 트랜지스터 표시판 및 그 제조방법
KR101122228B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR101112538B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20060064264A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR101219041B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20070039274A (ko) 박막 트랜지스터 표시판의 제조 방법
KR101209045B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20060083247A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR101085450B1 (ko) 박막트랜지스터 기판과 그 제조방법
KR20060062913A (ko) 표시 장치용 배선과 상기 배선을 포함하는 박막트랜지스터 표시판 및 그 제조 방법
KR101160823B1 (ko) 박막 트랜지스터 표시판과 그 제조 방법
KR20060042425A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20050002231A (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
KR100945583B1 (ko) 배선용 식각액 및 이를 이용한 박막 트랜지스터 표시판의제조 방법
KR100984351B1 (ko) 박막 트랜지스터 표시판의 제조 방법
KR20070014335A (ko) 박막 트랜지스터 표시판의 제조 방법
KR20060070334A (ko) 박막 트랜지스터 표시판의 제조 방법
KR20070048412A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20060064262A (ko) 표시 장치용 배선, 상기 배선을 포함한 박막 트랜지스터표시판 및 그 제조 방법
KR20000025563A (ko) 박막 트랜지스터의 제조 방법
KR20060036634A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20060079706A (ko) 표시 장치용 배선, 상기 배선을 포함한 박막 트랜지스터표시판 및 그 제조 방법
KR20060063250A (ko) 박막 트랜지스터 표시판의 제조 방법
KR20060064263A (ko) 표시 장치용 배선, 상기 배선을 포함한 박막 트랜지스터표시판 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150601

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170601

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190529

Year of fee payment: 8