JP4859469B2 - エッチング液組成物及び薄膜トランジスタ表示板の製造方法 - Google Patents

エッチング液組成物及び薄膜トランジスタ表示板の製造方法 Download PDF

Info

Publication number
JP4859469B2
JP4859469B2 JP2006018552A JP2006018552A JP4859469B2 JP 4859469 B2 JP4859469 B2 JP 4859469B2 JP 2006018552 A JP2006018552 A JP 2006018552A JP 2006018552 A JP2006018552 A JP 2006018552A JP 4859469 B2 JP4859469 B2 JP 4859469B2
Authority
JP
Japan
Prior art keywords
conductive layer
aluminum
weight
thin film
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006018552A
Other languages
English (en)
Other versions
JP2006229216A (ja
Inventor
圭 祥 金
官 澤 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2006229216A publication Critical patent/JP2006229216A/ja
Application granted granted Critical
Publication of JP4859469B2 publication Critical patent/JP4859469B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/10—Etching compositions
    • C23F1/14—Aqueous compositions
    • C23F1/16—Acidic compositions
    • C23F1/20—Acidic compositions for etching aluminium or alloys thereof
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B21—MECHANICAL METAL-WORKING WITHOUT ESSENTIALLY REMOVING MATERIAL; PUNCHING METAL
    • B21D—WORKING OR PROCESSING OF SHEET METAL OR METAL TUBES, RODS OR PROFILES WITHOUT ESSENTIALLY REMOVING MATERIAL; PUNCHING METAL
    • B21D31/00—Other methods for working sheet metal, metal tubes, metal profiles
    • B21D31/02—Stabbing or piercing, e.g. for making sieves
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B21—MECHANICAL METAL-WORKING WITHOUT ESSENTIALLY REMOVING MATERIAL; PUNCHING METAL
    • B21D—WORKING OR PROCESSING OF SHEET METAL OR METAL TUBES, RODS OR PROFILES WITHOUT ESSENTIALLY REMOVING MATERIAL; PUNCHING METAL
    • B21D37/00—Tools as parts of machines covered by this subclass
    • B21D37/10—Die sets; Pillar guides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/10—Etching compositions
    • C23F1/14—Aqueous compositions
    • C23F1/16—Acidic compositions
    • C23F1/26—Acidic compositions for etching refractory metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Weting (AREA)
  • ing And Chemical Polishing (AREA)

Description

本発明はエッチング液組成物及びこれを利用した薄膜トランジスタ表示板の製造方法に関する。
液晶表示装置は現在最も広く使用されている平板表示装置のうちの一つであって、電極が形成されている二枚の表示板と、その間に挿入されている液晶層からなって、電極に電圧を印加して液晶層の液晶分子を再配列させることによって透過する光量を調節する表示装置である。
液晶表示装置の中でも現在主に使用されているのは電界生成電極が二つの表示板に各々備えられている構造である。この中でも、一つの表示板には複数の画素電極が行列形態で配列されていて、他の表示板には一つの共通電極が表示板全面を覆っている構造の形態が主流である。このような液晶表示装置における画像の表示は各画素電極に別途の電圧を印加することによって行われる。このために画素電極に印加される電圧をスイッチングするための三端子素子である薄膜トランジスタを各画素電極に連結し、この薄膜トランジスタを制御するための信号を伝達するゲート線と画素電極に印加される電圧を伝達するデータ線を表示板（以下、「薄膜トランジスタ表示板」と言う）に形成する。前記薄膜トランジスタはゲート線を通じて伝達される走査信号によってデータ線を通じて伝達される画像信号を画素電極に伝達または遮断するスイッチング素子としての役割を果たす。このような薄膜トランジスタは、自発光素子である能動型有機発光表示素子（AM-OLED）でも各発光素子を個別的に制御するスイッチング素子として役割を果たす。
最近は液晶表示装置または有機発光表示素子などの平板表示装置が次第に大型化されることによって、ゲート線及びデータ線の長さが益々長くなるために低い比抵抗を有する導電材料で配線を形成する必要がある。
また、接触特性などを向上させるために異種金属を利用して二重層または三重層のような多層構造で配線を形成する場合がある。
しかし、二重層または三重層のような多層構造で配線を形成する場合、異種金属のエッチング速度差及び相異なる金属が接触する場合に発生するガルバニック効果によってアンダーカットまたはオーバーハングのように配線のプロファイルが変更する問題点がある。
本発明は前記問題点を解決するためのものであって、配線が良好なプロファイルが得られるエッチング液組成物及び、これを利用した薄膜トランジスタ表示板の製造方法を提供する。
本発明によるエッチング液組成物はリン酸、硝酸、酢酸及び硝酸アルミニウムを含有する。
また、本発明によるエッチング液組成物は、好ましくは６０乃至７５重量％のリン酸、０．５乃至１５重量％の硝酸、２乃至１５重量％の酢酸及び０．１乃至１５重量％の硝酸アルミニウムを含有する。
また、本発明による薄膜トランジスタ表示板の製造方法は、基板上に導電体からなるゲート線を形成する段階と、前記ゲート線上にゲート絶縁膜を形成する段階と、前記ゲート絶縁膜上に所定パターンの半導体層を形成する段階と、前記半導体層上に導電体からなるデータ線及びドレイン電極を形成する段階と、前記ドレイン電極と連結されている画素電極を形成する段階とを含み、前記ゲート線を形成する段階と、前記データ線と前記ドレイン電極を形成する段階及び前記画素電極を形成する段階のうちの少なくとも一つはリン酸、硝酸、酢酸及び硝酸アルミニウムを含むエッチング液組成物を利用して写真エッチングする段階とを含む。
本発明によれば、リン酸、硝酸、酢酸及び硝酸アルミニウムを含有するエッチング液を利用してゲート線及び/またはデータ線用導電体をエッチングすることによって、アルミニウム層及びモリブデン層のエッチング速度を調節して良好なプロファイルの配線を形成することができる。
以下、添付した図面を参照して本発明の実施例について本発明の属する技術分野における通常の知識を有する者が容易に実施できるように詳細に説明する。しかし、本発明は多様で相異なる形態で実現することができ、ここで説明する実施例に限定されない。
図面で多様な層及び領域を明確に表現するために厚さを拡大して示した。明細書全体にわたって類似な部分については同一図面符号を付けた。層、膜、領域、板などの部分が他の部分の“上”にあるとする時、これは他の部分の“直上”にある場合だけでなく、その中間に他の部分がある場合も含む。反対に、ある部分が他の部分の“直上”にあるとする時には中間に他の部分がないことを意味する。
[実施例１]
本実施例では液晶表示装置用薄膜トランジスタ表示板を製造する方法について図１乃至６bを参照して詳細に説明する。
図１は本発明の一つの実施例による薄膜トランジスタ表示板の構造を示した配置図であり、図２は図１の薄膜トランジスタ表示板をII-II´線によって切断した断面図である。
図１及び図２に示すように、絶縁基板１１０上にゲート信号を伝達する複数のゲート線１２１が形成されている。ゲート線１２１は横方向に伸びていて、各ゲート線１２１の一部は複数のゲート電極１２４を構成する。また、各ゲート線１２１の他の一部は下方向に突出して複数の拡張部１２７を構成し、ゲート線の端部１２９は外部回路と連結するために幅が広く形成されている。
ゲート線１２１はアルミニウムまたはアルミニウムにネオジウムが添加されたアルミニウム合金からなる下部導電層１２４p、１２７p、１２９pと、下部導電層１２４p、１２７p、１２９p上部に形成されたものでモリブデン、モリブデンにニオブ、タングステン、タンタル及びクロムより選択された少なくとも一つの金属が添加されているモリブデン合金または窒化モリブデンからなる上部導電層１２４q、１２７q、１２９qを含んでなる。
下部導電層１２４p、１２７p、１２９p及び上部導電層１２４q、１２７q、１２９qの側面は各々傾いていて、その傾斜角は基板１１０の表面に対して約３０乃至８０度をなす。
ゲート線１２１上には窒化シリコンなどからなるゲート絶縁膜１４０が形成されている。
ゲート絶縁膜１４０上部には水素化非晶質シリコンなどからなる複数の線形半導体層１５１が形成されている。線形半導体層１５１は縦方向に伸びていて、これから複数の突出部１５４がゲート電極１２４に向かって伸びて出ている。また、線形半導体層１５１はゲート線１２１と会う地点の付近で幅が広くなってゲート線１２１の広い面積を覆っている。
半導体層１５１の上部にはシリサイドまたはn型不純物が高濃度でドーピングされているn+水素化非晶質シリコンなどの物質からなる複数の線形及び島形抵抗性接触部材１６１、１６５が形成されている。線形接触部材１６１は複数の突出部１６３を有していて、この突出部１６３と島形接触部材１６５は対をなして半導体層の突出部１５４上に位置している。
線形及び島形抵抗性接触部材１６１、１６５はその下部の半導体層１５１とその上部のソース電極１７３及びドレイン電極１７５の間に存在して接触抵抗を低くする役割を果たす。線形半導体層１５１はソース電極１７３とドレイン電極１７５の間をはじめとしてデータ線１７１及びドレイン電極１７５に覆われずに露出された部分を有しており、大部分の領域で線形半導体層１５１の幅がデータ線１７１の幅より狭いが、前述したようにゲート線１２１と会う部分で幅が広くなってゲート線１２１とデータ線１７１の間の絶縁を強化する。
半導体層１５１と抵抗性接触部材１６１、１６５の側面もまた基板１１０の表面に対して約３０乃至８０゜で傾いている。
抵抗性接触部材１６１、１６５及びゲート絶縁膜１４０上には各々複数のデータ線１７１、複数のドレイン電極１７５、複数のストレージキャパシタ用導電体１７７及び外部回路と連結するために幅が拡張されているデータ線の端部１７９が形成されている。
データ線１７１は縦方向に伸びてゲート線１２１と交差してデータ電圧を伝達する。各データ線１７１からドレイン電極１７５に向かって伸びた複数の分枝がソース電極１７３を構成する。一対のソース電極１７３とドレイン電極１７５は互いに分離されており、ゲート電極１２４に対して互いに反対側に位置している。
ソース電極１７３を含むデータ線１７１、ドレイン電極１７５、複数のストレージキャパシタ用導電体１７７はモリブデンを含む第１導電層１７１p、１７３p、１７５p、１７７p、アルミニウムを含む第２導電層１７１q、１７３q、１７５q、１７７q及びモリブデンを含む第３導電層１７１r、１７３r、１７５r、１７７rを含む多層構造からなっている。
前記のように、アルミニウムまたはアルミニウム合金層をモリブデンが含まれている導電層の間に介在する構造を有することによって、アルミニウムの低い比抵抗特性をそのまま維持しながら中間に介されたアルミニウム層が下部の半導体層１５１と抵抗性接触部材１６１及び上部の保護膜１８０に拡散することを防止する一方、アルミニウムと画素電極１９０が直接接触することによって発生する接触抵抗の増加を防止することができる。
この場合、このような配線の低抵抗特性、拡散防止及び接触抵抗の増加を防止するために、第１導電層、第２導電層及び第３導電層は各々２００乃至１，０００Å、２，０００乃至４，０００Å及び２００乃至１，０００Åの厚さ範囲で形成されるのが好ましい。
データ線１７１、ドレイン電極１７５及びストレージキャパシタ用導電体１７７もゲート線１２１と同様にその側面が基板１１０に対して約３０乃至８０゜の角度に各々傾いている。
ゲート電極１２４、ソース電極１７３及びドレイン電極１７５は半導体層の突出部１５４と共に薄膜トランジスタ（TFT）を構成し、薄膜トランジスタのチャンネルはソース電極１７３とドレイン電極１７５の間の突出部１５４に形成される。ストレージキャパシタ用導電体１７７はゲート線１２１の拡張部１２７と重なっている。
島形抵抗性接触層１６３，１６５はその下部の半導体層１５４とその上部のソース電極１７３及びドレイン電極１７５との間に存在し、接触抵抗を低くする役割を果たす。線形半導体層１５１はソース電極１７３とドレイン電極１７５との間をはじめとして、データ線１７１及びドレイン電極１７５に覆われずに露出された部分を有しており、殆どの領域で線形半導体層１５１の幅がデータ線１７１の幅より小さいが、前述のようにゲート線１２１と合う部分で幅が大きくなってゲート線１２１とデータ線１７１との間の断線を防止する。
データ線１７１、ドレイン電極１７５、ストレージキャパシタ用導電体１７７及び露出された半導体層１５１部分の上には平坦化特性が優れていて感光性を有する有機物質、プラズマ化学気相蒸着（PECVD）で形成されるa-Si：CO、a-Si：O：Fなどの低誘電率絶縁物質、または窒化シリコンなどの無機物質からなる保護膜１８０が形成されている。また、保護膜１８０を有機物質で形成する場合には、ソース電極１７３とドレイン電極１７５の間の半導体層１５４が露出された部分に保護膜１８０の有機物質が接触することを防止するために、有機膜の下部に窒化シリコンまたは酸化シリコンからなる絶縁膜（図示せず）が追加的に形成されても良い。
保護膜１８０にはゲート線の端部１２９、ドレイン電極１７５、ストレージキャパシタ用導電体１７７及びデータ線の端部１７９を各々露出させる複数の接触孔１８１、１８５、１８７、１８２が形成されている。
保護膜１８０上にはITOまたはIZOからなる複数の画素電極１９０及び複数の接触補助部材８１、８２が形成されている。
画素電極１９０は接触孔１８５、１８７を通じてドレイン電極１７５及びストレージキャパシタ用導電体１７７と各々物理的・電気的に連結されてドレイン電極１７５からデータ電圧の印加を受けて、ストレージキャパシタ用導電体１７７にデータ電圧を伝達する。
データ電圧が印加された画素電極１９０は共通電圧の印加を受ける他の表示板（図示せず）の共通電極（図示せず）と共に電場を生成することによって液晶層の液晶分子を再配列する。
また、前述したように画素電極１９０と共通電極は液晶キャパシタを構成して薄膜トランジスタが遮断された後にも印加された電圧を維持するが、電圧維持能力を強化するために液晶キャパシタと並列に連結された他のキャパシタを置き、これを「ストレージキャパシタ」と言う。ストレージキャパシタは画素電極１９０及びこれと隣接するゲート線（これを「前段ゲート線」と言う）１２１の重畳などで形成され、ストレージキャパシタの静電容量、つまり、保持容量を増やすためにゲート線１２１を拡張した拡張部１２７を置いて重畳面積を大きいようにする一方、画素電極１９０と連結されて拡張部１２７と重なるストレージキャパシタ用導電体１７７を保護膜１８０下に置いて二つの間の距離を近くする。
接触補助部材８１、８２は接触孔１８１、１８２を通じてゲート線の端部１２９とデータ線の端部１７９に各々連結される。接触補助部材８１、８２はゲート線の端部１２９またはデータ線の端部１７９と駆動集積回路のような外部装置（図示せず）との接着性を補完して、これらを保護する。
以下では図１及び図２に示した前記薄膜トランジスタ表示板を本発明の一つの実施例によって製造する方法について図３乃至図１２Ｂと図１及び図２を参照して詳細に説明する。
まず、図３に示すように絶縁基板１１０上にアルミニウム-ネオジウムを含む下部導電層１２０p及びモリブデンを含む上部導電層１２０qを順次に積層する。
ここで、下部導電層１２０p及び上部導電層１２０qは同時スパッタリング（co-spattering）で形成する。本実施例では同時スパッタリング（co-spattering）のターゲットとしてアルミニウムにネオジウムが２at％程度添加されたアルミニウム合金とモリブデンを使用する。
同時スパッタリング（co-spattering）は、最初にモリブデンターゲットにはパワーを印加せず、アルミニウム合金ターゲットにのみパワーを印加して、基板１１０上にアルミニウム合金からなる下部導電層１２０pを形成する。本実施例では下部導電層１２０pを約２，５００Åの厚さで形成するが、１，０００乃至５，０００Å範囲で任意に選択することができる。その後、アルミニウム合金ターゲットに印加されるパワーをオフした後、モリブデンにパワーを印加して上部導電層１２０qを形成する。本実施例では上部導電層１２０qを約１０００Åの厚さで形成したが、５０乃至２，０００Å範囲で任意に選択することができる。
その後、図４に示すように上部金属層１２０q上にスピンコーティング方式でフォトレジスト４０を塗布する。次に、所定パターンが形成されているマスク５０を利用して露光した後、現像してフォトレジストパターン４０aを形成する。
また、図５に示すようにフォトレジストパターン４０aが残っている部分を除いた領域の下部導電層１２０p及び上部導電層１２０qをエッチング液を利用して一度にエッチングする。
この時、エッチング液としては、リン酸、硝酸、酢酸及び硝酸アルミニウムを含有したエッチング液を使用し、好ましくは６０乃至７５重量％のリン酸、０．５乃至１５重量％の硝酸、２乃至１５重量％の酢酸、０．１乃至１５重量％の硝酸アルミニウム及び残量の脱塩水を利用する。
アルミニウムは低い比抵抗を有する金属で、大面積液晶表示装置における配線の長さが増加する場合にも他の金属に比べて信号遅延のような問題点を顕著に改善することができる。しかし、アルミニウムは上部のゲート絶縁膜１４０に容易に拡散する問題点があるためにアルミニウム層上にモリブデンを含む金属層を形成する。
しかし、アルミニウム及びモリブデンは同一エッチング液に対して異なるエッチング速度を有するだけでなく、異種金属の間の電位差によるガルバニック効果によってプロファイルが不良になる問題点がある。
ガルバニック効果とは溶解質内の二つの金属の間に電位差が存在する場合、相対的に正の電位を有する金属は負極として作用して還元されようとする傾向性を有して、相対的に負の電位を有する金属は正極として作用して酸化されようとする傾向性を有する現象である。この場合、負極として作用する金属は単独で存在する場合より遅くエッチング（腐蝕）が進められ、正極として作用する金属は単独で存在する場合より速くエッチング（腐蝕）される。
アルミニウム及びモリブデンが順次に積層された構造の場合、アルミニウムは正極として、モリブデンは負極として作用してモリブデンがアルミニウムに比べて相対的に少なくエッチングされてチップ形態のプロファイルで形成される。このような現象は時間の経過によってエッチング液のうちのモリブデン層のエッチングに最も大きな影響を与える硝酸が消耗されることによってさらに深刻化する。
したがって、より良好なプロファイルを形成するためには、アルミニウム層のエッチング速度を減少させる一方、モリブデン層のエッチング速度を増加させて二つの金属層のエッチング速度を調節する必要がある。
一般に、アルミニウムは下記式（１）のような反応でエッチングされ、エッチング液のうちの一つの成分である硝酸は下記式（２）のような反応で解離される。
Figure 0004859469
ここで、アルミニウムのエッチング速度を減少させるためには前記式（１）の正反応速度を減少させる一方、時間の経過によってモリブデンのエッチング速度に影響を与える硝酸の含量を一定に維持するために前記式（２）の正反応速度を減少させなければならない。
このために、本発明ではリン酸、硝酸及び酢酸を含有するエッチング液中に硝酸アルミニウムをさらに含む。
硝酸アルミニウムはエッチング液中で下記式（３）のようにアルミニウムイオン（Al３+）及び硝酸イオン（NO３ −）に解離される。
Figure 0004859469
ここで、解離されたアルミニウムイオン（Al３+）及び硝酸イオン（NO３ −）は前記式（１）及び（２）の反応でル・シャトリエ原理によって正反応速度を減少させる役割を果たす。ル・シャトリエ原理とは平衡状態で系（system）に濃度などの変化が与えられる場合、その系がその変化を除去しようとする方向に反応が進められる原理である。したがって、エッチング液中に硝酸アルミニウムを含む場合、前記式（１）でアルミニウムイオンの濃度を増加させて正反応で進められる速度を減少させることができ、前記式（２）で硝酸イオンの濃度を増加させて正反応で進められる速度を減少させることができる。
したがって、アルミニウムのエッチング速度を減少させる一方、モリブデンのエッチングに影響を与える硝酸の濃度を一定に維持して時間の経過によるモリブデンのエッチング速度の低下を防止することができる。
好ましくは、本発明によるエッチング液は、６０乃至７５重量％のリン酸、０．５乃至１５重量％の硝酸、２乃至１５重量％の酢酸及び０．１乃至１５重量％の硝酸アルミニウムを含む。
リン酸の下限６０重量％は量産に要求されるエッチング速度を考慮して決められたものであり、上限７５重量％はエッチング液の粘度の増加を考慮して決められたものである。また、硝酸の下限０．５重量％はモリブデンのエッチング速度の低下を考慮して決められたものであり、上限１５重量％は配線の傾斜角の減少を考慮して決められたものである。また、酢酸の下限２重量％及び上限１５重量％は緩衝液として機能するために必要な濃度範囲である。硝酸アルミニウムの下限０．１重量％はエッチング速度に影響を与えるために必要な最小限の量であり、上限１５重量％はアルミニウムが析出されて配線形成に悪影響を与えることを考慮して決められたものである。
その後、フォトレジスト剥離剤を利用して前記フォトレジストパターン４０aを除去することによって、図６Ａ及び図６Ｂに示すようにゲート電極１２４、拡張部１２７及びゲート線の端部１２９を含むゲート線１２１が形成される。
次に、図７Ａ及び図７Ｂに示すように、ゲート線１２１を覆うように窒化シリコンまたは酸化シリコンを蒸着してゲート絶縁膜１４０を形成する。ゲート絶縁膜１４０の積層温度は約２５０乃至５００℃、厚さは２，０００乃至５，０００Å程度であるのが好ましい。
そして、ゲート絶縁膜１４０上に真性非晶質シリコン層、不純物がドーピングされた非晶質シリコン層の３層膜を連続して積層して、不純物がドーピングされた非晶質シリコン層と真性非晶質シリコン層を写真エッチングして複数の突出部１５４と複数の不純物半導体パターン１６４を各々含む線形真性半導体層１５１及び不純物がドーピングされた非晶質シリコン層１６１を形成する。
また、図８に示すように不純物がドーピングされた非晶質シリコン層１６１上にスパッタリングなどの方法でモリブデンを含む第１導電層１７０p、アルミニウムを含む第２導電層１７０q及びモリブデンを含む第３導電層１７０rを順次に蒸着する。第１金属層１７０p、第２金属層１７０q及び第３金属層１７０rは各々２００乃至１，０００Å、２，０００乃至４，０００Å及び２００乃至１，０００Åの厚さで形成し、スパッタリング温度は約１５０℃程度が好ましい。
その後、図９に示すように第３導電層１７０r上にスピンコーティング方法でフォトレジスト４１を塗布する。次いで、所定パターンが形成されているマスク５１を利用してフォトレジスト４１を露光した後、現像してフォトレジストパターン４１aを形成する。
また、図１０に示すようにフォトレジストパターン４１aが残っている部分を除いた領域の金属層１７０をエッチングする。
この時、エッチング液としては、リン酸、硝酸、酢酸及び硝酸アルミニウムを含有したエッチング液を使用し、好ましくは６０乃至７５重量％のリン酸、０．５乃至１５重量％の硝酸、２乃至１５重量％の酢酸、０．１乃至１５重量％の硝酸アルミニウム及び残量の脱塩水を利用する。
アルミニウムは低い比抵抗を有する金属で、大面積液晶表示装置における配線の長さが増加する場合にも他の金属に比べて信号遅延のような問題点を顕著に改善することができる。しかし、アルミニウムは下部の半導体層１５１及び不純物がドーピングされた非晶質シリコン層１６１にまたは上部の保護膜１８０に容易に拡散する問題点があるために、アルミニウム層の下部及び/または上部にモリブデンを含む金属層を形成する。
しかし、アルミニウム及びモリブデンは同一エッチング液に対して異なるエッチング速度を有するだけでなく、異種金属の間の電位差によるガルバニック効果によってプロファイルが不良になる問題点がある。
ガルバニック効果とは溶解質内の二つの金属の間に電位差が存在する場合、相対的に正の電位を有する金属は負極として作用して還元されようとする傾向性を有して、相対的に負の電位を有する金属は正極として作用して酸化されようとする傾向性を有する現象である。この場合、負極として作用する金属は単独で存在する場合より遅くエッチング（腐蝕）が進められ、正極として作用する金属は単独で存在する場合より急速にエッチング（腐蝕）される。
アルミニウム及びモリブデンが順次に積層された構造の場合、アルミニウムは正極として、モリブデンは負極として作用してモリブデンがアルミニウムに比べて相対的に少なくエッチングされてチップ形態のプロファイルで形成される。このような現象は時間の経過によってエッチング液中のモリブデン層のエッチングに最も大きな影響を与える硝酸が消耗されることによってさらに深刻化する。
したがって、より良好なプロファイルを形成するためには、アルミニウム層のエッチング速度を減少させる一方、モリブデン層のエッチング速度を増加させて二つの金属層のエッチング速度を調節する必要がある。
一般に、アルミニウムは下記式（１）のような反応でエッチングされ、エッチング液のうちの一つの成分である硝酸は下記式（２）のような反応で解離される。
Figure 0004859469
ここで、アルミニウムのエッチング速度を減少させるためには前記式（１）の正反応速度を減少させる一方、時間の経過によってモリブデンのエッチング速度に影響を与える硝酸の含量を一定に維持するために前記式（２）の正反応速度を減少させなければならない。
このために、本発明ではリン酸、硝酸及び酢酸を含有するエッチング液中に硝酸アルミニウムをさらに含む。
硝酸アルミニウムはエッチング液中で下記式（３）のようにアルミニウムイオン及び硝酸イオンに解離される。
Figure 0004859469
ここで、解離されたアルミニウムイオン及び硝酸イオンは前記式（１）及び（２）の反応でル・シャトリエ原理によって正反応速度を減少させる役割を果たす。ル・シャトリエ原理とは平衡状態で系に濃度などの変化が与えられる場合、その系がその変化を除去しようとする方向に反応が進められる原理である。したがって、エッチング液中に硝酸アルミニウムを含む場合、前記式（１）でアルミニウムイオンの濃度を増加させて正反応で進められる速度を減少させることができ、前記式（２）で硝酸イオンの濃度を増加させて正反応で進められる速度を減少させることができる。
したがって、アルミニウムのエッチング速度を減少させる一方、モリブデンのエッチングに影響を与える硝酸の濃度を一定に維持して時間の経過によるモリブデンのエッチング速度の低下を防止することができる。
好ましくは、本発明によるエッチング液は、６０乃至７５重量％のリン酸、０．５乃至１５重量％の硝酸、２乃至１５重量％の酢酸及び０．１乃至１５重量％の硝酸アルミニウムを含む。
リン酸が６０重量％未満で含まれる場合、エッチング速度が顕著に低下して量産に問題があり、７５重量％を超えて含まれる場合、エッチング液の粘度が高くなる問題がある。また、硝酸が０．５重量％未満含まれる場合、モリブデンのエッチング速度が過度に低くなって、１５重量％を超える場合には配線の傾斜角が過度に低くなって不良なプロファイルにエッチングされる問題がある。また、酢酸が２重量％未満または１５重量％超えて含まれる場合、緩衝液としての機能が弱くなる。また、本発明によるエッチング液に含まれた硝酸アルミニウムは０．１乃至１５重量％含まれる。０．１重量％未満で含まれる場合には前記エッチング液速度に影響を与えることなく、１５重量％を超える場合にはアルミニウムが析出されて配線形成に影響を与えることがあるためである。
次に、フォトレジスト剥離剤を利用して前記フォトレジストパターン４１aを除去することによって、図１１Ａ及び図１１Ｂに示されているようにソース電極１７３、ドレイン電極１７５、ストレージキャパシタ用導電体１７７及びデータ線の端部１７９を形成する。
その後、ソース電極１７３、ドレイン電極１７５及びストレージキャパシタ用導電体１７７で覆われずに露出された不純物半導体層１６１、１６５部分を除去することによって複数の突出部１６３を各々含む複数の線形抵抗性接触層１６１と複数の島形抵抗性接触層１６３、１６５を完成する一方、その下の真性半導体１５４部分を露出させる。この場合、露出された真性半導体１５４部分の表面を安定化するために酸素プラズマを実施するのが好ましい。
また、図１２Ａ及び図１２Ｂに示すように、平坦化特性が優れていて感光性を有する有機物質、プラズマ化学気相蒸着（PECVD）で形成されるa-Si：CO、a-Si：O：Fなどの低誘電率絶縁物質、または無機物質である窒化シリコンなどを単一層または複数層で形成して保護膜を形成する。
その後、保護膜１８０上に感光膜をコーティングした後、光マスクを通じて感光膜に光を照射し、現像して複数の接触孔１８１、１８５、１８７、１８２を形成する。この時、感光性を有する有機膜の場合には写真工程だけで接触孔を形成することができ、ゲート絶縁膜１４０と保護膜１８０に対して実質的に同一なエッチング比を有するエッチング条件で実施するのが好ましい。
次に、最後に図１及び図２に示したように基板上にITOまたはIZOをスパッタリングで積層して、写真エッチング工程で複数の画素電極１９０と複数の接触補助部材８１、８２を形成する。
[実施例２]
本実施例では半導体層とデータ線を一つの感光膜パターンを利用した写真エッチング工程で形成する薄膜トランジスタ表示板の製造方法について図１３乃至２３bを参照して詳細に説明する。
図１３は本発明の他の一実施例による薄膜トランジスタ表示板の配置図であり、図１４は図１３のXIV-XIV´線に沿って切断した断面図である。
図１３及び図１４に示したように、本発明の他の一つの実施例による薄膜トランジスタ表示板の層状構造はほとんど図１及び図２に示した薄膜トランジスタ表示板の層状構造と同一である。
つまり、基板１１０上にアルミニウムを含む下部導電層１２１p、１２４p及びモリブデンからなる上部導電層１２１q、１２４qを含む複数のゲート線１２１が形成されていて、その上にゲート絶縁膜１４０、複数の突出部１５４を含む複数の線形半導体層１５１、複数の突出部１６３を各々含む複数の線形抵抗性接触部材１６１及び複数の島形抵抗性接触部材１６５が順次に形成されている。抵抗性接触部材１６１、１６５及びゲート絶縁膜１４０上にはアルミニウムを含む第２導電層１７１q、１７５q及び第２導電層１７１q、１７５qの下部及び上部に形成されていてモリブデンを含む第１導電層１７１p、１７５p及び第３導電層１７１r、１７５rからなる複数のデータ線１７１及びドレイン電極１７５が形成されていてその上に保護膜１８０が形成されている。保護膜１８０及び/またはゲート絶縁膜１４０には複数の接触孔１８５、１８２が形成されており、保護膜１８０上には複数の画素電極１９０と複数の接触補助部材８２が形成されている。
しかし、図１及び図２に示した薄膜トランジスタ表示板とは異なって、本実施例による薄膜トランジスタ表示板はゲート線１２１に拡張部を置く代わりにゲート線１２１と同一層にゲート線１２１と電気的に分離された複数の維持電極線１３１を置いてドレイン電極１７５と重ねてストレージキャパシタを作る。維持電極線１３１は共通電圧などの既に決められた電圧の印加を外部から受けて、画素電極１９０とゲート線１２１の重畳で発生する保持容量が十分な場合、維持電極線１３１は省略することもでき、画素の開口率を極大化するために画素領域の周縁に配置することもできる。
そして、半導体層１５１は薄膜トランジスタが位置する突出部１５４を除けばデータ線１７１、ドレイン電極１７５及びその下部の抵抗性接触層１６１、１６５と実質的に同一な平面形態を有している。具体的に、線形半導体層１５１はデータ線１７１及びドレイン電極１７５と、その下部の抵抗性接触層１６１、１６５の下に存在する部分の他にもソース電極１７３とドレイン電極１７５の間にこれらに覆われずに露出された部分を有している。
次に、本実施例による薄膜トランジスタ表示板の製造方法を添付された図１５乃至図２３Ｂと図１３及び図１４を参照して詳細に説明する。
まず、図１５に示すように透明ガラスなどで作られた基板１１０上にアルミニウムまたはアルミニウム合金からなる下部導電層１２０pとモリブデンまたはモリブデン合金からなる上部導電層１２０qをスパッタリング方法で各々形成する。
その後、図１６に示すように、上部導電層１２０q上にフォトレジスト４２をスピンコーティング法で塗布する。次いで、所定パターンが形成されているマスク５２を利用してフォトレジスト４２を露光して現像しフォトレジストパターン４２aを形成する。
次に、図１７に示すようにフォトレジストパターン４２aが残っている部分を除いた領域の下部導電層１２０p及び上部導電層１２０qをエッチング液を利用して一度にエッチングする。
この時、エッチング液としてはリン酸、硝酸、酢酸及び硝酸アルミニウムを含有したエッチング液を使用し、好ましくは６０乃至７５重量％のリン酸、０．５乃至１５重量％の硝酸、２乃至１５重量％の酢酸、０．１乃至１５重量％の硝酸アルミニウム及び残量の脱塩水を利用する。
アルミニウムは低い比抵抗を有する金属で、大面積液晶表示装置における配線の長さが増加する場合にも他の金属に比べて信号遅延のような問題点を顕著に改善することができる。しかし、アルミニウムは上部のゲート絶縁膜１４０に容易に拡散する問題点があるためにアルミニウム層上にモリブデンを含む金属層を形成する。
しかし、アルミニウム及びモリブデンは同一エッチング液に対して異なるエッチング速度を有するだけでなく、異種金属の間の電位差によるガルバニック効果によってプロファイルが不良になる問題点がある。
ガルバニック効果とは溶解質内の二つの金属の間に電位差が存在する場合、相対的に正の電位を有する金属は負極として作用して還元されようとする傾向性を有し、相対的に負の電位を有する金属は正極として作用して酸化されようとする傾向性を有する現象である。この場合、負極として作用する金属は単独で存在する場合より遅くエッチング（腐蝕）が進められ、正極として作用する金属は単独で存在する場合より急速にエッチング（腐蝕）される。
アルミニウム及びモリブデンが順次に積層された構造の場合、アルミニウムは正極として、モリブデンは負極として作用してモリブデンがアルミニウムに比べて相対的に少なくエッチングされてチップ形態のプロファイルで形成される。このような現象は時間の経過によってエッチング液中のモリブデン層のエッチングに最も大きな影響を与える硝酸が消耗されることによってさらに深刻化する。
したがって、より良好なプロファイルを形成するためには、アルミニウム層のエッチング速度を減少させる一方、モリブデン層のエッチング速度を増加させて二つの金属層のエッチング速度を調節する必要がある。
一般に、アルミニウムは下記式（１）のような反応でエッチングされ、エッチング液のうちの一つの成分である硝酸は下記式（２）のような反応で解離される。
Figure 0004859469
ここで、アルミニウムのエッチング速度を減少させるためには前記式（１）の正反応速度を減少させる一方、時間の経過によってモリブデンのエッチング速度に影響を与える硝酸の含量を一定に維持するために前記式（２）の正反応速度を減少させなければならない。
このために、本発明ではリン酸、硝酸及び酢酸を含有するエッチング液中に硝酸アルミニウムをさらに含む。
硝酸アルミニウムはエッチング液の中で下記式（３）のようにアルミニウムイオン及び硝酸イオンに解離される。
Figure 0004859469
ここで、解離されたアルミニウムイオン及び硝酸イオンは前記式（１）及び（２）の反応でル・シャトリエ原理によって正反応速度を減少させる役割を果たす。ル・シャトリエ原理とは平衡状態で系に濃度などの変化が与えられる場合、その系がその変化を除去しようとする方向に反応が進められる原理である。したがって、エッチング液中に硝酸アルミニウムを含む場合、前記式（１）でアルミニウムイオンの濃度を増加させて正反応で進められる速度を減少させることができ、前記式（２）で硝酸イオンの濃度を増加させて正反応で進められる速度を減少させることができる。
したがって、アルミニウムのエッチング速度を減少させる一方、モリブデンのエッチングに影響を与える硝酸の濃度を一定に維持して時間の経過によるモリブデンのエッチング速度の低下を防止することができる。
好ましくは、本発明によるエッチング液は、６０乃至７５重量％のリン酸、０．５乃至１５重量％の硝酸、２乃至１５重量％の酢酸及び０．１乃至１５重量％の硝酸アルミニウムを含む。
リン酸が６０重量％未満で含まれる場合、エッチング速度が顕著に低下して量産に問題があり、７５重量％を超えて含まれる場合エッチング液の粘度が高くなる問題がある。また、硝酸が０．５重量％未満で含まれる場合、モリブデンのエッチング速度が過度に低くなり、１５重量％を超える場合には配線の傾斜角が過度に低くなって不良なプロファイルにエッチングされる問題がある。また、酢酸が２重量％未満または１５重量％を超えて含まれる場合、緩衝液としての機能が弱くなる。また、本発明によるエッチング液内の硝酸アルミニウムは０．１乃至１５重量％含まれている。０．１重量％未満で含まれる場合には前記エッチング液速度に影響を与えない一方、１５重量％を超える場合にはアルミニウムが析出されて配線形成に影響を与えることがあるためである。
次に、フォトレジスト剥離剤を利用してフォトレジストパターン４２aを除去することによって、図１８Ａ及び図１８Ｂに示すように、ゲート電極１２４を含むゲート線１２１及び前記ゲート線１２１と電気的に分離された複数の維持電極線１３１を形成する。
その後、図１９に示したように、ゲート電極１２４を含むゲート線１２１及び維持電極線１３１を覆う窒化シリコンなどの絶縁物質を蒸着してゲート絶縁膜１４０を形成する。
また、ゲート絶縁膜１４０上に不純物がドーピングされていない非晶質シリコン（a-Si）、不純物がドーピングされた非晶質シリコン（n+ a-Si）を蒸着して真性非晶質シリコン層１５０、不純物がドーピングされた非晶質シリコン層１６０を順次に積層する。真性非晶質シリコン層１５０は水素化非晶質シリコンなどで形成し、不純物がドーピングされた非晶質シリコン層１６０はリンなどのn型不純物が高濃度でドーピングされた非晶質シリコンまたはシリサイドで形成する。
その後、不純物がドーピングされた非晶質シリコン層１６０上にスパッタリングなどの方法でモリブデンを含む第１導電層１７０p、アルミニウムを含む第２導電層１７０q及びモリブデンを含む第３導電層１７０rを順次に積層する。
次いで、第３導電層１７０r上にスピンコーティング法でフォトレジスト膜を塗布する。
その後、フォトレジスト膜を露光及び現像して、図２０に示すように互いに異なる厚さを有するフォトレジストパターン５２、５４を形成する。
説明の便宜上、配線が形成される部分の金属層１７０、不純物がドーピングされた非晶質シリコン層１６０、不純物がドーピングされていない非晶質シリコン層１５０の部分を配線部分Aとし、チャンネルが形成される部分に位置した不純物ドーピングされた非晶質シリコン層１６０、不純物がドーピングされていない非晶質シリコン層１５０の部分をチャンネル部分B、チャンネル及び配線部分を除いた領域に位置する不純物がドーピングされた非晶質シリコン層１６０、不純物がドーピングされていない非晶質シリコン層１５０の部分を他の部分Cとする。
感光膜パターン５２、５４の中で薄膜トランジスタのチャンネル部Bに位置した第１部分５４はデータ線が形成される部分Aに位置した部分より厚さを薄くして、他の部分Cの感光膜は全て除去する。この時、チャンネル部Bに残っている感光膜５４の厚さとA部分に残っている感光膜５２の厚さの比は後述するエッチング工程における工程条件に応じて異ならせるが、第１部分５４の厚さを第２部分５２の厚さの１/２以下とするのが好ましい。
このように、位置によって感光膜の厚さを異ならせる方法としては多様なものがあり得るが、露光マスクに透明領域と遮光領域だけでなく、半透光領域を置くことがその例である。半透光領域にはスリットパターン、格子パターンまたは透過率が中間であるか厚さが中間である薄膜が備えられる。スリットパターンを使用する時には、スリットの幅やスリットの間の間隔が写真工程に使用する露光器の分解能より小さいのが好ましい。他の例としてはリフローが可能な感光膜を使用することである。つまり、透明領域と遮光領域のみをもった通常のマスクでリフロー可能な感光膜パターンを形成した後、リフローさせて感光膜が残留しない領域に流すことによって薄い部分を形成する。
適切な工程条件を与えれば感光膜パターン５２、５４の厚さの差のために下部層を選択的にエッチングすることができる。
では、このような選択的なエッチング方法について説明する。
まず、図２１に示したように他の部分Cに露出されている金属層１７０ｐ、１７０ｑ、１７０ｒをエッチング液を利用して湿式エッチングすることによって、その下部の不純物がドーピングされた非晶質シリコン層１６０の他の部分Cを露出させる。
この時、エッチング液としては、リン酸、硝酸、酢酸及び硝酸アルミニウムを含有したエッチング液を使用し、好ましくは６０乃至７５重量％のリン酸、０．５乃至１５重量％の硝酸、２乃至１５重量％の酢酸、０．１乃至１５重量％の硝酸アルミニウム及び残量の脱塩水を利用する。
アルミニウムは低い比抵抗を有する金属で、大面積液晶表示装置における配線の長さが増加する場合にも他の金属に比べて信号遅延のような問題点を顕著に改善することができる。しかし、アルミニウムは下部の半導体層１５１及び抵抗性接触層１６１、１６５及び/または上部の保護膜１８０に容易に拡散する問題点があるために、アルミニウム層の下部及び/または上部にモリブデンを含む金属層を形成する。
しかし、アルミニウム及びモリブデンは同一エッチング液に対して異なるエッチング速度を有するだけでなく、異種金属の間の電位差によるガルバニック効果によってプロファイルが不良になる問題点がある。
ガルバニック効果とは溶解質内の二つの金属の間に電位差が存在する場合、相対的に正の電位を有する金属は負極として作用して還元されようとする傾向性を有し、相対的に負の電位を有する金属は正極として作用して酸化されようとする傾向性を有する現象である。この場合、負極として作用する金属は単独で存在する場合より遅く（エッチング腐蝕）が進められ、正極として作用する金属は単独で存在する場合より急速に（エッチング腐蝕）される。
アルミニウム及びモリブデンが順次に積層された構造の場合、アルミニウムは正極として、モリブデンは負極として作用してモリブデンがアルミニウムに比べて相対的に少なくエッチングされてチップ形態のプロファイルで形成される。このような現象は時間の経過によってエッチング液中のモリブデン層のエッチングに最も大きな影響を与える硝酸が消耗されることによってさらに深刻化する。
したがって、より良好なプロファイルを形成するためには、アルミニウム層のエッチング速度を減少させる一方、モリブデン層のエッチング速度を増加させて二つの金属層のエッチング速度を調節する必要がある。
一般に、アルミニウムは下記式（１）のような反応でエッチングされ、エッチング液のうちの一つの成分である硝酸は下記式（２）のような反応で解離される。
Figure 0004859469
ここで、アルミニウムのエッチング速度を減少させるためには前記式（１）の正反応速度を減少させる一方、時間の経過によってモリブデンのエッチング速度に影響を与える硝酸の含量を一定に維持するために前記式（２）の正反応速度を減少させなければならない。
このために、本発明ではリン酸、硝酸及び酢酸を含有するエッチング液中に硝酸アルミニウムをさらに含む。
硝酸アルミニウムはエッチング液中で下記式（３）のようにアルミニウムイオン及び硝酸イオンに解離される。
Figure 0004859469
ここで、解離されたアルミニウムイオン及び硝酸イオンは前記式（１）及び（２）の反応でル・シャトリエ原理によって正反応速度を減少させる役割を果たす。ル・シャトリエ原理とは平衡状態で系に濃度などの変化が与えられる場合、その系がその変化を除去しようとする方向に反応が進められる原理である。したがって、エッチング液中に硝酸アルミニウムを含む場合、前記式（１）でアルミニウムイオンの濃度を増加させて正反応で進められる速度を減少させることができ、前記式（２）で硝酸イオンの濃度を増加させて正反応で進められる速度を減少させることができる。
したがって、アルミニウムのエッチング速度を減少させる一方、モリブデンのエッチングに影響を与える硝酸の濃度を一定に維持して時間の経過によるモリブデンのエッチング速度の低下を防止することができる。
好ましくは、本発明によるエッチング液は、６０乃至７５重量％のリン酸、０．５乃至１５重量％の硝酸、２乃至１５重量％の酢酸及び０．１乃至１５重量％の硝酸アルミニウムを含む。
リン酸が６０重量％未満で含まれる場合、エッチング速度が顕著に低下して量産に問題があり、７５重量％を超えて含まれる場合、エッチング液の粘度が高くなる問題がある。また、硝酸が０．５重量％未満含まれる場合、モリブデンのエッチング速度が過度に低くなり、１５重量％を超える場合には配線の傾斜角が過度に低くなって不良なプロファイルにエッチングされる問題がある。また、酢酸が２重量％未満または１５重量％超えて含まれる場合には緩衝液としての機能が弱くなる。また、本発明によるエッチング液に含まれた硝酸アルミニウムは０．１乃至１５重量％含まれている。０．１重量％未満で含まれる場合には前記エッチング液速度に影響を与えない一方、１５重量％を超える場合にはアルミニウムが析出されて配線形成に影響を与えることがあるためである。
次に、他の部分Cに位置した不純物がドーピングされた非晶質シリコン層１６０及びその下部の真性非晶質シリコン層１５０を除去すると共に、チャンネル部分Bの感光膜５４を除去して下部の金属層１７４を露出させる。
チャンネル部分Bの感光膜の除去は他の部分Cの不純物がドーピングされた非晶質シリコン層１６０及び真性非晶質シリコン層１５０の除去と同時に行ったりまたは別途に行う。チャンネル領域Bに残っている感光膜５４残留物はアッシングで除去する。この段階で半導体層１５１、１５４が完成される。
その後、チャンネル部分Bに位置した金属層１７４及び不純物がドーピングされた非晶質シリコン層１６４をエッチングして除去する。また、残っている配線部分Aの感光膜５２も除去する。したがって、金属層１７４の各々がソース電極１７３を含む一つのデータ線１７１と複数のドレイン電極１７５に分離されながら完成し、不純物がドーピングされた非晶質シリコン層１６４も線形抵抗性接触層１６１と島形抵抗性接触層１６５に分けられて完成する。
この時、チャンネル部分Ｂに位置する真性非晶質シリコン層１５４の上部が一部除去されて厚さが小さくなることもあり、配線部分Ａの感光膜５２もこの時ある程度エッチングされることがある。
このような一連のエッチング段階を経た後、残っているフォトレジストパターン５２上にフォトレジスト剥離剤を適用してフォトレジストパターン５２を除去することによって、図２２Ａ及び図２２Ｂに示すように、複数のソース電極１７３を各々含む複数のデータ線１７１、複数のドレイン電極１７５及びデータ線の端部１７９を形成し、複数の突出部１６３を各々含む複数の線形抵抗性接触層１６１及び複数の島形抵抗性接触層１６５、及び複数の突出部１５４を含む複数の線形半導体層１５１を形成する。
次に、図２３Ａ及び図２３Ｂに示したように、データ線１７１、１７３及びドレイン電極１７５によって覆われない半導体層１５４を覆うように保護膜１８０を形成する。この時、保護膜１８０は平坦化特性が優れていて感光性を有する有機物質、プラズマ化学気相蒸着（PECVD）で形成されるa-Si：CO、a-Si：O：Fなどの低誘電率絶縁物質、または無機物質である窒化シリコンなどを断層または複数層で形成して保護膜１８０を形成する。
その後、保護膜１８０を写真エッチング工程で複数の接触孔１８５、１８２を形成する。この時、感光性を有する有機膜である場合には写真工程のみで接触孔を形成することができる。
次いで、図１３及び図１４に示したように基板１１０にITOまたはIZOなどの透明な導電物質を蒸着して、マスクを利用した写真エッチング工程でエッチングして接触孔１８５、１８２を通じてデータ線の端部１７９と各々連結される接触補助部材８２、接触孔１８５を通じてドレイン電極１７５と連結される画素電極１９０を形成する。
以上、本発明の好ましい実施例について詳細に説明したが、本発明の権利範囲はこれに限定されず、請求範囲で定義している本発明の基本概念を利用した当業者の多様な変形及び改良形態もまた本発明の権利範囲に属する。
本発明の一実施例による薄膜トランジスタ表示板の構造を示した配置図である。 図１の薄膜トランジスタ表示板をII-II´線に沿って切断した断面図である。 図３は本発明の一実施例による薄膜トランジスタ表示板の製造方法を順次に示した断面図である。 図４は本発明の一実施例による薄膜トランジスタ表示板の製造方法を順次に示した断面図である。 図５は本発明の一実施例による薄膜トランジスタ表示板の製造方法を順次に示した断面図である。 図６Ａは本発明の一実施例による薄膜トランジスタ表示板の製造方法を順次に示した配置である。 図６Ｂは本発明の一実施例による薄膜トランジスタ表示板の製造方法を順次に示した断面図である。 図７Ａは本発明の一実施例による薄膜トランジスタ表示板の製造方法を順次に示した配置である。 図７Ｂは本発明の一実施例による薄膜トランジスタ表示板の製造方法を順次に示した断面図である。 図８は本発明の一実施例による薄膜トランジスタ表示板の製造方法を順次に示した断面図である。 図９は本発明の一実施例による薄膜トランジスタ表示板の製造方法を順次に示した断面図である。 図１０は本発明の一実施例による薄膜トランジスタ表示板の製造方法を順次に示した断面図である。 図１１Ａは本発明の一実施例による薄膜トランジスタ表示板の製造方法を順次に示した配置図である。 図１１Ｂは本発明の一実施例による薄膜トランジスタ表示板の製造方法を順次に示した断面図である。 図１２Ａは本発明の一実施例による薄膜トランジスタ表示板の製造方法を順次に示した配置図である。 図１２Ｂは本発明の一実施例による薄膜トランジスタ表示板の製造方法を順次に示した断面図である。 本発明の他の一実施例による薄膜トランジスタ表示板の配置図である。 図１３の薄膜トランジスタ表示板をXIV-XIV´線に沿って切断した断面図である。 図１５は本発明の他の一実施例による薄膜トランジスタ表示板の製造方法を順次に示した断面図である。 図１６本発明の他の一実施例による薄膜トランジスタ表示板の製造方法を順次に示した断面図である。 図１７は本発明の他の一実施例による薄膜トランジスタ表示板の製造方法を順次に示した断面図である。 図１８Ａは本発明の他の一実施例による薄膜トランジスタ表示板の製造方法を順次に示した配置図である。 図１８Ｂは本発明の他の一実施例による薄膜トランジスタ表示板の製造方法を順次に示した断面図である。 図１９は本発明の他の一実施例による薄膜トランジスタ表示板の製造方法を順次に示した断面図である。 図２０は本発明の他の一実施例による薄膜トランジスタ表示板の製造方法を順次に示した断面図である。 図２１は本発明の他の一実施例による薄膜トランジスタ表示板の製造方法を順次に示した断面図である。 図２２Ａは本発明の他の一実施例による薄膜トランジスタ表示板の製造方法を順次に示した配置図である。 図２２Ｂは本発明の他の一実施例による薄膜トランジスタ表示板の製造方法を順次に示した断面図である。 図２３Ａは本発明の他の一実施例による薄膜トランジスタ表示板の製造方法を順次に示した配置図である。 図２３Ｂは本発明の他の一実施例による薄膜トランジスタ表示板の製造方法を順次に示した断面図である。
符号の説明
４０、４１、４２ フォトレジスト
４０a、４１a、４２a フォトレジストパターン
５０、５１、５２ マスク
８１、８２ 接触補助部材
１１０ 絶縁基板
１２０ 金属層
１２１ ゲート線
１２４ ゲート電極
１３１ 維持電極線
１４０ ゲート絶縁膜
１５０ 真性非晶質シリコン層
１６０ 不純物非晶質シリコン層
１７１ データ線
１７３ ソース電極
１７５ ドレイン電極
１７７ ストレージキャパシタ用導電体
１８０ 保護膜
１８１、１８５、１８７、１８２ 接触孔
１９０ 画素電極

Claims (12)

  1. アルミニウムを含有する第１導電層及びモリブデンを含有する第２導電層を含む導電体をエッチングするエッチング液組成物であって、６０重量％以上７５重量％以下のリン酸、０．５重量％以上１５重量％以下の硝酸、２重量％以上１５重量％以下の酢酸、及び０．１重量％以上１５重量％以下の硝酸アルミニウムを含有することを特徴とする、エッチング液組成物。
  2. 前記エッチング液組成物は界面活性剤をさらに含有することを特徴とする、請求項１に記載のエッチング液組成物。
  3. 基板上にアルミニウムを含有する第１導電層及びモリブデンを含有する第２導電層を含む導電体を含んでなるゲート線を形成する段階と、
    前記ゲート線上にゲート絶縁膜を形成する段階と、
    前記ゲート線上に所定パターンの半導体層を形成する段階と、
    前記半導体層上に前記導電体を含んでなるデータ線及びドレイン電極を形成する段階と、
    前記ドレイン電極と連結されている画素電極を形成する段階とを含み、
    前記ゲート線を形成する段階又は前記データ線とドレイン電極を形成する段階は、６０重量％以上７５重量％以下のリン酸、０．５重量％以上１５重量％以下の硝酸、２重量％以上１５重量％以下の酢酸、及び０．１重量％以上１５重量％以下の硝酸アルミニウムを含有するエッチング液組成物を利用して写真エッチングする段階を含むことを特徴とする、薄膜トランジスタ表示板の製造方法。
  4. 前記第１導電層はアルミニウムにネオジウムが添加されているアルミニウム合金で形成することを特徴とする、請求項３に記載の薄膜トランジスタ表示板の製造方法。
  5. 前記第２導電層はモリブデンにニオブ、タングステン、タンタル及びクロムより選択された少なくとも一つの金属が添加されているモリブデン合金で形成することを特徴とする、請求項３又は４に記載の薄膜トランジスタ表示板の製造方法。
  6. 前記第２導電層は窒化モリブデンを含んでなることを特徴とする、請求項３乃至５のいずれかに記載の薄膜トランジスタ表示板の製造方法。
  7. 前記ゲート線を形成する段階は前記第１導電層及び前記第２導電層を順次に積層して写真エッチングする段階を含むことを特徴とする、請求項３乃至６のいずれかに記載の薄膜トランジスタ表示板の製造方法。
  8. 前記データ線及び前記ドレイン電極を形成する段階は、前記第１導電層、前記第２導電層、及びモリブデンを含有する第３導電層を順次に積層して写真エッチングする段階を含むことを特徴とする、請求項３乃至７のいずれかに記載の薄膜トランジスタ表示板の製造方法。
  9. 前記第１導電層、前記第２導電層、及び前記第３導電層は、各々２００乃至１，０００Å、２，０００乃至４，０００Å、及び２００乃至１，０００Åの厚さで形成することを特徴とする、請求項８に記載の薄膜トランジスタ表示板の製造方法。
  10. 前記画素電極を形成する段階はITOまたはIZOを積層して写真エッチングする段階を含むことを特徴とする、請求項３乃至９のいずれかに記載の薄膜トランジスタ表示板の製造方法。
  11. 前記半導体層を形成する段階と前記データ線及びドレイン電極を形成する段階は、第１部分と、前記第１部分より厚さが厚い第２部分と、前記第１部分の厚さより薄い第３部分とを有する感光膜パターンを利用して写真エッチングする段階を含むことを特徴とする、請求項３乃至１０のいずれかに記載の薄膜トランジスタ表示板の製造方法。
  12. 前記第１部分は前記ソース電極と前記ドレイン電極との間に位置するように形成し、前記第２部分は前記データ線上部に位置するように形成することを特徴とする、請求項１１に記載の薄膜トランジスタ表示板の製造方法。
JP2006018552A 2005-02-15 2006-01-27 エッチング液組成物及び薄膜トランジスタ表示板の製造方法 Active JP4859469B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2005-0012285 2005-02-15
KR1020050012285A KR101160829B1 (ko) 2005-02-15 2005-02-15 식각액 조성물 및 박막 트랜지스터 표시판의 제조 방법

Publications (2)

Publication Number Publication Date
JP2006229216A JP2006229216A (ja) 2006-08-31
JP4859469B2 true JP4859469B2 (ja) 2012-01-25

Family

ID=36816214

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006018552A Active JP4859469B2 (ja) 2005-02-15 2006-01-27 エッチング液組成物及び薄膜トランジスタ表示板の製造方法

Country Status (4)

Country Link
US (1) US7635436B2 (ja)
JP (1) JP4859469B2 (ja)
KR (1) KR101160829B1 (ja)
CN (1) CN1821872B (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101136026B1 (ko) * 2004-09-24 2012-04-18 주식회사 동진쎄미켐 포토레지스트용 박리제 및 상기 박리제를 이용한 박막트랜지스터 표시판의 제조 방법
KR20060131071A (ko) * 2005-06-15 2006-12-20 삼성전자주식회사 표시 장치용 배선, 이를 포함하는 박막 트랜지스터 표시판및 그 제조 방법
KR20080034598A (ko) * 2006-10-17 2008-04-22 삼성전자주식회사 박막 트랜지스터 표시판의 제조 방법
KR101275957B1 (ko) * 2007-03-05 2013-06-14 엘지디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 그 제조방법
KR101411677B1 (ko) * 2007-11-27 2014-06-25 엘지디스플레이 주식회사 유기전계발광소자
KR101406362B1 (ko) * 2008-01-24 2014-06-12 동우 화인켐 주식회사 은 박막의 식각액 조성물 및 이를 이용한 금속 패턴형성방법
KR20120032904A (ko) * 2010-09-29 2012-04-06 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 그 제조 방법
JP2013080160A (ja) * 2011-10-05 2013-05-02 Japan Display East Co Ltd 表示装置
KR102087791B1 (ko) * 2013-03-27 2020-03-12 삼성디스플레이 주식회사 식각 조성물, 이를 이용한 금속 패턴의 형성 방법 및 표시 기판의 제조방법
JP6454605B2 (ja) 2015-06-01 2019-01-16 東芝メモリ株式会社 基板処理方法および基板処理装置
US10147619B2 (en) * 2015-08-27 2018-12-04 Toshiba Memory Corporation Substrate treatment apparatus, substrate treatment method, and etchant
KR102471019B1 (ko) * 2015-09-02 2022-11-25 삼성디스플레이 주식회사 식각액 조성물 및 이를 이용한 박막 트랜지스터 표시판의 제조 방법
KR102368376B1 (ko) * 2015-09-22 2022-02-28 동우 화인켐 주식회사 금속막의 식각액 조성물 및 이를 이용한 액정표시장치용 어레이 기판의 제조방법
JP2017139295A (ja) 2016-02-02 2017-08-10 東芝メモリ株式会社 基板処理装置、基板処理方法、および基板処理液
KR102368028B1 (ko) * 2017-03-29 2022-02-24 동우 화인켐 주식회사 이종 금속 다층막 식각액 조성물 및 이를 이용한 배선 형성 방법

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5470103A (en) * 1977-11-16 1979-06-05 Mitsubishi Paper Mills Ltd Liquid substance for treating surface of flat printing plate
JPS57207342A (en) * 1981-06-15 1982-12-20 Fuji Electric Co Ltd Etchant for metallic wiring
JPH01151236A (ja) * 1987-12-08 1989-06-14 Mitsubishi Electric Corp アルミニウム膜のテーパーエツチング方法
US4895617A (en) * 1989-05-04 1990-01-23 Olin Corporation Etchant solution for photoresist-patterned metal layers
JPH05343386A (ja) * 1991-04-20 1993-12-24 Mitsumi Electric Co Ltd 電極のエッチング方法
JP2001166336A (ja) 1999-12-09 2001-06-22 Hitachi Ltd 液晶表示装置の製造方法、及び液晶表示装置の配線形成方法
TWI255957B (en) 1999-03-26 2006-06-01 Hitachi Ltd Liquid crystal display device and method of manufacturing the same
JP2001223365A (ja) * 2000-02-10 2001-08-17 Fujitsu Ltd 薄膜トランジスタ及びその製造方法
KR100321227B1 (ko) 2000-03-18 2004-09-07 테크노세미켐 주식회사 액정표시장치의전극용식각액
JP2002111004A (ja) 2000-10-02 2002-04-12 Toshiba Corp アレイ基板の製造方法
JP2002299630A (ja) 2001-03-30 2002-10-11 Matsushita Electric Ind Co Ltd ＭｏＷ／ＡｌまたはＡｌ合金／ＭｏＷの積層薄膜を用いた薄膜トランジスタおよび薄膜トランジスタアレイとその製造方法
KR100415700B1 (ko) 2001-04-06 2004-01-24 테크노세미켐 주식회사 박막트랜지스터용 액정표시장치의 소스 및 드레인 전극용식각액 조성물
JP2005506712A (ja) * 2001-10-23 2005-03-03 サムスン　エレクトロニクス　カンパニー　リミテッド 配線用エッチング液とこれを利用した配線の製造方法及びこれを利用した薄膜トランジスタアレイ基板の製造方法
KR20030041694A (ko) 2001-11-21 2003-05-27 테크노세미켐 주식회사 박막트랜지스터용 액정표시장치의 게이트 전극용 식각액조성물
JP2003273109A (ja) 2002-03-14 2003-09-26 Advanced Display Inc Ａｌ配線用薄膜及びその製造方法並びにこれを用いた液晶表示装置
KR100444345B1 (ko) 2002-03-28 2004-08-16 테크노세미켐 주식회사 평판디스플레이의 박막트랜지스터 형성을 위한 금속전극용식각액 조성물
US7205570B2 (en) * 2002-07-19 2007-04-17 Samsung Electronics Co., Ltd. Thin film transistor array panel
JP3992569B2 (ja) 2002-08-30 2007-10-17 株式会社アドバンスト・ディスプレイ 液晶表示装置
JP2004156070A (ja) * 2002-11-01 2004-06-03 Kanto Chem Co Inc 透明導電膜を含む積層膜のエッチング液組成物
KR100883769B1 (ko) 2002-11-08 2009-02-18 엘지디스플레이 주식회사 액정표시장치용 어레이기판 제조방법
KR100456657B1 (ko) 2003-03-11 2004-11-10 테크노세미켐 주식회사 평판디스플레이의 박막트랜지스터 형성을 위한 금속전극용식각액 조성물
JP2004356616A (ja) * 2003-05-28 2004-12-16 Samsung Electronics Co Ltd 配線用エッチング液及びこれを利用した薄膜トランジスタ表示板の製造方法
TWI364072B (en) * 2004-03-18 2012-05-11 Dongjin Semichem Co Ltd Etching composition
KR101090252B1 (ko) * 2004-09-24 2011-12-06 삼성전자주식회사 박막 트랜지스터 표시판 및 그의 제조 방법
KR20070017762A (ko) * 2005-08-08 2007-02-13 엘지.필립스 엘시디 주식회사 식각액 조성물, 이를 이용한 도전막의 패터닝 방법 및평판표시장치의 제조 방법

Also Published As

Publication number Publication date
CN1821872A (zh) 2006-08-23
KR101160829B1 (ko) 2012-06-29
KR20060091826A (ko) 2006-08-22
CN1821872B (zh) 2010-10-13
US7635436B2 (en) 2009-12-22
JP2006229216A (ja) 2006-08-31
US20060183338A1 (en) 2006-08-17

Similar Documents

Publication Publication Date Title
JP4859469B2 (ja) エッチング液組成物及び薄膜トランジスタ表示板の製造方法
JP5240964B2 (ja) 薄膜トランジスタ表示板及びその製造方法
JP5106762B2 (ja) 薄膜トランジスタ表示板及びその製造方法
US7666697B2 (en) Thin film transistor substrate and method of manufacturing the same
JP2006133769A (ja) 薄膜トランジスタ表示板及びその製造方法
JP2006165520A (ja) 薄膜トランジスタ表示板及びその製造方法
JP2006332674A (ja) 表示装置用配線、これを含む薄膜トランジスタ表示板、及びその製造方法
JP2006221162A (ja) 表示装置用配線、薄膜トランジスタ表示板及びその製造方法
JP5107504B2 (ja) 薄膜トランジスタ表示板とその製造方法
JP2006072355A (ja) 薄膜トランジスタ表示板及びその製造方法
JP4888629B2 (ja) 薄膜トランジスタ表示板の製造方法
JP4898229B2 (ja) 光マスク、及びそれを用いた薄膜トランジスタ表示パネルの製造方法
JP2010061095A (ja) 薄膜トランジスタ表示板及びその製造方法
KR101219041B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20080078093A (ko) 신호선의 제조 방법, 박막 트랜지스터 표시판 및 그의 제조방법
JP2006201789A (ja) 薄膜トランジスタ表示板及びその製造方法
JP4731897B2 (ja) 薄膜トランジスタ表示板とその製造方法
JP2007133399A (ja) 薄膜トランジスタ表示板及びその製造方法
JP2007108746A (ja) 薄膜トランジスタ表示板の製造方法
JP2005025205A (ja) 薄膜トランジスタ表示板及びその製造方法
JP2007102225A (ja) 薄膜トランジスタ表示板及びその製造方法
JP2008098642A (ja) 薄膜トランジスタ基板の製造方法
JP2007142411A (ja) 薄膜トランジスタ表示板及びその製造方法
US20220181356A1 (en) Active matrix substrate and method for manufacturing same
KR101160823B1 (ko) 박막 트랜지스터 표시판과 그 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080821

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110609

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110614

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110909

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111004

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111101

R150 Certificate of patent or registration of utility model

Ref document number: 4859469

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141111

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141111

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141111

Year of fee payment: 3

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R370 Written measure of declining of transfer procedure

Free format text: JAPANESE INTERMEDIATE CODE: R370

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250