JP2006165520A - 薄膜トランジスタ表示板及びその製造方法 - Google Patents

薄膜トランジスタ表示板及びその製造方法 Download PDF

Info

Publication number
JP2006165520A
JP2006165520A JP2005312150A JP2005312150A JP2006165520A JP 2006165520 A JP2006165520 A JP 2006165520A JP 2005312150 A JP2005312150 A JP 2005312150A JP 2005312150 A JP2005312150 A JP 2005312150A JP 2006165520 A JP2006165520 A JP 2006165520A
Authority
JP
Japan
Prior art keywords
copper
forming
layer
cover layer
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2005312150A
Other languages
English (en)
Inventor
Sung-Hoon Yang
成 勳 梁
Byoung-June Kim
秉 濬 金
Kunal Satyabhushan Girotra
ジロツラ，クナル・サトゥボップフサン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2006165520A publication Critical patent/JP2006165520A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】配線の低抵抗性及び信頼性を同時に確保する。
【解決手段】基板１１０、該基板上に形成されゲート電極１２４を備えるゲート線、ゲート線上に形成されているゲート絶縁膜１４０、ゲート絶縁膜上に形成されているソース電極１７３を備えるデータ線及びソース電極と対向しているドレイン電極１７５、データ線及びドレイン電極上に形成されている保護膜１８０、及びドレイン電極と接続されている画素電極１９０を備える。ゲート絶縁膜及び保護膜の少なくとも一方の下部にケイ素を含むカバー層８０１、８０３を備えている。これにより、接着性が向上し、配線抵抗を低減することができる。
【選択図】図２

Description

本発明は、薄膜トランジスタ液晶表示装置（ＴＦＴ-ＬＣＤ）又は能動型有機発光表示素子（ＡＭ-ＯＬＥＤ）等で用いられる薄膜トランジスタ表示板及びその製造方法に関し、より詳細には、低抵抗性の配線を有する薄膜トランジスタ表示板及びその製造方法に関する。
液晶表示装置は、現在最も広く用いられている平板表示装置の一つであって、電極が形成されている二枚の基板とその間に挿入されている液晶層からなり、電極に電圧を印加して液晶層の液晶分子を再配列することによって、透過する光の量を調節する表示装置である。
液晶表示装置のうち、電界生成電極が二つの表示板にそれぞれ具備されている形態のものが現在主に利用されている。この中でも、一方の表示板に複数の画素電極が行列（マトリクス）状に配列され、他方の表示板に一つの共通電極が表示板全面を覆っている構造が主流である。このような液晶表示装置での画像表示は、各画素電極に個別の電圧を印加することによって行われる。そのために、画素電極に印加される電圧をスイッチングするための三端子素子である薄膜トランジスタを各画素電極に接続し、この薄膜トランジスタを制御するための信号を伝達するゲート線、画素電極に印加される電圧を伝達するデータ線を表示板にそれぞれ形成する。前記の薄膜トランジスタは、ゲート線を通じて伝えられる走査信号によって、データ線を通じて伝えられる画像信号を画素電極に伝達又は遮断するスイッチング素子としての役割をする。このような薄膜トランジスタは、自発光素子である能動型有機発光表示素子においても、各発光素子を個別的に制御するスイッチング素子としての役割をする。
一方、液晶表示装置又は有機発光表示素子の面積が次第に大型化するにつれて、前記薄膜トランジスタと接続されるゲート線及びデータ線も長くなり、その結果、配線の抵抗も増加する。このような抵抗の増加によって発生する信号遅延などの問題を解決するためには、ゲート線及びデータ線を低い抵抗値を有する材料で形成する必要がある。
低い抵抗値を有する配線材料の一つが銅（Cu）である。銅（Cu）で配線を形成する場合、信号遅延などの問題がなく、大面積の表示装置にも適用することができる。
ところが、銅（Cu）は、工程中に露出される気体などの化学物質に対する耐化学性が低く、また他の膜との接着性が悪い。このため、銅（Cu）からなる配線を実際の装置に使用すると、信頼性が低下するという問題点がある。
本発明は、前記した問題点を解決するためのものであって、その目的は、配線の低抵抗性及び信頼性を同時に確保できる薄膜トランジスタ表示板及びその製造方法を提供することである。
本発明による薄膜トランジスタ表示板は、基板、前記基板上に形成されているゲート線、前記ゲート線上に形成されているゲート絶縁膜、前記ゲート絶縁膜上に形成され、ソース電極を備えるデータ線及び前記ソース電極と対向しているドレイン電極、前記データ線及びドレイン電極上に形成されている保護膜、及び前記ドレイン電極と接続されている画素電極を備え、前記ゲート絶縁膜及び前記保護膜の少なくとも一方の下部にケイ素（Si）を含むカバー層を備える。
また、前記カバー層は酸化ケイ素（SiO２）からなる。また、前記カバー層はシリサイド（silicide）からなる。
また、本発明による薄膜トランジスタ表示板の製造方法は、基板上にゲート線を形成するステップ、前記ゲート線上にゲート絶縁膜を形成するステップ、前記ゲート絶縁膜上に半導体層を形成するステップ、前記ゲート絶縁膜及び半導体層上にソース電極を備えるデータ線及び前記ソース電極と所定間隔を置いて対向しているドレイン電極を形成するステップ、前記データ線及びドレイン電極上に保護膜を形成するステップ、及び前記ドレイン電極と接続される画素電極を形成するステップを有し、前記ゲート絶縁膜を形成するステップ及び前記保護膜を形成するステップの少なくとも一方のステップの前に、ケイ素（Si）を含むカバー層を形成するステップを有する。
また、前記カバー層はSiO２で形成する。また、前記カバー層を形成するステップは、非晶質シリコンを形成する工程及びアニーリング処理を行う工程を有する。
本発明によれば、絶縁膜の形成ステップで露出されるアンモニア（NH３）気体によって、前記ゲート線及び／又はデータ線をなす銅（Cu）が酸化及び腐食するのを防止し、配線の抵抗の急速な増加を防ぐことができる。その結果、配線の低抵抗性及び信頼性を同時に確保することができる。
以下、添付した図面を参照して、本発明の実施例を、本発明が属する技術分野における通常の知識を有する者が容易に実施することができるように、詳細に説明する。しかし、本発明は、多様な形態で実現することができ、ここで説明する実施例に限定されるものではない。
図面は、各種層及び領域を明確に表現するために、厚さを拡大して示している。明細書全体を通じて類似した部分については同一な図面符号を付けている。層、膜、領域、板などの部分が、他の部分の“上に”あるとする時、これは他の部分の“すぐ上に”ある場合に限らず、その中間に更に他の部分がある場合も含む。逆に、ある部分が他の部分の“すぐ上に”あるとする時、これは中間に他の部分がない場合を意味する。
以下、本発明の一実施例による薄膜トランジスタ表示板及びその製造方法について図面を参照して詳細に説明する。
図１及び図２を参照して本発明の一実施例による薄膜トランジスタ表示板の構造について詳細に説明する。
図１は本発明の一実施例による薄膜トランジスタ表示板の構造を示した配置図であり、図２は図１に示す薄膜トランジスタ表示板のII-II´線による断面図である。
図１及び図２に示すように、絶縁基板１１０上に、ゲート信号を伝達する複数のゲート線１２１が形成されている。ゲート線１２１は、横方向にのびており、各ゲート線１２１の一部は複数のゲート電極１２４を構成する。また、各ゲート線１２１の他の一部は、下方向（図１の図面上で下方向）に突出して、複数の拡張部１２７を構成する。
ゲート線１２１は、銅（Cu）又は銅合金（Cu-alloy）からなる導電層（以下、銅層と言う）１２４q、１２７q、１２９qと、銅層１２４q、１２７q、１２９qと、基板１１０の接着性を向上させるための下部導電層１２４p、１２７p、１２９pで形成される。下部導電層１２４p、１２７p、１２９pは、モリブデン（Mo）、クロム（Cr）、チタニウム（Ti）、タンタル（Ta）、及びこれらの合金（alloy）、又はこれらの窒化物で形成することができる。
前記したように、銅層１２４q、１２７q、１２９qの下に異種金属からなる下部導電層１２４p、１２７p、１２９pが形成されることによって、基板１１０との接着性が向上し、配線が剥けたり、剥離する現象を防止することができる。
銅層１２４q、１２７q、１２９q及び下部導電層１２４p、１２７p、１２９pは、基板１１０に対して約３０度〜８０度の傾斜角を有する。
ゲート線１２１上にはカバー層８０１が形成されている。カバー層８０１は、後続工程において、ゲート線１２１をなす銅層１２４q、１２７q、１２９qの酸化及び腐蝕を防止するためのものである。
カバー層８０１は、ケイ素（Si）を含み、好ましくは、酸化ケイ素（SiO２）、酸窒化ケイ素（SiON）又はシリサイドの形態で形成できる。
下部銅層１２４ｑ、１２７ｑ、１２９ｑの保護というカバー層８０１の役割及び保持容量を考慮すると、カバー層８０１は、約３０Å〜３００Åの厚さで形成されることが好ましい。
カバー層８０１上には、窒化ケイ素（SiNx）などからなるゲート絶縁膜１４０が形成されている。
一般に、窒化ケイ素からなるゲート絶縁膜１４０は、シラン（ＳｉＨ４）、窒素（Ｎ２）及びアンモニア（ＮＨ３）気体などを同時に供給して形成する。しかし、窒化ケイ素（ＳｉＮｘ）を形成するための前記原料気体の一つであるアンモニア（ＮＨ３）気体は、金属に対して強い腐食性を有する。このため、耐薬品性が弱い銅層１２４ｑ、１２７ｑ、１２９ｑ上にアンモニア気体を直接露出させる場合、銅層１２４ｑ、１２７ｑ、１２９ｑの表面に酸化及び腐蝕が発生する。このような酸化及び腐蝕のため、配線の抵抗が急激に増加するだけでなく、銅層１２４ｑ、１２７ｑ、１２９ｑと上部のゲート絶縁膜１４０との接着性においても不良が生じ、ゲート絶縁膜１４０の部分的剥離が発生する。
本発明ではこのような問題点を解消するために、銅層１２４ｑ、１２７ｑ、１２９ｑとゲート絶縁膜１４０との間にカバー層８０１をさらに含んでいる。
ゲート絶縁膜１４０上には、水素化非晶質シリコン（hydrogenated amorphous silicon）などからなる複数の線状半導体層１５１が形成されている。線状半導体層１５１は、縦方向にのびており、ここから複数の突出部１５４がゲート電極１２４に向けてのびている。また、線状半導体層１５１は、ゲート線１２１と出会う地点付近で幅が大きくなり、ゲート線１２１の広い面積を覆っている。
半導体層１５１上には、シリサイド又はｎ型不純物が高濃度にドーピングされているｎ+水素化非晶質ケイ素などの物質からなる複数の線状オーミックコンタクト層１６１及び複数の島状オーミックコンタクト層１６３、１６５が形成されている。島状オーミックコンタクト層１６３、１６５は、対をなして半導体層１５１の突出部１５４上に位置している。半導体層１５１とオーミックコンタクト層１６１、１６３、１６５の側面も、基板１１０に対して３０度〜８０度の傾斜角を有する。
オーミックコンタクト層１６１、１６３、１６５及びゲート絶縁膜１４０の上には、それぞれ複数のデータ線１７１、複数のドレイン電極１７５、複数のストレージキャパシタ用導電体１７７及びデータ線の端部１７９が形成されている。
データ線１７１は、縦方向にのびてゲート線１２１と交差し、データ電圧を伝達する。各データ線１７１からドレイン電極１７５に向けてのびた複数の分岐がソース電極１７３をなす。一対のソース電極１７３とドレイン電極１７５は、互いに分離され、ゲート電極１２４に対して互いに反対側に位置する。
ソース電極１７３を備えるデータ線１７１及びドレイン電極１７５は、銅層１７１q、１７３q、１７５q、１７７q、１７９qと銅層１７１q、１７３q、１７５q、１７７q、１７９qの下に、モリブデン（Mo）、クロム（Cr）、チタニウム（Ti）、タンタル（Ta）、及びこれらの合金、又はこれらの窒化物からなる下部導電層１７１p、１７３p、１７５p、１７７p、１７９pで構成されている。下部導電層１７１p、１７３p、１７５p、１７７p、１７９pは、銅（Cu）が酸化して下部の半導体層１５１、１５４及びオーミックコンタクト層１６１、１６４に拡散されるのを防ぐ。
データ線１７１及びドレイン電極１７５は、銅の単一層または銅層を含む３重層以上で形成できる。
データ線１７１、ドレイン電極１７５、ストレージキャパシタ用導電体１７７及びデータ線の端部１７９も、ゲート線１２１と同様に、基板１１０に対して約３０度〜８０度の傾斜角を有する。
ゲート電極１２４、ソース電極１７３及びドレイン電極１７５は、半導体１５１の突出部１５４と共に薄膜トランジスタ（ＴＦＴ）を構成し、薄膜トランジスタのチャネルは、ソース電極１７３とドレイン電極１７５の間の突出部１５４に形成される。ストレージキャパシタ用導電体１７７は、ゲート線１２１の拡張部１２７と重なっている。
島状オーミックコンタクト層１６３、１６５は、その下部の半導体層１５４と、その上部のソース電極１７３及びドレイン電極１７５の間に存在し、接触抵抗を低減する役割をする。線状半導体層１５１は、ソース電極１７３とドレイン電極１７５の間を始めとして、データ線１７１及びドレイン電極１７５で覆われず露出された部分を有しており、殆どの領域で線状半導体層１５１の幅がデータ線１７１の幅よりも小さいが、前記したように、ゲート線１２１と出会う部分で幅が大きくなり、データ線１７１の断線を防止する。
データ線１７１、ドレイン電極１７５、ストレージキャパシタ用導電体１７７、データ線の端部１７９及び露出された半導体層１５１の上には、カバー層８０３が形成されている。
カバー層８０３は、後続工程でデータ線１７１、ドレイン電極１７５、ストレージキャパシタ用導電体１７７及びデータ線の端部１７９をなす銅層１７１q、１７３q、１７５q、１７７q、１７９qが、酸化及び腐食するのを防止する。
カバー層８０３は、ケイ素（Si）を含み、例えば、酸化ケイ素（SiO２）、酸窒化ケイ素（SiON）又はシリサイドの形態で形成することができる。
カバー層８０３は、好ましくは３０Å〜３００Åの厚さで形成されている。
カバー層８０３上には、窒化ケイ素（SiNx）などからなる保護膜１８０が形成されている。
一般に、窒化ケイ素からなるゲート保護膜１８０はシラン（ＳｉＨ４）、窒素（Ｎ２）及びアンモニア（ＮＨ３）気体などを同時に供給して形成する。しかし、窒化ケイ素（ＳｉＮｘ）を形成するための原料気体の一つであるアンモニア（ＮＨ３）気体は、金属に対して強い腐食性を有する。このため、耐薬品性が弱い銅層１７１ｑ、１７３ｑ、１７５ｑ、１７７ｑ、１７９ｑ上にアンモニア気体を直接露出させる場合、銅層１７１ｑ、１７３ｑ、１７５ｑ、１７７ｑ、１７９ｑの表面に酸化及び腐蝕が発生する。このような酸化及び腐蝕のため、配線の抵抗が急激に増加するだけでなく、銅層１７１ｑ、１７３ｑ、１７５ｑ、１７７ｑ、１７９ｑと上部のゲート保護膜１８０との接着性においても不良が生じ、保護膜１８０の部分的剥離を発生させる。
本発明ではこのような問題点を解消するために、銅層１７１ｑ、１７３ｑ、１７５ｑ、１７７ｑ、１７９ｑと保護膜１８０との間にカバー層８０３をさらに含む。
保護膜１８０には、ゲート線の端部１２９、ドレイン電極１７５、ストレージキャパシタ用導電体１７７及びデータ線の端部１７９をそれぞれ露出する複数の接触孔１８１、１８５、１８７、１８２が形成されている。
保護膜１８０上には、ITO又はIZOからなる複数の画素電極１９０及び複数の接触補助部材８１、８２が形成されている。
画素電極１９０は、接触孔１８５、１８７を通じて、ドレイン電極１７５及びストレージキャパシタ用導電体１７７とそれぞれ物理的・電気的に接続され、ドレイン電極１７５からデータ電圧の印加を受け、ストレージキャパシタ用導電体１７７にデータ電圧を伝達する。
データ電圧が印加された画素電極１９０は、共通電圧の印加を受ける別の表示板（図示せず）の共通電極（図示せず）と共に電場を生成することによって、液晶層の液晶分子を再配列する。
また、画素電極１９０及び対向表示板に形成されている共通電極（図示せず）は、液晶キャパシタを構成して、薄膜トランジスタがターンオフされた後にも、印加された電圧を維持する。この電圧維持能力を強化するために、液晶キャパシタと並列に接続された別途のキャパシタを設けるが、これをストレージキャパシタと称する。ストレージキャパシタは、画素電極１９０及びこれと隣接するゲート線１２１（これを前段ゲート線と言う）の重畳などで形成され、ストレージキャパシタの静電容量、つまり保持容量を増加させるために、ゲート線１２１を拡張した拡張部１２７を設けて重畳面積を拡大する。その一方で、画素電極１９０と接続され拡張部１２７と重なるストレージキャパシタ用導電体１７７を保護膜１８０下に設けて、両者間の距離を短くする。
接触補助部材８１、８２は、接触孔１８１、１８２を通じてゲート線の端部１２９とデータ線の端部１７９にそれぞれ接続される。接触補助部材８１、８２は、ゲート線の端部１２９又はデータ線の端部１７９と駆動集積回路のような外部装置の接着性を補完し、これらを保護する。
以下、図１及び図２に示す前記薄膜トランジスタ表示板を本発明の一実施例によって製造する方法に関して、図３A〜図９B、図１及び図２を参照して詳細に説明する。
まず、図３A及び図３Bに示すように、絶縁基板１１０上にモリブデン（Mo）、クロム（Cr）、チタニウム（Ti）、タンタル（Ta）、これらの合金、又はこれらの窒化物からなる下部導電層１２４p、１２７p、１２９pと、銅（Cu）又は銅合金からなる導電層（以下、銅層と言う）１２４q、１２７q、１２９qを順次に積層する。
導電層は、コ-スパッタリング（co-sputtering）法で形成する。
本実施例において、コ-スパッタリングのターゲットとして、モリブデン（Mo）と銅（Cu）を用いた。
コ-スパッタリングは、初期に銅（Cu）ターゲットにはパワーを印加せず、モリブデン（Mo）ターゲットにのみパワーを印加し、基板１１０上にモリブデン（Mo）からなる下部導電層１２４p、１２７p、１２９pを形成する。又は、モリブデンスパッタリングの際に、窒素気体を供給して窒化モリブデン（MoN）を形成することもできる。このとき、下部導電層及び銅層の界面に窒化膜が形成され、銅が下部導電層に拡散されるのを防ぐことができる。下部導電層１２４p、１２７p、１２９pは、例えば３０Å〜３００Åの厚さに形成される。
次に、モリブデン（Mo）ターゲットに印加されるパワーをオフした後、銅（Cu）に印加されるパワーを印加して、銅層１２４q、１２７q、１２９qを形成する。銅層１２４q、１２７q、１２９qは、例えば約１０００Å〜３０００Åの厚さに形成される。
前記そたように、銅層１２４q、１２７q、１２９qの下にモリブデン（Mo）などの異種金属からなる下部導電層１２４p、１２７p、１２９pを設けるとき、基板との接着性が向上され、配線が剥けたり、剥離する現象を防止することができる。また、銅（Cu）が酸化して基板１１０側に拡散されるのを防ぐことができる。
次に、下部導電層１２４p、１２７p、１２９p及び銅層１２４q、１２７q、１２９qからなる二重膜をエッチングする。このエッチングは、同一エッチング液を利用した１度の湿式エッチング、若しくは２種類のエッチング液を利用した２度の湿式エッチングで実施することができ、又は湿式エッチングと乾式エッチングを並行することもできる。
これにより、図３A及び図３Bのように、ゲート電極１２４、複数の拡張部１２７及びゲート線の端部１２９を備えるゲート線１２１が形成される。
次に、図４のように、ゲート線１２１上にカバー層８０１を形成する。
カバー層８０１は、ケイ素（Si）を含む物質からなり、例えばプラズマ化学気相蒸着（ＰＥＣＶＤ）法で形成する。
ケイ素（Si）を含む物質は、例えば酸化ケイ素（SiO２）、酸窒化ケイ素（SiON）又は非晶質シリコン（アモルファスSi）であり得る。
カバー層８０１が酸化ケイ素（SiO２）である場合、ゲート線１２１上にシラン（SiH４）と亜酸化窒素（N２O）などの原料気体を供給し、プラズマ化学気相蒸着（ＰＥＣＶＤ）法で形成する。
又は、酸化ケイ素（SiO２）の形成ステップで、窒素供給気体を供給して酸窒化ケイ素（SiON）を形成することもできる。この場合、カバー層８０１内において、下部は酸素の濃度が高く、上部に行くほど窒素の濃度が高くなり、ゲート絶縁膜１４０との界面では窒化膜で形成されることができる。
又は、ゲート線１２１上にプラズマ化学気相蒸着法で非晶質シリコン層を形成する。
次いで、非晶質シリコン層を急速熱アニール処理のような熱処理法で約４００℃〜８００℃で加熱する。この場合、非晶質シリコン層の部分加熱によって、非晶質シリコンとゲート線１２１をなす銅（Cu）が反応し、銅-シリサイドを形成する。反応条件によっては、未反応の非晶質シリコン層と銅−シリサイド層が同時に存在することもある。
このような酸化ケイ素（SiO２）、酸窒化ケイ素（SiON）又は銅-シリサイド（Cu-silicide）層のようなカバー層８０１は、後続工程であるゲート絶縁膜１４０の形成ステップにおいて、銅層１２４q、１２７q、１２９qを保護する役割をする。
下部銅層１２４ｑ、１２７ｑ、１２９ｑの保護というカバー層８０１の役割及び保持容量を考慮すると、カバー層８０１は約３０Å〜３００Åの厚さで形成されるのが好ましい。
次に、図５のように、カバー層８０１上に窒化ケイ素（SiNx）などからなるゲート絶縁膜１４０を形成する。ゲート絶縁膜１４０の積層温度は約２５０℃〜５００℃、厚さは２０００Å〜５０００Åとする。
一般に、窒化ケイ素からなるゲート絶縁膜１４０はシラン（ＳｉＨ４）、窒素（Ｎ２）及びアンモニア（ＮＨ３）などの原料気体を供給して形成する。しかし、窒化ケイ素（ＳｉＮｘ）を形成するための原料気体の一つであるアンモニア（ＮＨ３）気体は、金属に対して強い腐食性を有する。このため、耐薬品性が特に弱い銅層１２４ｑ、１２７ｑ、１２９ｑ上にアンモニア気体を直接露出させる場合、銅層１２４ｑ、１２７ｑ、１２９ｑの表面に酸化及び腐蝕が発生する。このような酸化及び腐蝕のため、配線の抵抗が急激に増加するだけでなく、銅層１２４ｑ、１２７ｑ、１２９ｑと上部のゲート絶縁膜１４０との接着性においても不良が生じ、配線の剥離が発生する。
本発明ではこのような問題点を解消するために、前記のように銅層１２４ｑ、１２７ｑ、１２９ｑとゲート絶縁膜１４０との間に酸化ケイ素（ＳｉＯ２）、酸窒化ケイ素（ＳｉＯＮ）又はシリサイドからなるカバー層８０１をさらに形成する。
次に、図６A及び図６Bに示すように、ゲート絶縁膜１４０上に真性(intrinsic)非晶質シリコン層、不純物がドーピングされた非真性(extrinsic)非晶質シリコン層を連続して積層し、不純物がドーピングされた非晶質シリコン層と真性非晶質シリコン層をフォトエッチングして、複数の突出部１５４と複数の不純物半導体パターン１６４をそれぞれ備える線状真性半導体層１５１及び不純物がドーピングされた非晶質シリコン層１６１を形成する。
次いで、不純物がドーピングされた非晶質シリコン層１６１上に、スパッタリング法などで、モリブデン（Mo）、クロム（Cr）、チタニウム（Ti）、タンタル（Ta）、及びこれらの合金、又はこれらの窒化物などからなる下部導電層と銅（Cu）を含む銅層を順次に積層する。
下部導電層及び銅層に対しても、ゲート線１２１と同様にコ-スパッタリング法で行う。
本実施例では、スパッタリングターゲットとしてモリブデン（Mo）及び銅（Cu）を用いた。
初期には銅（Cu）ターゲットにはパワーを印加せず、モリブデン（Mo）ターゲットにのみパワーを印加して、基板上にモリブデン（Mo）からなる下部導電層１７１p、１７３p、１７５p、１７７p、１７９pを形成する。この時、モリブデンに窒素気体を供給して窒化モリブデン（MoN）で形成することもできる。この場合、下部導電層と銅層の界面で銅が拡散されるのを防ぐことができる。下部導電層１７１p、１７３p、１７５p、１７７p、１７９pは、例えば約３０Å〜３００Åの厚さで形成される。
次に、モリブデン（Mo）ターゲットに印加されるパワーをオフした後、銅（Cu）に印加されるパワーを印加して、銅層１７１q、１７３q、１７５q、１７７q、１７９qを形成する。銅層１７１q、１７３q、１７５q、１７７q、１７９qは、例えば約１０００Å〜３０００Åの厚さで形成される。
前記したように、銅層１７１q、１７３q、１７５q、１７７q、１７９qの下にモリブデン（Mo）などの異種金属からなる下部導電層１７１p、１７３p、１７５p、１７７p、１７９pを形成する場合、銅層１７１q、１７３q、１７５q、１７７q、１７９qをなす銅（Cu）が酸化して下部の半導体層１５１、１５４及びオーミックコンタクト層１６１、１６３、１６５に拡散されるのを防止することができる。
次に、下部導電層１７１p、１７３p、１７５p、１７７p、１７９p及び銅層１７１q、１７３q、１７５q、１７７q、１７９qからなる二重層をエッチングする。該エッチングは、同一エッチング液を利用した１度の湿式エッチング若しくは２種類のエッチング液を利用した２度の湿式エッチングで行うことができ、又は湿式エッチングと乾式エッチングを並行することもできる。
これにより、図７A及び図７Bに示すように、二重層のソース電極１７３、ドレイン電極１７５、ストレージキャパシタ用導電体１７７及びデータ線の端部１７９が形成される。
次に、ソース電極１７３、ドレイン電極１７５及びストレージキャパシタ用導電体１７７で覆われずに露出された不純物半導体層部分を除去することで、複数の突出部１６３をそれぞれ備える複数の線状オーミックコンタクト層１６１及び複数の島状オーミックコンタクト層１６５を完成する。その一方で、その下の真性半導体１５４部分を露出させる。この場合、露出された真性半導体１５４部分の表面を安定化するために、酸素プラズマ処理を実施する。
次に、図８に示すように、ソース電極１７３、ドレイン電極１７５、ストレージキャパシタ用導電体１７７及びデータ線の端部１７９上に、カバー層８０３を形成する。
カバー層８０３は、ケイ素（Si）を含む物質からなり、例えばプラズマ化学気相蒸着（ＰＥＣＶＤ）法で形成する。
ケイ素（Si）を含む物質は、例えば、酸化ケイ素（SiO２）、酸窒化ケイ素（SiON）又は非晶質シリコンである。
カバー層８０３が酸化ケイ素（SiO２）である場合、ソース電極１７３を備えるデータ線１７１、ドレイン電極１７５、ストレージキャパシタ用導電体１７７及びデータ線の端部１７９上に、シラン（SiH４）と亜酸化窒素（N２O）などの原料気体を供給し、プラズマ化学気相蒸着法で形成する。又は、酸化ケイ素の形成ステップで、窒素供給気体を供給して、酸窒化ケイ素（SiON）を形成することもできる。この場合、カバー層８０３内において、下部は酸素の濃度が高く、上部に行くほど窒素の濃度が高くなり、保護膜１８０との界面では窒化膜として形成される。
又は、ソース電極１７３を備えるデータ線１７１、ドレイン電極１７５、ストレージキャパシタ用導電体１７７及びデータ線の端部１７９上に、プラズマ化学気相蒸着法で非晶質シリコン層を形成する。次いで、非晶質シリコン層を急速熱アニーリング処理のような熱処理法を用いて、約４００℃〜８００℃で加熱する。この場合、非晶質シリコン層の部分加熱により、非晶質シリコンと非晶質シリコンの下部に形成されているソース電極１７３を備えるデータ線１７１、ドレイン電極１７５、ストレージキャパシタ用導電体１７７及びデータ線の端部１７９をなす銅（Cu）が反応して、銅-シリサイドを形成する。反応条件によって、未反応の非晶質シリコン層及び銅-シリサイド層が同時に存在することもある。
このような酸化ケイ素（SiO２）膜、酸窒化ケイ素膜又は銅-シリサイド膜と同じく、カバー層８０３は、銅層１７１q、１７３q、１７５q、１７７q、１７９qの上に形成され、後続工程であるゲート絶縁膜１４０の形成ステップにおいて銅層１７１q、１７３q、１７５q、１７７q、１７９qを保護する役割をする。
カバー層８０３は、約３０Å〜３００Åの厚さで形成される。
次に、図９A及び図９Bのように、前記カバー層８０３上に窒化ケイ素（SiNx）などからなる保護膜１８０を形成する。
一般に、既存の薄膜トランジスタ表示板の製造方法では、前記データ線１７１の形成段階の後に、シラン（ＳｉＨ４）、窒素（Ｎ２）及びアンモニア（ＮＨ３）などの原料気体を供給して窒化ケイ素（ＳｉＮｘ）からなる保護膜１８０を形成する。しかし、窒化ケイ素（ＳｉＮｘ）を形成するための原料気体の一つであるアンモニア（ＮＨ３）気体は、金属に対して強い腐食性を有する。このため、耐薬品性が特に弱い銅層１７１ｑ、１７３ｑ、１７５ｑ、１７７ｑ、１７９ｑ上にアンモニア気体を直接露出させる場合、前記銅層１７１ｑ、１７３ｑ、１７５ｑ、１７７ｑ、１７９ｑの表面に酸化及び腐蝕が発生する。このような酸化及び腐蝕のため、配線の抵抗が急激に増加するだけでなく、銅層１７１ｑ、１７３ｑ、１７５ｑ、１７７ｑ、１７９ｑと上部の保護膜１８０との接着性においても不良が生じ、配線の剥離が発生する。
本発明ではこのような問題点を解消するために、前記したように銅層１７１ｑ、１７３ｑ、１７５ｑ、１７７ｑ、１７９ｑと保護膜１８０との間に酸化ケイ素（ＳｉＯ２）、酸窒化ケイ素（ＳｉＯＮ）またはシリサイドからなるカバー層８０３をさらに形成する。
次に、保護膜１８０上に感光膜を塗布した後、光マスクを通じて感光膜に光を照射し、現像して複数の接触孔１８１、１８５、１８７、１８２を形成する。
次いで、保護膜１８０上にＩＴＯ又はＩＺＯ等の透明導電層１９０をスパッタリング法で積層した後、パターニングする。この時、透明導電層１９０は、約４００Å〜１５００Åの厚さで形成される。
本実施例では、ゲート線上部及びデータ線上部の両方に対してカバー層を備えているが、記カバー層は、ゲート線上部及びデータ線上部のいずれか一方にのみ形成しても良い。
以下、本発明の他の一実施例による薄膜トランジスタ表示板の構造について、図１０及び図１１を参照して詳細に説明する。
図１０は、本発明の他の一実施例による薄膜トランジスタ表示板の配置図であり、図１１は、図１０に示す薄膜トランジスタ表示板のXI-XI´線による断面図である。
図１０及び図１１に示すように、絶縁基板１１０上にゲート信号を伝達する複数のゲート線１２１が形成されている。ゲート線１２１は、横方向にのびており、各ゲート線１２１の一部は複数のゲート電極１２４をなす。また、ゲート線１２１と同一層に、ゲート線１２１と平行で、電気的に分離された複数の保持（ストレージ）電極線１３１が形成されている。保持電極線１３１は、ドレイン電極１７５と重畳して形成され、画素電極１９０と共にストレージキャパシタを形成する。
ゲート線１２１及び維持電極線１３１は、銅（Cu）又は銅合金からなる導電層（以下、銅層と言う）１２１q、１２４q、１３１qと銅層１２１q、１２４q、１３１qと基板１１０の接着性を向上させる下部導電層１２１p、１２４p、１３１pで形成されている。下部導電層１２１p、１２４p、１３１pは、モリブデン（Mo）、クロム（Cr）、チタニウム（Ti）、タンタル（Ta）、及びこれらの合金（alloy）、又はこれらの窒化物で形成できる。
前記したように、銅層１２１q、１２４q、１３１qの下に異種金属からなる下部導電層１２１p、１２４p、１３１pを形成することによって、基板１１０との接着性が向上され、配線が剥けたり、剥離する現象を防止することができる。
銅層１２１q、１２４q、１３１q及び下部導電層１２１p、１２４p、１３１pは、基板１１０に対して約３０度〜８０度の傾斜角を有する。
ゲート線１２１及び保持電極線１３１の上には、カバー層８０１が形成されている。
カバー層８０１は、後続工程においてゲート線１２１及び保持電極線１３１を形成する銅層１２１q、１２４q、１３１qの酸化及び腐蝕を防止する役割をする。
カバー層８０１は、ケイ素（Si）を含み、好ましくは、酸化ケイ素（SiO２）、酸窒化ケイ素（SiON）又はシリサイドの形態で形成できる。
下部銅層１２１ｑ、１２４ｑ、１３１ｑの保護というカバー層８０１の役割及び保持容量を考慮すると、カバー層８０１は、約３０Å〜３００Åの厚さで形成されるのが好ましい。
カバー層８０１上には、窒化ケイ素（SiNx）などからなるゲート絶縁膜１４０が形成されている。
一般に、窒化ケイ素（ＳｉＮｘ）からなるゲート絶縁膜１４０はシラン（ＳｉＨ４）、窒素（Ｎ２）及びアンモニア（ＮＨ３）などの原料気体を供給して形成する。しかし、窒化ケイ素（ＳｉＮｘ）を形成するための原料気体の一つであるアンモニア（ＮＨ３）気体は、金属に対して強い腐食性を有する。このため、耐薬品性が弱い銅層１２１ｑ、１２４ｑ、１３１ｑ上にアンモニア気体を直接露出させる場合、銅層１２１ｑ、１２４ｑ、１３１ｑの表面に酸化及び腐蝕が発生する。このような酸化及び腐蝕のため、配線の抵抗が急激に増加するだけでなく、銅層１２１ｑ、１２４ｑ、１３１ｑと上部のゲート絶縁膜１４０との接着性においても不良が生じ、配線の剥離が発生する。
本発明ではこのような問題点を解消するために、銅層１２１ｑ、１２４ｑ、１３１ｑとゲート絶縁膜１４０との間にカバー層８０１をさらに含む。
ゲート絶縁膜１４０上には、水素化非晶質シリコンなどからなる複数の線状半導体層１５１が形成されている。線状半導体層１５１は、縦方向にのびており、ここから複数の突出部１５４がゲート電極１２４に向けてのびている。
半導体層１５１上には、シリサイド又はn型不純物が高濃度にドーピングされているn+水素化非晶質ケイ素などの物質からなる線状オーミックコンタクト層１６１及び複数の島状オーミックコンタクト層１６３、１６５が形成されている。オーミックコンタクト層１６３、１６５は、対をなして半導体層１５１の突出部１５４上に位置している。
半導体層１５１及びオーミックコンタクト層１６１は、薄膜トランジスタが位置する突出部１５４を除いて、データ線１７１及びドレイン電極１７５と実質的に同一の平面形状を有している。
半導体層１５１、１５４及びオーミックコンタクト層１６３、１６５の側面もまた、基板１１０に対して４０度〜８０度の傾斜角を有する。
島状オーミックコンタクト層１６３、１６５及びゲート絶縁膜１４０の上には、それぞれソース電極１７３を備える複数のデータ線１７１、複数のドレイン電極１７５及びデータ線の端部１７９が形成されている。
データ線１７１は、縦方向にのびてゲート線１２１と交差し、データ電圧を伝達する。各データ線１７１からドレイン電極１７５に向けてのびた複数の分岐がソース電極１７３をなす。一対のソース電極１７３とドレイン電極１７５は互いに分離されており、ゲート電極１２４に対して互いに反対側に位置する。
ソース電極１７３を備えるデータ線１７１及びドレイン電極１７５は、銅（Cu）又は銅合金からなる導電層（以下、銅層と言う）で形成されたり、又は銅層下部及び／又は上部に異種金属が形成されている二重膜又は多層膜で形成されている。例えば、図１１に示すように、銅層１７１q、１７３q、１７５q、１７９qと、銅層１７１q、１７３q、１７５q、１７９qの下に、モリブデン（Mo）、クロム（Cr）、チタニウム（Ti）、タンタル（Ta）、及びこれらの合金、又はこれらの窒化物からなる下部導電層１７１p、１７３p、１７５p、１７９pで形成することができる。下部導電層１７１p、１７３p、１７５p、１７９pは、銅（Cu）が酸化して下部の半導体層１５１、１５４及びオーミックコンタクト層１６１、１６４に拡散されるのを防止する。
データ線１７１、ドレイン電極１７５及びデータ線の端部１７９も、ゲート線１２１と同様に、基板１１０に対して約３０度〜８０度の傾斜角を有する。
ゲート電極１２４、ソース電極１７３及びドレイン電極１７５は、半導体１５１の突出部１５４と共に薄膜トランジスタ（ＴＦＴ）を構成し、薄膜トランジスタのチャネルは、ソース電極１７３とドレイン電極１７５間の半導体の突出部１５４の表面に形成される。
データ線１７１、ドレイン電極１７５、データ線の端部１７９及び露出された半導体層１５１上には、カバー層８０３が形成されている。
カバー層８０３は、後続工程である保護膜１８０の形成ステップにおいて、データ線１７１、ドレイン電極１７５及びデータ線の端部１７９をなす銅層１７１q、１７３q、１７５q、１７９qが酸化及び腐食するのを防ぐ。
カバー層８０３はケイ素（Si）を含み、例えば酸化ケイ素（SiO２）、酸窒化ケイ素（SiON）又はシリサイドの形態で形成することができる。
カバー層８０３は、好ましくは３０Å〜３００Åの厚さで形成されている。
カバー層８０３上には、窒化ケイ素（SiNx）などからなる保護膜１８０が形成されている。
一般に、窒化ケイ素からなる保護膜１８０はシラン（ＳｉＨ４）、窒素（Ｎ２）及びアンモニア（ＮＨ３）気体などを同時に供給して形成する。しかし、窒化ケイ素（ＳｉＮｘ）を形成するための前記原料気体の一つであるアンモニア（ＮＨ３）気体は、金属に対して強い腐食性を有する。このため、耐薬品性が弱い銅層１７１ｑ、１７３ｑ、１７５ｑ、１７９ｑ上にアンモニア気体を直接露出させる場合、銅層１７１ｑ、１７３ｑ、１７５ｑ、１７９ｑの表面に酸化及び腐蝕が発生する。このような酸化及び腐蝕のため、配線の抵抗が急激に増加するだけでなく、銅層１７１ｑ、１７３ｑ、１７５ｑ、１７９ｑと上部の保護膜１８０との接着性においても不良が生じ、データ配線の剥離を発生させる。
本発明ではこのような問題点を解消するために、銅層１７１ｑ、１７３ｑ、１７５ｑ、１７９ｑと保護膜１８０との間にカバー層８０３をさらに含む。
保護膜１８０には、ドレイン電極１７５及びデータ線の端部１７９をそれぞれ露出する複数の接触孔１８５、１８２が形成されている。
保護膜１８０上には、ITO又はIZOからなる複数の画素電極１９０及び複数の接触補助部材８２が形成されている。
画素電極１９０は、接触孔１８５を通じてドレイン電極１７５と物理的・電気的に接続され、ドレイン電極１７５からデータ電圧の印加を受ける。
データ電圧が印加された画素電極１９０は、共通電圧の印加を受ける別の表示板（図示せず）の共通電極（図示せず）と共に電場を生成することによって、液晶層の液晶分子を再配列する。
接触補助部材８２は、接触孔１８２を通じてデータ線の端部１７９にそれぞれ接続される。接触補助部材８２は、データ線の端部１７９と駆動集積回路のような外部装置の接着性を補完し、これらを保護する。
以下、本実施例による薄膜トランジスタ表示板の製造方法を図１２A〜図１９Bを参照して詳細に説明する。
まず、図１２A及び図１２Bのように、絶縁基板１１０上にモリブデン（Mo）、クロム（Cr）、チタニウム（Ti）、タンタル（Ta）、これらの合金、又はこれらの窒化物からなる下部導電層１２１p、１２４p、１３１pと、銅（Cu）又は銅合金からなる導電層（以下、銅層と言う）１２１q、１２４q、１３１qを順次に積層する。
導電層は、コ-スパッタリングで形成される。
本実施例では、コ-スパッタリングのターゲットとしてモリブデン（Mo）及び銅（Cu）を用いた。
コ-スパッタリングは、初期に銅（Cu）ターゲットにはパワーを印加せず、モリブデン（Mo）ターゲットにのみパワーを印加し、基板上にモリブデン（Mo）からなる下部導電層１２１p、１２４p、１３１pを形成する。又は、モリブデンスパッタリングの際に、窒素気体を供給して窒化モリブデン（MoN）で形成することもできる。この場合、下部導電層及び銅層の界面で銅の拡散を防止することができる。下部導電層１２１p、１２４p、１３１pは、例えば約３０Å〜３００Åの厚さで形成される。
次に、モリブデン（Mo）ターゲットに印加されるパワーをオフした後、銅（Cu）に印加されるパワーを印加して銅層を形成する。銅層１２１q、１２４q、１３１qは、例えば約１０００Å〜３０００Åの厚さで形成する。
前記したように、銅層１２１q、１２４q、１３１qの下にモリブデン（Mo）などの異種金属からなる下部導電層１２１p、１２４p、１３１pを形成するとき、基板１１０との接着性が向上し、配線が剥けたり、剥離する現象を防止することができる。また、銅（Cu）が酸化して基板１１０側に拡散されるのを防ぐことができる。
次に、下部導電層１２１p、１２４p、１３１p及び銅層１２１q、１２４q、１３１qからなる二重膜をエッチングする。該エッチングは、同一エッチング液を利用した１度の湿式エッチング若しくは２種類のエッチング液を利用した２度の湿式エッチングで行うことができ、又は湿式エッチング及び乾式エッチングを並行することもできる。このことにより、図１２A及び図１２Bに示したように、ゲート電極１２４を備えるゲート線１２１及び保持電極線１３１が形成される。
次に、図１３に示すように、ゲート線１２１及び保持電極線１３１の上にカバー層８０１を形成する。
カバー層８０１は、ケイ素（Si）を含む物質からなり、例えばプラズマ化学気相蒸着法を用いて形成する。
ケイ素（Si）を含む物質は、例えば酸化ケイ素（SiO２）、酸窒化ケイ素（SiON）又は非晶質シリコンである。
カバー層８０１が酸化ケイ素（SiO２）である場合、ゲート線１２１及び保持電極線１３１上に、シラン（SiH４）と亜酸化窒素（N２O）などの原料気体を供給し、プラズマ化学気相蒸着法で形成する。又は、酸化ケイ素の形成ステップで、窒素供給気体を供給して酸窒化ケイ素（SiON）を形成することもできる。この場合、カバー層８０１内において、下部は酸素の濃度が高く、上部に行くほど窒素の濃度が高くなり、ゲート絶縁膜１４０との界面では窒化膜で形成されることができる。
又は、ゲート線１２１及び保持電極線１３１の上に、プラズマ化学気相蒸着法で非晶質シリコン層を形成する。次に、非晶質シリコン層を急速熱処理のような熱処理方法で約４００℃〜８００℃で加熱する。この場合、非晶質シリコン層の部分加熱によって、非晶質シリコンと、下部にゲート線１２１及び保持電極線１３１をなす銅（Cu）が反応して、銅-シリサイドを形成する。
このような酸化ケイ素（SiO２）、酸窒化ケイ素（SiON）又は銅-シリサイド層のようなカバー層８０１は、銅層１２１q、１２４q、１３１qの上に形成され、後続工程であるゲート絶縁膜１４０の形成ステップにおいて銅層１２１q、１２４q、１３１qを保護する役割をする。
カバー層８０１は、約３０Å〜３００Åの厚さで形成される。カバー層８０１を３０Åよりも薄く形成する場合、下部銅層１２１q、１２４q、１３１qの保護が充分にできず、３００Åよりも厚く形成する場合、ストレージキャパシタ（保持容量）の面で不利である。
次に、図１４のように、カバー層８０１上に窒化ケイ素（SiNx）などからなるゲート絶縁膜１４０を形成する。ゲート絶縁膜１４０の積層温度は約２５０℃〜５００℃、厚さは２０００Å〜５０００Åとする。
一般に、窒化膜からなるゲート絶縁膜１４０はシラン（ＳｉＨ４）、窒素（Ｎ２）及びアンモニア（ＮＨ３）などの原料気体を供給して形成する。しかし、窒化ケイ素（ＳｉＮｘ）を形成するための原料気体の一つであるアンモニア（ＮＨ３）気体は、金属に対して強い腐食性を有する。このため、耐薬品性が特に弱い銅層１２１ｑ、１２４ｑ、１３１ｑ上にアンモニア気体を直接露出させる場合、銅層１２１ｑ、１２４ｑ、１３１ｑの表面に酸化及び腐蝕が発生する。このような酸化及び腐蝕のために、配線の抵抗が急激に増加するだけでなく、銅層１２１ｑ、１２４ｑ、１３１ｑと上部のゲート絶縁膜１４０との接着性においても不良が生じ、配線の剥離が発生する。
本発明ではこのような問題点を解消するために、前記のように銅層１２１ｑ、１２４ｑ、１３１ｑとゲート絶縁膜１４０との間に酸化ケイ素（ＳｉＯ２）またはシリサイドからなるカバー層８０１をさらに形成する。
次に、図１５のように、ゲート絶縁膜１４０上に水素化非晶質シリコンなどからなる真性非晶質シリコン（a-Si:H）層１５０及びリン（P）などのn型不純物が高濃度にドーピングされた非晶質シリコン（n+a-Si）層１６０を順次に形成する。
次に、不純物が高濃度にドーピングされた非晶質シリコン（n+a-Si）層１６０上にスパッタリング法などでモリブデン（Mo）、クロム（Cr）、チタニウム（Ti）、タンタル（Ta）、及びこれらの合金、又はこれらの窒化物などからなる下部導電層１７０p）と、銅（Cu）を含む銅層１７０qを順次に積層する。
下部導電層１７０p及び銅層１７０qは、コ-スパッタリング法で形成する。
下部導電層をモリブデン（Mo）で形成する場合、まず、初期には銅（Cu）ターゲットにはパワーを印加せず、モリブデン（Mo）ターゲットにのみパワーを印加して、基板上にモリブデン（Mo）からなる下部導電層１７０pを形成する。又は、モリブデンスパッタリングの際に、窒素供給気体に露出させて窒化モリブデン（MoN）で形成することもできる。この場合、下部導電層と銅層の界面で銅の拡散を防止することができる。下部導電層１７０pは、例えば約３０Å〜３００Åの厚さで形成される。
次に、モリブデン（Mo）ターゲットに印加されるパワーをオフした後、銅（Cu）にパワーを印加して銅層１７０qを形成する。銅層１７０qは、例えば約１０００Å〜３０００Åの厚さで形成される。
前記したように、銅層１７０qの下にモリブデン（Mo）などの異種金属からなる下部導電層１７０pを形成する場合、銅層１７０qをなす銅（Cu）が酸化して下部の半導体層１５０及びオーミックコンタクト層１６０に拡散されるのを防止することができる。
次に、銅層１７０q上に感光膜を形成した後、露光及び現像して、図１６に示すように、互いに異なる厚さを有する感光膜パターン５２、５４を形成する。
説明の便宜上、配線が形成される部分の導電層１７０、不純物がドーピングされた非晶質シリコン層１６０、不純物がドーピングされない真性非晶質シリコン層１５０の部分を配線部分（A）といい、チャネルが形成される部分に位置した不純物ドーピングされた非晶質シリコン層１６０、真性非晶質シリコン層１５０の部分をチャネル部分（B）とし、チャネル及び配線部分を除く領域に位置する不純物がドーピングされた非晶質シリコン層１６０、真性非晶質シリコン層１５０の部分をその他の部分（C）とする。
感光膜パターン５２、５４のうち、薄膜トランジスタのチャネル部（B）に位置した第１部分５４は、データ線が形成される部分（A）に位置した部分よりも厚さを薄くし、その他の部分（C）の感光膜は全て除去する。この時、チャネル部（B）に残っている感光膜５４の厚さとA部分に残っている感光膜５２の厚さの比は、後述するエッチング工程の工程条件に応じて異ならせる必要があり、第１部分５４の厚さを第２部分５２の厚さの１／２以下とするのが好ましい。
このように、位置によって感光膜の厚さを異ならせる方法は、露光マスクに透明領域及び遮光領域だけでなく、半透光領域を設ける方法など様々である。半透光領域には、スリットパターン、格子パターン、又は透過率が中間であるか、厚さが中間である薄膜が具備される。スリットパターンの利用に際して、スリットの幅やスリット間の間隔がフォト工程に用いられる露光器の分解能よりも小さいのが好ましい。他の例には、リフロー処理が可能な感光膜を用いる方法がある。即ち、透明領域と遮光領域のみを有する通常のマスクでリフロー可能な感光膜パターンを形成した後、リフローさせて、感光膜が残留しない領域に流すことによって薄い部分を形成する。
次に、図１７に示すように、その他の領域（C）に露出されている下部導電層１７０p及び銅層１７０qをエッチングして、その下部の不純物がドーピングされた非晶質シリコン層１６０のその他の部分（C）を露出させる。
次に、その他の部分（C）に位置した不純物がドーピングされた非晶質シリコン層１６０及びその下部の真性非晶質シリコン層１５０を除去すると共に、チャネル部分（B）の感光膜５４を除去して下部の金属層１７４を露出させる。
チャネル部分（B）の感光膜の除去は、その他の領域（C）の不純物がドーピングされた非晶質シリコン層１６１及び真性非晶質シリコン層１５１の除去と同時に行ったり、別に行っても良い。チャネル領域（B）に残っている感光膜５４残留物は、アッシングして除去する。
次に、チャネル部分（B）に位置した導電層１７４及び不純物がドーピングされた非晶質シリコン層１６４をエッチングして除去する。この場合、チャネル部分（B）に位置した真性非晶質シリコン層１５４の上部が一部除去され厚さが薄くなることもある。また、配線部分（A）の感光膜５２も除去する。
これにより、図１８A及び図１８Bに示すように、チャネル部分（B）の金属層１７４がそれぞれソース電極１７３を備えるデータ線１７１と複数のドレイン電極１７５とに分離され、不純物がドーピングされた非晶質シリコン層１６４も線状オーミックコンタクト層１６１と島型オーミックコンタクト層１６５とに分離される。
次に、図１９に示すように、ソース電極１７３を備えるデータ線１７１、ドレイン電極１７５及びデータ線の端部１７９上にカバー層８０３を形成する。
カバー層８０３は、ケイ素（Si）を含む物質で形成され、例えばプラズマ化学気相蒸着法で形成する。
ケイ素（Si）を含む物質は、例えば酸化ケイ素（SiO２）、酸窒化ケイ素（SiON）又は非晶質シリコンであることができる。
カバー層８０３が酸化ケイ素（SiO２）である場合、ソース電極１７３を備えるデータ線１７１、ドレイン電極１７５及びデータ線の端部１７９上にシラン（SiH４）と亜酸化窒素（N２O）などの原料気体を供給し、プラズマ化学気相蒸着法で形成する。又は、酸化ケイ素の形成ステップで、窒素供給気体を供給して酸窒化ケイ素（SiON）を形成することもできる。この場合、カバー層８０３内において、下部は酸素の濃度が高く、上部に行くほど窒素の濃度が高くなり、保護膜１８０との界面では窒化膜として形成される。
又は、ソース電極１７３を備えるデータ線１７１、ドレイン電極１７５及びデータ線の端部１７９上にプラズマ化学気相蒸着法で、非晶質シリコン層を形成する。次に、非晶質シリコン層を急速熱処理のような熱処理方法で約４００℃〜８００℃で加熱する。この場合、非晶質シリコン層の部分加熱によって、非晶質シリコンと非晶質シリコンの下に形成されているソース電極１７３を備えるデータ線１７１、ドレイン電極１７５及びデータ線の端部１７９をなす銅（Cu）が反応して、銅-シリサイドを形成する。反応条件によっては、未反応の非晶質シリコン層と銅-シリサイド層が同時に存在することもある。
このような酸化ケイ素（SiO２）膜、酸窒化ケイ素（SiON）又は銅-シリサイド膜のようなカバー層８０３は、銅層１７１q、１７３q、１７５q、１７９qの上に形成され、後続工程であるゲート絶縁膜１４０の形成ステップにおいて銅層１７１q、１７３q、１７５q、１７９qを保護する役割をする。
カバー層８０３は、約３０Å〜３００Åの厚さで形成される。
次に、図２０A及び図２０Bに示すように、カバー層８０３上に窒化ケイ素（SiNx）などからなる保護膜１８０を形成する。
一般に、窒化ケイ素からなる保護膜１８０はシラン（ＳｉＨ４）、窒素（Ｎ２）及びアンモニア（ＮＨ３）などの原料気体を供給して形成する。しかし、窒化ケイ素（ＳｉＮｘ）を形成するための前記原料気体の一つであるアンモニア（ＮＨ３）気体は、金属に対して強い腐食性を有する。このため、耐薬品性が特に弱い銅層１７１ｑ、１７３ｑ、１７５ｑ、１７９ｑ上に前記気体を直接露出させる場合、前記銅層１７１ｑ、１７３ｑ、１７５ｑ、１７９ｑの表面に酸化及び腐蝕が発生する。このような酸化及び腐蝕のため、配線の抵抗が急激に増加するだけでなく、銅層１７１ｑ、１７３ｑ、１７５ｑ、１７９ｑと上部の保護膜１８０との接着性においても不良が生じ、配線の剥離が発生する。
本発明ではこのような問題点を解消するために、前記のように銅層１７１ｑ、１７３ｑ、１７５ｑ、１７９ｑと保護膜１８０との間に酸化ケイ素（ＳｉＯ２）、酸窒化ケイ素（ＳｉＯＮ）またはシリサイドからなるカバー層８０３をさらに形成する。
次に、保護膜１８０上に感光膜を塗布した後、光マスクを通じて感光膜に光を照射した後、現像して複数の接触孔１８５、１８２を形成する。
次に、保護膜１８０上にＩＴＯ又はＩＺＯなどの透明金属層１９０をスパッタリング法で積層した後、パターニングする。この時、透明金属層１９０は、約４００Å〜１５００Åの厚さで形成される。
本実施例では、ゲート線上部及びデータ線上部の両方に対してカバー層を備えているが、カバー層はゲート線上部及びデータ線上部のいずれか一方にのみ形成することもできる。
前記したように、ゲート線及び／又はデータ線と上部の絶縁膜との間にカバー層を備えることによって、絶縁膜の形成ステップで露出されるアンモニア（NH３）気体によって、ゲート線及び／又はデータ線をなす銅（Cu）が酸化及び腐食するのを防止し、配線の抵抗の急速な増加を防ぐことができる。その結果、配線の低抵抗性及び信頼性を同時に確保することができる。
以上、本発明の好ましい実施例に対して詳細に説明したが、本発明の権利範囲はこれに限定されるものでなく、特許請求の範囲で定義している本発明の基本概念を利用した当業者による様々な変形及び改良形態もまた本発明の権利範囲に属するものである。
本発明の一実施例による液晶表示装置用薄膜トランジスタ表示板の構造を示した配置図である。 図１に示す薄膜トランジスタ表示板のII-II´線による断面図である。 図１及び図２に示す薄膜トランジスタ表示板を本発明の一実施例によって製造する方法を説明するための薄膜トランジスタ表示板の配置図である。 図３Aに示すIIIB-IIIB´線による断面図である。 図３Bの後続工程を示す断面図である。 図４の後続工程を示す断面図である。 図５の後続工程を示す配置図である。 図６Aに示すVIB-VIB´線による断面図である。 図６Aの後続工程を示す配置図である。 図７Aに示すVIIB-VIIB´線による断面図である。 図７Bの後続工程を示す断面図である。 図８の後続工程を示す配置図である。 図９Aに示すIXB-IXB´線による断面図である。 本発明の他の一実施例による薄膜トランジスタ表示板の配置図である。 図１０に示す薄膜トランジスタ表示板のXI-XI´線による断面図である。 図１０及び図１１に示す薄膜トランジスタ表示板を本発明の他の一実施例によって製造する方法を説明するための薄膜トランジスタ表示板の配置図である。 図１２AのXIIB-XIIB´線による断面図である。 図１２Aの後続工程を示す断面図である。 図１３の後続工程を示す断面図である。 図１４の後続工程を示す断面図である。 図１５の後続工程を示す断面図である。 図１６の後続工程を示す断面図である。 図１７の後続工程を示す配置図である。 図１８Aに示すXVIIIB-XVIIIB´線による断面図である。 図１８Aの後続工程を示す断面図である。 図１９の後続工程を示す配置図である。 図２０AのXXB-XXB´線による断面図である。
符号の説明
１１０ 絶縁基板
１２１ ゲート線
１２４ ゲート電極
１３１ 保持電極線
１４０ ゲート絶縁膜
１５０ 真性非晶質シリコン層
１６０ 不純物非晶質シリコン層
１７１ データ線
１７３ ソース電極
１７５ ドレイン電極
１７７ ストレージキャパシタ用導電体
１８０ 保護膜
１８１、１８２、１８５、１８７ 接触孔
１９０ 画素電極
８１、８２ 接触補助部材

Claims (17)

  1. 基板、
    前記基板上に形成されゲート電極を備えるゲート線、
    前記ゲート線上に形成されているゲート絶縁膜、
    前記ゲート絶縁膜上に形成されているソース電極を備えるデータ線及び前記ソース電極と対向しているドレイン電極、
    前記データ線及びドレイン電極の上に形成されている保護膜、及び
    前記ドレイン電極と接続されている画素電極
    を備え、
    前記ゲート絶縁膜及び前記保護膜の少なくとも一方の下部に、ケイ素（Si）を含むカバー層を備える
    ことを特徴とする薄膜トランジスタ表示板。
  2. 前記カバー層は酸化ケイ素（SiO２）からなることを特徴とする請求項１に記載の薄膜トランジスタ表示板。
  3. 前記カバー層は酸窒化ケイ素（SiON）からなることを特徴とする請求項１に記載の薄膜トランジスタ表示板。
  4. 前記カバー層は、下部は酸素の濃度が高く、上部に行くほど窒素の濃度が高くなる酸窒化ケイ素（SiON）からなることを特徴とする請求項３に記載の薄膜トランジスタ表示板。
  5. 前記カバー層はシリサイドからなることを特徴とする請求項１に記載の薄膜トランジスタ表示板。
  6. 前記ゲート線と前記データ線及びドレイン電極の少なくとも一方は、銅（Cu）又は銅合金（Cu-alloy）を含むことを特徴とする請求項１に記載の薄膜トランジスタ表示板。
  7. 前記ゲート線と前記データ線及びドレイン電極の少なくとも一方とは、第１導電層及び前記第１導電層上に形成され銅を含む第２導電層を備えることを特徴とする請求項６に記載の薄膜トランジスタ表示板。
  8. 前記第１導電層は、モリブデン（Mo）、クロム（Cr）、チタニウム（Ti）及びタンタル（Ta）、及びこれらの合金、又はこれらの窒化物から選択されたいずれか一つを含むことを特徴とする請求項７に記載の薄膜トランジスタ表示板。
  9. 基板上にゲート電極を備えるゲート線を形成するステップ、
    前記ゲート線上にゲート絶縁膜を形成するステップ、
    前記ゲート絶縁膜上に半導体層を形成するステップ、
    前記ゲート絶縁膜及び半導体層上に、ソース電極を備えるデータ線及び前記ソース電極と所定間隔を置いて対向しているドレイン電極を形成するステップ、
    前記データ線及びドレイン電極上に保護膜を形成するステップ、及び
    前記ドレイン電極と接続される画素電極を形成するステップ
    を含み、
    前記ゲート絶縁膜を形成するステップ及び前記保護膜を形成するステップの少なくとも一方のステップより前に、ケイ素（Si）を含むカバー層を形成するステップ
    を含むことを特徴とする薄膜トランジスタ表示板の製造方法。
  10. 前記カバー層は、酸化ケイ素（SiO２）で形成することを特徴とする請求項９に記載の薄膜トランジスタ表示板の製造方法。
  11. 前記カバー層は、酸窒化ケイ素（SiON）で形成することを特徴とする請求項９に記載の薄膜トランジスタ表示板の製造方法。
  12. 前記カバー層を形成するステップは、非晶質シリコンを形成するステップ及びアニーリングするステップを含むことを特徴とする請求項９に記載の薄膜トランジスタ表示板の製造方法。
  13. 前記アニーリングするステップは、４００℃〜８００℃で行うことを特徴とする請求項１２に記載の薄膜トランジスタ表示板の製造方法。
  14. 前記カバー層は、３０Å〜３００Åの厚さで形成することを特徴とする請求項９に記載の薄膜トランジスタ表示板の製造方法。
  15. 前記ゲート線と前記データ線及びドレイン電極の少なくとも一方は、銅（Cu）又は銅合金（Cu-alloy）を含むことを特徴とする請求項９に記載の薄膜トランジスタ表示板の製造方法。
  16. 前記ゲート線を形成するステップと前記データ線及びドレイン電極を形成するステップの少なくとも一方は、第１導電層を形成するステップ及び銅を含む第２導電層を順次に形成するステップを含むことを特徴とする請求項９に記載の薄膜トランジスタ表示板の製造方法。
  17. 前記第１導電層は、モリブデン（Mo）、クロム（Cr）、チタニウム（Ti）、タンタル（Ta）、及びこれらの合金、又はこれらの窒化物から選択されたいずれか一つで形成されることを特徴とする請求項１６に記載の薄膜トランジスタ表示板の製造方法。
JP2005312150A 2004-12-08 2005-10-27 薄膜トランジスタ表示板及びその製造方法 Withdrawn JP2006165520A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040103020A KR20060064264A (ko) 2004-12-08 2004-12-08 박막 트랜지스터 표시판 및 그 제조 방법

Publications (1)

Publication Number Publication Date
JP2006165520A true JP2006165520A (ja) 2006-06-22

Family

ID=36573179

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005312150A Withdrawn JP2006165520A (ja) 2004-12-08 2005-10-27 薄膜トランジスタ表示板及びその製造方法

Country Status (5)

Country Link
US (2) US20060118793A1 (ja)
JP (1) JP2006165520A (ja)
KR (1) KR20060064264A (ja)
CN (1) CN1786801A (ja)
TW (1) TW200629563A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011100995A (ja) * 2009-10-09 2011-05-19 Semiconductor Energy Lab Co Ltd 半導体装置
JP2011159959A (ja) * 2010-02-03 2011-08-18 Samsung Electronics Co Ltd 薄膜形成方法、表示板用金属配線、及びこれを含む薄膜トランジスタ表示板とその製造方法
US8653525B2 (en) 2011-11-29 2014-02-18 Panasonic Corporation Thin-film transistor and thin-film transistor manufacturing method
CN103913914A (zh) * 2013-01-08 2014-07-09 三星显示有限公司 显示装置
KR20200031587A (ko) * 2008-07-31 2020-03-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR20200043342A (ko) * 2008-10-24 2020-04-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7775966B2 (en) 2005-02-24 2010-08-17 Ethicon Endo-Surgery, Inc. Non-invasive pressure measurement in a fluid adjustable restrictive device
US8016744B2 (en) 2005-02-24 2011-09-13 Ethicon Endo-Surgery, Inc. External pressure-based gastric band adjustment system and method
US7775215B2 (en) 2005-02-24 2010-08-17 Ethicon Endo-Surgery, Inc. System and method for determining implanted device positioning and obtaining pressure data
US7699770B2 (en) 2005-02-24 2010-04-20 Ethicon Endo-Surgery, Inc. Device for non-invasive measurement of fluid pressure in an adjustable restriction device
US7658196B2 (en) 2005-02-24 2010-02-09 Ethicon Endo-Surgery, Inc. System and method for determining implanted device orientation
US7927270B2 (en) 2005-02-24 2011-04-19 Ethicon Endo-Surgery, Inc. External mechanical pressure sensor for gastric band pressure measurements
US8066629B2 (en) 2005-02-24 2011-11-29 Ethicon Endo-Surgery, Inc. Apparatus for adjustment and sensing of gastric band pressure
US8152710B2 (en) 2006-04-06 2012-04-10 Ethicon Endo-Surgery, Inc. Physiological parameter analysis for an implantable restriction device and a data logger
US8870742B2 (en) 2006-04-06 2014-10-28 Ethicon Endo-Surgery, Inc. GUI for an implantable restriction device and a data logger
KR101291845B1 (ko) * 2006-12-13 2013-07-31 엘지디스플레이 주식회사 유기발광다이오드 표시장치 및 이의 제조 방법
CN101669225B (zh) * 2007-04-25 2013-03-13 默克专利股份有限公司 电子器件的制备方法
KR101681483B1 (ko) 2008-09-12 2016-12-02 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
JP5442234B2 (ja) 2008-10-24 2014-03-12 株式会社半導体エネルギー研究所 半導体装置及び表示装置
WO2011065198A1 (en) 2009-11-27 2011-06-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2011065208A1 (en) 2009-11-27 2011-06-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2011105210A1 (en) * 2010-02-26 2011-09-01 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
KR20110133251A (ko) * 2010-06-04 2011-12-12 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR101853033B1 (ko) * 2011-07-11 2018-04-30 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
TWI467724B (zh) * 2012-05-30 2015-01-01 Innocom Tech Shenzhen Co Ltd 應用於面板的導電結構及其製造方法
US9331667B2 (en) * 2014-07-21 2016-05-03 Triquint Semiconductor, Inc. Methods, systems, and apparatuses for temperature compensated surface acoustic wave device
CN104867941B (zh) * 2015-04-24 2018-05-11 京东方科技集团股份有限公司 一种制作阵列基板的方法及其阵列基板和显示装置
CN104779202B (zh) * 2015-04-24 2018-11-06 京东方科技集团股份有限公司 一种制作阵列基板的方法及其阵列基板和显示装置
CN106920836A (zh) * 2017-03-29 2017-07-04 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、阵列基板、显示装置
CN110459607B (zh) * 2019-08-08 2021-08-06 Tcl华星光电技术有限公司 薄膜晶体管阵列基板
CN112002764A (zh) * 2020-08-11 2020-11-27 Tcl华星光电技术有限公司 Tft器件及其制备方法、tft阵列基板
CN114185209B (zh) * 2022-02-17 2022-05-27 成都中电熊猫显示科技有限公司 阵列基板、显示面板和显示装置

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3587537B2 (ja) * 1992-12-09 2004-11-10 株式会社半導体エネルギー研究所 半導体装置
SG125881A1 (en) * 1999-12-03 2006-10-30 Lytle Steven Alan Define via in dual damascene process
TW578028B (en) * 1999-12-16 2004-03-01 Sharp Kk Liquid crystal display and manufacturing method thereof
DE10121665A1 (de) * 2001-05-04 2003-01-09 Bayerische Motoren Werke Ag Fahrzeug mit Verbrennungsmotor, Brennstoffzelle und Katalysator
US6906344B2 (en) * 2001-05-24 2005-06-14 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor with plural channels and corresponding plural overlapping electrodes
KR100732877B1 (ko) * 2001-08-21 2007-06-27 엘지.필립스 엘시디 주식회사 엑스레이 영상 감지소자 및 그의 제조 방법
US7521366B2 (en) * 2001-12-12 2009-04-21 Lg Display Co., Ltd. Manufacturing method of electro line for liquid crystal display device
KR100412619B1 (ko) * 2001-12-27 2003-12-31 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이 기판의 제조 방법
KR100947525B1 (ko) * 2003-03-12 2010-03-12 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판 및 이의 제조방법
JP4138672B2 (ja) * 2003-03-27 2008-08-27 セイコーエプソン株式会社 電気光学装置の製造方法
US6930060B2 (en) * 2003-06-18 2005-08-16 International Business Machines Corporation Method for forming a uniform distribution of nitrogen in silicon oxynitride gate dielectric
US6977218B2 (en) * 2003-07-17 2005-12-20 Taiwan Semiconductor Manufacturing Co., Ltd. Method for fabricating copper interconnects
US7144825B2 (en) * 2003-10-16 2006-12-05 Freescale Semiconductor, Inc. Multi-layer dielectric containing diffusion barrier material
US8263983B2 (en) * 2003-10-28 2012-09-11 Semiconductor Energy Laboratory Co., Ltd. Wiring substrate and semiconductor device
US7105886B2 (en) * 2003-11-12 2006-09-12 Freescale Semiconductor, Inc. High K dielectric film
KR101152201B1 (ko) * 2003-11-14 2012-06-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치의 제조 방법
US20050156330A1 (en) * 2004-01-21 2005-07-21 Harris James M. Through-wafer contact to bonding pad
US7262089B2 (en) * 2004-03-11 2007-08-28 Micron Technology, Inc. Methods of forming semiconductor structures
US6952052B1 (en) * 2004-03-30 2005-10-04 Advanced Micro Devices, Inc. Cu interconnects with composite barrier layers for wafer-to-wafer uniformity
KR101112541B1 (ko) * 2004-11-16 2012-03-13 삼성전자주식회사 유기 반도체를 이용한 박막 트랜지스터 표시판 및 그 제조방법

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200031587A (ko) * 2008-07-31 2020-03-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR102243686B1 (ko) 2008-07-31 2021-04-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US10937897B2 (en) 2008-07-31 2021-03-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR102221935B1 (ko) * 2008-10-24 2021-03-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
KR20200043342A (ko) * 2008-10-24 2020-04-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
JP2018120223A (ja) * 2009-10-09 2018-08-02 株式会社半導体エネルギー研究所 表示装置
US9865742B2 (en) 2009-10-09 2018-01-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2011100995A (ja) * 2009-10-09 2011-05-19 Semiconductor Energy Lab Co Ltd 半導体装置
US10290742B2 (en) 2009-10-09 2019-05-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including oxide semiconductor layer
JP2020004977A (ja) * 2009-10-09 2020-01-09 株式会社半導体エネルギー研究所 表示装置
JP2017097359A (ja) * 2009-10-09 2017-06-01 株式会社半導体エネルギー研究所 表示装置
JP2021179612A (ja) * 2009-10-09 2021-11-18 株式会社半導体エネルギー研究所 表示装置
US9799678B2 (en) 2010-02-03 2017-10-24 Samsung Display Co., Ltd. Manufacturing method of thin film and metal line for display using the same, thin film transistor array panel, and method for manufacturing the same
US8946025B2 (en) 2010-02-03 2015-02-03 Samsung Display Co., Ltd. Manufacturing method of thin film and metal line for display using the same, thin film transistor array panel, and method for manufacturing the same
JP2011159959A (ja) * 2010-02-03 2011-08-18 Samsung Electronics Co Ltd 薄膜形成方法、表示板用金属配線、及びこれを含む薄膜トランジスタ表示板とその製造方法
US8653525B2 (en) 2011-11-29 2014-02-18 Panasonic Corporation Thin-film transistor and thin-film transistor manufacturing method
CN103913914A (zh) * 2013-01-08 2014-07-09 三星显示有限公司 显示装置

Also Published As

Publication number Publication date
KR20060064264A (ko) 2006-06-13
TW200629563A (en) 2006-08-16
US20090098673A1 (en) 2009-04-16
US20060118793A1 (en) 2006-06-08
CN1786801A (zh) 2006-06-14

Similar Documents

Publication Publication Date Title
JP2006165520A (ja) 薄膜トランジスタ表示板及びその製造方法
JP5215543B2 (ja) 薄膜トランジスタ基板
TWI394279B (zh) 薄膜電晶體陣列面板及其製造方法
JP4939794B2 (ja) 薄膜トランジスタ表示板及びその製造方法
JP4644417B2 (ja) 薄膜トランジスタ表示板及びその製造方法
US7666697B2 (en) Thin film transistor substrate and method of manufacturing the same
KR100646792B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
JP4859469B2 (ja) エッチング液組成物及び薄膜トランジスタ表示板の製造方法
US20100022041A1 (en) Thin film transistor array panel including layered line structure and method for manufacturing the same
JP2007053363A5 (ja)
JP2006108612A (ja) 薄膜トランジスタ表示板の製造方法
JP4996789B2 (ja) 配線の接触構造形成方法、薄膜トランジスタ基板の製造方法
KR101219041B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
US7462895B2 (en) Signal line for display device and thin film transistor array panel including the signal line
JP4731897B2 (ja) 薄膜トランジスタ表示板とその製造方法
JP2019169606A (ja) アクティブマトリクス基板およびその製造方法
JP2005062889A (ja) 薄膜トランジスタ表示板及びその製造方法
US20220181356A1 (en) Active matrix substrate and method for manufacturing same
KR101160823B1 (ko) 박막 트랜지스터 표시판과 그 제조 방법
KR100997963B1 (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
KR20060028519A (ko) 박막트랜지스터 표시판 및 그 제조 방법
KR20060042425A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20060088617A (ko) 박막 트랜지스터 기판 및 그 제조방법
KR20060079706A (ko) 표시 장치용 배선, 상기 배선을 포함한 박막 트랜지스터표시판 및 그 제조 방법
KR20070070738A (ko) 박막 트랜지스터 표시판의 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081010

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20090406