CN112002764A - Tft器件及其制备方法、tft阵列基板 - Google Patents

Tft器件及其制备方法、tft阵列基板 Download PDF

Info

Publication number
CN112002764A
CN112002764A CN202010800381.7A CN202010800381A CN112002764A CN 112002764 A CN112002764 A CN 112002764A CN 202010800381 A CN202010800381 A CN 202010800381A CN 112002764 A CN112002764 A CN 112002764A
Authority
CN
China
Prior art keywords
layer
electrode
grid
gate
shielding layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010800381.7A
Other languages
English (en)
Inventor
胡小波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL China Star Optoelectronics Technology Co Ltd
TCL Huaxing Photoelectric Technology Co Ltd
Original Assignee
TCL Huaxing Photoelectric Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TCL Huaxing Photoelectric Technology Co Ltd filed Critical TCL Huaxing Photoelectric Technology Co Ltd
Priority to CN202010800381.7A priority Critical patent/CN112002764A/zh
Publication of CN112002764A publication Critical patent/CN112002764A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

本申请提供一种TFT器件及其制备方法、TFT阵列基板，本申请中TFT器件包括衬底基板、位于衬底基板表面的栅极、位于栅极上且覆盖栅极的栅绝缘层、位于栅绝缘层上且对应于栅极上方的有源层、位于有源层的表面且两端的源极和漏极、位于栅绝缘层上且覆盖有源层、源极和漏极的层间绝缘层，位于层间绝缘层上的像素电极，像素电极通过过孔与漏极电性连接，其中，栅极、源极和漏极均包括屏蔽层以及屏蔽层远离衬底基板一侧的导电层，且屏蔽层两侧与导电层的两侧分别形成有锥角β和θ，β和θ均在0°至90°范围内，锥角β和θ可以改善TFT器件漏光，提高显示面板对比度，并且锥角β和θ水平长度越长，漏光改善越明显。

Description

TFT器件及其制备方法、TFT阵列基板
技术领域
本申请涉及显示技术领域，尤其涉及一种TFT器件及其制备方法、TFT阵列基板。
背景技术
金属氧化物薄膜晶体管(Thin Film Transistor，TFT)形成在玻璃基板或塑料基板上，通常作为开关装置和驱动装置，在有源矩阵液晶显示和有源矩阵有机电致发光二极管领域得到广泛的应用，具有超高分辨率，大尺寸，高帧率处理和可见光范围内穿透率高等显著优点。
开发高分辨率的显示面板需要在薄膜晶体管的栅极、源极和漏极均需要金属作为导电体，金属包括铜，由于中铜离子易扩散到缓冲层和有源层，导致接触电阻和寄生电容增大，阈值电压漂移，薄膜晶体管稳定性下降，器件性能恶化降低TFT的电学特性。
另外，当背光模组出射偏振光的偏振方向与源极和漏极的两侧不平行或不垂直时，偏振光的电场会激发出源极和漏极边缘表面的铜离子，进而改变偏振光的偏振方向，最终导致一部分光可以从上偏光片中射出，造成漏光现象，导致暗态漏光，降低显示面板的对比度的技术问题，需要改进。
发明内容
本申请实施例提供一种TFT器件及其制备方法、TFT阵列基板，能够解决现有技术中背光模组出射偏振光的偏振方向与源极和漏极的两侧不平行或不垂直时，偏振光的电场会激发出源极和漏极边缘表面的铜离子，进而改变偏振光的偏振方向，最终导致一部分光可以从上偏光片中射出，造成漏光现象，导致暗态漏光，降低显示面板的对比度的技术问题。
为解决上述问题，本发明提供的技术方案如下：
本申请实施例提供一种TFT器件，包括衬底基板、位于所述衬底基板表面的栅极、位于所述栅极上且覆盖所述栅极的栅绝缘层、位于所述栅绝缘层上且对应于所述栅极上方的有源层、位于所述有源层的表面且两端的源极和漏极、位于所述栅绝缘层上且覆盖所述有源层、所述源极和所述漏极的层间绝缘层，位于所述层间绝缘层上的像素电极，所述像素电极通过过孔与所述漏极电性连接，其中，所述栅极、所述源极和所述漏极均包括屏蔽层以及所述屏蔽层远离所述衬底基板一侧的导电层，且所述屏蔽层两侧与所述导电层的两侧分别形成有锥角β和θ，β和θ均在0°至90°范围内。
在本申请的TFT器件中，所述导电层的材料至少包括铜。
在本申请的TFT器件中，所述屏蔽层的材料包括钼、钛和钽中一种或两种以上的材料。
在本申请的TFT器件中，所述屏蔽层与所述导电层的形状相同，且所述屏蔽层的轮廓面积大于所述导电层的轮廓面积，或者所述屏蔽层的轮廓与所述导电层的轮廓相吻合。
在本申请的TFT器件中，所述导电层和所述屏蔽层的叠加形状的截面为等腰梯形。
在本申请的TFT器件中，所述有源层包括沟道，以及设置于所述沟道两侧的源极掺杂部和漏极掺杂部，所述栅极包括第一屏蔽层和第一导电层，所述源极包括第二屏蔽层和第二导电层，所述漏极包括第三屏蔽层和第三导电层，其中，所述第一屏蔽层贴合于所述衬底基板表面设置，所述第二屏蔽层贴合于所述源极掺杂部的表面设置，所述第三屏蔽层贴合于所述漏极掺杂部的表面设置。
在本申请的TFT器件中，所述锥角β的水平长度为0.20～0.4um范围内。
依据上述TFT器件，本申请还提供一种TFT器件的制备方法，所述TFT器件的制备方法包括：
步骤S10、提供衬底基板，在所述衬底基板制备栅极，使用涂布工艺在所述栅极的表面涂布光阻层，通过光罩对光阻层进行图形化处理，保留下来的光阻层在所述栅极上定义出所述栅极的两侧锥角，以图形化的光阻层为阻挡层，对所述栅极进行蚀刻，得到带有锥角的栅极，并剥离剩余光阻层；
步骤S20、在所述栅极上制备栅绝缘层、在所述栅绝缘层上制备有源层、在所述有源层的表面且两端制备带有锥角的源极和漏极、在所述栅绝缘层上制备层间绝缘层，在于所述层间绝缘层上制备像素电极，其中，所述像素电极通过过孔与所述漏极电性连接，带有锥角的所述源极和所述漏极的制备方法跟步骤S10中栅极制备方法相同，所述层间绝缘层覆盖所述有源层、所述源极和所述漏极。
在本申请的TFT器件的制备方法中，提供衬底基板，在所述衬底基板制备栅极，使用涂布工艺在所述栅极的表面涂布光阻层，通过光罩对光阻层进行图形化处理，保留下来的光阻层在所述栅极上定义出所述栅极的两侧锥角，以图形化的光阻层为阻挡层，对所述栅极进行蚀刻，得到带有锥角的栅极，并剥离剩余光阻层的步骤S10的具体还包括：
依次在所述衬底基板沉积第一屏蔽层、第一导电层以及光祖层，采用光罩图案化光祖层以定义出所述第一导电层的形状，其中，所述第一导电层的材料至少包括铜，所述第一屏蔽层的材料包括钼、钛和钽中一种或两种以上的材料；
先采用含氟的H2O2系铜酸进行第一次刻蚀，去除无光祖层保护的第一导电层和第一屏蔽层，形成锥角；接着采用无氟的H2O2系铜酸进行第二次刻蚀，将光阻层下方的第一导电层往里刻蚀掉一部分，使下方的第一屏蔽层暴露出来，并剥离光祖层，形成栅极。
依据上述TFT器件，本申请还提供一种TFT阵列基板，所述TFT阵列基板包括上述实施例中TFT器件。
有益效果：本申请实施例提供一种TFT器件及其制备方法、TFT阵列基板，本申请中TFT器件包括衬底基板、位于衬底基板表面的栅极、位于栅极上且覆盖栅极的栅绝缘层、位于栅绝缘层上且对应于栅极上方的有源层、位于有源层的表面且两端的源极和漏极、位于栅绝缘层上且覆盖有源层、源极和漏极的层间绝缘层，位于层间绝缘层上的像素电极，像素电极通过过孔与漏极电性连接，其中，栅极、源极和漏极均包括屏蔽层以及屏蔽层远离衬底基板一侧的导电层，且屏蔽层两侧与导电层的两侧分别形成有锥角β和θ，β和θ均在0°至90°范围内，锥角β和θ可以改善TFT器件漏光，提高显示面板对比度，并且锥角β和θ水平长度越长，漏光改善越明显。
附图说明
为了更清楚地说明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单介绍，显而易见地，下面描述中的附图仅仅是发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本申请实施例提供一种TFT器件膜层结构示意图。
图2为本申请实施例提供一种TFT器件中4组屏蔽层漏光量与锥角的关系示意图。
图3为本申请实施例提供一种TFT器件膜层制备流程示意图。
图4-7为本申请实施例提供一种TFT器件膜层中栅极制备工艺过程示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
本申请针对现有技术中背光模组出射偏振光的偏振方向与源极和漏极的两侧不平行或不垂直时，偏振光的电场会激发出源极和漏极边缘表面的铜离子，进而改变偏振光的偏振方向，最终导致一部分光可以从上偏光片中射出，造成漏光现象，导致暗态漏光，降低显示面板的对比度的技术问题，本申请中实施例能够解决该缺陷。
如图1所示，本申请实施例提供一种TFT器件100，该TFT器件100包括衬底基板101、位于衬底基板101表面的栅极102、位于栅极102上且覆盖栅极102的栅绝缘层103、位于栅绝缘层103上且对应于栅极102上方的有源层104、位于有源层104的表面且两端的源极105和漏极106、位于栅绝缘层103上且覆盖有源层104、源极105和漏极106的层间绝缘层107，位于层间绝缘层107上的像素电极108，像素电极108通过过孔与漏极106电性连接，其中，栅极102、源极105和漏极106均包括屏蔽层以及屏蔽层远离衬底基板一侧的导电层，导电层的材料至少包括铜，屏蔽层的材料包括钼、钛和钽中一种或两种以上的材料，屏蔽层与导电层的形状相同，导电层和屏蔽层的叠加形状的截面为等腰梯形，且屏蔽层的轮廓面积大于导电层的轮廓面积，或者屏蔽层的轮廓与导电层的轮廓相吻合。
屏蔽层两侧与导电层的两侧分别形成有锥角β和θ，β和θ均在0°至90°范围内，锥角β的水平长度优选为0.2um至0.4um范围内，锥角θ的水平长度优选为0.1um至0.2um范围内，本实施对于锥角β的水平长度和锥角θ的水平长度不做具体限定，锥角β和θ可以改善TFT器件漏光，提高显示面板对比度，并且锥角β和θ水平长度越长，漏光改善越明显。
具体地，栅极102包括第一屏蔽层1021和位于第一屏蔽层1021表面的第一导电层1022，第一屏蔽层1021的两侧与衬底基板101表面均形成有第一锥角β1，第一锥角β1在0°至90°范围内，第一锥角β1的水平长度优选为0.2um至0.4um范围内，第一导电层1022两侧与第一屏蔽层1021表面形成有第一锥角θ1，第一锥角θ1在0°至90°范围内，第一锥角θ1的水平长度优选为0.1um至0.2um范围内，当不平行或不垂直的偏振光射向与栅极102的边界时，栅极102两侧均形成有锥角，不会改变偏振光的偏振方向，进而避免栅极102的产生漏光现象。
栅绝缘层103为氧化硅(SiOx)薄膜、氮化硅(SiNx)薄膜、或者氧化硅薄膜与氮化硅薄膜交替层叠设置形成的复合薄膜；有源层104包括沟道，以及设置于沟道两侧的源极掺杂部和漏极掺杂部，有源层104截面呈长方形，源极掺杂部和漏极掺杂部分别位于该长方形表面的两端。有源层104的材料为铟镓锌氧化物、铟锌锡氧化物、以及铟镓锌锡氧化物中的一种或多种材料，通过磁控溅镀法、金属有机化学气相沉积法或脉冲雷射蒸镀法中的一种方法在栅绝缘层103上沉积有源层104，待有源层104沉积完成后，再进行退火处理，可以在400℃干燥空气氛围下退火处理约0.5小时。退火处理完成后，采用草酸作为刻蚀液的湿法蚀刻工艺或干法刻蚀工艺对有源层104进行刻蚀，经过蚀刻制程后，有源层104的整层金属氧化物薄膜将图案化，形成岛状的金属氧化物半导体层。
源极105包括第二屏蔽层1051和第二导电层1052，漏极106包括第三屏蔽层1061和第三导电层1062，其中，第二屏蔽层1051贴合于源极掺杂部的表面设置，且第二屏蔽层1051与源极掺杂部的表面形成有第二锥角β2，第二锥角β2在0°至90°范围内，第二锥角β2的水平长度优选为0.2um至0.4um范围内，第三屏蔽层1061贴合于漏极掺杂部的表面设置，且第三屏蔽层1061与且与源极掺杂部的表面形成有第三锥角β3，第三锥角β3在0°至90°范围内，第三锥角β3的水平长度为0.2um至0.4um范围内，第二导电层1052两侧与第二屏蔽层1051表面均形成有第二锥角θ2，第二锥角θ2在0°至90°范围内，第二锥角θ2的水平长度为0.1um至0.2um范围内，第三导电层1062两侧与第三屏蔽层1061表面均形成有第三锥角θ3，第三锥角θ3在0°至90°范围内，第三锥角θ3的水平长度为0.1um至0.2um范围内，当不平行或不垂直的偏振光射向与源极105和漏极106的边界时，源极105和漏极106两侧均形成有锥角，不会改变偏振光的偏振方向，进而避免源极105和漏极106的产生漏光现象。
为了验证屏蔽层两侧分别形成有锥角β可以改善漏光，提高显示面板的对比度，并且锥角β的水平长度越长，漏光改善越明显，如图2所示，申请人做了4组试验。从试验中得出：当屏蔽层的水平长度为0时，当不平行或不垂直的偏振光射向与TFT器件100时，TFT器件100的漏光量是最大的，此时显示面板的一部分光可以从上偏光片中射出，造成漏光现象，导致暗态漏光，降低显示面板的对比度，随着屏蔽层锥角的水平长度的增加，锥角逐渐减少时，TFT器件100的漏光量是逐渐减少，此时显示面板的漏光现象得到改善，从屏蔽层两侧的锥角逐渐增大，TFT器件100的漏光量也逐渐增大，可以得出屏蔽层锥角的水平长度越大，锥角越小，TFT器件100的漏光量是最小的，此时显示面板的对比度是最大的，因此，在屏蔽层的厚度一定的情况下，锥角β水平长度越长，漏光改善越明显，相对于屏蔽层的导体层，导体层两侧的锥角θ水平长度越长，漏光改善越明显。
综上，TFT器件100中屏蔽层两侧与导电层的两侧分别形成有锥角β和θ，β和θ均在0°至90°范围内，锥角β和θ可以改善TFT器件漏光，提高显示面板对比度，并且锥角β和θ水平长度越长，漏光改善越明显，另外，屏蔽层的材料包括钼、钛和钽中一种或两种以上的材料，这些金属元素与铜性能无太大差别，可以有效阻挡源极和漏极中铜离子扩散到有源层，避免因接触电阻和寄生电容增大，降低薄膜晶体管稳定性下降，从而提高了器件性能的电学特性。
依据上述TFT器件，本申请还提供一种TFT器件的制备方法，如图3所示，所述方法包括：
步骤S10、提供衬底基板，在所述衬底基板制备栅极，使用涂布工艺在所述栅极的表面涂布光阻层，通过光罩对光阻层进行图形化处理，保留下来的光阻层在所述栅极上定义出所述栅极的两侧锥角，以图形化的光阻层为阻挡层，对所述栅极进行蚀刻，得到带有锥角的栅极，并剥离剩余光阻层；
步骤S20、在所述栅极上制备栅绝缘层、在所述栅绝缘层上制备有源层、在所述有源层的表面且两端制备带有锥角的源极和漏极、在所述栅绝缘层上制备层间绝缘层，在于所述层间绝缘层上制备像素电极，其中，所述像素电极通过过孔与所述漏极电性连接，带有锥角的所述源极和所述漏极的制备方法跟步骤S10中栅极制备方法相同，所述层间绝缘层覆盖所述有源层、所述源极和所述漏极。
优选地，提供衬底基板，在所述衬底基板制备栅极，使用涂布工艺在所述栅极的表面涂布光阻层，通过光罩对光阻层进行图形化处理，保留下来的光阻层在所述栅极上定义出所述栅极的两侧锥角，以图形化的光阻层为阻挡层，对所述栅极进行蚀刻，得到带有锥角的栅极，并剥离剩余光阻层的步骤S10的具体还包括：
如图4所示，依次在所述衬底基板101沉积第一屏蔽层1021、第一导电层1022以及光祖层1023，采用光罩图案化光祖层1023以定义出所述第一导电层1022的形状，其中，所述第一导电层1022的材料至少包括铜，所述第一屏蔽层1021的材料包括钼、钛和钽中一种或两种以上的材料。
如图5至图7所示，先采用含氟的H2O2系铜酸进行第一次刻蚀，去除无光祖层1023保护的第一导电层1022和第一屏蔽层1021，形成锥角；接着采用无氟的H2O2系铜酸进行第二次刻蚀，将光阻层下方的第一导电层1022往里刻蚀掉一部分，使下方的第一屏蔽层1021暴露出来，并剥离光祖层，形成栅极102，在衬底基板101上制备且覆盖栅极102的栅绝缘层103，本实施例中铜酸还可以为H2O2系铜酸、H2SO4系铜酸、H2S2O8铜酸中一种或两种组合铜酸。
依据上述TFT阵列基板，本申请还提供一种TFT阵列基板，该TFT阵列基板包括上述实施例中TFT器件。
本申请实施例提供一种TFT器件及其制备方法、TFT阵列基板，本申请中TFT器件包括衬底基板、位于衬底基板表面的栅极、位于栅极上且覆盖栅极的栅绝缘层、位于栅绝缘层上且对应于栅极上方的有源层、位于有源层的表面且两端的源极和漏极、位于栅绝缘层上且覆盖有源层、源极和漏极的层间绝缘层，位于层间绝缘层上的像素电极，像素电极通过过孔与漏极电性连接，其中，栅极、源极和漏极均包括屏蔽层以及屏蔽层远离衬底基板一侧的导电层，且屏蔽层两侧与导电层的两侧分别形成有锥角β和θ，β和θ均在0°至90°范围内，锥角β和θ可以改善TFT器件漏光，提高显示面板对比度，并且锥角β和θ水平长度越长，漏光改善越明显。
综上，虽然本发明已以优选实施例揭露如上，但上述优选实施例并非用以限制本发明，本领域的普通技术人员，在不脱离本发明的精神和范围内，均可作各种更动与润饰，因此本发明的保护范围以权利要求界定的范围为准。

Claims (10)

1.一种TFT器件，其特征在于，包括衬底基板、位于所述衬底基板表面的栅极、位于所述栅极上且覆盖所述栅极的栅绝缘层、位于所述栅绝缘层上且对应于所述栅极上方的有源层、位于所述有源层的表面且两端的源极和漏极、位于所述栅绝缘层上且覆盖所述有源层、所述源极和所述漏极的层间绝缘层，位于所述层间绝缘层上的像素电极，所述像素电极通过过孔与所述漏极电性连接，其中，所述栅极、所述源极和所述漏极均包括屏蔽层以及所述屏蔽层远离所述衬底基板一侧的导电层，且所述屏蔽层两侧与所述导电层的两侧分别形成有锥角β和θ，β和θ均在0°至90°范围内。
2.根据权利要求1所述的TFT器件，其特征在于，所述导电层的材料至少包括铜。
3.根据权利要求1所述的TFT器件，其特征在于，所述屏蔽层的材料包括钼、钛和钽中一种或两种以上的材料。
4.根据权利要求1所述的TFT器件，其特征在于，所述屏蔽层与所述导电层的形状相同，且所述屏蔽层的轮廓面积大于所述导电层的轮廓面积，或者所述屏蔽层的轮廓与所述导电层的轮廓相吻合。
5.根据权利要求4所述的TFT器件，其特征在于，所述导电层和所述屏蔽层的叠加形状的截面为等腰梯形。
6.根据权利要求1所述的TFT器件，其特征在于，所述有源层包括沟道，以及设置于所述沟道两侧的源极掺杂部和漏极掺杂部，所述栅极包括第一屏蔽层和第一导电层，所述源极包括第二屏蔽层和第二导电层，所述漏极包括第三屏蔽层和第三导电层，其中，所述第一屏蔽层贴合于所述衬底基板表面设置，所述第二屏蔽层贴合于所述源极掺杂部的表面设置，所述第三屏蔽层贴合于所述漏极掺杂部的表面设置。
7.根据权利要求1所述的TFT器件，其特征在于，所述锥角β的水平长度为0.2～0.4um范围内。
8.一种TFT器件的制备方法，其特征在于，所述方法包括：
步骤S10、提供衬底基板，在所述衬底基板制备栅极，使用涂布工艺在所述栅极的表面涂布光阻层，通过光罩对光阻层进行图形化处理，保留下来的光阻层在所述栅极上定义出所述栅极的两侧锥角，以图形化的光阻层为阻挡层，对所述栅极进行蚀刻，得到带有锥角的栅极，并剥离剩余光阻层；
步骤S20、在所述栅极上制备栅绝缘层、在所述栅绝缘层上制备有源层、在所述有源层的表面且两端制备带有锥角的源极和漏极、在所述栅绝缘层上制备层间绝缘层，在于所述层间绝缘层上制备像素电极，其中，所述像素电极通过过孔与所述漏极电性连接，带有锥角的所述源极和所述漏极的制备方法跟步骤S10中栅极制备方法相同，所述层间绝缘层覆盖所述有源层、所述源极和所述漏极。
9.根据权利要求8所述的TFT器件的制备方法，其特征在于，提供衬底基板，在所述衬底基板制备栅极，使用涂布工艺在所述栅极的表面涂布光阻层，通过光罩对光阻层进行图形化处理，保留下来的光阻层在所述栅极上定义出所述栅极的两侧锥角，以图形化的光阻层为阻挡层，对所述栅极进行蚀刻，得到带有锥角的栅极，并剥离剩余光阻层的步骤S10的具体还包括：
依次在所述衬底基板沉积第一屏蔽层、第一导电层以及光祖层，采用光罩图案化光祖层以定义出所述第一导电层的形状，其中，所述第一导电层的材料至少包括铜，所述第一屏蔽层的材料包括钼、钛和钽中一种或两种以上的材料；
先采用含氟的H2O2系铜酸进行第一次刻蚀，去除无光祖层保护的第一导电层和第一屏蔽层，形成锥角；接着采用无氟的H2O2系铜酸进行第二次刻蚀，将光阻层下方的第一导电层往里刻蚀掉一部分，使下方的第一屏蔽层暴露出来，并剥离光祖层，形成栅极。
10.一种TFT阵列基板，其特征在于，所述TFT阵列基板包括权利要求1至7任一所述的TFT器件。
CN202010800381.7A 2020-08-11 2020-08-11 Tft器件及其制备方法、tft阵列基板 Pending CN112002764A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010800381.7A CN112002764A (zh) 2020-08-11 2020-08-11 Tft器件及其制备方法、tft阵列基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010800381.7A CN112002764A (zh) 2020-08-11 2020-08-11 Tft器件及其制备方法、tft阵列基板

Publications (1)

Publication Number Publication Date
CN112002764A true CN112002764A (zh) 2020-11-27

Family

ID=73463025

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010800381.7A Pending CN112002764A (zh) 2020-08-11 2020-08-11 Tft器件及其制备方法、tft阵列基板

Country Status (1)

Country Link
CN (1) CN112002764A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113690153A (zh) * 2021-08-10 2021-11-23 深圳市华星光电半导体显示技术有限公司 防止esd破坏tft的方法、tft的制备方法、显示面板
WO2023149105A1 (ja) * 2022-02-04 2023-08-10 株式会社ジャパンディスプレイ 表示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010029054A1 (en) * 2000-03-30 2001-10-11 Advanced Display Inc. Method for manufacturing electro-optic element
US20060118793A1 (en) * 2004-12-08 2006-06-08 Samsung Electronics Co., Ltd. Thin film transistor array panel and method for manufacturing the same
CN110993651A (zh) * 2019-11-22 2020-04-10 深圳市华星光电半导体显示技术有限公司 一种阵列基板及其制备方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010029054A1 (en) * 2000-03-30 2001-10-11 Advanced Display Inc. Method for manufacturing electro-optic element
US20060118793A1 (en) * 2004-12-08 2006-06-08 Samsung Electronics Co., Ltd. Thin film transistor array panel and method for manufacturing the same
CN110993651A (zh) * 2019-11-22 2020-04-10 深圳市华星光电半导体显示技术有限公司 一种阵列基板及其制备方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113690153A (zh) * 2021-08-10 2021-11-23 深圳市华星光电半导体显示技术有限公司 防止esd破坏tft的方法、tft的制备方法、显示面板
CN113690153B (zh) * 2021-08-10 2023-10-31 深圳市华星光电半导体显示技术有限公司 防止esd破坏tft的方法、tft的制备方法
WO2023149105A1 (ja) * 2022-02-04 2023-08-10 株式会社ジャパンディスプレイ 表示装置

Similar Documents

Publication Publication Date Title
KR101621635B1 (ko) 어레이 기판과 그 제조 방법 및 디스플레이 디바이스
US7732266B2 (en) Thin film array panel and manufacturing method thereof
US7301170B2 (en) Thin film transistor array panel and method for manufacturing the same
US11411117B2 (en) TFT device, manufacturing method thereof, and TFT array substrate
JP4238956B2 (ja) 銅配線基板及びその製造方法並びに液晶表示装置
CN109065551B (zh) Tft阵列基板的制造方法及tft阵列基板
CN107611139B (zh) 薄膜晶体管阵列基板及制作方法
US11018165B2 (en) Manufacturing method of array substrate and array substrate
CN107799466B (zh) Tft基板及其制作方法
US8093595B2 (en) Thin film array panel and manufacturing method thereof
CN112002764A (zh) Tft器件及其制备方法、tft阵列基板
CN114089571B (zh) 阵列基板及制作方法和显示面板
JPH08236775A (ja) 薄膜トランジスタおよびその製造方法
CN111679517A (zh) 一种显示面板及其制造方法，显示装置
US20200295053A1 (en) Thin-film transistor substrate and method for manufacturing same
JP5324758B2 (ja) 薄膜トランジスタ、表示装置、およびその製造方法
KR101341024B1 (ko) 박막 패턴의 제조 방법과 그를 가지는 평판 표시 소자
KR100769162B1 (ko) 액정표시소자 및 그 제조방법
CN107527924B (zh) 一种阵列基板及其制作方法、液晶显示面板
JP2005173106A (ja) 電気光学装置及びその製造方法
US11307468B2 (en) Array substrate and manufacturing method thereof
KR102035004B1 (ko) 액정표시장치용 어레이 기판 및 이의 제조방법
CN109256429B (zh) 氧化物半导体薄膜晶体管及其制作方法
CN115172386A (zh) 金属氧化物半导体薄膜晶体管阵列基板的返工方法
KR102028980B1 (ko) 박막 트랜지스터 기판의 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20201127