WO2023149105A1 - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
WO2023149105A1
WO2023149105A1 PCT/JP2022/046742 JP2022046742W WO2023149105A1 WO 2023149105 A1 WO2023149105 A1 WO 2023149105A1 JP 2022046742 W JP2022046742 W JP 2022046742W WO 2023149105 A1 WO2023149105 A1 WO 2023149105A1
Authority
WO
WIPO (PCT)
Prior art keywords
metal wiring
wiring portion
region
metal
display device
Prior art date
Application number
PCT/JP2022/046742
Other languages
English (en)
French (fr)
Inventor
佳克 今関
陽一 上條
光一 宮坂
修一 大澤
義史 亀井
Original Assignee
株式会社ジャパンディスプレイ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社ジャパンディスプレイ filed Critical 株式会社ジャパンディスプレイ
Publication of WO2023149105A1 publication Critical patent/WO2023149105A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed

Definitions

  • the present invention relates to display devices.
  • Patent Document 1 U.S. Patent Application Publication No. 2018/0033853. book
  • Patent Document 1 describes a display device in which a wiring path connected to an anode and a wiring path connected to a cathode are formed in the same layer, and an electrical jumper is mounted at the intersection of these wiring paths. ing.
  • An LED display device has a plurality of LED elements mounted on an array substrate and a plurality of wirings for supplying power to each of the plurality of LED elements. Further, the LED display device has a transistor including a semiconductor layer as a switching element for controlling lighting/non-lighting of a plurality of LEDs.
  • the inventor of the present application has studied a display device using wiring made of copper (Cu) in order to reduce the resistance of a plurality of wirings. When copper is used as a wiring material, a technique for suppressing the diffusion of copper into inorganic insulating layers and semiconductor layers included in switching elements is required.
  • An object of the present invention is to provide a technique for improving the performance of LED display devices.
  • a display device includes a first pixel, a plurality of pixels arranged in a matrix, a first switching element formed in the first pixel, and a first switching element mounted in the first pixel.
  • a light emitting element a first wiring electrically connected to a drain electrode of the first switching element; and an anode electrode of the first light emitting element; and a first wiring connected to a source electrode of the first switching element.
  • the first switching element includes a first inorganic insulating layer formed on a first substrate, a semiconductor layer formed on the first inorganic insulating layer, and a drain electrode connected to a drain region of the semiconductor layer.
  • first wiring and the second wiring are electrically connected to a first metal wiring portion made of a first metal material that is copper or a copper alloy, and is electrically connected to the first metal wiring portion. and a second metal wiring portion made of a second metal material different from.
  • the second metal wiring portion is arranged and the first metal wiring portion is not arranged.
  • the first metal wiring portion and the second metal wiring portion extending overlapping with the first metal wiring portion are provided. are placed.
  • the second metal wiring portion arranged in the first region is covered with an organic insulating film.
  • FIG. 1 is a plan view showing a configuration example of a display device according to an embodiment
  • FIG. 2 is a circuit diagram showing a configuration example of a circuit around a pixel shown in FIG. 1;
  • FIG. 2 is a transparent enlarged plan view showing an example of a peripheral structure of an LED element arranged in each of a plurality of pixels of the display device shown in FIG. 1;
  • FIG. 4 is an enlarged cross-sectional view taken along line AA of FIG. 3;
  • FIG. 7 is an enlarged sectional view showing a modified example with respect to FIG. 6;
  • FIG. 7 is an enlarged cross-sectional view showing another modification to FIG. 6;
  • 4 is an enlarged cross-sectional view taken along line BB of FIG. 3;
  • FIG. 10 is an enlarged sectional view showing a modified example with respect to FIG. 9;
  • FIG. 4 is a transparent plan view showing a modified example with respect to FIG. 3;
  • 12 is an enlarged cross-sectional view taken along line CC of FIG. 11;
  • FIG. 12 is an enlarged cross-sectional view taken along line DD of FIG. 11;
  • FIG. FIG. 14 is an enlarged sectional view showing a modification to FIG. 13;
  • FIG. 5 is an enlarged cross-sectional view showing another modification to FIG. 4;
  • FIG. 5 is an enlarged cross-sectional view showing another modification to FIG. 4;
  • a micro LED display device including a plurality of micro LED elements will be described as an example of a display device using a plurality of light emitting elements (more specifically, inorganic light emitting elements).
  • Micro LED elements are smaller in size (outer diameter) than general LED elements, and therefore have the advantage of being able to display high-definition images.
  • a light-emitting diode element that is a self-luminous element there is an organic light-emitting diode element (OLED: Organic Light-Emitting Diode).
  • OLED Organic Light-Emitting Diode
  • a light-emitting diode element (micro LED element) described in the following embodiments is an inorganic light-emitting diode element and is distinguished from an organic light-emitting diode element.
  • FIG. 1 is a plan view showing a configuration example of a display device according to one embodiment.
  • the boundary between the display area DA and the peripheral area PFA, the control circuit 5, the drive circuit 6, and the plurality of pixels PIX are indicated by two-dot chain lines.
  • FIG. 2 is a circuit diagram showing a configuration example of a circuit around the pixel shown in FIG.
  • the display device DSP1 of the present embodiment includes a display area DA, a peripheral area PFA that surrounds the display area DA in a frame shape, and a plurality of pixels arranged in a matrix within the display area DA. and pixels PIX.
  • the display device DSP1 also has a substrate 10, a control circuit 5 formed on the substrate 10, and a drive circuit 6 formed on the substrate 10.
  • the control circuit 5 is a control circuit that controls driving of the display function of the display device DSP1.
  • the control circuit 5 is a driver IC (Integrated Circuit) mounted on the board 10 .
  • the control circuit 5 is arranged along one of the four sides of the substrate 10 along one short side.
  • the control circuit 5 includes a signal line drive circuit that drives the video signal lines VL (see FIG. 2) connected to the plurality of pixels PIX.
  • the position and configuration example of the control circuit 5 are not limited to the example shown in FIG. 1, and there are various modifications. For example, in FIG.
  • a circuit board such as a flexible board may be connected to the position shown as the control circuit 5, and the driver IC described above may be mounted on the circuit board. Further, for example, a signal line drive circuit that drives the video signal lines VL may be formed separately from the control circuit 5 .
  • the drive circuit 6 includes a circuit that drives the scanning signal line GL (see FIG. 2 described later) among the plurality of pixels PIX.
  • the drive circuit 6 also includes a circuit that supplies a reference potential to the LED elements mounted in each of the plurality of pixels PIX.
  • the drive circuit 6 drives the scanning signal lines GL based on the control signal from the control circuit 5 .
  • the drive circuit 6 is arranged along each of two long sides of the four sides of the substrate 10 .
  • the position and configuration example of the drive circuit 6 are not limited to the example shown in FIG. 1, and there are various modifications.
  • a circuit board such as a flexible board may be connected to the position shown as the control circuit 5, and the drive circuit 6 described above may be mounted on the circuit board.
  • FIG. 2 shows four pixels PIX as representatives, each of the plurality of pixels PIX shown in FIG. 1 has a circuit similar to that of the pixel PIX shown in FIG.
  • the switch provided in the pixel PIX and the circuit including the LED element 20 may be referred to as a pixel circuit.
  • the pixel circuit is a voltage signal type circuit that controls the light emitting state of the LED element 20 according to the video signal Vsg supplied from the control circuit 5 (see FIG. 1).
  • the pixel PIX includes an LED element 20.
  • the LED element 20 is the micro light emitting diode described above.
  • the LED element 20 has an anode electrode 20EA and a cathode electrode 20EK.
  • a cathode electrode 20EK of the LED element 20 is connected to a wiring VSL to which a reference potential (fixed potential) PVS is supplied.
  • An anode electrode 20EA of the LED element 20 is electrically connected through a wiring 31 to a drain electrode ED of the switching element SW.
  • the pixel PIX has a switching element SW.
  • the switching element SW is a transistor that controls the connection state (on or off state) between the pixel circuit and the video signal line VL in response to the control signal Gs.
  • the switching element SW is, for example, a thin film transistor. When the switching element SW is in the ON state, the pixel circuit receives the video signal Vsg from the video signal line VL.
  • the drive circuit 6 includes a shift register circuit, an output buffer circuit, etc. (not shown).
  • the driving circuit 6 outputs a pulse based on the horizontal scanning start pulse transmitted from the control circuit 5 (see FIG. 1), and outputs a control signal Gs.
  • Each of the plurality of scanning signal lines GL extends in the X direction.
  • the scanning signal line GL is connected to the gate electrode of the switching element SW.
  • the control signal Gs is supplied to the scanning signal line GL
  • the switching element SW is turned on, and the video signal Vsg is supplied to the LED element 20 .
  • FIG. 3 is a transparent enlarged plan view showing an example of a peripheral structure of an LED element arranged in each of a plurality of pixels of the display device shown in FIG. 1.
  • FIG. 4 is an enlarged cross-sectional view taken along line AA of FIG. 3.
  • FIG. 3 outlines of semiconductor layers, electrodes, and scanning signal lines are indicated by dotted lines.
  • the display device DSP1 has a plurality of pixels PIX (pixels PIX1, PIX2, and PIX3 in the example shown in FIG. 4) including the pixel PIX1.
  • Each of the plurality of pixels PIX has a switching element SW, an LED element (light emitting element) 20, a wiring 31, and a wiring 32.
  • Each of the pixels PIX1, PIX2, and PIX3 is equipped with an LED element 20 that emits visible light of one of red, green, and blue, for example, and a switching element SW for driving the LED element 20 is mounted. formed. Color display is possible by controlling the output and timing of visible light emitted from the LED elements of the pixels PIX1, PIX2, and PIX3.
  • the pixel PIX for each color may be called a sub-pixel, and a set of the plurality of pixels PIX may be called a pixel.
  • the portion corresponding to the sub-pixel is called a pixel PIX.
  • the wiring 31 is electrically connected to the drain electrode ED of the switching element SW and the anode electrode 20EA of the LED element 20, respectively.
  • the wiring 32 is connected to the source electrode ES of the switching element SW.
  • the wiring 32 has a bent structure, one end of which is connected to the source electrode ES of the switching element SW, and the other end of which is connected to the video signal wiring VL.
  • the scanning signal line GL is used as the gate electrode EG of the switching element SW.
  • the switching element SW may have a gate electrode (not shown), and the gate electrode may be connected to the scanning signal line GL.
  • the scanning signal line GL may be arranged at a position not overlapping the semiconductor layer 50 .
  • the display device DSP1 is a substrate including a substrate 10 and a plurality of insulating layers laminated on the substrate 10.
  • the plurality of insulating layers included in the display device DSP1 include an inorganic insulating layer 11, an inorganic insulating layer 12, and an inorganic insulating layer 13 laminated on the substrate .
  • Substrate 10 has a surface 10f and a surface 10b opposite surface 10f. Each of inorganic insulating layers 11 , 12 , and 13 is laminated on surface 10 f of substrate 10 .
  • the switching element SW includes an inorganic insulating layer 12 formed on the substrate 10, a semiconductor layer 50 formed on the inorganic insulating layer 12, a drain electrode ED connected to the drain region of the semiconductor layer 50, and the semiconductor layer 50. and the inorganic insulating layer 13 covering the semiconductor layer 50 .
  • Each of the wiring 31 and the wiring 32 includes a metal wiring portion 30A made of a first metal material such as copper or a copper alloy, and a metal wiring portion 30A electrically connected to the wiring portion and made of a second metal material different from the first metal material. and a wiring portion 30B.
  • the second metal material is a metal material that is more difficult to diffuse into the semiconductor layer 50 than the first metal material.
  • the metal wiring portion 30B is arranged in the region R1 overlapping with the semiconductor layer 50, and the metal wiring portion 30A is not arranged.
  • metal wiring portion 30A and metal wiring portion 30B that extends overlapping metal wiring portion 30A are arranged.
  • the metal wiring portion 30B arranged in the region R1 is covered with an organic insulating film 40. As shown in FIG.
  • FIG. 4 is an example of a bottom-gate system in which the gate electrode GE is between the semiconductor layer 50 and the substrate 10.
  • FIG. 4 a portion of the inorganic insulating layer 12 between the gate electrode GE and the semiconductor layer 50 functions as a gate insulating layer.
  • the inorganic insulating layer 12 also functions as a base layer for forming the semiconductor layer 50 .
  • the position of the gate electrode GE is not limited to the example shown in FIG.
  • the semiconductor layer 50 is a semiconductor film in which a silicon film made of, for example, silicon is doped with a P-type or N-type conductivity type impurity.
  • Each of the source electrode ES and the drain electrode ED is a contact plug for making electrical contact with either one of the source region and the drain region of the semiconductor layer 50 .
  • a material of the contact plug can be exemplified by tungsten, for example.
  • contact holes are formed in the inorganic insulating layer 13 to expose the source region and the drain region of the semiconductor layer 50, and the metal wiring portions 30B are embedded in the contact holes.
  • the metal wiring portion 30B is in contact with the semiconductor layer 50, and the contact interface between the metal wiring portion 30B and the semiconductor layer 50 can be regarded as the drain electrode ED and the source electrode ES.
  • the metal material forming the metal wiring portion 30B may be any metal material that is less likely to diffuse into the semiconductor layer 50 than the metal material forming the metal wiring portion 30A. Examples of such metal materials include aluminum and tantalum.
  • the inventor of the present application considered using a metal material made of copper or a copper alloy as the wiring material. If the wirings of the video signal wiring VL, the wiring 31, the wiring 32, and the wiring VSL shown in FIG. 3 are simply made of copper or copper alloy wiring, the wiring resistance is lowered, but another problem arises. . That is, there is a problem that copper used as a wiring material diffuses into the semiconductor layer 50 during the manufacturing process of the display device or due to long-term use of the finished product. Diffusion of copper into the semiconductor layer 50 degrades the electrical properties of the semiconductor layer 50 . As a result, it becomes a cause of malfunction in the electrical switching operation.
  • the inventors of the present application have studied a technique that can suppress the deterioration of the characteristics of the semiconductor layer 50 due to the diffusion of copper while making the wiring resistive.
  • the wiring 31 and the wiring 32 of the display device DSP1 are electrically connected to the metal wiring portion 30A made of the first metal material, which is copper or a copper alloy, and the wiring portion, respectively.
  • a metal wiring portion 30B made of a second metal material different from the first metal material.
  • the metal wiring portion 30B is arranged and the metal wiring portion 30A is not arranged. Further, the metal wiring portion 30B arranged in the region R1 is covered with the organic insulating film 40. As shown in FIG.
  • the organic insulating film 40 is a film made of an organic material such as acrylic resin.
  • the organic insulating film 40 has a function of preventing copper contained in the metal wiring portion 30A from leaking onto the semiconductor layer 50 via the organic insulating film 40 .
  • the metal wiring portion 30A is not arranged in the region R1 and the region R1 is covered with the organic insulating film 40, so that diffusion of copper into the semiconductor layer 50 can be suppressed. .
  • FIG. 5 is an enlarged cross-sectional view showing a modification to FIG.
  • the diffusion of copper occurs in the heating process in the manufacturing process of the display device, and may gradually diffuse through the inorganic insulating layer 13 and the inorganic insulating layer 12 shown in FIG. 4 due to the long-term use of the finished product. . From the viewpoint of suppressing deterioration of the semiconductor layer 50 due to such diffusion due to long-term use, it is preferable that there is a region in which the metal wiring portion 30A is not arranged in a range wider than the region R1 shown in FIG.
  • the region R1 and the region R2 are separated from each other in a transparent plan view. Between the region R1 and the region R2, there is a region R3 which does not overlap with the semiconductor layer 50 and is in contact with the region R2.
  • the metal wiring portion 30B is arranged in the region R3, and the metal wiring portion 30A is not arranged.
  • the metal wiring portion 30B arranged in the region R3 is covered with an organic insulating film 40. As shown in FIG.
  • a region R3 in which the metal wiring portion 30A is not arranged is provided between the region R1 and the region R2, and the region R3 is covered with the organic insulating film 40.
  • the separation distance between the metal wiring portion 30A containing copper and the semiconductor layer 50 can be increased as compared with the display device DSP1 shown in FIG. As a result, deterioration of the semiconductor layer 50 can be further suppressed even when copper diffusion due to long-term use is considered.
  • the organic insulating film 40 is partially formed in the regions R1 and R3.
  • the region R2 includes a portion where the organic insulating film 40 is not formed.
  • the metal wiring portion 30A and the metal wiring portion 30B are in contact with each other.
  • Region R2 includes a region where metal wiring portion 30A and metal wiring portion 30B extend in the same direction (the Y direction in the example shown in FIG. 4) while being in contact with each other. This point is the same for the display device DSP1 shown in FIG.
  • the metal wiring portion 30B covers the first film 30B1 made of titanium, the first film 30B1, the second film 30B2 and the second film 30B2 made of aluminum, and the third film made of titanium. It is a laminated film of 30B3.
  • FIG. 6 is an enlarged sectional view showing a configuration example of the metal wiring portion shown in FIGS. 4 and 5.
  • FIG. The metal wiring portion 30B illustrated in FIG. 6 has a track record of being used as a wiring member of a display device, and it is known that problems such as diffusion of metal components into the semiconductor layer 50 do not occur.
  • the metal wiring portion 30B functions as a diffusion prevention film that prevents diffusion of copper contained in the metal wiring portion 30A.
  • the metal wiring portion 30A and the inorganic insulating layer 13 are not in contact with each other and are separated from each other. As shown in FIG. 6, in the case of the present embodiment, in the region where the metal wiring portion 30A and the metal wiring portion 30B are in contact with each other, the wiring width 30AW of the metal wiring portion 30A is equal to the wiring width of the metal wiring portion 30B. 30 BW or less.
  • FIG. 6 shows an example in which the wiring width 30AW and the wiring width 30BW are equal
  • the wiring width 30AW may be narrower than the wiring width 30BW as shown in FIG. 7 as a modification.
  • FIG. 7 is an enlarged cross-sectional view showing a modification to FIG.
  • FIG. 8 is an enlarged cross-sectional view showing another modification to FIG.
  • the second metal material forming the metal wiring portion 30B contains aluminum as in the present embodiment, for example, in an etching process for patterning the metal wiring portion 30A containing copper or a copper alloy, the second metal material made of aluminum is removed. Exposed portions of membrane 30B2 may be eroded. From the viewpoint of preventing corrosion of the aluminum film, it is preferable that at least the second film 30B2 is covered with the metal wiring portion 30A as shown in FIG. In the example shown in FIG. 8, the second metal material contains aluminum. Moreover, in the region where the metal wiring portion 30A and the metal wiring portion 30B are in contact with each other, the side surface and the top surface of the metal wiring portion 30B are covered with the metal wiring portion 30A.
  • FIGS. 6 to 8 is an enlarged cross-sectional view of a part of the region where the metal wiring portion 30A and the metal wiring portion 30B shown in FIG. 4 or 5 are in contact with each other.
  • the shapes of the metal wiring portion 30A and the metal wiring portion 30B are different from those shown in FIGS. have any structure.
  • FIGS. 4 and 5 if the structure of a part of the region where the metal wiring portion 30A and the metal wiring portion 30B are in contact has the structure shown in FIG. 6, the entire range shown in FIGS.
  • the structure of the region where the metal wiring portion 30A and the metal wiring portion 30B are in contact is the structure shown in FIG.
  • FIG. 9 is an enlarged cross-sectional view taken along line BB of FIG. 3.
  • the display device DSP1 includes a video signal line VL extending over a plurality of pixels PIX (see FIG. 2) along the Y direction and electrically connected to the line 32; and a wiring VSL extending over a plurality of pixels PIX along the X direction crossing (perpendicular to in FIG. 3 ) and electrically connected to the cathode electrode 20EK of the LED element 20 .
  • Each of the video signal wiring VL and the wiring VSL includes a metal wiring portion 30A and a metal wiring portion 30B.
  • one of the video signal wiring VL and the wiring VSL (in the example shown in FIG. 9, , video signal wiring VL) are formed.
  • a jumper insulating film 41 is formed at the wiring crossing portion LXP to cover the metal wiring portion 30B of one wiring (in the example shown in FIG. 9, the video signal wiring VL).
  • a metal wiring portion 30A of the other wiring (the wiring VSL in the example shown in FIG. 9) of the video signal wiring VL and the wiring VSL formed on the jumper insulating film 41 is formed at the wiring intersection LXP.
  • a metal wiring portion 30A of one wiring (the video signal wiring VL in the example shown in FIG. 9) and a metal wiring portion 30B of the other wiring (the wiring VSL in the example shown in FIG. 9) are formed at the wiring intersection LXP.
  • the jumper insulating film 41 is made of the same material as the organic insulating film 40 .
  • the jumper insulating film 41 shown in FIG. 9 and the organic insulating film 40 shown in FIG. Manufactured in batches in the same process. In this case, it is possible to prevent an increase in the number of manufacturing steps due to the provision of the organic insulating film 40, thereby preventing a decrease in manufacturing efficiency of the display device DSP1.
  • a film is applied and patterned. After that, a copper film or a copper alloy film that constitutes the metal wiring portion 30A is formed and patterned by etching or the like to form the metal wiring portion 30A. After that, the LED element 20 is mounted.
  • FIG. 10 is an enlarged sectional view showing a modified example with respect to FIG. Even in the case of the example shown in FIG. 10, if the jumper insulating film 41 and the organic insulating film 40 shown in FIG. can prevent a decrease in manufacturing efficiency.
  • FIG. 3 shows an example in which the jumper insulating film 41 is partially formed at each of the plurality of wire crossing portions LXP.
  • the shape of the jumper insulating film 41 there are various modifications of the shape of the jumper insulating film 41 .
  • a plurality of jumper insulating films 41 shown in FIG. 3 can be connected to form a band-shaped jumper insulating film 41 extending in the X direction.
  • the organic insulating film 40 and the jumper insulating film 41 may be connected to form an integral organic insulating film 40 as in the display device DSP3 shown in FIGS. 11 to 13, which will be described later.
  • FIG. 11 is a transparent plan view showing a modification to FIG. 12 is an enlarged cross-sectional view taken along line CC of FIG. 11.
  • FIG. 13 is an enlarged cross-sectional view taken along line DD of FIG. 11.
  • FIG. 14 is an enlarged cross-sectional view showing a modification to FIG. 13.
  • the display device DSP3 shown in FIGS. 11 to 13 is different from the display device DSP1 shown in FIGS. 3 and 4 in that the entire metal wiring portion 30B is covered with the organic insulating film 40.
  • the entire inorganic insulating layer 13 is covered with the organic insulating film 40.
  • FIG. Most of the metal wiring portion 30A is formed on the organic insulating film 40 . Therefore, the same component contained in the metal wiring portion 30A can be less likely to diffuse into the inorganic insulating layer 13 . Further, by increasing the area of the organic insulating film 40, the flatness of the upper surface of the organic insulating film 40 is improved.
  • the flatness of the metal wiring portion 30A formed on the organic insulating film 40 is also improved.
  • the mounting process of the LED element 20 can be performed with high precision.
  • the flatness of the organic insulating film 40, which is the underlying layer of the metal wiring portion 30A the risk of damaging the metal wiring portion 30A can be reduced.
  • the structure of the display device DSP3 shown in FIGS. 11 to 13 can be expressed as follows. That is, the region R2 includes a region where the metal wiring portion 30A and the metal wiring portion 30B extend in the same direction while being separated from each other with the organic insulating film 40 interposed therebetween. However, it is necessary to electrically connect the metal wiring portion 30A and the metal wiring portion 30B. In the case of this modification, the metal wiring portion 30A and the metal wiring portion 30B are in contact and electrically connected to each other through a contact hole 40H formed in the organic insulating film 40.
  • the structure of the wiring crossing portion LXP can be explained as follows.
  • one of the video signal wiring VL and the wiring VSL (in the example shown in FIG. 13, the video signal wiring VL is shown in the diagram) is located at the wiring intersection LXP where the video signal wiring VL and the wiring VSL intersect.
  • a metal wiring portion 30B of wiring VSL is formed.
  • An organic insulating film 40 covering the metal wiring portion 30B of one wiring is formed at the wiring crossing portion LXP.
  • the other wiring (the wiring VSL in the example shown in FIG. 13 and the video signal wiring VL in the example shown in FIG.
  • a metal wiring portion 30A is formed.
  • the metal wiring portion 30A of one wiring and the metal wiring portion 30B of the other wiring are not formed in the wiring crossing portion LXP.
  • the display device DSP3 has been described as a modification of the display device DSP1 shown in FIG. 3, it may be applied in combination with the display device DSP1 shown in FIG. Any of the structural examples shown in FIGS. 6 to 8 can be applied to the structure of the metal wiring portion 30A and the metal wiring portion 30B.
  • FIG. 15 is an enlarged cross-sectional view showing another modification to FIG.
  • the display device DSP4 shown in FIG. 15 differs from the display device DSP1 shown in FIG. 4 in the structure of the wiring 31 and the wiring 32 .
  • the region R2 has a portion where the metal wiring portion 30A is formed directly on the inorganic insulating layer 13 without the metal wiring portion 30B interposed therebetween.
  • the area of the contact portion between the inorganic insulating layer 13 and the metal wiring portion 30A be as small as possible.
  • the metal wiring portion 30A is not arranged at least in the region R1 that overlaps with the semiconductor layer 50 and the metal wiring portion 30B is covered with the organic insulating film 40, copper is removed by the heating process. Diffusion can be suppressed.
  • each of the video signal wiring VL and the wiring VSL is formed only by the metal wiring portion 30A. may be formed by Even in this case, the diffusion of copper into the semiconductor layer 50 can be suppressed if the distance between the wiring crossing portion LXP and the semiconductor layer 50 is large.
  • FIG. 16 is an enlarged cross-sectional view showing another modification to FIG.
  • the display device DSP5 shown in FIG. 16 is different from the display device DSP1 shown in FIG. 4 in that the switching element SW has a so-called top-gate structure.
  • a semiconductor layer 50 is formed on the inorganic insulating layer 11 .
  • the gate electrode GE is formed on the semiconductor layer 50 with the inorganic insulating layer 12 interposed therebetween.
  • the portion of the inorganic insulating layer 12 that is arranged between the gate electrode GE and the semiconductor layer 50 functions as a gate insulating film.
  • each of the source electrode SE and the drain electrode DE is arranged in the thickness direction of the display device DSP5 (Z direction shown in FIG. 16) so as to connect the metal wiring portion 30B formed on the inorganic insulating layer 13 and the semiconductor layer 50. direction).
  • the distance between the metal wiring portion 30A and the semiconductor layer 50 is further increased compared to the bottom gate method shown in FIG. Therefore, it is preferable from the viewpoint of preventing diffusion of copper from reaching the semiconductor layer 50 .
  • FIG. 16 has been described as a representative modification of FIG. 4, it goes without saying that the top gate method may be applied to other modifications.
  • the present invention can be used for display devices and electronic devices incorporating display devices.
  • control circuit 6 drive circuit 10 substrates 10b, 10f surfaces 11, 12, 13 inorganic insulating layer 20 LED element (light emitting element) 20EA anode electrode 20EK cathode electrode 30A, 30B metal wiring part 30Ab lower surface 30AW, 30BW wiring width 30B1 first film 30B2 second film 30B3 third film 31, 32, VSL wiring 40 organic insulating film 40H contact hole 41 jumper insulating film 50 semiconductor Layer DA Display area DE Drain electrodes DSP1, DSP2, DSP3, DSP4, DSP5 Display device ED Drain electrode EG Gate electrode ES Source electrode GE Gate electrode GL Scanning signal line Gs Control signal LXP Wiring intersection PFA Peripheral area PIX, PIX1, PIX2 Pixel PVS Reference potential (fixed potential) R1, R2, R3 Region SE Source electrode SW Switching element VL Video signal wiring Vsg Video signal

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

表示装置ＤＳＰ２が有する配線３１および配線３２のそれぞれは、銅または銅合金である第１金属材料から成る金属配線部３０Ａと、金属配線部３０Ａと電気的に接続され、第１金属材料とは異なる第２金属材料から成る金属配線部３０Ｂと、を含んでいる。半導体層５０と重なる領域Ｒ１には、金属配線部３０Ｂが配置され、かつ、金属配線部３０Ａが配置されていない。領域Ｒ１の周囲を囲むように配置され、かつ、半導体層５０と重ならない領域Ｒ２には、金属配線部３０Ａおよび金属配線部３０Ｂのそれぞれが配置されている。領域Ｒ１に配置される金属配線部３０Ｂは、有機絶縁膜４０で覆われている。

Description

表示装置
　本発明は、表示装置に関する。
　表示装置として、基板上に、自発光素子である発光ダイオード素子が行列上に配列されたＬＥＤ（Light Emitting Diode）表示装置がある（例えば、特許文献１（米国特許出願公開第２０１８／００３３８５３号明細書）参照）。特許文献１には、アノードに接続された配線経路およびカソードに接続された配線経路が同一の層に形成され、これらの配線経路が交差する箇所に電気的ジャンパが搭載された表示装置が記載されている。
米国特許出願公開第２０１８／００３３８５３号明細書
　ＬＥＤ表示装置は、アレイ基板上に実装された複数のＬＥＤ素子と、複数のＬＥＤ素子のそれぞれに電力を供給する複数の配線と、を有している。また、ＬＥＤ表示装置は、複数のＬＥＤの点灯－非点灯を制御するスイッチング素子として、半導体層を含むトランジスタを有している。本願発明者は、複数の配線の低抵抗化を図るため、銅（Ｃｕ）から成る配線を用いた表示装置について検討した。配線材料として銅を用いる場合、スイッチング素子が含む無機絶縁層や半導体層への銅の拡散を抑制する技術が必要である。
　本発明の目的は、ＬＥＤ表示装置の性能を向上させる技術を提供することにある。
　一実施の形態に係る表示装置は、第１画素を含み、行列状に配列される複数の画素と、前記第１画素に形成された第１スイッチング素子と、前記第１画素に搭載された第１発光素子と、前記第１スイッチング素子のドレイン電極、および前記第１発光素子のアノード電極のそれぞれに電気的に接続された第１配線と、前記第１スイッチング素子のソース電極に接続された第２配線と、を有している。前記第１スイッチング素子は、第１基板上に形成された第１無機絶縁層と、前記第１無機絶縁層上に形成された半導体層と、前記半導体層のドレイン領域に接続されたドレイン電極と、前記半導体層のソース領域に接続されたソース電極と、前記半導体層を覆う第２無機絶縁層と、を含んでいる。前記第１配線および前記第２配線のそれぞれは、銅または銅合金である第１金属材料から成る第１金属配線部と、前記第１金属配線部と電気的に接続され、前記第１金属材料とは異なる第２金属材料から成る第２金属配線部と、を含んでいる。前記半導体層と重なる第１領域には、前記第２金属配線部が配置され、かつ、前記第１金属配線部が配置されていない。前記第１領域の周囲を囲むように配置され、かつ、前記半導体層と重ならない第２領域には、前記第１金属配線部および前記第１金属配線部と重なって延びる前記第２金属配線部のそれぞれが配置されている。前記第１領域に配置される前記第２金属配線部は、有機絶縁膜で覆われている。
一実施形態である表示装置の構成例を示す平面図である。 図１に示す画素周辺の回路の構成例を示す回路図である。 図１に示す表示装置の複数の画素のそれぞれに配置されるＬＥＤ素子の周辺構造の一例を示す透過拡大平面図である。 図３のＡ－Ａ線に沿った拡大断面図である。 図４に対する変形例を示す拡大断面図である。 図４および図５に示す金属配線部の構成例を示す拡大断面図である。 図６に対する変形例を示す拡大断面図である。 図６に対する他の変形例を示す拡大断面図である。 図３のＢ－Ｂ線に沿った拡大断面図である。 図９に対する変形例を示す拡大断面図である。 図３に対する変形例を示す透過平面図である。 図１１のＣ－Ｃ線に沿った拡大断面図である。 図１１のＤ－Ｄ線に沿った拡大断面図である。 図１３に対する変形例を示す拡大断面図である。 図４に対する他の変形例を示す拡大断面図である。 図４に対する他の変形例を示す拡大断面図である。
　以下に、本発明の各実施の形態について、図面を参照しつつ説明する。なお、開示はあくまで一例にすぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一または関連する符号を付して、詳細な説明を適宜省略することがある。
　以下の実施の形態では、複数の発光素子（詳しくは、無機発光素子）を用いた表示装置の例として、複数のマイクロＬＥＤ素子を備えるマイクロＬＥＤ表示装置を取り上げて説明する。マイクロＬＥＤ素子は、一般的なＬＥＤ素子と比較して素子のサイズ（外径寸法）が小さいので、高精細な画像を表示できるというメリットがある。
　なお、自発光素子である発光ダイオード素子として、有機発光ダイオード素子（ＯＬＥＤ：Organic Light-Emitting Diode）がある。以下の実施の形態で説明する発光ダイオード素子（マイクロＬＥＤ素子）は、無機発光ダイオード素子であって、有機発光ダイオード素子とは区別される。
　＜表示装置＞
　まず、本実施の形態の表示装置であるマイクロＬＥＤ表示装置の構成例について説明する。図１は、一実施形態である表示装置の構成例を示す平面図である。図１では、表示領域ＤＡと周辺領域ＰＦＡとの境界、制御回路５、駆動回路６、および複数の画素ＰＩＸのそれぞれを二点鎖線で示している。図２は、図１に示す画素周辺の回路の構成例を示す回路図である。
　図１に示すように、本実施の形態の表示装置ＤＳＰ１は、表示領域ＤＡと、表示領域ＤＡの周囲を枠状に囲む周辺領域ＰＦＡと、表示領域ＤＡ内に行列上に配列された複数の画素ＰＩＸと、を有している。また、表示装置ＤＳＰ１は、基板１０と、基板１０上に形成された制御回路５と、基板１０上に形成された駆動回路６と、を有している。
　制御回路５は、表示装置ＤＳＰ１の表示機能の駆動を制御する制御回路である。例えば、制御回路５は、基板１０上に実装されたドライバＩＣ（Integrated Circuit）である。図１に示す例では、制御回路５は、基板１０が備える４辺のうち、一つの短辺に沿って配置されている。また、本実施の形態の例では、制御回路５は、複数の画素ＰＩＸに接続される映像信号配線ＶＬ（図２参照）を駆動する信号線駆動回路を含んでいる。ただし、制御回路５の位置および構成例は、図１に示す例には限定されず、種々の変形例がある。例えば、図１において、制御回路５として示す位置に、フレキシブル基板などの回路基板が接続され、上記したドライバＩＣは、回路基板上に搭載されている場合がある。また例えば、映像信号配線ＶＬを駆動する信号線駆動回路は、制御回路５とは別に形成されている場合がある。
　駆動回路６は、複数の画素ＰＩＸのうち、走査信号線ＧＬ（後述する図２参照）を駆動する回路を含む。また、駆動回路６は、複数の画素ＰＩＸのそれぞれに搭載されたＬＥＤ素子に基準電位を供給する回路を含む。駆動回路６は、制御回路５からの制御信号に基づいて、複数の走査信号線ＧＬを駆動する。図１に示す例では、駆動回路６は、基板１０が備える４辺のうち、二つの長辺のそれぞれに沿って配置されている。ただし、駆動回路６の位置および構成例は、図１に示す例には限定されず、種々の変形例がある。例えば、図１において、制御回路５として示す位置に、フレキシブル基板などの回路基板が接続され、上記した駆動回路６が回路基板上に搭載されている場合がある。
　次に、図２を用いて画素ＰＩＸの回路構成例について説明する。なお、図２では、４個の画素ＰＩＸを代表的に取り上げて図示しているが、図１に示す複数の画素ＰＩＸのそれぞれが、図２に示す画素ＰＩＸと同様の回路を備えている。以下では、画素ＰＩＸが備えるスイッチ、およびＬＥＤ素子２０を含む回路について、画素回路と呼称する場合がある。画素回路は、制御回路５（図１参照）から供給される映像信号Ｖｓｇに応じてＬＥＤ素子２０の発光状態を制御する電圧信号方式の回路である。
　図２に示すように、画素ＰＩＸは、ＬＥＤ素子２０を備えている。ＬＥＤ素子２０は、上記したマイクロ発光ダイオードである。ＬＥＤ素子２０はアノード電極２０ＥＡおよびカソード電極２０ＥＫを有している。ＬＥＤ素子２０のカソード電極２０ＥＫは、基準電位（固定電位）ＰＶＳが供給される配線ＶＳＬに接続されている。ＬＥＤ素子２０のアノード電極２０ＥＡは、配線３１を介してスイッチング素子ＳＷのドレイン電極ＥＤと電気的に接続されている。
　画素ＰＩＸは、スイッチング素子ＳＷを備えている。スイッチング素子ＳＷは、制御信号Ｇｓに応答して画素回路と映像信号配線ＶＬとの接続状態（オンまたはオフの状態）を制御するトランジスタである。スイッチング素子ＳＷは、例えば薄膜トランジスタである。スイッチング素子ＳＷがオン状態の時、画素回路には、映像信号配線ＶＬから映像信号Ｖｓｇが入力される。
　駆動回路６は、図示しないシフトレジスタ回路、出力バッファ回路等を含んでいる。駆動回路６は、制御回路５（図１参照）から伝送される水平走査スタートパルスに基づいてパルスを出力し、制御信号Ｇｓを出力する。
　複数の走査信号線ＧＬのそれぞれは、Ｘ方向に延びている。走査信号線ＧＬは、スイッチング素子ＳＷのゲート電極に接続されている。走査信号線ＧＬに制御信号Ｇｓが供給されると、スイッチング素子ＳＷがオン状態となり、ＬＥＤ素子２０に映像信号Ｖｓｇが供給される。
　＜ＬＥＤ素子の周辺構造＞
　次に、図１に示す複数の画素ＰＩＸのそれぞれに配置されるＬＥＤ素子の周辺構造について説明する。図３は、図１に示す表示装置の複数の画素のそれぞれに配置されるＬＥＤ素子の周辺構造の一例を示す透過拡大平面図である。図４は、図３のＡ－Ａ線に沿った拡大断面図である。図３では、半導体層、電極、および走査信号線の輪郭を点線で示している。
　図３に示すように、表示装置ＤＳＰ１は、画素ＰＩＸ１を含む複数の画素ＰＩＸ（図４に示す例では画素ＰＩＸ１，ＰＩＸ２，およびＰＩＸ３）を有している。複数の画素ＰＩＸのそれぞれは、スイッチング素子ＳＷと、ＬＥＤ素子（発光素子）２０と、配線３１と、配線３２と、を有している。なお、画素ＰＩＸ１，ＰＩＸ２，およびＰＩＸ３のそれぞれには、例えば赤、緑、および青のうち、いずれか一色の可視光を出射するＬＥＤ素子２０が搭載され、ＬＥＤ素子２０を駆動するスイッチング素子ＳＷが形成されている。画素ＰＩＸ１，ＰＩＸ２，およびＰＩＸ３のＬＥＤ素子から出射される可視光の出力およびタイミングを制御することにより、カラー表示が可能となる。このように互いに異なる色の可視光を出射する複数の画素ＰＩＸを組み合わせる場合、各色用の画素ＰＩＸを副画素と呼び、複数の画素ＰＩＸのセットを画素と呼ぶ場合がある。本実施の形態では、上記副画素に相当する部分が画素ＰＩＸと呼ばれる。
　配線３１は、スイッチング素子ＳＷのドレイン電極ＥＤおよびＬＥＤ素子２０のアノード電極２０ＥＡのそれぞれに電気的に接続されている。配線３２は、スイッチング素子ＳＷのソース電極ＥＳに接続されている。図３に示す例では、配線３２は屈曲した構造を備え、一方の端部がスイッチング素子ＳＷのソース電極ＥＳに接続され、他方の端部は、映像信号配線ＶＬに接続されている。走査信号線ＧＬは、スイッチング素子ＳＷのゲート電極ＥＧとして利用される。なお、図３に示すレイアウトは、一例であって、種々の変形例がある。例えば、図３に対する変形例の一つとして、スイッチング素子ＳＷが図示しないゲート電極を有し、ゲート電極が走査信号線ＧＬと接続された構造であってもよい。この変形例では、走査信号線ＧＬが、半導体層５０と重ならない位置に配置される場合がある。
　図４に示すように、表示装置ＤＳＰ１は、基板１０と、基板１０上に積層された複数の絶縁層とを含む基板である。表示装置ＤＳＰ１が有する複数の絶縁層は、基板１０上に積層される無機絶縁層１１、無機絶縁層１２、および無機絶縁層１３を含む。基板１０は面１０ｆおよび面１０ｆの反対側の面１０ｂを有している。無機絶縁層１１，１２，および１３のそれぞれは、基板１０の面１０ｆ上に積層されている。
　スイッチング素子ＳＷは、基板１０上に形成された無機絶縁層１２と、無機絶縁層１２上に形成された半導体層５０と、半導体層５０のドレイン領域に接続されたドレイン電極ＥＤと、半導体層５０のソース領域に接続されたソース電極ＥＳと、半導体層５０を覆う無機絶縁層１３と、を含んでいる。配線３１および配線３２のそれぞれは、銅または銅合金である第１金属材料から成る金属配線部３０Ａと、配線部と電気的に接続され、第１金属材料とは異なる第２金属材料から成る金属配線部３０Ｂと、を含んでいる。第２金属材料は第１金属材料と比較して、半導体層５０に対して拡散し難い金属材料である。また、透過平面視において、半導体層５０と重なる領域Ｒ１には、金属配線部３０Ｂが配置され、かつ、金属配線部３０Ａが配置されていない。領域Ｒ１の周囲を囲むように配置され、かつ、半導体層５０と重ならない領域Ｒ２には、金属配線部３０Ａおよび金属配線部３０Ａと重なって延びる金属配線部３０Ｂのそれぞれが配置されている。領域Ｒ１に配置される金属配線部３０Ｂは、有機絶縁膜４０で覆われている。
　図４に示す例は、ゲート電極ＧＥが半導体層５０と基板１０との間にある、ボトムゲート方式の例である。ボトムゲート方式の場合、無機絶縁層１２のうち、ゲート電極ＧＥと半導体層５０との間にある部分がゲート絶縁層として機能する。また、無機絶縁層１２は、半導体層５０を形成するための下地層としても機能する。なお、ゲート電極ＧＥの位置は図４に示す例には限定されず、例えば変形例として後述するトップゲート方式であってもよい。
　無機絶縁層１１，１２，および１３のそれぞれを構成する材料は特に限定されない。例えば、酸化ケイ素（ＳｉＯ２）や窒化ケイ素（ＳｉＮ）などを例示することができる。また、半導体層５０は、例えばケイ素から成るシリコン膜にＰ型またはＮ型の導電型の不純物がドープされた半導体膜である。
　ソース電極ＥＳおよびドレイン電極ＥＤのそれぞれは、半導体層５０のソース領域およびドレイン領域のいずれか一方との電気的なコンタクトをとるためのコンタクトプラグである。コンタクトプラグの材料は、例えばタングステンなどを例示できる。なお、図４に対する変形例として、無機絶縁層１３に半導体層５０のソース領域およびドレイン領域を露出させるコンタクトホールが形成され、コンタクトホール内に金属配線部３０Ｂが埋め込まれている場合がある。この場合、金属配線部３０Ｂが半導体層５０に接触し、金属配線部３０Ｂと半導体層５０との接触界面をドレイン電極ＥＤおよびソース電極ＥＳと見做すことができる。
　金属配線部３０Ｂを構成する金属材料は、金属配線部３０Ａを構成する金属材料と比較して、半導体層５０に対して拡散し難い金属材料であればよい。このような金属材料として、例えば、アルミニウムやタンタルなどが例示できる。
　本願発明者は、配線の低抵抗化を図るため、配線材料として、銅または銅合金から成る金属材料を用いることについて検討した。図３に示す映像信号配線ＶＬ、配線３１、配線３２、および配線ＶＳＬの配線を単純に銅製または銅合金製の配線とした場合、配線抵抗は低下するが、別の課題が生じることが判った。すなわち、配線材料としての銅が表示装置の製造工程中、あるいは完成品の経年使用により、半導体層５０に拡散するという課題である。半導体層５０に銅が拡散すると、半導体層５０の電気的特性を劣化させる。この結果、電気的なスイッチング動作に不具合が生じる原因となる。
　そこで、本願発明者は、配線の抵抗化を図り、かつ、銅の拡散による半導体層５０の特性劣化を抑制できる技術について検討した。図４を用いて説明したように、表示装置ＤＳＰ１が有する配線３１および配線３２のそれぞれは、銅または銅合金である第１金属材料から成る金属配線部３０Ａと、配線部と電気的に接続され、第１金属材料とは異なる第２金属材料から成る金属配線部３０Ｂと、を含んでいる。金属配線部３０Ａを含んでいることにより、配線３１および配線３２の抵抗を低減させることができる。
　また、半導体層５０と重なる領域Ｒ１には、金属配線部３０Ｂが配置され、かつ、金属配線部３０Ａが配置されていない。さらに、領域Ｒ１に配置される金属配線部３０Ｂは、有機絶縁膜４０で覆われている。有機絶縁膜４０は、例えばアクリル樹脂等の有機物から成る膜である。有機絶縁膜４０は、金属配線部３０Ａに含まれる銅が、有機絶縁膜４０を介して半導体層５０上に回り込むことを防止する機能を備える。このように本実施の形態の場合、領域Ｒ１に金属配線部３０Ａが配置されず、かつ、領域Ｒ１が有機絶縁膜４０に覆われていることで、半導体層５０への銅の拡散を抑制できる。
　ところで、銅の拡散は、例えば、表示装置の製造工程における加熱プロセスで発生する。加熱プロセス中の銅の拡散を防止する観点からは、少なくとも、領域Ｒ１に金属配線部３０Ａが配置されず、かつ、領域Ｒ１が有機絶縁膜４０に覆われていれば、銅の拡散を防止できる。例えば、図４に対する変形例として、図５に示す表示装置ＤＳＰ２のように、領域Ｒ１と領域Ｒ２とが隣接している場合であっても、領域Ｒ１に金属配線部３０Ａが配置されず、かつ、領域Ｒ１が有機絶縁膜４０に覆われていれば、銅の拡散を防止できる。図５は、図４に対する変形例を示す拡大断面図である。
　ただし、銅の拡散は、表示装置の製造工程における加熱プロセスで発生する他、完成品の経年使用により、図４に示す無機絶縁層１３および無機絶縁層１２を介して徐々に拡散する場合がある。このような経年使用による拡散による半導体層５０の劣化を抑制する観点からは、図５に示す領域Ｒ１よりも広い範囲において、金属配線部３０Ａが配置されない領域があることが好ましい。
　図３および図４に示す表示装置ＤＳＰ１の場合、透過平面視において、領域Ｒ１と領域Ｒ２とは互いに離間している。領域Ｒ１と領域Ｒ２との間には、半導体層５０と重ならず、かつ、領域Ｒ２に接する領域Ｒ３がある。領域Ｒ３には、金属配線部３０Ｂが配置され、かつ、金属配線部３０Ａが配置されていない。領域Ｒ３に配置された金属配線部３０Ｂは、有機絶縁膜４０で覆われている。
　表示装置ＤＳＰ１の場合、領域Ｒ１と領域Ｒ２との間に、金属配線部３０Ａが配置されない領域Ｒ３が設けられ、かつ領域Ｒ３は有機絶縁膜４０により覆われている。この場合、図５に示す表示装置ＤＳＰ１と比較して、銅を含む金属配線部３０Ａと半導体層５０との離間距離を大きくすることができる。この結果、経年使用による銅の拡散を考慮した場合でも、半導体層５０の劣化をさらに抑制することができる。
　また、図３に示すように、本実施の形態の場合、有機絶縁膜４０は、領域Ｒ１および領域Ｒ３に部分的に形成されている。言い換えれば、領域Ｒ２は、有機絶縁膜４０が形成されない部分を含んでいる。図４に示すように、領域Ｒ２のうち、有機絶縁膜４０が形成されない領域では、金属配線部３０Ａと金属配線部３０Ｂとが互いに接触している。領域Ｒ２は、金属配線部３０Ａおよび金属配線部３０Ｂが、互いに接触した状態で同じ方向（図４に示す例ではＹ方向）に延びている領域を含む。この点は、図５に示す表示装置ＤＳＰ１の場合も同様である。
　図６に示すように、金属配線部３０Ｂは、チタンからなる第１膜３０Ｂ１、第１膜３０Ｂ１を覆い、アルミニウムからなる第２膜３０Ｂ２、および第２膜３０Ｂ２を覆い、チタンから成る第３膜３０Ｂ３の積層膜である。図６は、図４および図５に示す金属配線部の構成例を示す拡大断面図である。図６に例示する金属配線部３０Ｂは、表示装置の配線部材としての使用実績があり、半導体層５０に対する金属成分の拡散等の問題は生じないことが判っている。このように金属成分が拡散し難い導電性部材を金属配線部３０Ａと無機絶縁層１３との間に介在させることにより、銅が無機絶縁層１３に拡散することを抑制できる。この結果、図４または図５に示す半導体層５０に到達する銅を低減させることができる。言い換えれば、金属配線部３０Ｂは、金属配線部３０Ａに含まれる銅の拡散を防止する、拡散防止膜として機能する。
　金属配線部３０Ｂの拡散防止膜としての機能を向上させる観点からは、金属配線部３０Ａと無機絶縁層１３との接触面積を小さくすることが好ましい。また、金属配線部３０Ｂの拡散防止膜としての機能を向上させる観点からは、金属配線部３０Ａと無機絶縁層１３とが接触せず、離間していることが特に好ましい。図６に示すように、本実施の形態の場合、金属配線部３０Ａおよび金属配線部３０Ｂが、互いに接触している領域では、金属配線部３０Ａの配線幅３０ＡＷは、金属配線部３０Ｂの配線幅３０ＢＷ以下である。また、金属配線部３０Ａの下面３０Ａｂの全体が金属配線部３０Ｂと接触している。なお、図６では、配線幅３０ＡＷと配線幅３０ＢＷとが等しい場合の例を示しているが、図７に変形例として示すように、配線幅３０ＡＷが配線幅３０ＢＷよりも狭い場合もある。図７は、図６に対する変形例を示す拡大断面図である。
　一方、別の変形例として図８に示すような構造がある。図８は、図６に対する他の変形例を示す拡大断面図である。本実施の形態のように、金属配線部３０Ｂを構成する第２金属材料がアルミニウムを含む場合、例えば、銅または銅合金を含む金属配線部３０Ａをパターニングするエッチング工程などにおいて、アルミニウムから成る第２膜３０Ｂ２の露出部分が浸食される場合がある。このようにアルミニウム膜の浸食を防ぐ観点からは、図８に示すように少なくとも第２膜３０Ｂ２が金属配線部３０Ａに覆われていることが好ましい。図８に示す例では、第２金属材料はアルミニウムを含んでいる。また、金属配線部３０Ａおよび金属配線部３０Ｂが、互いに接触している領域では、金属配線部３０Ｂの側面および上面は、金属配線部３０Ａに覆われている。
　なお、図６～図８のそれぞれは、図４または図５に示す金属配線部３０Ａと金属配線部３０Ｂとが接触している領域の一部を切り取った拡大断面図である。ただし、図４および図５において、金属配線部３０Ａと金属配線部３０Ｂとが接触している領域では、金属配線部３０Ａおよび金属配線部３０Ｂの形状は、図６、図７、および図８のいずれかの構造になっている。例えば、図４および図５において、金属配線部３０Ａと金属配線部３０Ｂとが接触している領域の一部分の構造が図６に示す構造である場合、図４および図５に示す全範囲において、金属配線部３０Ａと金属配線部３０Ｂとが接触している領域の構造は、図６に示す構造になっている。
　＜配線交差部の構造＞
　次に、図３に示す例において、映像信号配線ＶＬと配線ＶＳＬとが交差する配線交差部ＬＸＰの構造について説明する。図９は、図３のＢ－Ｂ線に沿った拡大断面図である。図３に示すように、表示装置ＤＳＰ１は、Ｙ方向に沿って複数の画素ＰＩＸ（図２参照）に亘って延び、かつ、配線３２と電気的に接続される映像信号配線ＶＬと、Ｙ方向に交差（図３では直交）するＸ方向沿って複数の画素ＰＩＸに亘って延び、かつ、ＬＥＤ素子２０のカソード電極２０ＥＫに電気的に接続された配線ＶＳＬと、を更に有している。
　映像信号配線ＶＬおよび配線ＶＳＬのそれぞれは、金属配線部３０Ａおよび金属配線部３０Ｂを含んでいる。透過平面視において、映像信号配線ＶＬと配線ＶＳＬとが交差する配線交差部ＬＸＰには、図９に示すように、映像信号配線ＶＬおよび配線ＶＳＬのうち、一方の配線（図９に示す例では、映像信号配線ＶＬ）の金属配線部３０Ｂが形成されている。配線交差部ＬＸＰには、一方の配線（図９に示す例では、映像信号配線ＶＬ）の金属配線部３０Ｂを覆うジャンパ絶縁膜４１が形成されている。配線交差部ＬＸＰには、ジャンパ絶縁膜４１上に形成された映像信号配線ＶＬおよび配線ＶＳＬのうち、他方の配線（図９に示す例では配線ＶＳＬ）の金属配線部３０Ａが形成されている。配線交差部ＬＸＰには、一方の配線（図９に示す例では、映像信号配線ＶＬ）の金属配線部３０Ａおよび他方の配線（図９に示す例では配線ＶＳＬ）の金属配線部３０Ｂが形成されていない。ジャンパ絶縁膜４１は、有機絶縁膜４０と同じ材料で形成されている。
　図９に示すジャンパ絶縁膜４１と図４に示す有機絶縁膜４０とが同じ材料（例えばアクリル樹脂）で形成されている場合、表示装置ＤＳＰ１の製造工程において、ジャンパ絶縁膜４１と有機絶縁膜４０とは同じ工程で一括して製造される。この場合、有機絶縁膜４０を設けることによる製造工程の増加を防止することができるので、表示装置ＤＳＰ１の製造効率の低下を防止できる。例えば、図４に示す表示装置ＤＳＰ１および図５に示す表示装置ＤＳＰ２の製造方法では、無機絶縁層１３上に金属配線部３０Ｂを形成した後、有機絶縁膜４０およびジャンパ絶縁膜４１を構成する有機膜を塗布し、パターニングする。その後、金属配線部３０Ａを構成する銅膜あるいは銅合金膜を形成し、これをエッチング等によりパターニングすることで金属配線部３０Ａを形成する。その後、ＬＥＤ素子２０を実装する。
　ところで、図９では、ジャンパ絶縁膜４１上に配線ＶＳＬが形成された実施態様について説明したが、変形例として図１０に示すように、ジャンパ絶縁膜４１上に映像信号配線ＶＬの金属配線部３０Ａが形成され、ジャンパ絶縁膜４１の下に配線ＶＳＬの金属配線部３０Ｂが配置される場合がある。図１０は、図９に対する変形例を示す拡大断面図である。図１０に示す例の場合でも、ジャンパ絶縁膜４１と図４に示す有機絶縁膜４０とが同じ材料（例えばアクリル樹脂）で形成されていれば、有機絶縁膜４０を形成することによる表示装置ＤＳＰ１の製造効率の低下を防止できる。
　図３では、ジャンパ絶縁膜４１が複数の配線交差部ＬＸＰのそれぞれに、部分的に形成された例を示している。ただし、ジャンパ絶縁膜４１の形状には種々の変形例がある。例えば、図３に示す複数のジャンパ絶縁膜４１を互いに連結し、Ｘ方向に延びる帯状のジャンパ絶縁膜４１とすることができる。あるいは、有機絶縁膜４０とジャンパ絶縁膜４１とを連結して、後述する図１１～図１３に示す表示装置ＤＳＰ３のように、一体の有機絶縁膜４０とする場合がある。
　＜有機絶縁膜の変形例＞
　次に、図４および図５に示す有機絶縁膜の変形例について説明する。図１１は、図３に対する変形例を示す透過平面図である。図１２は、図１１のＣ－Ｃ線に沿った拡大断面図である。図１３は、図１１のＤ－Ｄ線に沿った拡大断面図である。図１４は、図１３に対する変形例を示す拡大断面図である。
　図１１～図１３に示す表示装置ＤＳＰ３は、金属配線部３０Ｂの全体が有機絶縁膜４０に覆われている点で、図３、図４に示す表示装置ＤＳＰ１と相違する。表示装置ＤＳＰ１の場合、無機絶縁層１３の全体が有機絶縁膜４０に覆われている。金属配線部３０Ａの大部分は、有機絶縁膜４０上に形成されている。このため、金属配線部３０Ａに含まれる同成分が、無機絶縁層１３に拡散する可能性を低減させることができる。また、有機絶縁膜４０の面積が大きくなることにより、有機絶縁膜４０の上面の平坦性が向上する。この結果、有機絶縁膜４０上に形成される金属配線部３０Ａの平坦性も向上する。例えば、ＬＥＤ素子２０が搭載される部分において金属配線部３０Ａの平坦性が向上することにより、ＬＥＤ素子２０の実装工程を高精度で行うことが可能になる。また、金属配線部３０Ａの下地層である有機絶縁膜４０の平坦性を向上させることにより、金属配線部３０Ａが損傷するリスクを低減させることができる。
　図１１～図１３に示す表示装置ＤＳＰ３の構造は、以下のように表現することができる。すなわち領域Ｒ２は、金属配線部３０Ａおよび金属配線部３０Ｂが、有機絶縁膜４０を介して互いに離間した状態で同じ方向に延びている領域を含んでいる。ただし、金属配線部３０Ａと金属配線部３０Ｂとを電気的に接続させる必要がある。本変形例の場合、金属配線部３０Ａと金属配線部３０Ｂとは、有機絶縁膜４０に形成されたコンタクトホール４０Ｈにおいて互いに接触し、かつ、電気的に接続されている。
　図１３および図１４に示すように、本変形例の場合、配線交差部ＬＸＰの構造は以下のように説明できる。透過平面視において、映像信号配線ＶＬと配線ＶＳＬとが交差する配線交差部ＬＸＰには、映像信号配線ＶＬおよび配線ＶＳＬのうち、一方の配線（図１３に示す例では、映像信号配線ＶＬで図１４に示す例では配線ＶＳＬ）の金属配線部３０Ｂが形成されている。配線交差部ＬＸＰには、一方の配線の金属配線部３０Ｂを覆う有機絶縁膜４０が形成されている。配線交差部ＬＸＰには、有機絶縁膜４０上に形成された映像信号配線ＶＬおよび配線ＶＳＬのうち、他方の配線（図１３に示す例では配線ＶＳＬで図１４に示す例では映像信号配線ＶＬ）の金属配線部３０Ａが形成されている。配線交差部ＬＸＰには、一方の配線の金属配線部３０Ａおよび他方の配線の金属配線部３０Ｂが形成されていない。
　なお、表示装置ＤＳＰ３は、図３に示す表示装置ＤＳＰ１に対する変形例として説明したが、図５に示す表示装置ＤＳＰ１と組み合わせて適用する場合もある。また、金属配線部３０Ａおよび金属配線部３０Ｂの構造は、図６～図８に示す構造例のいずれかを適用することができる。
　＜他の変形例＞
　次に、上記以外の変形例について説明する。図１５は、図４に対する他の変形例を示す拡大断面図である。図１５に示す表示装置ＤＳＰ４は、配線３１および配線３２の構造が、図４に示す表示装置ＤＳＰ１と相違する。表示装置ＤＳＰ４の場合、領域Ｒ２において、金属配線部３０Ａが、金属配線部３０Ｂを介さずに、無機絶縁層１３上に直接的に形成されている部分を有している。上記したように、銅の拡散を抑制する観点からは、無機絶縁層１３と金属配線部３０Ａとが接触する部分の面積はできる限り小さい方が好ましい。ただし、図１５に示すように、少なくとも半導体層５０と重なる領域Ｒ１において、金属配線部３０Ａが配置されず、かつ金属配線部３０Ｂが有機絶縁膜４０に覆われていれば、加熱プロセスによる銅の拡散を抑制することはできる。
　これは、図３および図１１に示す配線交差部ＬＸＰにおいても同様である。図示は省略するが、例えば、図９、図１０、図１３、および図１４に示す例において、金属配線部３０Ｂが形成されず、映像信号配線ＶＬおよび配線ＶＳＬのそれぞれが、金属配線部３０Ａのみにより形成されている場合がある。この場合でも、配線交差部ＬＸＰと半導体層５０との離間距離が離れていれば、半導体層５０への銅の拡散を抑制することができる。
　図１６は、図４に対する他の変形例を示す拡大断面図である。図１６に示す表示装置ＤＳＰ５は、スイッチング素子ＳＷの構造が、所謂、トップゲート方式になっている点で、図４に示す表示装置ＤＳＰ１と相違する。トップゲート方式の場合、無機絶縁層１１上に半導体層５０が形成されている。また、ゲート電極ＧＥは、半導体層５０上に無機絶縁層１２を介して形成されている。この場合、無機絶縁層１２のうち、ゲート電極ＧＥと半導体層５０との間に配置されている部分がゲート絶縁膜として機能する。また、ソース電極ＳＥおよびドレイン電極ＤＥのそれぞれは、無機絶縁層１３上に形成された金属配線部３０Ｂと半導体層５０とを接続するように、表示装置ＤＳＰ５の厚さ方向（図１６に示すＺ方向）に延びている。
　トップゲート方式の場合、図４に示すボトムゲート方式と比較すると、金属配線部３０Ａと半導体層５０との離間距離がさらに遠くなる。このため、銅の拡散が半導体層５０に到達するのを防止する観点からは好ましい。なお、図１６では、代表的に図４に対する変形例として説明したが、他の変形例において、トップゲート方式を適用してもよいことは言うまでもない。
　以上、実施の形態および代表的な変形例について説明したが、上記した技術は、例示した変形例以外の種々の変形例に適用可能である。例えば、上記した変形例同士を組み合わせてもよい。
　本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。例えば、前述の各実施形態に対して、当業者が適宜、構成要素の追加、削除若しくは設計変更を行ったもの、または、工程の追加、省略若しくは条件変更を行ったものも、本発明の要旨を備えている限り、本発明の範囲に含まれる。
　本発明は、表示装置や表示装置が組み込まれた電子機器に利用可能である。
５　制御回路
６　駆動回路
１０　基板
１０ｂ，１０ｆ　面
１１，１２，１３　無機絶縁層
２０　ＬＥＤ素子（発光素子）
２０ＥＡ　アノード電極
２０ＥＫ　カソード電極
３０Ａ，３０Ｂ　金属配線部
３０Ａｂ　下面
３０ＡＷ，３０ＢＷ　配線幅
３０Ｂ１　第１膜
３０Ｂ２　第２膜
３０Ｂ３　第３膜
３１，３２，ＶＳＬ　配線
４０　有機絶縁膜
４０Ｈ　コンタクトホール
４１　ジャンパ絶縁膜
５０　半導体層
ＤＡ　表示領域
ＤＥ　ドレイン電極
ＤＳＰ１，ＤＳＰ２，ＤＳＰ３，ＤＳＰ４，ＤＳＰ５　表示装置
ＥＤ　ドレイン電極
ＥＧ　ゲート電極
ＥＳ　ソース電極
ＧＥ　ゲート電極
ＧＬ　走査信号線
Ｇｓ　制御信号
ＬＸＰ　配線交差部
ＰＦＡ　周辺領域
ＰＩＸ，ＰＩＸ１，ＰＩＸ２　画素
ＰＶＳ　基準電位（固定電位）
Ｒ１，Ｒ２，Ｒ３　領域
ＳＥ　ソース電極
ＳＷ　スイッチング素子
ＶＬ　映像信号配線
Ｖｓｇ　映像信号

Claims (9)

  1. 　第１画素を含み、行列状に配列される複数の画素と、
    　前記第１画素に形成された第１スイッチング素子と、
    　前記第１画素に搭載された第１発光素子と、
    　前記第１スイッチング素子のドレイン電極、および前記第１発光素子のアノード電極のそれぞれに電気的に接続された第１配線と、
    　前記第１スイッチング素子のソース電極に接続された第２配線と、
    　を有し、
    　前記第１スイッチング素子は、
    　　第１基板上に形成された第１無機絶縁層と、
    　　前記第１無機絶縁層上に形成された半導体層と、
    　　前記半導体層のドレイン領域に接続されたドレイン電極と、
    　　前記半導体層のソース領域に接続されたソース電極と、
    　　前記半導体層を覆う第２無機絶縁層と、
    　を含み、
    　前記第１配線および前記第２配線のそれぞれは、
    　　銅または銅合金である第１金属材料から成る第１金属配線部と、
    　　前記第１金属配線部と電気的に接続され、前記第１金属材料とは異なる第２金属材料から成る第２金属配線部と、
    　を含み、
    　透過平面視において、
    　前記半導体層と重なる第１領域には、前記第２金属配線部が配置され、かつ、前記第１金属配線部が配置されず、
    　前記第１領域の周囲を囲むように配置され、かつ、前記半導体層と重ならない第２領域には、前記第１金属配線部および前記第１金属配線部と重なって延びる前記第２金属配線部のそれぞれが配置され、
    　前記第１領域に配置される前記第２金属配線部は、有機絶縁膜で覆われている、表示装置。
  2. 　請求項１において、
    　透過平面視において、
    　　前記第１領域と前記第２領域とは互いに離間し、
    　　前記第１領域と前記第２領域との間には、前記半導体層と重ならず、かつ、前記第１領域に接する第３領域があり、
    　前記第３領域には、前記第２金属配線部が配置され、かつ、前記第１金属配線部が配置されず、
    　前記第３領域に配置された前記第２金属配線部は、前記有機絶縁膜で覆われており、
    　前記第２金属材料は前記第１金属材料と比較して、前記半導体層に対して拡散し難い金属材料である、表示装置。
  3. 　請求項１または２において、
    　前記第２領域は、前記第１金属配線部および前記第２金属配線部が、互いに接触した状態で同じ方向に延びている領域を含む、表示装置。
  4. 　請求項３において、
    　前記第１金属配線部および前記第２金属配線部が、互いに接触している領域では、
    　前記第１金属配線部の配線幅は、前記第２金属配線部の配線幅以下であり、
    　前記第１金属配線部の下面の全体が前記第２金属配線部と接触している、表示装置。
  5. 　請求項３において、
    　前記第２金属材料はアルミニウムを含み、
    　前記第１金属配線部および前記第２金属配線部が、互いに接触している領域では、
    　前記第２金属配線部の側面および上面は、前記第１金属配線部に覆われている、表示装置。
  6. 　請求項１または２において、
    　前記第２領域は、前記第１金属配線部および前記第２金属配線部が、前記有機絶縁膜を介して互いに離間した状態で同じ方向に延びている領域を含む、表示装置。
  7. 　請求項６において、
    　前記第１金属配線部と前記第２金属配線部とは、前記有機絶縁膜に形成されたコンタクトホールにおいて互いに接触し、かつ、電気的に接続されている、表示装置。
  8. 　請求項１において、
    　第１方向に沿って複数の画素に亘って延び、かつ、前記第２配線と電気的に接続される映像信号配線と、
    　前記第１方向に交差する第２方向沿って複数の画素に亘って延び、かつ、前記第１発光素子のカソード電極に電気的に接続された第３配線と、
    　を更に有し、
    　前記映像信号配線および前記第３配線のそれぞれは、前記第１金属配線部および前記第２金属配線部を含み、
    　透過平面視において、前記映像信号配線と前記第３配線とが交差する配線交差部には、
    　　前記映像信号配線および前記第３配線のうち、一方の配線の第２金属配線部と、
    　　前記一方の配線の第２金属配線部を覆うジャンパ絶縁膜と、
    　　前記ジャンパ絶縁膜上に形成された前記映像信号配線および前記第３配線のうち、他方の配線の第１金属配線部と、
    　が形成され、
    　前記配線交差部には、前記一方の配線の第１金属配線部および前記他方の配線の第２金属配線部が形成されず、
    　前記ジャンパ絶縁膜は、前記有機絶縁膜と同じ材料で形成されている、表示装置。
  9. 　請求項１または２において、
    　前記第２金属配線部は、チタンからなる第１膜、前記第１膜を覆い、アルミニウムからなる第２膜、および前記第２膜を覆い、チタンから成る第３膜の積層膜である、表示装置。
PCT/JP2022/046742 2022-02-04 2022-12-19 表示装置 WO2023149105A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022016134 2022-02-04
JP2022-016134 2022-02-04

Publications (1)

Publication Number Publication Date
WO2023149105A1 true WO2023149105A1 (ja) 2023-08-10

Family

ID=87552203

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2022/046742 WO2023149105A1 (ja) 2022-02-04 2022-12-19 表示装置

Country Status (1)

Country Link
WO (1) WO2023149105A1 (ja)

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07114351A (ja) * 1993-10-14 1995-05-02 Casio Comput Co Ltd 発光型表示装置およびその製造方法
JP2009211035A (ja) * 2008-02-06 2009-09-17 Seiko Epson Corp 電気光学装置、その駆動方法、電子機器
JP2014022492A (ja) * 2012-07-17 2014-02-03 Semiconductor Energy Lab Co Ltd 半導体装置及びその製造方法
US20140203275A1 (en) * 2013-01-21 2014-07-24 Samsung Display Co., Ltd. Thin-film transistor and display device having the same
WO2015029286A1 (ja) * 2013-08-27 2015-03-05 パナソニック株式会社 薄膜トランジスタ基板の製造方法及び薄膜トランジスタ基板
WO2015049818A1 (ja) * 2013-10-03 2015-04-09 パナソニック株式会社 薄膜トランジスタ基板の製造方法
JP2015119175A (ja) * 2013-11-15 2015-06-25 株式会社半導体エネルギー研究所 半導体装置及び表示装置
JP2015128151A (ja) * 2013-11-29 2015-07-09 株式会社半導体エネルギー研究所 半導体装置及び表示装置
WO2016084698A1 (ja) * 2014-11-28 2016-06-02 シャープ株式会社 半導体装置およびその製造方法
US20170338211A1 (en) * 2016-05-20 2017-11-23 Innolux Corporation Display device
CN109786421A (zh) * 2019-02-28 2019-05-21 京东方科技集团股份有限公司 一种显示装置、显示背板及制作方法
CN112002764A (zh) * 2020-08-11 2020-11-27 Tcl华星光电技术有限公司 Tft器件及其制备方法、tft阵列基板

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07114351A (ja) * 1993-10-14 1995-05-02 Casio Comput Co Ltd 発光型表示装置およびその製造方法
JP2009211035A (ja) * 2008-02-06 2009-09-17 Seiko Epson Corp 電気光学装置、その駆動方法、電子機器
JP2014022492A (ja) * 2012-07-17 2014-02-03 Semiconductor Energy Lab Co Ltd 半導体装置及びその製造方法
US20140203275A1 (en) * 2013-01-21 2014-07-24 Samsung Display Co., Ltd. Thin-film transistor and display device having the same
WO2015029286A1 (ja) * 2013-08-27 2015-03-05 パナソニック株式会社 薄膜トランジスタ基板の製造方法及び薄膜トランジスタ基板
WO2015049818A1 (ja) * 2013-10-03 2015-04-09 パナソニック株式会社 薄膜トランジスタ基板の製造方法
JP2015119175A (ja) * 2013-11-15 2015-06-25 株式会社半導体エネルギー研究所 半導体装置及び表示装置
JP2015128151A (ja) * 2013-11-29 2015-07-09 株式会社半導体エネルギー研究所 半導体装置及び表示装置
WO2016084698A1 (ja) * 2014-11-28 2016-06-02 シャープ株式会社 半導体装置およびその製造方法
US20170338211A1 (en) * 2016-05-20 2017-11-23 Innolux Corporation Display device
CN109786421A (zh) * 2019-02-28 2019-05-21 京东方科技集团股份有限公司 一种显示装置、显示背板及制作方法
CN112002764A (zh) * 2020-08-11 2020-11-27 Tcl华星光电技术有限公司 Tft器件及其制备方法、tft阵列基板

Similar Documents

Publication Publication Date Title
TWI715052B (zh) 顯示裝置
JP3990374B2 (ja) 有機電界発光表示装置
TWI738058B (zh) 顯示裝置及陣列基板
KR102506035B1 (ko) 전계발광 표시장치
JP6715708B2 (ja) 表示装置
CN110854156A (zh) 有机发光二极管显示装置
US11955492B2 (en) Display device
US20230025876A1 (en) Display device
TWI719570B (zh) 顯示裝置
KR20240040698A (ko) 표시 장치 및 표시 장치 제조 방법
WO2023149105A1 (ja) 表示装置
KR20210018591A (ko) 표시 장치
KR20200131401A (ko) 표시 장치
JP7264694B2 (ja) 表示装置
CN114093914A (zh) 显示装置
US20180358423A1 (en) Display device
US20240047617A1 (en) Display device and light emitting diode chip
JP7490504B2 (ja) 表示装置
JP7515671B2 (ja) 表示装置
US20240204146A1 (en) Display device
US11765951B2 (en) TFT array substrate including a heat dissipation layer in a curved region
CN110197841B (zh) 显示面板
WO2023008243A1 (ja) 画素構造体および表示装置
JP2023172078A (ja) 電子装置およびその製造方法
KR20240104723A (ko) 표시 장치

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22925009

Country of ref document: EP

Kind code of ref document: A1