CN110854156A - 有机发光二极管显示装置 - Google Patents

有机发光二极管显示装置 Download PDF

Info

Publication number
CN110854156A
CN110854156A CN201910767607.5A CN201910767607A CN110854156A CN 110854156 A CN110854156 A CN 110854156A CN 201910767607 A CN201910767607 A CN 201910767607A CN 110854156 A CN110854156 A CN 110854156A
Authority
CN
China
Prior art keywords
fan
out wiring
layer
light emitting
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910767607.5A
Other languages
English (en)
Inventor
金兑根
贾智铉
严基明
李光世
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN110854156A publication Critical patent/CN110854156A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/44—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/311—Flexible OLED
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H10K59/8731—Encapsulations multilayered coatings having a repetitive structure, e.g. having multiple organic-inorganic bilayers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Optics & Photonics (AREA)

Abstract

提供了一种有机发光二极管(“OLED”)显示装置，所述有机发光二极管显示装置包括：基底，具有显示区域和垫区域，显示区域包括发光区域和外围区域，垫区域位于显示区域的一侧；多个发光结构，在发光区域中位于基底上；以及多条扇出布线，所述多条扇出布线包括：下扇出布线，在外围区域中位于基底上；中扇出布线，位于下扇出布线上，中扇出布线与下扇出布线的至少一部分叠置；以及上扇出布线，位于中扇出布线上，上扇出布线与下扇出布线的至少一部分叠置。

Description

有机发光二极管显示装置
技术领域
示例实施例涉及一种包括多条扇出布线的有机发光二极管显示装置。
背景技术
因为平板显示(“FPD”)装置与阴极射线管(“CRT”)显示装置相比重量轻并且纤薄，所以FPD装置被广泛地用作电子设备的显示装置。FPD装置的典型示例为液晶显示(“LCD”)装置和有机发光二极管(“OLED”)显示装置。
发明内容
一种有机发光二极管(“OLED”)显示装置包括：基底，具有显示区域和垫区域，显示区域包括发光区域和外围区域，垫区域位于显示区域的一侧；多个发光结构，在发光区域中位于基底上；以及多条扇出布线，所述多条扇出布线包括：下扇出布线，在外围区域中位于基底上；中扇出布线，位于下扇出布线上，中扇出布线与下扇出布线的至少一部分叠置；以及上扇出布线，位于中扇出布线上，上扇出布线与下扇出布线的至少一部分叠置。
基底可以包括：第一有机膜层；第一阻挡层，位于第一有机膜层上；第二有机膜层，位于第一阻挡层上；以及第二阻挡层，位于第二有机膜层上。
下扇出布线可以直接接触第二阻挡层。
扇出布线可以位于外围区域的位于发光区域与垫区域之间的部分中。
扇出布线中的每条可以包括直线部分和斜线部分。
扇出布线中的每条的直线部分可以沿第一方向从垫区域延伸到显示区域中。扇出布线中的每条的斜线部分可以沿与第一方向不同的方向延伸。
直线部分和斜线部分可以一体地形成。
斜线部分可以具有连接到直线部分的第一远端和在发光区域的一侧对齐的第二远端。
下扇出布线、中扇出布线和上扇出布线可以位于彼此不同的层处。
下扇出布线的第一侧部可以与中扇出布线叠置。下扇出布线的第二侧部可以与上扇出布线叠置。第一侧部可以与第二侧部相对。
OLED显示装置还可以包括位于扇出布线上的电源布线。
扇出布线可以包括第一扇出布线至第N扇出布线，其中，N为4的倍数。第一扇出布线至第N扇出布线中的第4K+1扇出布线可以对应于中扇出布线。第一扇出布线至第N扇出布线中的第4K+2扇出布线和第4K+4扇出布线可以对应于下扇出布线。第一扇出布线至第N扇出布线中的第4K+3扇出布线可以对应于上扇出布线，其中，K为0与(N/4)-1之间的整数。第4K+1扇出布线可以与第4K+2扇出布线的第一侧部叠置。第4K+3扇出布线可以与第4K+2扇出布线的第二侧部和第4K+4扇出布线的第一侧部叠置。
垫区域可以包括：弯曲区域，与显示区域相邻；以及垫电极区域，与显示区域分隔开。
OLED显示装置还可以包括：多个垫电极，位于垫电极区域中，垫电极电连接到外部装置；以及连接电极，位于弯曲区域中，连接电极使扇出布线和垫电极电连接。
OLED显示装置还可以包括：缓冲层，位于基底上，缓冲层在外围区域中覆盖下扇出布线；以及多个半导体元件，位于缓冲层与发光结构之间。
半导体元件中的每个可以包括：有源层，位于缓冲层上；栅极绝缘层，在缓冲层上覆盖有源层；第一栅电极，位于栅极绝缘层上；第一绝缘中间层，在栅极绝缘层上覆盖第一栅电极和中扇出布线；第二栅电极，位于第一绝缘中间层上；第二绝缘中间层，在第一绝缘中间层上覆盖第二栅电极和上扇出布线；以及源电极和漏电极，位于第二绝缘中间层上。
OLED显示装置还可以包括位于发光结构上的薄膜封装结构。发光结构中的每个可以包括：下电极；发光层，位于下电极上；以及上电极，位于发光层上。薄膜封装结构可以包括：第一薄膜封装层，位于上电极上，第一薄膜封装层包括具有柔性的无机材料；第二薄膜封装层，位于第一薄膜封装层上，第二薄膜封装层包括具有柔性的有机材料；以及第三薄膜封装层，位于第二薄膜封装层上，第三薄膜封装层包括具有柔性的无机材料。
实施例还涉及一种OLED显示装置，所述OLED显示装置包括：基底，具有显示区域和垫区域，所述显示区域包括发光区域和外围区域，所述垫区域位于所述显示区域的一侧；缓冲层，位于基底上；多个发光结构，在发光区域中位于缓冲层上；以及多条扇出布线，在外围区域的位于发光区域与垫区域之间的部分中位于基底上，扇出布线包括：下扇出布线，位于缓冲层与基底之间；中扇出布线，位于下扇出布线上，中扇出布线选择性地与下扇出布线的至少一部分叠置；以及上扇出布线，位于中扇出布线上，上扇出布线选择性地与下扇出布线的至少一部分叠置。
基底可以包括：第一有机膜层；第一阻挡层，设置在第一有机膜层上；第二有机膜层，设置在第一阻挡层上；以及第二阻挡层，设置在第二有机膜层上。
扇出布线中的每条可以包括直线部分和斜线部分。扇出布线中的每条的直线部分可以沿第一方向从垫区域延伸到显示区域中。扇出布线中的每条的斜线部分可以沿与第一方向不同的方向延伸。中扇出布线、下扇出布线和上扇出布线可以交替地布置。
附图说明
通过参照附图详细描述示例性实施例，特征对于本领域技术人员来说将变得明显，在附图中：
图1示出了根据示例实施例的有机发光二极管(“OLED”)显示装置的平面图；
图2示出了OLED显示装置的示例的平面图；
图3示出了用于描绘图1的OLED显示装置的弯曲形状的透视图；
图4示出了用于描绘电连接到图1的OLED显示装置的外部装置的框图；
图5示出了用于描绘包括在图1的OLED显示装置中的扇出布线的平面图；
图6示出了与图5的区域“A”对应的放大平面图；
图7示出了用于描绘包括在图6的OLED显示装置中的扇出布线的平面图；
图8示出了沿图5的线I-I'和线II-II'截取的剖视图；
图9示出了用于描绘包括在图8的OLED显示装置中的OLED和晶体管的电路图；
图10至图19示出了描绘根据示例实施例的制造OLED显示装置的方法的阶段的图；
图20示出了根据示例实施例的OLED显示装置的剖视图；
图21示出了根据示例实施例的OLED显示装置的剖视图；以及
图22示出了根据示例实施例的OLED显示装置的剖视图。
具体实施方式
现在将参照附图在下文中对示例实施例进行更充分的描述；然而，示例实施例可以以不同的形式来实施并且不应该被解释为受限于这里阐述的实施例。相反地，提供这些实施例使得本公开将是彻底的且完整的，并将示例性实施方式充分地传达给本领域技术人员。
在附图中，为了示出的清楚，可以夸大层和区域的尺寸。还将理解的是，当层或元件被称作“在”另一层或基底“上”时，该层或元件可以直接在所述另一层或基底上，或者也可以存在中间层。此外，将理解的是，当层被称作“在”另一层“下方”时，该层可以直接在下方，或者也可以存在一个或更多个中间层。另外，还将理解的是，当层被称作“在”两个层“之间”时，该层可以是所述两个层之间的唯一的层，或者也可以存在一个或更多个中间层。同样的附图标记始终表示同样的元件。
在下文中，将参照附图详细地解释本发明构思的实施例。
图1示出了根据示例实施例的有机发光二极管(“OLED”)显示装置的平面图。图2示出了OLED显示装置的示例的平面图。图3示出了用于描绘图1的OLED显示装置的弯曲形状的透视图。图4示出了用于描绘电连接到图1的OLED显示装置的外部装置的框图。
参照图1、图3和图4，OLED显示装置100可以包括显示区域10和垫(pad，或称为“焊盘”)区域60。多个发光结构200可以设置在显示区域10中。垫区域60可以位于显示区域10的一侧。垫区域60可以包括弯曲区域50和垫电极区域70。电连接到外部装置101的垫电极470可以设置在垫电极区域70中。弯曲区域50可以位于显示区域10与垫电极区域70之间。连接电极335可以设置在弯曲区域50中。在一些示例实施例中，垫区域60的宽度可以小于显示区域10的宽度。例如，在OLED显示装置100的平面图中，显示区域10可以具有沿与OLED显示装置100的上表面平行的方向(例如，第三方向D3)延伸的第一宽度W1。垫区域60可以具有沿第三方向D3延伸的第二宽度W2。第二宽度W2可以小于第一宽度W1。在一些示例实施例中，如图2中所示，显示区域10的宽度可以与垫区域60的宽度相等。在一些实施方式中，OLED显示装置100可以不包括弯曲区域50。例如，显示区域10可以位于与垫电极区域70相邻的位置。
显示区域10可以包括发光区域30和围绕发光区域30的外围区域40。能够发光的发光结构200可以设置在发光区域30中。多条布线可以设置在外围区域40中。在示例实施例中，扇出布线和布线结构可以设置在位于发光区域30与弯曲区域50(或垫区域60)之间的外围区域40(例如，图8的外围区域40)中。布线和扇出布线可以将垫电极470和连接电极335电连接到发光结构200。例如，布线和扇出布线可以包括数据信号布线、栅极信号布线、发光信号布线、初始化信号布线、电源布线等。此外，扫描驱动器、数据驱动器等可以设置在外围区域40中。
在一些示例实施例中，如图1中所示，围绕发光区域30的外围区域40可以具有相同的宽度。例如，外围区域40可以包括沿第三方向D3延伸的第一区域以及沿与第三方向D3垂直的第一方向D1或第二方向D2延伸的第二区域。例如，外围区域40的第一区域可以位于与发光区域30的顶部相邻的位置以及与弯曲区域50相邻的位置，外围区域40的第二区域可以位于发光区域30的两个侧部(例如，发光区域30的左侧和右侧)中。第二区域沿第三方向D3延伸的宽度可以相对地小于第二区域沿第一方向D1(或第二方向D2)延伸的宽度。当弯曲区域50弯曲时，垫电极区域70可以变为位于OLED显示装置100的下表面上(参照图3)。例如，当垫电极区域70位于OLED显示装置100的下表面上时，弯曲区域50可以具有圆形形状(或弯曲形状)。
外部装置101可以通过柔性印刷电路板(“FPCB”)电连接到OLED显示装置100。外部装置101可以向OLED显示装置100提供数据信号、栅极信号、发光信号、初始化信号、电源等。此外，驱动集成电路可以安装(例如，装配)在FPCB中。在一些示例实施例中，驱动集成电路可以安装在OLED显示装置100中，从而位于与垫电极470相邻的位置。
图5示出了用于描绘包括在图1的OLED显示装置中的扇出布线的平面图。图6示出了与图5的区域“A”对应的放大平面图。图7示出了用于描绘包括在图6的OLED显示装置中的扇出布线的平面图。
参照图5、图6和图7，OLED显示装置100可以包括将在下面描述的基底、多条扇出布线500等。扇出布线500可以包括下扇出布线510、中扇出布线520和上扇出布线530(例如，第一扇出布线组)。下扇出布线510可以包括第一下扇出布线511、第二下扇出布线512和第三下扇出布线513。中扇出布线520可以包括第一中扇出布线521和第二中扇出布线522。上扇出布线530可以包括第一上扇出布线531和第二上扇出布线532。
如图5中所示，扇出布线500可以包括下扇出布线510、中扇出布线520和上扇出布线530。在一些实施方式中，除了第一扇出布线组之外，扇出布线500还可以包括扇出布线514和七条扇出布线(例如，第二扇出布线组)。这里，第一扇出布线组和第二扇出布线组可以相对于扇出布线514彼此基本对称，并且第一扇出布线组的构造可以与第二扇出布线组的构造基本相同。也就是说，扇出布线500可以包括十五条扇出布线。为了便于描述，假设扇出布线500包括第一扇出布线组。在示例实施例中，数据信号可以施加到扇出布线500。
在示例实施例中，下扇出布线510、中扇出布线520和上扇出布线530可以设置在彼此不同的层上。例如，下扇出布线510可以设置在基底上，中扇出布线520可以设置在下扇出布线510上。上扇出布线530可以设置在中扇出布线520上。中扇出布线520可以与下扇出布线510的至少一部分叠置，上扇出布线530可以与下扇出布线510的至少一部分叠置。例如，如图6中所示，第一中扇出布线521可以与第一下扇出布线511的第一侧部叠置，第一上扇出布线531可以与第一下扇出布线511的第二侧部和第二下扇出布线512的第一侧部叠置。第二中扇出布线522可以与第二下扇出布线512的第二侧部和第三下扇出布线513的第一侧部叠置，第二上扇出布线532可以与第三下扇出布线513的第二侧部叠置。这里，第一侧部可以与第二侧部相对。这里，下扇出布线510、中扇出布线520和上扇出布线530的叠置指的是在布线的堆叠方向(例如，与D1方向、D2方向和D3方向垂直的方向)上叠置。
扇出布线500可以在基底上设置在外围区域40(例如，位于发光区域30与弯曲区域50之间的外围区域40)中。扇出布线500中的每条可以具有直线部分和斜线部分。直线部分可以沿第一方向D1从垫区域60延伸到显示区域10中。斜线部分可以沿与第一方向D1不同的方向延伸。直线部分和斜线部分可以一体地形成。斜线部分可以具有连接到直线部分的第一远端和与发光区域30的一侧对齐的第二远端。斜线部分的第二远端可以连接到设置在发光区域30中的数据布线，并且数据布线可以连接到发光结构200。因此，数据信号可以施加到发光结构200。扇出布线514可以仅具有直线部分。
例如，参照图7的左侧中示出的第一下扇出布线511，第一下扇出布线511可以具有直线部分511A和斜线部分511B。直线部分511A可以沿第一方向D1从垫区域60延伸，斜线部分511B可以沿与第一方向D1不同的方向延伸。直线部分511A和斜线部分511B可以一体地形成。参照图7的右侧中示出的第一下扇出布线511，斜线部分511B可以具有连接到直线部分511A的第一远端511C和与发光区域30的一侧对齐的第二远端511D。
以这种方式，第二下扇出布线512、第三下扇出布线513、第一中扇出布线521、第二中扇出布线522、第一上扇出布线531和第二上扇出布线532中的每条可以具有直线部分、斜线部分、第一远端和第二远端。
扇出布线500可以包括至少四条扇出布线。例如，在一些实施方式中，扇出布线500可以包括七条扇出布线。
扇出布线500可以包括第一扇出布线至第N扇出布线，其中，N为4的倍数。第一扇出布线至第N扇出布线中的第4K+1扇出布线可以对应于中扇出布线520，其中，K为0与(N/4)-1之间的整数。第一扇出布线至第N扇出布线中的第4K+2扇出布线和第4K+4扇出布线可以对应于下扇出布线510。第一扇出布线至第N扇出布线中的第4K+3扇出布线可以对应于上扇出布线530。第4K+1扇出布线可以与第4K+2扇出布线的第一侧部叠置。第4K+3扇出布线可以与第4K+2扇出布线的第二侧部和第4K+4扇出布线的第一侧部叠置。第4K+1扇出布线、第4K+2和第4K+4扇出布线以及第4K+3扇出布线可以位于彼此不同的层处。
在通常的OLED显示装置中，扇出布线可以设置在外围区域40中，从而使数据信号施加到设置在发光区域30中的发光结构200。扇出布线可以具有扇出布线仅设置在一层中的构造(例如，包括中扇出布线或上扇出布线的构造)或者扇出布线交替地设置在两层中的构造(例如，包括中扇出布线和上扇出布线的构造)。此外，在外围区域40中的扇出布线中的每条可以通过斜线部分与发光区域30的一侧对齐。例如，扇出布线的直线部分的长度应相对减小并且在直线部分与斜线部分之间形成的内角应相对小以减小死区(参见图7)。这里，当在直线部分与斜线部分之间形成的内角小时，扇出布线之间的距离会减小。如果要在斜线部分所在的部分中减小扇出布线之间的距离以减小OLED显示装置的外围区域40(例如，死区)，那么可能会在扇出布线之间发生短路(或损坏、断路等)的现象。此外，如果要减小扇出布线中的每条的宽度以防止短路现象，那么扇出布线的布线电阻会相对增大。
根据示例实施例的OLED显示装置100可以包括设置在三层中的扇出布线500。例如，在设置有下扇出布线510时，因为设置有中扇出布线520和上扇出布线530的空间可以相对增大，所以可以减少扇出布线500之间的短路现象。此外，当扇出布线500中的每条的布线宽度因相对增大的空间而相对增大时，布线电阻可以减小。因此，可以减少OLED显示装置100的布线缺陷，并且可以减小死区。
图8示出了沿图5的线I-I'和线II-II'截取的剖视图。例如，图8中示出的外围区域40可以对应于外围区域40的如图1中所示的位于发光区域30与垫区域60之间的部分。
参照图8，OLED显示装置100可以包括基底110、缓冲层115、半导体元件250、发光结构200、扇出布线500、电源布线610、平坦化层270、像素限定层310、薄膜封装(“TFE”)结构450等。基底110可以包括第一有机膜层111、第一阻挡层112、第二有机膜层113和第二阻挡层114。半导体元件250可以包括有源层130、栅极绝缘层150、第一栅电极170、第一绝缘中间层190、第二栅电极175、第二绝缘中间层195、源电极210和漏电极230。发光结构200可以包括下电极290、发光层330和上电极340。TFE结构450可以包括第一TFE层451、第二TFE层452和第三TFE层453。扇出布线500可以包括下扇出布线510、中扇出布线520和上扇出布线530。下扇出布线510可以包括第一下扇出布线511、第二下扇出布线512和第三下扇出布线513。中扇出布线520可以包括第一中扇出布线521和第二中扇出布线522。上扇出布线530可以包括第一上扇出布线531和第二上扇出布线532。
如上所示，当OLED显示装置100包括具有柔性的基底110和TFE结构450并且弯曲区域50关于相对于第三方向D3的轴弯曲时，OLED显示装置100可以用作具有具备弯曲形状的弯曲区域50的柔性OLED显示装置。
可以提供包括透明或不透明绝缘材料的基底110。基底110可以包括柔性透明树脂基底。在示例实施例中，基底110可以具有第一有机膜层111、第一阻挡层112、第二有机膜层113和第二阻挡层114顺序地堆叠的构造。例如，第一阻挡层112可以设置在整个第一有机膜层111上，第二有机膜层113可以设置在整个第一阻挡层112上。第二阻挡层114可以设置在整个第二有机膜层113上。
第一阻挡层112和第二阻挡层114中的每个可以包括诸如硅化合物、金属氧化物等的无机材料。例如，第一阻挡层112和第二阻挡层114中的每个可以包括氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、碳氧化硅(SiOxCy)、氮碳化硅(SiCxNy)、氧化铝(AlOx)、氮化铝(AlNx)、氧化钽(TaOx)、氧化铪(HfOx)、氧化锆(ZrOx)、氧化钛(TiOx)等。此外，第一有机膜层111和第二有机膜层113中的每个可以包括诸如光致抗蚀剂、聚丙烯酸类树脂、聚酰亚胺类树脂、聚酰胺类树脂、硅氧烷类树脂、丙烯酸类树脂、环氧类树脂等的有机材料。在示例实施例中，第一阻挡层112和第二阻挡层114均可以包括SiOx，并且可以阻挡穿透第一有机膜层111和第二有机膜层113的湿气或水。此外，第一有机膜层111和第二有机膜层113均可以包括聚酰亚胺类树脂以使OLED显示装置100具有柔性，并且聚酰亚胺类树脂可以是无规共聚物或嵌段共聚物。聚酰亚胺类树脂可以具有高透明度、低热膨胀系数和高玻璃化转变温度。当聚酰亚胺类树脂包括酰亚胺基团时，耐热性、耐化学性、耐磨性和电特性可以是优异的。
基底110可以相对薄且是柔性的。基底110可以设置在刚性玻璃基底上以帮助支撑半导体元件250、扇出布线500和发光结构200的形成。在制造OLED显示装置100的步骤中，在基底110的第二阻挡层114上形成缓冲层115之后，可以在缓冲层115上形成半导体元件250、扇出布线500和发光结构200。在缓冲层115上形成半导体元件250、扇出布线500和发光结构200之后，可以去除其上设置有基底110的刚性玻璃基底。就此而言，因为基底110相对薄且是柔性的，所以可能难以在基底110上直接形成半导体元件250、扇出布线500和发光结构200。因此，可以在基底110和刚性玻璃基底上形成半导体元件250、扇出布线500和发光结构200，然后在去除刚性玻璃基底之后，包括第一有机膜层111、第一阻挡层112、第二有机膜层113和第二阻挡层114的基底110可以用作OLED显示装置100的基底110。
如图1中所示，OLED显示装置100可以具有包括发光区域30和外围区域40的显示区域10以及包括弯曲区域50和垫电极区域70的垫区域60。因此，基底110可被划分为发光区域30、外围区域40(例如，图1的位于发光区域30与弯曲区域50之间的外围区域40)、弯曲区域50和垫电极区域70(参见图1)。
在一些实施方式中，基底110可以包括石英基底、合成石英基底、氟化钙基底、掺氟石英基底、钠钙玻璃基底、无碱玻璃基底等。
在示例实施例中，基底110可以包括单层或多层。例如，在一些实施方式中，基底110可以包括四层。
下扇出布线510可以在外围区域40中设置在基底110上。如上所述，下扇出布线510可以包括第一下扇出布线511、第二下扇出布线512和第三下扇出布线513。第一下扇出布线511、第二下扇出布线512和第三下扇出布线513可以彼此间隔开预定距离。在示例实施例中，下扇出布线510可以与基底110直接接触。例如，下扇出布线510可以与基底110的第二阻挡层114直接接触。数据信号可以施加到下扇出布线510。
下扇出布线510可以电连接到在能够发红光、绿光和蓝光的多个发光结构(或子像素)之中的发同一种光的发光结构。例如，下扇出布线510可以结合到(或连接到)发绿光的发光结构。在一些实施方式中，第一下扇出布线511可以结合到发红光的发光结构，第二下扇出布线512可以结合到发绿光的发光结构。第三下扇出布线513可以结合到发蓝光的发光结构。
例如，均在图8中示出的第一下扇出布线511、第二下扇出布线512和第三下扇出布线513的剖视图可以对应于均在图5中示出的第一下扇出布线511、第二下扇出布线512和第三下扇出布线513的直线部分。直线部分的剖视图可以与均在图5中示出的第一下扇出布线511、第二下扇出布线512和第三下扇出布线513的斜线部分的剖视图基本相同。在一些实施方式中，下扇出布线510与中扇出布线520叠置的第一部分和下扇出布线510与上扇出布线530叠置的第二部分在斜线部分中可以相对地增大。
下扇出布线510可以包括金属、合金、金属氮化物、导电金属氧化物、透明导电材料等。例如，下扇出布线510可以包括金(Au)、银(Ag)、铝(Al)、铂(Pt)、镍(Ni)、钛(Ti)、钯(Pd)、镁(Mg)、钙(Ca)、锂(Li)、铬(Cr)、钽(Ta)、钨(W)、铜(Cu)、钼(Mo)、钪(Sc)、钕(Nd)、铱(Ir)、铝合金、氮化铝(AlNx)、银合金、氮化钨(WNx)、铜合金、钼合金、氮化钛(TiNx)、氮化铬(CrNx)、氮化钽(TaNx)、氧化锶钌(SRO)、氧化锌(ZnOx)、氧化铟锡(ITO)、氧化锡(SnOx)、氧化铟(InOx)、氧化镓(GaOx)、氧化铟锌(IZO)等。这些材料可以单独使用或者以其适当的组合来使用。在一些实施方式中，下扇出布线510可以具有包括多个层的多层结构。
缓冲层115可以设置在基底110和下扇出布线510上。在示例实施例中，缓冲层115可以在外围区域40中在基底110上覆盖下扇出布线510，并且可以整体地设置在发光区域30和外围区域40中。例如，缓冲层115可以在基底110上充分地覆盖下扇出布线510，并且可以具有基本平坦的上表面而没有围绕下扇出布线510的台阶。在一些实施方式中，缓冲层115可以在基底110上覆盖下扇出布线510，并且可以沿着下扇出布线510的轮廓具有基本均匀的厚度。
缓冲层115可以防止金属原子和/或杂质从基底110扩散到半导体元件250中。缓冲层115可以控制在用于形成有源层130的结晶工艺中的传热速率，从而获得基本均匀的有源层。在基底110的表面相对不规则时，缓冲层115可以改善基底110的表面平整度。缓冲层115可以包括硅化合物、金属氧化物等。在一些示例实施例中，根据基底110的类型，可以在基底110上设置至少两层缓冲层115，或者可以省略缓冲层115。
有源层130可以在发光区域30中设置在缓冲层115上。有源层130可以包括氧化物半导体、无机半导体(例如，非晶硅、多晶硅等)、有机半导体等。
栅极绝缘层150可以设置在有源层130上。栅极绝缘层150可以在发光区域30中在缓冲层115上覆盖有源层130，并且可以从发光区域30沿一方向延伸至垫区域60中。例如，栅极绝缘层150可以在发光区域30和外围区域40中整体地设置在缓冲层115上。例如，栅极绝缘层150可以在缓冲层115上充分覆盖有源层130，并且可以具有基本平坦的上表面而没有围绕有源层130的台阶。在一些实施方式中，栅极绝缘层150可以在缓冲层115上覆盖有源层130，并且可以沿着有源层130的轮廓设置为基本均匀的厚度。栅极绝缘层150可以包括硅化合物、金属氧化物等。
第一栅电极170可以在发光区域30中设置在栅极绝缘层150上。第一栅电极170可以设置在栅极绝缘层150的有源层130位于其下的部分上。第一栅电极170可以包括金属、金属合金、金属氮化物、导电金属氧化物、透明导电材料等。这些材料可以单独使用或者以其适当的组合来使用。在一些示例实施例中，第一栅电极170可以具有包括多个层的多层结构。
中扇出布线520可以在外围区域40中设置在栅极绝缘层150上。中扇出布线520可以与下扇出布线510的至少一部分叠置。如上所述，中扇出布线520可以包括第一中扇出布线521和第二中扇出布线522。第一中扇出布线521和第二中扇出布线522可以彼此间隔开预定距离。在示例实施例中，第一中扇出布线521可以与第一下扇出布线511的至少一部分叠置。例如，第一中扇出布线521可以与第一下扇出布线511的第一侧部叠置。此外，第二中扇出布线522可以与第二下扇出布线512的至少一部分和第三下扇出布线513的至少一部分叠置。例如，第二中扇出布线522可以与第二下扇出布线512的第二侧部和第三下扇出布线513的第一侧部叠置。数据信号可以施加到中扇出布线520。
中扇出布线520可以电连接到在能够发红光、绿光和蓝光的多个发光结构之中的发同一种光的发光结构。例如，中扇出布线520可以结合到发红光的发光结构。在一些实施方式中，中扇出布线520可以结合到发蓝光的发光结构。
例如，均在图8中示出的第一中扇出布线521和第二中扇出布线522的剖视图可以对应于均在图5中示出的第一中扇出布线521和第二中扇出布线522的直线部分。直线部分的剖视图可以与均在图5中示出的第一中扇出布线521和第二中扇出布线522的斜线部分的剖视图基本相同。
在示例实施例中，第一栅电极170和中扇出布线520可以位于同一层处，并且可以使用相同材料同时地(或同步地)形成。例如，中扇出布线520可以包括金属、合金、金属氮化物、导电金属氧化物、透明导电材料等。这些材料可以单独使用或者以其适当的组合来使用。在一些实施方式中，中扇出布线520可以具有包括多个层的多层结构。
第一绝缘中间层190可以设置在第一栅电极170上并且设置在中扇出布线520上。第一绝缘中间层190可以在发光区域30中在栅极绝缘层150上覆盖第一栅电极170，并且可以从发光区域30沿一方向延伸至垫区域60中。第一绝缘中间层190可以在栅极绝缘层150上在外围区域40中覆盖中扇出布线520。例如，第一绝缘中间层190可以设置在整个栅极绝缘层150上。例如，第一绝缘中间层190可以在栅极绝缘层150上充分地覆盖第一栅电极170和中扇出布线520，并且可以具有基本平坦的上表面而没有围绕第一栅电极170和中扇出布线520的台阶。在一些实施方式中，第一绝缘中间层190可以在栅极绝缘层150上覆盖第一栅电极170和中扇出布线520，并且可以沿着第一栅电极170和中扇出布线520的轮廓以基本均匀的厚度设置。第一绝缘中间层190可以包括硅化合物、金属氧化物等。
第二栅电极175可以在发光区域30中设置在第一绝缘中间层190上。第二栅电极175可以设置在第一绝缘中间层190的第一栅电极170位于其下的部分上。在一些实施方式中，第一栅电极170和第二栅电极175可以用作存储电容器。第二栅电极175可以包括金属、金属合金、金属氮化物、导电金属氧化物、透明导电材料等。这些材料可以单独使用或者以其适当的组合来使用。在一些示例实施例中，第二栅电极175可以具有包括多个层的多层结构。
上扇出布线530可以在外围区域40中设置在第一绝缘中间层190上。上扇出布线530可以与下扇出布线510的至少一部分叠置。如上所述，上扇出布线530可以包括第一上扇出布线531和第二上扇出布线532。第一上扇出布线531和第二上扇出布线532可以彼此间隔开预定距离。在示例实施例中，第一上扇出布线531可以与第一下扇出布线511的至少一部分和第二下扇出布线512的至少一部分叠置。例如，第一上扇出布线531可以与第一下扇出布线511的第二侧部和第二下扇出布线512的第一侧部叠置。此外，第二上扇出布线532可以与第三下扇出布线513的至少一部分叠置。例如，第二上扇出布线532可以与第三下扇出布线513的第二侧部叠置。数据信号可以施加到上扇出布线530。
上扇出布线530可以电连接到在能够发红光、绿光和蓝光的多个发光结构之中的发同一种光的发光结构。例如，上扇出布线530可以结合到发蓝光的发光结构。在一些实施方式中，上扇出布线530可以结合到发绿光的发光结构。
均在图8中示出的第一上扇出布线531和第二上扇出布线532的剖视图可以对应于均在图5中示出的第一上扇出布线531和第二上扇出布线532的直线部分。直线部分的剖视图可以与均在图5中示出的第一上扇出布线531和第二上扇出布线532的斜线部分的剖视图基本相同。
在示例实施例中，第二栅电极175和上扇出布线530可以位于同一层处，并且可以使用相同材料同时地形成。上扇出布线530可以包括例如金属、合金、金属氮化物、导电金属氧化物、透明导电材料等。这些材料可以单独使用或者以其适当的组合来使用。在一些实施方式中，上扇出布线530可以具有包括多个层的多层结构。因此，可以设置包括下扇出布线510、中扇出布线520和上扇出布线530的扇出布线500。
在示例实施例中，在OLED显示装置100包括设置在基底110与缓冲层115之间的下扇出布线510时，因为设置有中扇出布线520和上扇出布线530的空间相对增大，所以可以减少扇出布线500之间的短路现象。此外，当扇出布线500中的每条的布线宽度因相对增大的空间而相对增大时，布线电阻可以减小。
实验上，当下扇出布线510的一部分与中扇出布线520和上扇出布线530叠置时，会在下扇出布线510与中扇出布线520之间以及下扇出布线510与上扇出布线530之间产生寄生电容。例如，测得在下扇出布线510与中扇出布线520之间产生的寄生电容为约0.1245fF/μm2，测得在下扇出布线510与上扇出布线530之间产生的寄生电容为约0.1243fF/μm2。也就是说，尽管在下扇出布线510与中扇出布线520之间以及在下扇出布线510与上扇出布线530之间产生了寄生电容，但是可以看到寄生电容值非常小。因此，尽管OLED显示装置100包括设置在基底110与缓冲层115之间的下扇出布线510，但是寄生电容不会足以导致有缺陷的数据信号。
此外，因为下扇出布线510与中扇出布线520叠置的总面积以及下扇出布线510与上扇出布线530叠置的总面积相对地增大，所以数据充电时间会相对地减少。例如，测得传统的数据充电时间为约3.89μs，测得示例实施例的数据充电时间为约3.84μs。也就是说，示例实施例的数据充电时间减少了0.05μs(例如，减少约1.29％)。然而，可以看到减少的数据充电时间非常小。因此，尽管OLED显示装置100包括设置在基底110与缓冲层115之间的下扇出布线510，但是对于数据充电时间没有明显影响。
在一些示例实施例中，OLED显示装置100还可以包括与下扇出布线510位于同一层上的导电图案。导电图案可以设置在半导体元件250下方。例如，当OLED显示装置100的基底110包括聚酰亚胺基底时，聚酰亚胺基底与玻璃基底相比会具有更大的电荷量。当驱动半导体元件250时，因为电荷会不均匀地分布在半导体元件250下方，所以电荷会干扰半导体元件250的驱动。例如，半导体元件250的阈值会因电荷不均匀的分布而改变，发光结构200的亮度会因改变的电流量而改变。例如，会降低半导体元件250的可靠性和寿命。为了解决该问题，可以通过向导电图案提供电压来将导电图案置于等电位状态，可以使包括在基底110中的电荷均匀地分布。在一些实施方式中，导电图案可以接地。在这种情况下，包括在基底110中的电荷可以通过导电图案放电到外部。另外，导电图案可以使在半导体元件250中产生的热相对快速地分散。
第二绝缘中间层195可以设置在第二栅电极175和上扇出布线530上。第二绝缘中间层195可以在发光区域30中在第一绝缘中间层190上覆盖第二栅电极175，并且可以从发光区域30沿一方向延伸至垫区域60中。第二绝缘中间层195可以在外围区域40中在第一绝缘中间层190上覆盖上扇出布线530。例如，第二绝缘中间层195可以设置在整个第一绝缘中间层190上。第二绝缘中间层195可以在第一绝缘中间层190上充分地覆盖第二栅电极175和上扇出布线530，并且可以具有基本平坦的上表面而没有围绕第二栅电极175和上扇出布线530的台阶。在一些实施方式中，第二绝缘中间层195可以在第一绝缘中间层190上覆盖第二栅电极175和上扇出布线530，并且可以沿着第二栅电极175和上扇出布线530的轮廓以基本均匀的厚度设置。第二绝缘中间层195可以包括硅化合物、金属氧化物等。
源电极210和漏电极230可以在发光区域30中设置在第二绝缘中间层195上。源电极210可以经由通过去除栅极绝缘层150、第一绝缘中间层190和第二绝缘中间层195的第一部分形成的接触孔与有源层130的源区直接接触。漏电极230可以经由通过去除栅极绝缘层150、第一绝缘中间层190和第二绝缘中间层195的第二部分形成的接触孔与有源层130的漏区直接接触。源电极210和漏电极230中的每个可以包括金属、合金、金属氮化物、导电金属氧化物、透明导电材料等。这些材料可以单独使用或者以其适当的组合来使用。在一些示例实施例中，源电极210和漏电极230中的每个可以具有包括多个层的多层结构。因此，可以设置包括有源层130、栅极绝缘层150、第一栅电极170、第一绝缘中间层190、第二栅电极175、第二绝缘中间层195、源电极210和漏电极230的半导体元件250。
在一些实施方式中，半导体元件250可以具有顶栅结构。在一些实施方式中，半导体元件250可以具有底栅结构。
在一些示例实施例中，OLED显示装置100可以包括至少一个半导体元件和至少一个电容器。例如，在一些实施方式中，OLED显示装置100可以包括一个半导体元件。
电源布线610可以在外围区域40中设置在第二绝缘中间层195上。电源布线610可以与扇出布线500叠置。高电源电压可以施加到电源布线610。在示例实施例中，电源布线610、源电极210和漏电极230可以位于同一层处，并且可以使用相同材料同时地形成。电源布线610可以包括例如金属、合金、金属氮化物、导电金属氧化物、透明导电材料等。这些材料可以单独使用或者以其适当的组合来使用。在一些实施方式中，电源布线610可以具有包括多个层的多层结构。
平坦化层270可以设置在第二绝缘中间层195、电源布线610、源电极210和漏电极230上。平坦化层270可以在发光区域30中在第二绝缘中间层195上覆盖源电极210和漏电极230，并且可以在外围区域40中在第二绝缘中间层195上覆盖电源布线610。例如，平坦化层270可以在发光区域30和外围区域40中以高厚度进行设置。平坦化层270可以具有基本平坦的上表面。还可以对平坦化层270执行平坦化工艺以实现平坦化层270的平坦的上表面。在一些实施方式中，平坦化层270可以在第二绝缘中间层195上沿着在外围区域40中的电源布线610以及在发光区域30中的源电极210和漏电极230的轮廓以基本均匀的厚度设置。平坦化层270可以包括有机材料或无机材料。例如，平坦化层270可以包括有机材料。
下电极290可以在发光区域30中设置在平坦化层270上。下电极290可以经由通过去除平坦化层270的一部分形成的接触孔与漏电极230接触。下电极290可以电连接到半导体元件250。下电极290可以包括金属、金属合金、金属氮化物、导电金属氧化物、透明导电材料等。这些材料可以单独使用或者以其适当的组合来使用。在一些示例实施例中，下电极290可以具有包括多个层的多层结构。
像素限定层310可以在发光区域30中设置在平坦化层270上并且暴露下电极290的一部分。像素限定层310可以从发光区域30沿一方向延伸到垫区域60中。例如，像素限定层310可以覆盖下电极290的两个侧部并且可以从发光区域30沿一方向延伸到垫区域60中，并且可以在外围区域40中设置在平坦化层270上。在一些实施方式中，像素限定层310可以仅设置在发光区域30中，并且不设置在外围区域40中。像素限定层310可以包括有机材料或无机材料。在一些实施方式中，像素限定层310可以包括有机材料。
发光层330可以设置在下电极290的被像素限定层310暴露的部分上。发光层330可以根据子像素使用能够产生不同颜色光(例如，红光、蓝光和绿光等)的发光材料中的至少一种来形成。在一些实施方式中，发光层330可以通过堆叠能够产生诸如红光、绿光、蓝光等的不同颜色光的多种发光材料来总体上产生白光。在这种情况下，滤色器可以设置在发光层330上。滤色器可以包括从红色滤色器、绿色滤色器和蓝色滤色器中选择的至少一种。在一些实施方式中，滤色器可以包括黄色滤色器、青色滤色器和品红色滤色器。滤色器可以包括感光树脂、彩色光致抗蚀剂等。
上电极340可以在发光区域30中设置在像素限定层310和发光层330上。上电极340可以包括金属、金属合金、金属氮化物、导电金属氧化物、透明导电材料等。这些材料可以单独使用或者以其适当的组合来使用。在一些示例实施例中，上电极340可以具有包括多个层的多层结构。因此，可以设置包括下电极290、发光层330和上电极340的发光结构200。
第一TFE层451可以在发光区域30中设置在上电极340上以及在外围区域40中设置在像素限定层310上。第一TFE层451可以在发光区域30中覆盖上电极340，并且可以沿着上电极340的轮廓设置为基本均匀的厚度。第一TFE层451可以在外围区域40中覆盖像素限定层310，并且可以沿着像素限定层310的轮廓以基本均匀的厚度设置。在一些实施方式中，可从外围区域40中省略第一TFE层451。第一TFE层451可以防止发光结构200因湿气、水、氧等的渗透而劣化。另外，第一TFE层451可以保护发光结构200免受外部冲击。第一TFE层451可以包括具有柔性的无机材料。
第二TFE层452可以在发光区域30和外围区域40中设置在第一TFE层451上。在一些实施方式中，可从外围区域40中省略第二TFE层452。第二TFE层452可以改善OLED显示装置100的平整度，并且可以保护发光结构200。第二TFE层452可以包括具有柔性的有机材料。
第三TFE层453可以在发光区域30和外围区域40中设置在第二TFE层452上。第三TFE层453可以覆盖第二TFE层452，并且可以沿着第二TFE层452的轮廓以基本均匀的厚度设置。在一些实施方式中，可从外围区域40中省略第三TFE层453。第三TFE层453与第一TFE层451和第二TFE层452一起可以防止发光结构200因湿气、水、氧等的渗透而劣化。另外，第三TFE层453与第一TFE层451和第二TFE层452一起可以保护发光结构200免受外部冲击。第三TFE层453可以包括具有柔性的无机材料。因此，可以设置包括第一TFE层451、第二TFE层452和第三TFE层453的TFE结构450。
在一些实施方式中，TFE结构450可以具有堆叠有第一TFE层至第五TFE层的五层结构或堆叠有第一TFE层至第七TFE层的七层结构。
当根据示例实施例的OLED显示装置100包括具有包括下扇出布线510、中扇出布线520和上扇出布线530的三层结构的扇出布线500时，可以减少扇出布线500之间的短路现象，并且可以减小布线电阻。因此，可以减少OLED显示装置100的布线缺陷，并且可以减小死区(例如，对应于位于发光区域30与垫区域60之间的外围区域40)。
图9示出了用于描绘包括在图8的OLED显示装置中的OLED和晶体管的电路图。OLED显示装置100可以包括例如多个子像素。子像素均可以包括与图9中示出的电路对应的电路。
参照图9，OLED显示装置100可以包括OLED(例如，图8的发光结构200)、第一晶体管TR1、第二晶体管TR2、第三晶体管TR3、第四晶体管TR4、第五晶体管TR5、第六晶体管TR6和第七晶体管TR7以及存储电容器CST等。
OLED可以基于驱动电流ID来发光。OLED可以包括第一端子和第二端子。在示例实施例中，OLED的第二端子接收低电源ELVSS。例如，OLED的第一端子可以是阳极端子，OLED的第二端子可以是阴极端子。在一些实施方式中，OLED的第一端子可以是阴极端子，OLED的第二端子可以是阳极端子。在示例实施例中，OLED的阳极端子可以对应于图8的下电极290，OLED的阴极端子可以对应于图8的上电极340。
第一晶体管TR1可以包括栅极端子、第一端子和第二端子。在示例实施例中，第一晶体管TR1的第一端子可以是源极端子，第一晶体管TR1的第二端子可以是漏极端子。在一些实施方式中，第一晶体管TR1的第一端子可以是漏极端子，第一晶体管TR1的第二端子可以是源极端子。
驱动电流ID可以由第一晶体管TR1产生。在示例实施例中，第一晶体管TR1可以在饱和区域中工作。在这种情况下，第一晶体管TR1可以基于栅极端子和源极端子的电压差来产生驱动电流ID。可以基于由第一晶体管TR1产生的驱动电流ID的量来实现灰度。在一些实施方式中，第一晶体管TR1可以在线性区域中工作。在这种情况下，可以基于第一晶体管TR1在一帧内向OLED提供驱动电流ID的时间量来实现灰度。
第二晶体管TR2可以包括栅极端子、第一端子和第二端子。栅极信号GW可以施加到第二晶体管TR2的栅极端子。第二晶体管TR2的第一端子可以接收数据信号DATA。数据信号DATA可以从外部装置101产生，并且可以通过图1的垫电极470和连接电极335施加到图8的扇出布线500。数据信号DATA可以通过扇出布线500向第二晶体管TR2提供。第二晶体管TR2的第二端子可以连接到第一晶体管TR1的第一端子。在示例实施例中，第二晶体管TR2的第一端子可以是源极端子，第二晶体管TR2的第二端子可以是漏极端子。在一些实施方式中，第二晶体管TR2的第一端子可以是漏极端子，第二晶体管TR2的第二端子可以是源极端子。
第二晶体管TR2可以在栅极信号GW被激活时向第一晶体管TR1的第一端子提供数据信号DATA。在这种情况下，第二晶体管TR2可以在线性区域中工作。
第三晶体管TR3可以包括栅极端子、第一端子和第二端子。第三晶体管TR3的栅极端子可以接收栅极信号GW。第三晶体管TR3的第一端子可以连接到第一晶体管TR1的栅极端子。第三晶体管TR3的第二端子可以连接到第一晶体管TR1的第二端子。例如，栅极信号GW可以从栅极驱动器产生，栅极信号GW可以通过栅极布线施加到第三晶体管TR3的栅极端子。在示例实施例中，第三晶体管TR3的第一端子可以是源极端子，第三晶体管TR3的第二端子可以是漏极端子。在一些实施例中，第三晶体管TR3的第一端子可以是漏极端子，第三晶体管TR3的第二端子可以是源极端子。
第三晶体管TR3可以在栅极信号GW被激活时将第一晶体管TR1的栅极端子连接到第一晶体管TR1的第二端子。在这种情况下，第三晶体管TR3可以在线性区域中工作。例如，第三晶体管TR3可以在栅极信号GW被激活时形成第一晶体管TR1的二极管连接。由于二极管连接，在第一晶体管TR1的第一端子与第一晶体管TR1的栅极端子之间可以出现与第一晶体管TR1的阈值电压对应的量的电压差。结果，向第一晶体管TR1的第一端子提供的数据信号DATA和所述电压差(即，阈值电压)的总电压可以在栅极信号GW被激活时施加到第一晶体管TR1的栅极端子。因此，数据信号DATA可以被补偿与第一晶体管TR1的阈值电压一样多。补偿的数据信号DATA可以施加到第一晶体管TR1的栅极端子。由于减小了第一晶体管TR1的阈值电压的影响，因此可以改善驱动电流ID的均匀性。
提供初始化电压VINT的初始化电压布线可以连接到第四晶体管TR4的第一端子和第七晶体管TR7的第一端子。第四晶体管TR4的第二端子可以连接到存储电容器CST的第一端子。
第四晶体管TR4可以包括栅极端子、第一端子和第二端子。第四晶体管TR4的栅极端子可以接收栅极初始化信号GI。初始化电压VINT可以施加到第四晶体管TR4的第一端子。第四晶体管TR4的第二端子可以连接到第一晶体管TR1的栅极端子。在示例实施例中，第四晶体管TR4的第一端子可以是源极端子，第四晶体管TR4的第二端子可以是漏极端子。在一些实施方式中，第四晶体管TR4的第一端子可以是漏极端子，第四晶体管TR4的第二端子可以是源极端子。
第四晶体管TR4可以在栅极初始化信号GI被激活时向第一晶体管TR1的栅极端子施加初始化电压VINT。在这种情况下，第四晶体管TR4可以在线性区域中工作。第四晶体管TR4可以在栅极初始化信号GI被激活时将第一晶体管TR1的栅极端子初始化为初始化电压VINT。在示例实施例中，初始化电压VINT的电压电平可以远低于前一帧中由存储电容器CST保持的数据信号DATA的电压电平。初始化电压VINT可以施加到第一晶体管TR1的栅极端子，第一晶体管TR1可以为P沟道金属氧化物半导体(“PMOS”)型晶体管。在一些示例实施例中，初始化电压VINT的电压电平可以远高于前一帧中由存储电容器CST保持的数据信号DATA的电压电平。初始化电压VINT可以施加到第一晶体管TR1的栅极端子，第一晶体管TR1可以为N沟道金属氧化物半导体(“NMOS”)型晶体管。
在示例实施例中，栅极初始化信号GI可以与前一水平时间段的栅极信号GW相同。例如，施加到位于包括在OLED显示装置100中的多个子像素中的第(n)行中的子像素(其中，n是大于2的整数)的栅极初始化信号GI基本上与施加到位于多个子像素中的第(n-1)行中的子像素的栅极信号GW相同。例如，可以通过将激活的栅极信号GW施加到位于子像素中的第(n-1)行中的子像素来将激活的栅极初始化信号GI施加到位于多个子像素中的第(n)行中的子像素。结果，当数据信号DATA施加到位于子像素中的第(n-1)行中的子像素时，包括在位于子像素中的第(n)行中的子像素中的第一晶体管TR1的栅极端子可被初始化为初始化电压VINT。
第五晶体管TR5可以包括栅极端子、第一端子和第二端子。发射信号EM可以施加到第五晶体管TR5的栅极端子。高电源ELVDD可以施加到第五晶体管TR5的第一端子。第五晶体管TR5的第二端子可以连接到第一晶体管TR1的第一端子。在示例实施例中，第五晶体管TR5的第一端子可以是源极端子，第五晶体管TR5的第二端子可以是漏极端子。在一些实施方式中，第五晶体管TR5的第一端子可以是漏极端子，第五晶体管TR5的第二端子可以是源极端子。
在发射信号EM被激活时，第五晶体管TR5可以将高电源ELVDD施加到第一晶体管TR1的第一端子。在发射信号EM被去激活时，第五晶体管TR5可以不施加高电源ELVDD。在这种情况下，第五晶体管TR5可以在线性区域中工作。在发射信号EM被激活时，第五晶体管TR5可以将高电源ELVDD施加到第一晶体管TR1的第一端子，使得第一晶体管TR1产生驱动电流ID。此外，在发射信号EM被去激活时，第五晶体管TR5可以不施加高电源ELVDD，使得施加到第一晶体管TR1的第一端子的数据信号DATA被施加到第一晶体管TR1的栅极端子。高电源ELVDD可以从外部装置101产生，并且可以通过垫电极470和连接电极335施加到扇出布线500。例如，高电源ELVDD可以通过扇出布线500向第五晶体管TR5提供。
第六晶体管TR6(例如，图8的半导体元件250)可以包括栅极端子、第一端子和第二端子。发射信号EM可以施加到第六晶体管TR6的栅极端子。第六晶体管TR6的第一端子可以连接到第一晶体管TR1的第二端子。第六晶体管TR6的第二端子可以连接到OLED的第一端子。在示例实施例中，第六晶体管TR6的第一端子可以是源极端子，第六晶体管TR6的第二端子可以是漏极端子。在一些实施方式中，第六晶体管TR6的第一端子可以是漏极端子，第六晶体管TR6的第二端子可以是源极端子。
在发射信号EM被激活时，第六晶体管TR6可以向OLED提供由第一晶体管TR1产生的驱动电流ID。在这种情况下，第六晶体管TR6可以在线性区域中工作。例如，在发射信号EM被激活时，第六晶体管TR6可以向OLED提供由第一晶体管TR1产生的驱动电流ID使得OLED发光。此外，在发射信号EM被去激活时，第六晶体管TR6可以将第一晶体管TR1与OLED断开，使得施加到第一晶体管TR1的第二端子的补偿的数据信号DATA被施加到第一晶体管TR1的栅极端子。
第七晶体管TR7可以包括栅极端子、第一端子和第二端子。二极管初始化信号GB(例如，栅极初始化信号GI)可以施加到第七晶体管TR7的栅极端子。初始化电压VINT可以施加到第七晶体管TR7的第一端子。第七晶体管TR7的第二端子可以连接到OLED的第一端子。在示例实施例中，第七晶体管TR7的第一端子可以是源极端子，第七晶体管TR7的第二端子可以是漏极端子。在一些实施方式中，第七晶体管TR7的第一端子可以是漏极端子，第七晶体管TR7的第二端子可以是源极端子。
第七晶体管TR7可以在二极管初始化信号GB被激活时向OLED的第一端子施加初始化电压VINT。在这种情况下，第七晶体管TR7可以在线性区域中工作。例如，第七晶体管TR7可以在二极管初始化信号GB被激活时将OLED的第一端子初始化为初始化电压VINT。
在一些实施方式中，栅极初始化信号GI和二极管初始化信号GB可以是基本相同的信号。第一晶体管TR1的栅极端子的初始化操作可以不影响OLED的第一端子的初始化操作。例如，第一晶体管TR1的栅极端子的初始化操作和OLED的第一端子的初始化操作可以彼此独立。因此，栅极初始化信号GI可以用作二极管初始化信号GB，从而提高制造效率。
存储电容器CST可以包括第一端子和第二端子。存储电容器CST可以连接在高电源布线与第一晶体管TR1的栅极端子之间。例如，存储电容器CST的第一端子可以连接到第一晶体管TR1的栅极端子，存储电容器CST的第二端子可以连接到高电源布线。存储电容器CST可以在栅极信号GW被去激活时保持第一晶体管TR1的栅极端子的电压电平。发射信号EM可以在栅极信号GW被去激活时被激活。在发射信号EM被激活时，可以向OLED提供由第一晶体管TR1产生的驱动电流ID。因此，可以基于通过存储电容器CST保持的电压电平向OLED提供由第一晶体管TR1产生的驱动电流ID。
如上所述，OLED显示装置100还可以包括与下扇出布线510位于同一层处的导电图案。导电图案可以设置在第一晶体管至第七晶体管TR1、TR2、TR3、TR4、TR5、TR6和TR7以及存储电容器CST下方。
图10至图19示出了描绘根据示例实施例的制造OLED显示装置的方法的阶段的剖视图。例如，图11示出了用于描绘下扇出布线510的平面图。图14示出了用于描绘下扇出布线510和中扇出布线520的平面图。图16示出了用于描绘下扇出布线510、中扇出布线520和上扇出布线530的平面图。
参照图10和图11，可以提供刚性玻璃基底105。可以在刚性玻璃基底105上形成包括透明或不透明绝缘材料的基底110。可以使用诸如柔性透明树脂的柔性透明材料来形成基底110。在示例实施例中，基底110可以具有第一有机膜层111、第一阻挡层112、第二有机膜层113和第二阻挡层114顺序地堆叠的构造。第一阻挡层112和第二阻挡层114均可以使用诸如氧化硅的无机材料来形成。第一阻挡层112和第二阻挡层114可以阻挡会透过第一有机膜层111和第二有机膜层113的湿气或水。第一有机膜层111和第二有机膜层113均可以使用诸如聚酰亚胺类树脂的有机材料来形成。
可以在外围区域40中在基底110上形成下扇出布线510。例如，下扇出布线510可以包括第一下扇出布线511、第二下扇出布线512和第三下扇出布线513。第一下扇出布线511、第二下扇出布线512和第三下扇出布线513可以彼此间隔开预定距离。在示例实施例中，下扇出布线510可以与基底110直接接触。例如，下扇出布线510可以与基底110的第二阻挡层114直接接触。可以使用金属、合金、金属氮化物、导电金属氧化物、透明导电材料等来形成下扇出布线510。例如，下扇出布线510可以包括Au、Ag、Al、Pt、Ni、Ti、Pd、Mg、Ca、Li、Cr、Ta、W、Cu、Mo、Sc、Nd、Ir、铝合金、AlNx、银合金、WNx、铜合金、钼合金、TiNx、CrNx、TaNx、SRO、ZnOx、ITO、SnOx、InOx、GaOx、IZO等。可以单独使用或者以其适当的组合来使用这些材料。在一些实施方式中，可以将下扇出布线510形成为包括多个层的多层结构。
参照图12，可以在基底110和下扇出布线510上形成缓冲层115。在示例实施例中，缓冲层115可以在基底110上在外围区域40中覆盖下扇出布线510。可以在发光区域30和外围区域40中整体地形成缓冲层115。例如，缓冲层115可以在基底110上充分地覆盖下扇出布线510。缓冲层115可以具有基本平坦的上表面而没有围绕下扇出布线510的台阶。在一些实施方式中，缓冲层115可以在基底110上覆盖下扇出布线510，并且可以沿着下扇出布线510的轮廓以基本均匀的厚度来形成。根据基底110的类型，可以在基底110上设置至少两个缓冲层115。可以使用硅化合物、金属氧化物等来形成缓冲层115。例如，缓冲层115可以包括SiOx、SiNx、SiOxNy、SiOxCy、SiCxNy、AlOx、AlNx、TaOx、HfOx、ZrOx、TiOx等。在一些实施方式中，可以省略缓冲层115。
可以在发光区域30中在缓冲层115上形成有源层130。可以使用氧化物半导体、无机半导体、有机半导体等来形成有源层130。
参照图13和图14，可以在有源层130上形成栅极绝缘层150。栅极绝缘层150可以在缓冲层115上在发光区域30中覆盖有源层130。栅极绝缘层150可以从发光区域30沿一方向延伸到垫区域60中。例如，可以在发光区域30和外围区域40中在缓冲层115上整体地形成栅极绝缘层150。例如，栅极绝缘层150可以在缓冲层115上充分覆盖有源层130，并且可以具有基本平坦的上表面而没有围绕有源层130的台阶。在一些实施方式中，栅极绝缘层150可以在缓冲层115上覆盖有源层130。可以沿着有源层130的轮廓以基本均匀的厚度形成栅极绝缘层150。可以使用硅化合物、金属氧化物等来形成栅极绝缘层150。
可以在发光区域30中在栅极绝缘层150上形成第一栅电极170。可以在栅极绝缘层150的有源层130位于其下的部分上形成第一栅电极170。可以使用金属、金属合金、金属氮化物、导电金属氧化物、透明导电材料等形成第一栅电极170。可以单独使用或者以其适当的组合来使用这些材料。在一些示例实施例中，可以将第一栅电极170形成为包括多个层的多层结构。
可以在外围区域40中在栅极绝缘层150上形成中扇出布线520。中扇出布线520可以与下扇出布线510的至少一部分叠置。例如，中扇出布线520可以包括第一中扇出布线521和第二中扇出布线522。第一中扇出布线521和第二中扇出布线522可以彼此间隔开预定距离。在示例实施例中，第一中扇出布线521可以与第一下扇出布线511的至少一部分叠置。例如，第一中扇出布线521可以与第一下扇出布线511的第一侧部叠置。此外，第二中扇出布线522可以与第二下扇出布线512的至少一部分和第三下扇出布线513的至少一部分叠置。例如，第二中扇出布线522可以与第二下扇出布线512的第二侧部和第三下扇出布线513的第一侧部叠置。在示例实施例中，第一栅电极170和中扇出布线520可以位于同一层处，并且可以使用相同材料同时地形成。例如，在整个栅极绝缘层150上形成第一预备电极层之后，可以通过对第一预备电极层进行选择性蚀刻来形成第一栅电极170和中扇出布线520。可以使用金属、合金、金属氮化物、导电金属氧化物、透明导电材料等来形成中扇出布线520。可以单独使用或者以其适当的组合来使用这些材料。在一些实施方式中，可以将中扇出布线520形成为包括多个层的多层结构。
参照图15和图16，可以在第一栅电极170和中扇出布线520上形成第一绝缘中间层190。第一绝缘中间层190可以在发光区域30中在栅极绝缘层150上覆盖第一栅电极170，并且可以从发光区域30沿一方向延伸至垫区域60中。另外，第一绝缘中间层190可以在外围区域40中在栅极绝缘层150上覆盖中扇出布线520。例如，可以在整个栅极绝缘层150上形成第一绝缘中间层190。第一绝缘中间层190可以在栅极绝缘层150上充分地覆盖第一栅电极170和中扇出布线520，并且可以具有基本平坦的上表面而没有围绕第一栅电极170和中扇出布线520的台阶。在一些实施方式中，第一绝缘中间层190可以在栅极绝缘层150上覆盖第一栅电极170和中扇出布线520，并且可以沿着第一栅电极170和中扇出布线520的轮廓以基本均匀的厚度来形成。可以使用硅化合物、金属氧化物等来形成第一绝缘中间层190。
可以在发光区域30中在第一绝缘中间层190上形成第二栅电极175。可以在第一绝缘中间层190的第一栅电极170位于其下的部分上形成第二栅电极175。可以使用金属、金属合金、金属氮化物、导电金属氧化物、透明导电材料等来形成第二栅电极175。可以单独使用或者以其适当的组合来使用这些材料。在一些示例实施例中，可以将第二栅电极175形成为包括多个层的多层结构。
可以在外围区域40中在第一绝缘中间层190上形成上扇出布线530。上扇出布线530可以与下扇出布线510的至少一部分叠置。例如，上扇出布线530可以包括第一上扇出布线531和第二上扇出布线532。第一上扇出布线531和第二上扇出布线532可以彼此间隔开预定距离。在示例实施例中，第一上扇出布线531可以与第一下扇出布线511的至少一部分和第二下扇出布线512的至少一部分叠置。例如，第一上扇出布线531可以与第一下扇出布线511的第二侧部和第二下扇出布线512的第一侧部叠置。此外，第二上扇出布线532可以与第三下扇出布线513的至少一部分叠置。例如，第二上扇出布线532可以与第三下扇出布线513的第二侧部叠置。在示例实施例中，第二栅电极175和上扇出布线530可以位于同一层处，并且可以使用相同材料同时地形成。例如，在整个第一绝缘中间层190上形成第二预备电极层之后，可以通过对第二预备电极层进行选择性蚀刻来形成第二栅电极175和上扇出布线530。可以使用金属、合金、金属氮化物、导电金属氧化物、透明导电材料等来形成上扇出布线530。可以单独使用或者以其适当的组合来使用这些材料。在一些实施方式中，可以将上扇出布线530形成为包括多个层的多层结构。因此，可以形成包括下扇出布线510、中扇出布线520和上扇出布线530的扇出布线500。
参照图17，可以在第二栅电极175和上扇出布线530上形成第二绝缘中间层195。第二绝缘中间层195可以在第一绝缘中间层190上在发光区域30中覆盖第二栅电极175。第二绝缘中间层195可以从发光区域30沿一方向延伸至垫区域60中。此外，第二绝缘中间层195可以在第一绝缘中间层190上在外围区域40中覆盖上扇出布线530。例如，可以在整个第一绝缘中间层190上形成第二绝缘中间层195。第二绝缘中间层195可以在第一绝缘中间层190上充分地覆盖第二栅电极175和上扇出布线530，并且可以具有基本平坦的上表面而没有围绕第二栅电极175和上扇出布线530的台阶。在一些实施方式中，第二绝缘中间层195可以在第一绝缘中间层190上覆盖第二栅电极175和上扇出布线530。可以沿着第二栅电极175和上扇出布线530的轮廓以基本均匀的厚度形成第二绝缘中间层195。可以使用硅化合物、金属氧化物等来形成第二绝缘中间层195。
可以在发光区域30中在第二绝缘中间层195上形成源电极210和漏电极230。源电极210可以经由通过去除栅极绝缘层150、第一绝缘中间层190和第二绝缘中间层195的第一部分形成的接触孔与有源层130的源区直接接触。漏电极230可以经由通过去除栅极绝缘层150、第一绝缘中间层190和第二绝缘中间层195的第二部分形成的接触孔与有源层130的漏区直接接触。可以使用金属、合金、金属氮化物、导电金属氧化物、透明导电材料等来形成源电极210和漏电极230中的每个。可以单独使用或者以其适当的组合来使用这些材料。在一些示例实施例中，可以将源电极210和漏电极230中的每个形成为包括多个层的多层结构。因此，可以形成包括有源层130、栅极绝缘层150、第一栅电极170、第一绝缘中间层190、第二栅电极175、第二绝缘中间层195、源电极210和漏电极230的半导体元件250。
可以在外围区域40中在第二绝缘中间层195上形成电源布线610。例如，电源布线610可以与扇出布线500叠置。在示例实施例中，电源布线610、源电极210、漏电极230可以位于同一层处，并且可以使用相同材料同时地形成。例如，在整个第二绝缘中间层195上形成第三预备电极层之后，可以通过对第三预备电极层进行选择性蚀刻来形成源电极210、漏电极230和电源布线610。可以使用金属、合金、金属氮化物、导电金属氧化物、透明导电材料等来形成电源布线610。可以单独使用或者以其适当的组合来使用这些材料。在一些实施方式中，可以将电源布线610形成为包括多个层的多层结构。
参照图18，可以在第二绝缘中间层195、电源布线610、源电极210和漏电极230上形成平坦化层270。平坦化层270可以在第二绝缘中间层195上在发光区域30中覆盖源电极210和漏电极230，并且可以在第二绝缘中间层195上在外围区域40中覆盖电源布线610。例如，可以在发光区域30和外围区域40中以高厚度来形成平坦化层270。在这种情况下，平坦化层270可以具有基本平坦的上表面，还可以对平坦化层270执行平坦化工艺以实现平坦化层270的平坦的上表面。在一些实施方式中，可以在第二绝缘中间层195上沿着在外围区域40中的电源布线610以及在发光区域30中的源电极210和漏电极230的轮廓以基本均匀的厚度来形成平坦化层270。平坦化层270可以包括有机材料或无机材料。在示例实施例中，可以使用诸如光致抗蚀剂、聚丙烯酸类树脂、聚酰亚胺类树脂、聚酰胺类树脂、硅氧烷类树脂、丙烯酸类树脂或环氧类树脂等的有机材料来形成平坦化层270。
可以在发光区域30中在平坦化层270上形成下电极290。下电极290可以经由通过去除平坦化层270的一部分形成的接触孔与漏电极230接触。可以使用金属、金属合金、金属氮化物、导电金属氧化物、透明导电材料等来形成下电极290。可以单独使用或者以其适当的组合来使用这些材料。在一些示例实施例中，可以将下电极290形成为包括多个层的多层结构。
可以在发光区域30中在平坦化层270上形成像素限定层310。像素限定层310可以暴露下电极290的一部分，并且可以从发光区域30沿一方向延伸到垫区域60中。例如，像素限定层310可以覆盖下电极290的两个侧部，并且可以从发光区域30沿一方向延伸到垫区域60中。可以在外围区域40中在平坦化层270上形成像素限定层310。像素限定层310可以包括有机材料或无机材料。在示例实施例中，可以使用有机材料来形成像素限定层310。
可以在下电极290的被像素限定层310暴露的部分上形成发光层330。可以根据子像素使用能够产生不同颜色光(例如，红光、蓝光和绿光等)的发光材料中的至少一种来形成发光层330。在一些实施方式中，发光层330可以通过堆叠能够产生诸如红光、绿光、蓝光等的不同颜色光的多种发光材料来总体上产生白光。在这种情况下，可以在发光层330上形成滤色器。滤色器可以包括从红色滤色器、绿色滤色器和蓝色滤色器中选择的至少一种。在一些实施方式中，滤色器可以包括黄色滤色器、青色滤色器和品红色滤色器。可以使用感光树脂、彩色光致抗蚀剂等来形成滤色器。
可以在发光区域30中在像素限定层310和发光层330上形成上电极340。可以使用金属、金属合金、金属氮化物、导电金属氧化物、透明导电材料等来形成上电极340。可以单独使用或者以其适当的组合来使用这些材料。在一些示例实施例中，可以将上电极340形成为包括多个层的多层结构。因此，可以形成包括下电极290、发光层330和上电极340的发光结构200。
参照图19，可以在发光区域30中在上电极340上以及在外围区域40中在像素限定层310上形成第一TFE层451。第一TFE层451可以在发光区域30中覆盖上电极340。可以沿着上电极340的轮廓以基本均匀的厚度形成第一TFE层451。此外，第一TFE层451可以在外围区域40中覆盖像素限定层310，可以沿着像素限定层310的轮廓以基本均匀的厚度来形成第一TFE层451。可以使用具有柔性的无机材料来形成第一TFE层451。
可以在发光区域30和外围区域40中在第一TFE层451上形成第二TFE层452。可以使用具有柔性的有机材料来形成第二TFE层452。
可以在发光区域30和外围区域40中在第二TFE层452上形成第三TFE层453。第三TFE层453可以覆盖第二TFE层452，可以沿着第二TFE层452的轮廓以基本均匀的厚度来形成第三TFE层453。可以使用具有柔性的无机材料来形成第三TFE层453。可以形成包括第一TFE层451、第二TFE层452和第三TFE层453的TFE结构450。
在形成TFE结构450之后，可以从基底110去除刚性玻璃基底105。因此，可以制造图8中示出的OLED显示装置100。
图20示出了根据示例实施例的OLED显示装置的剖视图。除了扇出布线1500的数量和位置之外，图20中示出的OLED显示装置700可以具有与参照图1至图9描述的OLED显示装置100的构造基本相同或相似的构造。在图20中，可以不再重复对与参照图1至图9描述的元件基本相同或相似的元件的详细描述。
参照图20，OLED显示装置700可以包括基底110、缓冲层115、半导体元件250、发光结构200、扇出布线1500、电源布线610、平坦化层270、像素限定层310、TFE结构450等。扇出布线1500可以包括下扇出布线510、中扇出布线520和上扇出布线530。下扇出布线510可以包括第一下扇出布线511和第二下扇出布线512，中扇出布线520可以包括第一中扇出布线521和第二中扇出布线522。上扇出布线530可以包括第一上扇出布线531和第二上扇出布线532。
下扇出布线510可以在外围区域40中设置在基底110上。如上所述，下扇出布线510可以包括第一下扇出布线511和第二下扇出布线512。第一下扇出布线511和第二下扇出布线512可以彼此间隔开预定距离。在示例实施例中，下扇出布线510可以与基底110直接接触。例如，下扇出布线510可以与基底110的第二阻挡层114直接接触。数据信号可以施加到下扇出布线510。
中扇出布线520可以在外围区域40中设置在栅极绝缘层150上。中扇出布线520可以与下扇出布线510的至少一部分叠置。如上所述，中扇出布线520可以包括第一中扇出布线521和第二中扇出布线522。第一中扇出布线521和第二中扇出布线522可以彼此间隔开预定距离。在示例实施例中，第一中扇出布线521可以与第一下扇出布线511的至少一部分叠置。例如，第一中扇出布线521可以与第一下扇出布线511的第一侧部叠置。此外，第二中扇出布线522可以与第二下扇出布线512的至少一部分叠置。例如，第二中扇出布线522可以与第二下扇出布线512的第一侧部叠置。数据信号可以施加到中扇出布线520。
上扇出布线530可以在外围区域40中设置在第一绝缘中间层190上。上扇出布线530可以与下扇出布线510的至少一部分叠置。如上所述，上扇出布线530可以包括第一上扇出布线531和第二上扇出布线532。第一上扇出布线531和第二上扇出布线532可以彼此间隔开预定距离。在示例实施例中，第一上扇出布线531可以与第一下扇出布线511的至少一部分叠置。例如，第一上扇出布线531可以与第一下扇出布线511的第二侧部叠置。此外，第二上扇出布线532可以与第二下扇出布线512的至少一部分叠置。例如，第二上扇出布线532可以与第二下扇出布线512的第二侧部叠置。数据信号可以施加到上扇出布线530。
在示例实施例中，中扇出布线520、下扇出布线510和上扇出布线530可以交替且重复地布置。例如，第一中扇出布线521、第一下扇出布线511和第一上扇出布线531可以沿第三方向D3顺序布置。第二中扇出布线522、第二下扇出布线512和第二上扇出布线532可以沿第三方向D3顺序布置。
图21示出了根据示例实施例的OLED显示装置的剖视图。除了扇出布线2500的位置之外，图21中示出的OLED显示装置800可以具有与参照图20描述的OLED显示装置700的构造基本相同或相似的构造。在图21中，可以不再重复对与参照图20描述的元件基本相同或相似的元件的详细描述。
参照图21，OLED显示装置800可以包括基底110、缓冲层115、半导体元件250、发光结构200、扇出布线2500、电源布线610、平坦化层270、像素限定层310、TFE结构450等。扇出布线2500可以包括下扇出布线510、中扇出布线520和上扇出布线530。下扇出布线510可以包括第一下扇出布线511和第二下扇出布线512，中扇出布线520可以包括第一中扇出布线521和第二中扇出布线522。上扇出布线530可以包括第一上扇出布线531和第二上扇出布线532。
下扇出布线510可以在外围区域40中设置在基底110上。如上所述，下扇出布线510可以包括第一下扇出布线511和第二下扇出布线512。第一下扇出布线511和第二下扇出布线512可以彼此间隔开预定距离。在示例实施例中，下扇出布线510可以与基底110直接接触。例如，下扇出布线510可以与基底110的第二阻挡层114直接接触。数据信号可以施加到下扇出布线510。
中扇出布线520可以在外围区域40中设置在栅极绝缘层150上。中扇出布线520可以选择性地与下扇出布线510的至少一部分叠置。如上所述，中扇出布线520可以包括第一中扇出布线521和第二中扇出布线522。第一中扇出布线521和第二中扇出布线522可以彼此间隔开预定距离。在示例实施例中，第一中扇出布线521可以不与第一下扇出布线511叠置。此外，第二中扇出布线522可以不与第二下扇出布线512叠置。数据信号可以施加到中扇出布线520。
上扇出布线530可以在外围区域40中设置在第一绝缘中间层190上。上扇出布线530可以选择性地与下扇出布线510的至少一部分叠置。如上所述，上扇出布线530可以包括第一上扇出布线531和第二上扇出布线532。第一上扇出布线531和第二上扇出布线532可以彼此间隔开预定距离。在示例实施例中，第一上扇出布线531可以不与第一下扇出布线511叠置。此外，第二上扇出布线532可以不与第二下扇出布线512叠置。数据信号可以施加到上扇出布线530。
在示例实施例中，中扇出布线520、下扇出布线510和上扇出布线530可以交替且重复地布置。例如，第一中扇出布线521、第一下扇出布线511和第一上扇出布线531可以沿第三方向D3顺序布置，第二中扇出布线522、第二下扇出布线512和第二上扇出布线532可以沿第三方向D3顺序布置。
图22示出了示出根据示例实施例的OLED显示装置的剖视图。除了扇出布线3500的位置之外，图22中示出的OLED显示装置900可以具有与参照图1至图9描述的OLED显示装置100的构造基本相同或相似的构造。在图22中，可以不再重复对与参照图1至图9描述的元件基本相同或相似的元件的详细描述。
参照图22，OLED显示装置900可以包括基底110、缓冲层115、半导体元件250、发光结构200、扇出布线3500、电源布线610、平坦化层270、像素限定层310、TFE结构450等。扇出布线3500可以包括下扇出布线510、中扇出布线520和上扇出布线530。下扇出布线510可以包括第一下扇出布线511和第二下扇出布线512，中扇出布线520可以包括第一中扇出布线521和第二中扇出布线522。上扇出布线530可以包括第一上扇出布线531和第二上扇出布线532。
下扇出布线510可以在外围区域40中设置在基底110上。如上所述，下扇出布线510可以包括第一下扇出布线511和第二下扇出布线512。第一下扇出布线511和第二下扇出布线512可以彼此间隔开预定距离。在示例实施例中，下扇出布线510可以与基底110直接接触。换言之，下扇出布线510可以与基底110的第二阻挡层114直接接触。数据信号可以施加到下扇出布线510。
中扇出布线520可以在外围区域40中设置在栅极绝缘层150上。中扇出布线520可以与下扇出布线510的至少一部分和上扇出布线530的至少一部分叠置。如上所述，中扇出布线520可以包括第一中扇出布线521和第二中扇出布线522。第一中扇出布线521和第二中扇出布线522可以彼此间隔开预定距离。在示例实施例中，第一中扇出布线521可以与第一下扇出布线511的至少一部分和第一上扇出布线531的至少一部分叠置。例如，第一中扇出布线521的第一侧部可以与第一下扇出布线511的一部分叠置，第一中扇出布线521的第二侧部可以与第一上扇出布线531的第一侧部叠置。此外，第二中扇出布线522可以与第二下扇出布线512的至少一部分和第二上扇出布线532的至少一部分叠置。例如，第二中扇出布线522的第一侧部可以与第二下扇出布线512的一部分叠置，第二中扇出布线522的第二侧部可以与第二上扇出布线532的第一侧部叠置。数据信号可以施加到中扇出布线520。
上扇出布线530可以在外围区域40中设置在第一绝缘中间层190上。上扇出布线530可以与中扇出布线520的至少一部分和下扇出布线510的至少一部分叠置。如上所述，上扇出布线530可以包括第一上扇出布线531和第二上扇出布线532。第一上扇出布线531和第二上扇出布线532可以彼此间隔开预定距离。在示例实施例中，第一上扇出布线531可以与第一中扇出布线521的至少一部分和第二下扇出布线512的至少一部分叠置。例如，第一上扇出布线531可以与第一中扇出布线521的第二侧部和第二下扇出布线512的第一侧部叠置。此外，第二上扇出布线532可以与第二中扇出布线522的至少一部分叠置。例如，第二上扇出布线532可以与第二中扇出布线522的第二侧部叠置。数据信号可以施加到上扇出布线530。
在示例实施例中，下扇出布线510、中扇出布线520和上扇出布线530可以交替且重复地布置。例如，第一下扇出布线511、第一中扇出布线521和第一上扇出布线531可以沿第三方向D3顺序布置，第二下扇出布线512、第二中扇出布线522和第二上扇出布线532可以沿第三方向D3顺序布置。
通过总结和回顾，OLED显示装置可以包括显示区域和位于显示区域的一侧处的垫区域，所述显示区域包括发光区域和围绕发光区域的外围区域。多个垫可以设置在垫区域中，并且OLED显示装置可以通过垫接收从外部装置产生的多个信号。信号可以通过多条扇出布线施加到设置在发光区域中的多个发光结构，所述多条扇出布线设置在与垫区域相邻位置处的外围区域中。然而，当减小扇出布线之间的距离以减小外围区域(例如，死区)的尺寸时，可能发生扇出布线的短路(或损坏或切断等)现象。此外，当减小扇出布线中的每条的宽度以防止短路现象时，OLED显示装置的缺陷可能因扇出布线的布线电阻的增大而发生。
根据示例实施例的OLED显示装置包括具有三层结构的扇出布线，所述三层结构包括下扇出布线、中扇出布线和上扇出布线。根据示例实施例，可以防止或减少扇出布线之间的短路现象或者扇出布线的损坏或切断，并且可以减小布线电阻。因此，可以减少OLED显示装置的布线缺陷，并且可以减小死区。
实施例可以应用于包括OLED显示装置的各种显示装置。例如，本发明可以应用于车用显示装置、船用显示装置、飞行器用显示装置、便携式通信装置、用于显示或用于信息传输的显示装置、医用显示装置等。
在这里已经公开了示例实施例，虽然采用了特定的术语，但是将仅以一般的和描述性的含义来使用和解释它们，而不是为了限制的目的。在一些情形下，如本领域的普通技术人员将清楚的是，自提交本申请之时起，除非另外明确指出，否则结合具体实施例描述的特征、特性和/或元件可以单独使用或者与结合其他实施例描述的特征、特性和/或元件组合使用。因此，本领域技术人员将理解的是，在不脱离权利要求书中阐述的本发明的精神和范围的情况下，可以做出形式上和细节上的各种变化。

Claims (10)

1.一种有机发光二极管显示装置，所述有机发光二极管显示装置包括：
基底，具有显示区域和垫区域，所述显示区域包括发光区域和外围区域，所述垫区域位于所述显示区域的一侧；
多个发光结构，在所述发光区域中位于所述基底上；以及
多条扇出布线，所述多条扇出布线包括：下扇出布线，在所述外围区域中位于所述基底上；中扇出布线，位于所述下扇出布线上，所述中扇出布线与所述下扇出布线的至少一部分叠置；以及上扇出布线，位于所述中扇出布线上，所述上扇出布线与所述下扇出布线的至少一部分叠置。
2.根据权利要求1所述的有机发光二极管显示装置，其中，所述基底包括：
第一有机膜层；
第一阻挡层，位于所述第一有机膜层上；
第二有机膜层，位于所述第一阻挡层上；以及
第二阻挡层，位于所述第二有机膜层上，并且
其中，所述下扇出布线直接接触所述第二阻挡层。
3.根据权利要求1所述的有机发光二极管显示装置，其中，所述多条扇出布线位于所述外围区域的位于所述发光区域与所述垫区域之间的部分中，并且所述多条扇出布线中的每条包括直线部分和斜线部分，
其中，所述多条扇出布线中的每条的所述直线部分沿第一方向从所述垫区域延伸到所述显示区域中，所述多条扇出布线中的每条的所述斜线部分沿与所述第一方向不同的方向延伸，并且
其中，所述直线部分和所述斜线部分一体形成，所述斜线部分具有连接到所述直线部分的第一远端和在所述发光区域的一侧对齐的第二远端。
4.根据权利要求1所述的有机发光二极管显示装置，其中，所述下扇出布线、所述中扇出布线和所述上扇出布线位于彼此不同的层处。
5.根据权利要求1所述的有机发光二极管显示装置，其中，所述下扇出布线的第一侧部与所述中扇出布线叠置，所述下扇出布线的第二侧部与所述上扇出布线叠置，并且
其中，所述第一侧部与所述第二侧部相对。
6.根据权利要求1所述的有机发光二极管显示装置，所述有机发光二极管显示装置还包括：
电源布线，位于所述多条扇出布线上。
7.根据权利要求1所述的有机发光二极管显示装置，其中：所述多条扇出布线包括第一扇出布线至第N扇出布线，其中，N为4的倍数，
所述第一扇出布线至所述第N扇出布线中的第4K+1扇出布线对应于所述中扇出布线，
所述第一扇出布线至所述第N扇出布线中的第4K+2扇出布线和第4K+4扇出布线对应于所述下扇出布线，并且
所述第一扇出布线至所述第N扇出布线中的第4K+3扇出布线对应于所述上扇出布线，其中，K为0与(N/4)-1之间的整数，并且
其中，所述第4K+1扇出布线与所述第4K+2扇出布线的第一侧部叠置，所述第4K+3扇出布线与所述第4K+2扇出布线的第二侧部和所述第4K+4扇出布线的第一侧部叠置。
8.根据权利要求1所述的有机发光二极管显示装置，其中，所述垫区域包括：
弯曲区域，与所述显示区域相邻；以及
垫电极区域，与所述显示区域分隔开，并且
所述有机发光二极管显示装置还包括：多个垫电极，位于所述垫电极区域中，所述多个垫电极电连接到外部装置；以及连接电极，位于所述弯曲区域中，所述连接电极使所述多条扇出布线和所述多个垫电极电连接。
9.根据权利要求1所述的有机发光二极管显示装置，所述有机发光二极管显示装置还包括：
缓冲层，位于所述基底上，所述缓冲层在所述外围区域中覆盖所述下扇出布线；以及
多个半导体元件，位于所述缓冲层与所述多个发光结构之间，并且
其中，所述多个半导体元件中的每个包括：
有源层，位于所述缓冲层上；
栅极绝缘层，在所述缓冲层上覆盖所述有源层；
第一栅电极，位于所述栅极绝缘层上；
第一绝缘中间层，在所述栅极绝缘层上覆盖所述第一栅电极和所述中扇出布线；
第二栅电极，位于所述第一绝缘中间层上；
第二绝缘中间层，在所述第一绝缘中间层上覆盖所述第二栅电极和所述上扇出布线；以及
源电极和漏电极，位于所述第二绝缘中间层上。
10.根据权利要求1所述的有机发光二极管显示装置，所述有机发光二极管显示装置还包括：
薄膜封装结构，位于所述多个发光结构上，
其中，所述多个发光结构中的每个包括：
下电极；
发光层，位于所述下电极上；以及
上电极，位于所述发光层上，并且
其中，所述薄膜封装结构包括：
第一薄膜封装层，位于所述上电极上，所述第一薄膜封装层包括具有柔性的无机材料；
第二薄膜封装层，位于所述第一薄膜封装层上，所述第二薄膜封装层包括具有柔性的有机材料；以及
第三薄膜封装层，位于所述第二薄膜封装层上，所述第三薄膜封装层包括具有柔性的所述无机材料。
CN201910767607.5A 2018-08-20 2019-08-20 有机发光二极管显示装置 Pending CN110854156A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2018-0096654 2018-08-20
KR1020180096654A KR102560393B1 (ko) 2018-08-20 2018-08-20 유기 발광 표시 장치

Publications (1)

Publication Number Publication Date
CN110854156A true CN110854156A (zh) 2020-02-28

Family

ID=69523052

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910767607.5A Pending CN110854156A (zh) 2018-08-20 2019-08-20 有机发光二极管显示装置

Country Status (3)

Country Link
US (1) US11355568B2 (zh)
KR (1) KR102560393B1 (zh)
CN (1) CN110854156A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111463220A (zh) * 2020-04-09 2020-07-28 深圳市华星光电半导体显示技术有限公司 阵列基板及显示装置

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107910335A (zh) * 2017-11-08 2018-04-13 武汉华星光电半导体显示技术有限公司 柔性显示面板、柔性显示面板制作方法及显示装置
CN109270755B (zh) * 2018-09-30 2020-10-16 惠科股份有限公司 一种显示面板和显示装置
KR20210065281A (ko) * 2019-11-26 2021-06-04 삼성디스플레이 주식회사 유기 발광 표시 장치
KR20210126202A (ko) * 2020-04-09 2021-10-20 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
KR20220016407A (ko) 2020-07-31 2022-02-09 삼성디스플레이 주식회사 디스플레이 장치

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101353493B1 (ko) * 2007-02-28 2014-01-24 삼성디스플레이 주식회사 어레이 기판, 이의 제조 방법 및 이를 갖는 표시장치
KR101065318B1 (ko) * 2009-12-03 2011-09-16 삼성모바일디스플레이주식회사 플렉서블 디스플레이 장치의 제조 방법
KR20140053626A (ko) * 2012-10-26 2014-05-08 삼성디스플레이 주식회사 표시 장치 및 유기 발광 표시 장치
US9391124B2 (en) * 2013-07-02 2016-07-12 Samsung Display Co., Ltd. Organic light emitting diode display
KR102130139B1 (ko) 2013-07-30 2020-07-03 엘지디스플레이 주식회사 산화물 반도체를 이용한 박막 트랜지스터 기판을 포함하는 유기발광 다이오드 표시장치 및 그 제조 방법
KR20150043890A (ko) * 2013-10-15 2015-04-23 삼성디스플레이 주식회사 유기 발광 표시 장치
KR20150077076A (ko) 2013-12-27 2015-07-07 삼성디스플레이 주식회사 표시 패널, 이를 포함하는 표시 장치 및 이의 제조 방법
KR20170005245A (ko) 2015-07-01 2017-01-12 삼성디스플레이 주식회사 표시 장치
KR102525124B1 (ko) * 2016-04-05 2023-04-26 삼성디스플레이 주식회사 표시 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111463220A (zh) * 2020-04-09 2020-07-28 深圳市华星光电半导体显示技术有限公司 阵列基板及显示装置

Also Published As

Publication number Publication date
KR20200021569A (ko) 2020-03-02
KR102560393B1 (ko) 2023-07-28
US20200058725A1 (en) 2020-02-20
US11355568B2 (en) 2022-06-07

Similar Documents

Publication Publication Date Title
CN106997894B (zh) 有机发光显示装置
CN110854156A (zh) 有机发光二极管显示装置
US10896946B2 (en) Organic light emitting diode display device
US10937838B2 (en) Organic light emitting display device
KR20190100554A (ko) 유기 발광 표시 장치
US11411060B2 (en) Organic light-emitting display device having multiple wirings and an encapsulation layer including stacked layers
CN110364553B (zh) 有机发光二极管显示装置
CN112703606A (zh) 有机发光显示装置
US11527601B2 (en) Organic light emitting diode display device with reduced contact resistance in a current concentration region
US11081538B2 (en) Organic light emitting diode display device having a circuit structure buried in a substrate thereof
CN111490073A (zh) 有机发光二极管显示装置
US10665820B2 (en) Display device
KR20190091395A (ko) 유기 발광 표시 장치
WO2019156024A1 (ja) 表示装置
KR102591727B1 (ko) 정전기 방지 다이오드 및 정전기 방지 구조물을 포함하는 유기 발광 표시 장치
US20210296407A1 (en) Organic light emitting diode display device
CN113272969A (zh) 有机发光显示装置
US20220415992A1 (en) Display device
US20220115475A1 (en) Display device and manufacturing method thereof
US11532689B2 (en) Organic light emitting diode display device and method of manufacturing the same
US11094774B2 (en) Organic light emitting diode display device
JP2018198166A (ja) 表示装置
CN113299688A (zh) 显示面板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination