KR20200021569A - 유기 발광 표시 장치 - Google Patents

유기 발광 표시 장치 Download PDF

Info

Publication number
KR20200021569A
KR20200021569A KR1020180096654A KR20180096654A KR20200021569A KR 20200021569 A KR20200021569 A KR 20200021569A KR 1020180096654 A KR1020180096654 A KR 1020180096654A KR 20180096654 A KR20180096654 A KR 20180096654A KR 20200021569 A KR20200021569 A KR 20200021569A
Authority
KR
South Korea
Prior art keywords
fan
out wiring
light emitting
disposed
layer
Prior art date
Application number
KR1020180096654A
Other languages
English (en)
Other versions
KR102560393B1 (ko
Inventor
김태근
가지현
엄기명
이광세
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020180096654A priority Critical patent/KR102560393B1/ko
Priority to US16/542,850 priority patent/US11355568B2/en
Priority to CN201910767607.5A priority patent/CN110854156A/zh
Publication of KR20200021569A publication Critical patent/KR20200021569A/ko
Application granted granted Critical
Publication of KR102560393B1 publication Critical patent/KR102560393B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H01L51/52—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/44—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H01L27/32—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L51/56—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/311—Flexible OLED
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H10K59/8731—Encapsulations multilayered coatings having a repetitive structure, e.g. having multiple organic-inorganic bilayers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Optics & Photonics (AREA)

Abstract

유기 발광 표시 장치는 발광 영역 및 주변 영역을 포함하는 표시 영역, 표시 영역의 일측에 위치하는 패드 영역을 갖는 기판, 기판 상의 발광 영역에 배치되는 복수의 발광 구조물들 및 기판 상의 주변 영역에 배치되는 하부 팬-아웃 배선, 하부 팬-아웃 배선 상에 배치되고, 하부 팬-아웃 배선의 적어도 일부와 중첩하는 중간 팬-아웃 배선 및 중간 팬-아웃 배선 상에 배치되고, 하부 팬-아웃 배선의 적어도 일부와 중첩하는 상부 팬-아웃 배선을 포함하는 복수의 팬-아웃 배선들을 포함할 수 있다. 이에 따라, 유기 발광 표시 장치의 배선 불량을 감소시키면서 데드 스페이스를 줄일 수 있다.

Description

유기 발광 표시 장치{ORGANIC LIGHT EMITTING DIODE DISPLAY DEVICE}
본 발명은 유기 발광 표시 장치에 관한 것이다. 보다 상세하게는, 본 발명은 복수의 팬-아웃 배선들을 포함하는 유기 발광 표시 장치에 관한 것이다.
평판 표시 장치는 경량 및 박형 등의 특성으로 인하여, 음극선관 표시 장치를 대체하는 표시 장치로써 사용되고 있다. 이러한 평판 표시 장치의 대표적인 예로서 액정 표시 장치와 유기 발광 표시 장치가 있다.
유기 발광 표시 장치는 발광 영역 및 상기 발광 영역을 둘러싸는 주변 영역을 포함하는 표시 영역 및 상기 표시 영역의 일측에 위치하는 패드 영역을 가질 수 있다. 상기 패드 영역에는 복수의 패드들이 배치될 수 있고, 상기 패드들을 통해 외부 장치로부터 복수의 신호들을 수신할 수 있다. 상기 신호들이 상기 패드 영역과 인접하여 위치하는 주변 영역에 배치된 복수의 팬-아웃 배선들을 통해 발광 영역에 배치된 복수의 발광 구조물들에 전달될 수 있다. 다만, 상기 주변 영역(예를 들어, 데드 스페이스)의 크기를 감소시키기 위해 상기 팬-아웃 배선들 사이의 거리를 감소시키는 경우, 상기 팬-아웃 배선들 간의 단락 현상이 발생될 수 있다. 또한 상기 단락 현상을 방지하기 위해 상기 팬-아웃 배선들 각각의 폭을 감소시키는 경우, 상기 팬-아웃 배선의 배선 저항이 상대적으로 증가됨에 따라 상기 유기 발광 표시 장치의 불량을 야기시킬 수 있다.
본 발명의 목적은 유기 발광 표시 장치를 제공하는 것이다.
그러나, 본 발명이 상술한 목적에 의해 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
전술한 본 발명의 목적을 달성하기 위하여, 본 발명의 예시적인 실시예들에 따른 유기 발광 표시 장치는 발광 영역 및 주변 영역을 포함하는 표시 영역, 상기 표시 영역의 일측에 위치하는 패드 영역을 갖는 기판, 상기 기판 상의 발광 영역에 배치되는 복수의 발광 구조물들 및 상기 기판 상의 주변 영역에 배치되는 하부 팬-아웃 배선, 상기 하부 팬-아웃 배선 상에 배치되고, 상기 하부 팬-아웃 배선의 적어도 일부와 중첩하는 중간 팬-아웃 배선 및 상기 중간 팬-아웃 배선 상에 배치되고, 상기 하부 팬-아웃 배선의 적어도 일부와 중첩하는 상부 팬-아웃 배선을 포함하는 복수의 팬-아웃 배선들을 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 기판은 제1 유기 필름층, 상기 제1 유기 필름층 상에 배치되는 제1 베리어층, 상기 제1 베리어층 상에 배치되는 제2 유기 필름층 및 상기 제2 유기 필름층 상에 배치되는 제2 베리어층을 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 하부 팬-아웃 배선은 상기 제2 베리어층과 직접적으로 접촉할 수 있다.
예시적인 실시예들에 있어서, 상기 팬-아웃 배선들은 상기 주변 영역 중 상기 발광 영역과 상기 패드 영역 사이에 위치한 주변 영역에 배치될 수 있다.
예시적인 실시예들에 있어서, 상기 팬-아웃 배선들 각각은 직선부 및 사선부를 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 팬-아웃 배선들 각각의 직선부는 상기 패드 영역으로부터 상기 표시 영역으로의 방향인 제1 방향으로 연장하고, 상기 팬-아웃 배선들 각각의 사선부는 상기 제1 방향과 다른 방향으로 연장할 수 있다.
예시적인 실시예들에 있어서, 상기 직선부 및 상기 사선부는 일체로 형성될 수 있다.
예시적인 실시예들에 있어서, 상기 사선부는 상기 직선부와 연결되는 제1 단부 및 상기 발광 영역의 일측에 얼라인되는 제2 단부를 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 하부, 중간 및 상부 팬-아웃 배선들은 서로 다른 층에 위치할 수 있다.
예시적인 실시예들에 있어서, 상기 하부 팬-아웃 배선의 제1 측부와 상기 중간 팬-아웃 배선이 중첩할 수 있고, 상기 하부 팬-아웃 배선의 제1 측부와 반대되는 제2 측부와 상기 상부 팬-아웃 배선이 중첩할 수 있다.
예시적인 실시예들에 있어서, 상기 팬-아웃 배선들 상에 배치되는 전원 전압 배선을 더 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 팬-아웃 배선들은 제1 내지 제N(단, N은 4의 배수) 팬-아웃 배선들을 포함하고, 상기 제1 내지 제N 팬-아웃 배선들 중 제4K+1(단, K는 0과 (N/4)-1 사이의 정수) 팬-아웃 배선은 상기 중간 팬-아웃 배선에 해당되고, 상기 제1 내지 제N 팬-아웃 배선들 중 제4K+2 및 제4K+4 팬-아웃 배선들은 상기 하부 팬-아웃 배선들에 해당되며, 상기 제1 내지 제N 팬-아웃 배선들 중 제4K+3 팬-아웃 배선은 상기 상부 팬-아웃 배선에 해당되고, 상기 제4K+1 팬-아웃 배선은 상기 제4K+2 팬-아웃 배선의 제1 측부와 중첩하고, 상기 4K+3 팬-아웃 배선은 상기 제4K+2 팬-아웃 배선의 제2 측부 및 상기 제4K+4 팬-아웃 배선의 제1 측부와 중첩할 수 있다.
예시적인 실시예들에 있어서, 상기 기판의 상기 패드 영역은 상기 표시 영역에 인접하여 위치하는 벤딩 영역 및 상기 표시 영역으로부터 이격되는 패드 전극 영역을 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 패드 영역에 배치되고, 외부 장치와 전기적으로 연결되는 복수의 패드 전극들 및 상기 벤딩 영역에 배치되고, 상기 팬-아웃 배선들 및 상기 배선 구조물과 상기 패드 전극들을 전기적으로 연결시키는 연결 전극들을 더 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 기판 상에 배치되며 상기 주변 영역에서 상기 하부 팬-아웃 배선을 덮는 버퍼층 및 상기 버퍼층과 상기 발광 구조물들 사이에 배치되는 복수의 반도체 소자들을 더 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 반도체 소자는 상기 버퍼층 상에 배치되는 액티브층, 상기 버퍼층 상에 배치되며 액티브층을 덮는 게이트 절연층, 상기 게이트 절연층 상에 배치되는 제1 게이트 전극, 상기 게이트 절연층 상에 배치되며 상기 제1 게이트 전극 및 상기 중간 팬-아웃 배선을 덮는 제1 층간 절연층, 상기 제1 층간 절연층 상에 배치되는 제2 게이트 전극, 상기 제1 층간 절연층 상에 배치되며 상기 제2 게이트 전극 및 상기 상부 팬-아웃 배선을 덮는 제2 층간 절연층 및 상기 제2 층간 절연층 상에 배치되는 소스 및 드레인 전극들을 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 발광 구조물 상에 배치되는 박막 봉지 구조물을 더 포함하고, 상기 발광 구조물들 각각은 하부 전극, 상기 하부 전극 상에 배치되는 발광층 및 상기 발광층 상에 배치되는 상부 전극을 포함하고, 상기 박막 봉지 구조물은 상기 상부 전극 상에 배치되고, 가요성을 갖는 무기 물질을 포함하는 제1 박막 봉지층, 상기 제1 박막 봉지 구조물 상에 배치되고, 가요성을 갖는 유기 물질을 포함하는 제2 박막 봉지층 및 상기 제2 박막 봉지층 상에 배치되고, 가요성을 갖는 상기 무기 물질을 포함하는 제3 박막 봉지층을 포함할 수 있다.
전술한 본 발명의 목적을 달성하기 위하여, 본 발명의 예시적인 실시예들에 따른 유기 발광 표시 장치는 발광 영역 및 주변 영역을 포함하는 표시 영역, 상기 표시 영역의 일측에 위치하는 패드 영역을 갖는 기판, 상기 기판 상에 배치되는 버퍼층, 상기 버퍼층 상의 발광 영역에 배치되는 복수의 발광 구조물들 및 상기 기판 상의 상기 주변 영역 중 상기 발광 영역과 상기 패드 영역 사이에 위치한 주변 영역에 배치되고, 상기 버퍼층과 상기 기판 사이에 배치되는 하부 팬-아웃 배선, 상기 하부 팬-아웃 배선 상에 배치되고, 상기 하부 팬-아웃 배선의 적어도 일부와 선택적으로 중첩하는 중간 팬-아웃 배선 및 상기 중간 팬-아웃 배선 상에 배치되고, 상기 하부 팬-아웃 배선의 적어도 일부와 선택적으로 중첩하는 상부 팬-아웃 배선을 포함하는 복수의 팬-아웃 배선들을 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 기판은 제1 유기 필름층, 상기 제1 유기 필름층 상에 배치되는 제1 베리어층, 상기 제1 베리어층 상에 배치되는 제2 유기 필름층 및 상기 제2 유기 필름층 상에 배치되는 제2 베리어층을 포함하고, 상기 하부 팬-아웃 배선은 상기 제2 베리어층과 직접적으로 접촉할 수 있다.
예시적인 실시예들에 있어서, 상기 팬-아웃 배선들 각각은 직선부 및 사선부를 포함하고, 상기 팬-아웃 배선들 각각의 직선부는 상기 패드 영역으로부터 상기 표시 영역으로의 방향인 제1 방향으로 연장하고, 상기 팬-아웃 배선들 각각의 사선부는 상기 제1 방향과 다른 방향으로 연장하며, 상기 중간, 하부 및 상부 팬-아웃 배선들은 번갈아 가며 배치될 수 있다.
본 발명의 예시적인 실시예들에 따른 유기 발광 표시 장치는 하부 팬-아웃 배선, 중간 팬-아웃 배선 및 상부 팬-아웃 배선으로 구성된 3층 구조를 갖는 팬-아웃 배선들을 포함함으로써, 상기 팬-아웃 배선들 간의 단락 현상이 줄이며 상기 팬-아웃 배선들의 배선 저항도 감소시킬 수 있다. 이에 따라, 유기 발광 표시 장치의 배선 불량을 감소시키면서 데드 스페이스를 줄일 수 있다.
다만, 본 발명의 효과가 상술한 효과들로 한정되는 것이 아니며, 본발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1은 본 발명의 예시적인 실시예들에 따른 유기 발광 표시 장치를 나타내는 평면도이다.
도 2는 유기 발광 표시 장치의 일 예를 나타내는 평면도이다.
도 3은 도 1의 유기 발광 표시 장치가 벤딩된 형상을 설명하기 위한 사시도이다.
도 4는 도 1의 유기 발광 표시 장치와 전기적으로 연결된 외부 장치를 설명하기 위한 블록도이다.
도 5는 도 1의 유기 발광 표시 장치에 포함된 팬-아웃 배선을 설명하기 위한 평면도이다.
도 6은 도 5의 유기 발광 표시 장치의 "A" 영역을 확대 도시한 평면도이다.
도 7은 도 6의 유기 발광 표시 장치에 포함된 팬-아웃 배선을 설명하기 위한 평면도이다.
도 8은 도 5의 I-I'라인 및 II-II'라인을 따라 절단한 단면도이다.
도 9는 도 8의 유기 발광 표시 장치에 포함된 유기 발광 다이오드 및 트랜지스터들을 설명하기 위한 회로도이다.
도 10 내지 19는 본 발명의 예시적인 실시예들에 따른 유기 발광 표시 장치의 제조 방법을 나타내는 단면도들이다.
도 20은 본 발명의 예시적인 실시예들에 따른 유기 발광 표시 장치를 나타내는 단면도이다.
도 21은 본 발명의 예시적인 실시예들에 따른 유기 발광 표시 장치를 나타내는 단면도이다.
도 22는 본 발명의 예시적인 실시예들에 따른 유기 발광 표시 장치를 나타내는 단면도이다.
이하, 첨부한 도면들을 참조하여, 본 발명의 예시적인 실시예들에 따른 유기 발광 표시 장치들 및 유기 발광 표시 장치의 제조 방법에 대하여 상세하게 설명한다. 첨부한 도면들에 있어서, 동일하거나 유사한 구성 요소들에 대해서는 동일하거나 유사한 참조 부호들을 사용한다.
도 1은 본 발명의 예시적인 실시예들에 따른 유기 발광 표시 장치를 나타내는 평면도이고, 도 2는 유기 발광 표시 장치의 일 예를 나타내는 평면도이며, 도 3은 도 1의 유기 발광 표시 장치가 벤딩된 형상을 설명하기 위한 사시도이고, 도 4는 도 1의 유기 발광 표시 장치와 전기적으로 연결된 외부 장치를 설명하기 위한 블록도이다.
도 1, 3 및 4를 참조하면, 유기 발광 표시 장치(100)는 표시 영역(10) 및 패드 영역(60)을 포함할 수 있다. 표시 영역(10)에는 복수의 발광 구조물들(200)이 배치될 수 있고, 표시 영역(10)의 일측에 패드 영역(60)이 위치할 수 있다. 패드 영역(60)은 벤딩 영역(50) 및 패드 전극 영역(70)을 포함할 수 있다. 패드 전극 영역(70)에는 외부 장치(101)와 전기적으로 연결되는 패드 전극들(470)이 배치될 수 있다. 또한, 벤딩 영역(50)은 표시 영역(10)과 패드 전극 영역(70) 사이에 위치할 수 있고, 벤딩 영역(50)에는 연결 전극들(335)이 배치될 수 있다. 예시적인 실시예들에 있어서, 패드 영역(60)의 폭은 표시 영역(10)의 폭보다 작은 폭을 가질 수 있다. 예를 들면, 유기 발광 표시 장치(100)의 평면도에서 표시 영역(10)은 유기 발광 표시 장치(100)의 상면에 평행한 방향(예를 들어, 제3 방향(D3))으로 연장하는 제1 폭(W1)을 가질 수 있고, 패드 영역(60)은 제3 방향(D3)으로 연장하며 제1 폭(W1)보다 작은 제2 폭(W2)을 가질 수 있다. 다른 예시적인 실시예들에 있어서, 도 2에 도시된 바와 같이, 표시 영역(10)의 폭과 패드 영역(60)의 폭은 동일할 수도 있다. 또 다른 예시적인 실시예들에 있어서, 유기 발광 표시 장치(100)는 벤딩 영역(50)을 포함하지 않을 수도 있다. 예를 들면, 표시 영역(10)과 패드 전극 영역(70)이 인접하여 위치할 수도 있다.
표시 영역(10)은 발광 영역(30) 및 발광 영역(30)을 둘러싸는 주변 영역(40)을 포함할 수 있다. 광을 방출하는 발광 구조물들(200)은 발광 영역(30)에 배치될 수 있고, 주변 영역(40)에는 복수의 배선들이 배치될 수 있다. 예시적인 실시예들에 있어서, 발광 영역(30)과 벤딩 영역(50)(또는 패드 영역(60)) 사이에 위치하는 주변 영역(40)(예를 들어, 도 8의 주변 영역(40))에 팬-아웃 배선들이 배치될 수 있다. 상기 배선들 및 상기 팬-아웃 배선들은 패드 전극들(470) 및 연결 전극(335)과 발광 구조물(200)을 전기적으로 연결시킬 수 있다. 예를 들면, 상기 배선들 및 상기 팬-아웃 배선들은 데이터 신호 배선, 스캔 신호 배선, 발광 신호 배선, 초기화 신호 배선, 전원 전압 배선 등을 포함할 수 있다. 또한, 주변 영역(40)에는 스캔 드라이버, 데이터 드라이버 등이 배치될 수도 있다.
다만, 도 1에서 발광 영역(30)을 둘러싸는 주변 영역(40)의 폭이 동일한 것으로 도시되어 있으나, 본 발명의 구성이 이에 한정되는 것은 아니다. 예를 들면, 주변 영역(40)은 제3 방향(D3)으로 연장하는 제1 영역 및 제3 방향(D3)과 직교하는 제1 방향(D1) 또는 제2 방향(D2)으로 연장하는 제2 영역을 포함할 수 있다. 다시 말하면, 주변 영역(40)의 제1 영역은 발광 영역(30)의 상부 및 벤딩 영역(50)과 인접하여 위치할 수 있고, 주변 영역(40)의 제2 영역은 발광 영역(30)의 양측부(예를 들어, 발광 영역(30)의 좌측 및 우측)에 위치할 수 있다. 여기서, 상기 제2 영역의 제3 방향(D3)으로 연장하는 폭은 상기 제1 영역의 제1 방향(D1) 또는 제2 방향(D2)으로 연장하는 폭보다 상대적으로 작을 수도 있다. 벤딩 영역(50)이 벤딩됨으로써, 패드 전극 영역(70)이 유기 발광 표시 장치(100)의 저면에 위치할 수 있다(도 3 참조). 다시 말하면, 패드 전극 영역(70)이 유기 발광 표시 장치(100)의 저면 상에 위치하는 경우, 벤딩 영역(50)은 구부러진 형상을 가질 수 있다.
외부 장치(101)는 유기 발광 표시 장치(100)와 연성 인쇄 회로 기판을 통해 전기적으로 연결될 수 있다. 외부 장치(101)는 데이터 신호, 스캔 신호, 발광 신호, 초기화 신호, 전원 전압 등을 유기 발광 표시 장치(100)에 제공할 수 있다. 또한, 상기 연성 인쇄 회로 기판에는 구동 집적 회로가 실장될 수 있다. 다른 예시적인 실시예들에 있어서, 상기 구동 집적 회로가 패드 전극들(470)과 인접하여 유기 발광 표시 장치(100)에 실장될 수도 있다.
도 5는 도 1의 유기 발광 표시 장치에 포함된 팬-아웃 배선을 설명하기 위한 평면도이고, 도 6은 도 5의 유기 발광 표시 장치의 "A" 영역을 확대 도시한 평면도이며, 도 7은 도 5의 유기 발광 표시 장치에 포함된 팬-아웃 배선을 설명하기 위한 평면도이다.
도 5, 6 및 7을 참조하면, 유기 발광 표시 장치(100)는 아래에 설명될 기판, 복수의 팬-아웃 배선들(500) 등을 포함할 수 있다. 여기서, 팬-아웃 배선들(500)은 하부 팬-아웃 배선(510), 중간 팬-아웃 배선(520) 및 상부 팬-아웃 배선(530)을 포함할 수 있다(예를 들어, 제1 팬-아웃 배선 그룹). 또한, 하부 팬-아웃 배선(510)은 제1 하부 팬-아웃 배선(511), 제2 하부 팬-아웃 배선(512) 및 제3 하부 팬-아웃 배선(513)을 포함할 수 있고, 중간 팬-아웃 배선(520)은 제1 중간 팬-아웃 배선(521) 및 제2 중간 팬-아웃 배선(522)을 포함할 수 있으며, 상부 팬-아웃 배선(530)은 제1 상부 팬-아웃 배선(531) 및 제2 상부 팬-아웃 배선(532)을 포함할 수 있다.
예를 들면, 도 5에는 편의상 팬-아웃 배선들(500)이 하부 팬-아웃 배선(510), 중간 팬-아웃 배선(520) 및 상부 팬-아웃 배선(530)을 포함하는 것으로 도시되어 있으나, 팬-아웃 배선들(500)은 실질적으로 상기 제1 팬-아웃 배선 그룹뿐만 아니라 팬-아웃 배선(514) 및 팬-아웃 배선(514)을 기준으로 상기 제1 팬-아웃 배선 그룹과 대칭적으로 배치되는 7개의 팬-아웃 배선들(예를 들어, 제2 팬-아웃 배선 그룹)을 더 포함할 수 있다. 여기서, 상기 제1 팬-아웃 배선 그룹과 상기 제2 팬-아웃 배선 그룹은 실질적으로 동일한 구성을 가질 수 있다. 즉, 팬-아웃 배선들(500)은 15개의 팬-아웃 배선들을 포함할 수 있다. 다만, 설명의 편의를 위해 팬-아웃 배선들(500)이 상기 제1 팬-아웃 배선 그룹을 포함하는 것으로 설명한다. 예시적인 실시예들에 있어서, 팬-아웃 배선들(500)에는 데이터 신호가 제공될 수 있다.
예시적인 실시예들에 있어서, 하부 팬-아웃 배선(510), 중간 팬-아웃 배선(520) 및 상부 팬-아웃 배선(530)은 서로 다른 층에 배치될 수 있다. 예를 들면, 상기 기판 상에 하부 팬-아웃 배선(510)이 배치될 수 있고, 하부 팬-아웃 배선(510) 상에 중간 팬-아웃 배선(520)이 배치될 수 있으며, 중간 팬-아웃 배선(520) 상에 상부 팬-아웃 배선(530)이 배치될 수 있다. 또한, 중간 팬-아웃 배선(520)은 하부 팬-아웃 배선(510)의 적어도 일부와 중첩할 수 있고, 상부 팬-아웃 배선(530)은 하부 팬-아웃 배선(510)의 적어도 일부와 중첩할 수 있다. 예를 들면, 도 6에 도시된 바와 같이, 제1 중간 팬-아웃 배선(521)은 제1 하부 팬-아웃 배선(511)의 제1 측부와 중첩할 수 있고, 제1 상부 팬-아웃 배선(531)은 제1 하부 팬-아웃 배선(511)의 제2 측부 및 제2 하부 팬-아웃 배선(512)의 제1 측부와 중첩할 수 있으며, 제2 중간 팬-아웃 배선(522)은 제2 하부 팬-아웃 배선(512)의 제2 측부 및 제3 하부 팬-아웃 배선(513)의 제1 측부와 중첩할 수 있고, 제2 상부 팬-아웃 배선(532)은 제3 하부 팬-아웃 배선(513)의 제2 측부와 중첩할 수 있다. 여기서, 상기 제1 측부와 상기 제2 측부는 대향할 수 있다.
상기 기판 상의 주변 영역(40)(예를 들어, 발광 영역(30)과 벤딩 영역(50) 사이에 위치하는 주변 영역(40))에는 팬-아웃 배선들(500)이 배치될 수 있다. 팬-아웃 배선들(500) 각각은 직선부 및 사선부를 가질 수 있다. 상기 직선부는 패드 영역(60)으로부터 표시 영역(10)으로의 방향인 제1 방향(D1)으로 연장할 수 있고, 상기 사선부는 제1 방향(D1)과 다른 방향으로 연장할 수 있다. 여기서, 상기 직선부와 상기 사선부는 일체로 형성될 수 있다. 또한, 상기 사선부는 상기 직선부와 연결되는 제1 단부 및 발광 영역(30)의 일측에 얼라인되는 제2 단부를 포함할 수 있다. 상기 사선부의 제2 단부는 발광 영역(30)에 배치되는 데이터 배선과 연결될 수 있고, 상기 데이터 배선은 발광 구조물(200)과 연결될 수 있다. 이에 따라, 발광 구조물(200)에 데이터 신호가 제공될 수 있다. 한편, 팬-아웃 배선(514)은 직선부만 가질 수 있다.
예를 들면, 도 7의 왼쪽에 도시된 제1 하부 팬-아웃 배선(511)을 참조하면, 제1 하부 팬-아웃 배선(511)은 직선부(511A) 및 사선부(511B)를 가질 수 있다. 직선부(511A)는 패드 영역(60)으로부터 제1 방향(D1)으로 연장할 수 있고, 사선부(511B)는 제1 방향(D1)과 다른 방향으로 연장할 수 있다. 여기서, 직선부(511A)와 사선부(511B)는 일체로 형성될 수 있다. 또한, 도 7의 오른쪽에 도시된 제1 하부 팬-아웃 배선(511)을 참조하면, 사선부(501B)는 직선부(501A)와 연결되는 제1 단부(511C) 및 발광 영역(30)의 일측에 얼라인되는 제2 단부(511D)를 포함할 수 있다.
이러한 방식으로, 제2 하부 팬-아웃 배선(512), 제3 하부 팬-아웃 배선(513), 제1 중간 팬-아웃 배선(521), 제2 중간 팬-아웃 배선(522), 제1 상부 팬-아웃 배선(531) 및 제2 상부 팬-아웃 배선(532) 각각도 직선부, 사선부, 제1 단부 및 제2 단부를 가질 수 있다.
다만, 팬-아웃 배선들(500)이 7개의 팬-아웃 배선들을 포함하는 것으로 설명하였으나 본 발명의 구성이 이에 한정되는 것은 아니다. 예를 들면, 팬-아웃 배선들(500)은 적어도 4개의 팬-아웃 배선들을 포함할 수도 있다.
다시 말하면, 팬-아웃 배선들(500)은 제1 내지 제N(단, N은 4의 배수) 팬-아웃 배선들을 포함할 수 있고, 상기 제1 내지 제N 팬-아웃 배선들 중 제4K+1(단, K는 0과 (N/4)-1 사이의 정수) 팬-아웃 배선은 중간 팬-아웃 배선(520)에 해당될 수 있고, 상기 제1 내지 제N 팬-아웃 배선들 중 제4K+2 및 제4K+4 팬-아웃 배선들은 하부 팬-아웃 배선(510)에 해당될 수 있으며, 상기 제1 내지 제N 팬-아웃 배선들 중 제4K+3 팬-아웃 배선은 상부 팬-아웃 배선(530)에 해당될 수 있다. 또한, 상기 제4K+1 팬-아웃 배선은 상기 제4K+2 팬-아웃 배선의 제1 측부와 중첩할 수 있고, 상기 4K+3 팬-아웃 배선은 상기 제4K+2 팬-아웃 배선의 제2 측부 및 상기 제4K+4 팬-아웃 배선의 제1 측부와 중첩할 수 있다. 더욱이, 상기 제4K+1 팬-아웃 배선들, 상기 제4K+2 및 제4K+4 팬-아웃 배선들 및 상기 제4K+3 팬-아웃 배선은 서로 다른 층에 위치할 수 있다.
종래의 유기 발광 표시 장치에 있어서, 발광 영역(30)에 배치된 발광 구조물들(200)에 데이터 신호를 제공하기 위해 팬-아웃 배선들이 주변 영역(40)에 배치될 수 있다. 상기 팬-아웃 배선들은 하나의 층에만 배치되는 구성(예를 들어, 중간 팬-아웃 배선(520) 또는 상부 팬-아웃 배선(530)을 포함하는 구성) 또는 2개의 층들에서 서로 교번하여 배치되는 구성(예를 들어, 중간 팬-아웃 배선(520) 및 상부 팬-아웃 배선(530)을 포함하는 구성)을 가질 수 있다. 또한, 주변 영역(40)에서 상기 팬-아웃 배선들 각각이 사선부를 통해 발광 영역(30)의 일 측에 얼라인될 수 있다. 예를 들면, 상기 데드 스페이스를 감소시키기 위해 상기 팬-아웃 배선의 직선부의 길이가 상대적으로 줄어들어야 되고, 상기 직선부와 상기 사선부에 형성된 내각이 상대적으로 작아야 된다(도 7 참조). 여기서, 상기 직선부와 상기 사선부에 형성된 내각이 작게 형성되는 경우, 상기 팬-아웃 배선들 사이의 거리가 감소될 수 있다. 상기 유기 발광 표시 장치의 주변 영역(40)(예를 들어, 데드 스페이스)을 감소시키기 위해 상기 사선부가 위치하는 부분에서 상기 팬-아웃 배선들 사이의 거리를 감소시키는 경우, 상기 팬-아웃 배선들 간의 단락 현상이 발생될 수 있다. 또한, 상기 단락 현상을 방지하기 위해 상기 팬-아웃 배선들 각각의 폭을 감소시키는 경우, 상기 팬-아웃 배선의 배선 저항이 상대적으로 증가될 수 있다.
본 발명의 예시적인 실시예들에 따른 유기 발광 표시 장치(100)는 3개의 층들에 배치된 팬-아웃 배선들(500)을 포함할 수 있다. 예를 들면, 하부 팬-아웃 배선(510)이 배치됨으로써 중간 팬-아웃 배선(520) 및 상부 팬-아웃 배선(530)이 배치될 수 있는 공간이 상대적으로 증가함으로써 팬-아웃 배선들 간의 단락 현상이 줄어들 수 있고, 상대적으로 증가된 배치 공간 때문에 팬-아웃 배선들(500)들 각각의 배선 폭이 상대적으로 증가됨으로써 배선 저항도 감소될 수 있다. 이에 따라, 유기 발광 표시 장치(100)의 배선 불량을 감소시키면서 데드 스페이스를 줄일 수 있다.
도 8은 도 5의 I-I'라인 및 II-II'라인을 따라 절단한 단면도이다. 예를 들면, 도 8에 도시된 주변 영역(40)은 도 1의 주변 영역(40) 중 발광 영역(30)과 패드 영역(60) 사이에 위치한 주변 영역(40)에 해당될 수 있다.
도 8을 참조하면, 유기 발광 표시 장치(100)는 기판(110), 버퍼층(115), 반도체 소자(250), 발광 구조물(200), 팬-아웃 배선들(500), 전원 전압 배선(610), 평탄화층(270), 화소 정의막(310), 박막 봉지 구조물(450) 등을 포함할 수 있다. 여기서, 기판(110)은 제1 유기 필름층(111), 제1 베리어층(112), 제2 유기 필름층(113) 및 제2 베리어층(114)을 포함할 수 있고, 반도체 소자(250)는 액티브층(130), 게이트 절연층(150), 제1 게이트 전극(170), 제1 층간 절연층(190), 제2 게이트 전극(175), 제2 층간 절연층(195), 소스 전극(210) 및 드레인 전극(230)을 포함할 수 있다. 또한, 발광 구조물(200)은 하부 전극(290), 발광층(330) 및 상부 전극(340)을 포함할 수 있고, 박막 봉지 구조물(450)은 제1 박막 봉지층(451), 제2 박막 봉지층(452) 및 제3 박막 봉지층(453)을 포함할 수 있다. 더욱이, 팬-아웃 배선들(500)은 하부 팬-아웃 배선(510), 중간 팬-아웃 배선(520) 및 상부 팬-아웃 배선(530)을 포함할 수 있다. 여기서, 하부 팬-아웃 배선(510)은 제1 하부 팬-아웃 배선(511), 제2 하부 팬-아웃 배선(512) 및 제3 하부 팬-아웃 배선(513)을 포함할 수 있고, 중간 팬-아웃 배선(520)은 제1 중간 팬-아웃 배선(521) 및 제2 중간 팬-아웃 배선(522)을 포함할 수 있으며, 상부 팬-아웃 배선(530)은 제1 상부 팬-아웃 배선(531) 및 제2 상부 팬-아웃 배선(532)을 포함할 수 있다.
전술한 바와 같이, 유기 발광 표시 장치(100)가 플렉서블한 기판(110), 박막 봉지 구조물(450)을 포함하며 제3 방향(D3)을 축으로 벤딩 영역(50)이 벤딩됨으로써, 유기 발광 표시 장치(100)는 벤딩 영역(50)이 구부러진 형상을 갖는 플렉서블 유기 발광 표시 장치로 기능할 수 있다.
투명한 또는 불투명한 재료들을 포함하는 기판(110)이 제공될 수 있다. 기판(110)은 연성을 갖는 투명 수지 기판으로 이루어질 수 있다. 예시적인 실시예들에 있어서, 기판(110)은 제1 유기 필름층(111), 제1 베리어층(112), 제2 유기 필름층(113) 및 제2 베리어층(114)이 순서대로 적층되는 구성을 가질 수 있다. 예를 들면, 제1 유기 필름층(111) 상에 제1 베리어층(112)이 전체적으로 배치될 수 있고, 제2 유기 필름층(113)이 제1 베리어층(112) 상에 전체적으로 배치될 수 있다. 또한, 제2 베리어층(114)은 제2 유기 필름층(113) 상에 전체적으로 배치될 수 있다.
제1 베리어층(112) 및 제2 베리어층(114) 각각은 실리콘 화합물, 금속 산화물 등과 같은 무기 물질을 포함할 수 있다. 예를 들면, 제1 베리어층(112) 및 제2 베리어층(114) 각각은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 실리콘 산탄화물(SiOxCy), 실리콘 탄질화물(SiCxNy), 실리콘 산탄화물(SiOxCy), 알루미늄 산화물(AlOx), 알루미늄 질화물(AlNx), 탄탈륨 산화물(TaOx), 하프늄 산화물(HfOx), 지르코늄 산화물(ZrOx), 티타늄 산화물(TiOx) 등으로 구성될 수 있다. 또한, 제1 유기 필름층(111) 및 제2 유기 필름층(113) 각각은 포토레지스트, 폴리아크릴계 수지, 폴리이미드계 수지, 폴리아미드계 수지, 실롯산계 수지, 아크릴계 수지, 에폭시계 수지 등과 같은 유기 물질을 포함할 수 있다. 예시적인 실시예들에 있어서, 제1 및 제2 베리어층들(112, 114) 각각은 실리콘 산화물을 포함할 수 있고, 제1 및 제2 유기층들(112, 114)을 통해 침투하는 수분을 차단할 수 있다. 제1 및 제2 유기층들(112, 114) 각각은 유기 발광 표시 장치(100)가 가요성을 갖도록 폴리이미드계 수지를 포함할 수 있고, 상기 폴리이미드계 수지는 랜덤 공중합체(random copolymer) 또는 블록 공중합체(block copolymer)일 수 있다. 상기 폴리이미드계 수지는 고투명성, 낮은 열팽창 계수(Coefficient of thermal expansion) 및 높은 유리 전이 온도를 가질 수 있다. 상기 폴리이미드계 수지는 이미드기(imide)를 함유하기 때문에, 내열성, 내화학성, 내마모성 및 전기적 특성이 우수할 수 있다.
기판(110)이 얇고 연성을 갖기 때문에, 기판(110)은 반도체 소자(250), 팬-아웃 배선들(500) 및 발광 구조물(200)의 형성을 지원하기 위해 단단한 유리 상에 형성될 수 있다. 예를 들면, 제2 베리어층(114) 상에 버퍼층(115)을 배치한 후, 버퍼층(115) 상에 반도체 소자(250), 팬-아웃 배선들(500) 및 발광 구조물(200)을 형성할 수 있다. 이러한 반도체 소자(250), 팬-아웃 배선들(500) 및 발광 구조물(200)의 형성 후, 상기 유리 기판은 제거될 수 있다. 다시 말하면, 기판(110)의 플렉서블한 물성 때문에, 기판(110) 상에 반도체 소자(250), 팬-아웃 배선들(500) 및 발광 구조물(200)을 직접 형성하기 어려울 수 있다. 이러한 점을 고려하여, 경질의 유리 기판을 이용하여 반도체 소자(250), 팬-아웃 배선들(500) 및 발광 구조물(200)을 형성한 다음, 상기 유리 기판을 제거함으로써, 제1 유기 필름층(111), 제1 베리어층(112), 제2 유기 필름층(113) 및 제2 베리어층(114)이 기판(110)으로 이용될 수 있다.
유기 발광 표시 장치(100)가 발광 영역(30) 및 주변 영역(40)을 포함하는 표시 영역(10), 벤딩 영역(50) 및 패드 전극 영역(70)을 포함하는 패드 영역(60)을 포함함으로써, 도 8에 도시된 바와 같이, 기판(110)도 발광 영역(30), 주변 영역(40)(예를 들어, 도 1의 발광 영역(30)과 벤딩 영역(50) 사이에 위치한 주변 영역(40)), 벤딩 영역(50) 및 패드 전극 영역(70)으로 구분될 수 있다(도 1 참조).
선택적으로, 기판(110)은 석영 기판, 합성 석영(synthetic quartz) 기판, 불화칼슘(calcium fluoride) 기판, 불소가 도핑된 석영(F-doped quartz) 기판, 소다라임(sodalime) 유리 기판, 무알칼리(non-alkali) 유리 기판 등을 포함할 수도 있다.
다만, 기판(110)이 4개의 층들을 갖는 것으로 설명하였으나, 본 발명의 구성이 이에 한정되는 것은 아니다. 예를 들면, 다른 예시적인 실시예들에 있어서, 기판(110)은 단일층 또는 복수의 층들로 구성될 수도 있다.
기판(110) 상의 주변 영역(40)에는 하부 팬-아웃 배선(510)이 배치될 수 있다. 전술한 바와 같이, 하부 팬-아웃 배선(510)은 제1 하부 팬-아웃 배선(511), 제2 하부 팬-아웃 배선(512) 및 제3 하부 팬-아웃 배선(513)을 포함할 수 있고, 제1 하부 팬-아웃 배선(511), 제2 하부 팬-아웃 배선(512) 및 제3 하부 팬-아웃 배선(513)은 소정의 간격으로 서로 이격하여 배치될 수 있다. 예시적인 실시예들에 있어서, 하부 팬-아웃 배선(510)은 기판(110)과 직접적으로 접촉할 수 있다. 다시 말하면, 하부 팬-아웃 배선(510)은 기판(110)의 제2 베리어층(114)과 직접적으로 접촉할 수 있다. 또한, 하부 팬-아웃 배선(510)에는 데이터 신호가 인가될 수 있다.
하부 팬-아웃 배선(510)은 적색광, 녹색광 및 청색광을 방출할 수 있는 복수의 발광 구조물들(또는 서브 화소들) 중 동일한 광을 방출하는 발광 구조물들과 전기적으로 연결될 수 있다. 예를 들면, 하부 팬-아웃 배선(510)은 녹색광을 방출하는 발광 구조물과 연결될 수 있다. 선택적으로, 제1 하부 팬-아웃 배선(511)이 적색광을 방출하는 발광 구조물에 연결되고, 제2 하부 팬-아웃 배선(512)이 녹색광을 방출하는 발광 구조물에 연결되며, 제3 하부 팬-아웃 배선(513)이 청색광을 방출하는 발광 구조물에 연결될 수도 있다.
예를 들면, 도 8에 도시된 제1 하부 팬-아웃 배선(511), 제2 하부 팬-아웃 배선(512) 및 제3 하부 팬-아웃 배선(513) 각각의 단면은 도 5의 제1 하부 팬-아웃 배선(511), 제2 하부 팬-아웃 배선(512) 및 제3 하부 팬-아웃 배선(513) 각각의 직선부에 해당될 수 있다. 상기 직선부의 단면과 도 5의 제1 하부 팬-아웃 배선(511), 제2 하부 팬-아웃 배선(512) 및 제3 하부 팬-아웃 배선(513) 각각의 사선부의 단면은 실질적으로 동일할 수 있다. 선택적으로, 상기 사선부에서 하부 팬-아웃 배선(510)과 중간 팬-아웃 배선(520) 및 상부 팬-아웃 배선(530) 각각의 중첩된 부분이 상대적으로 증가될 수도 있다.
하부 팬-아웃 배선(510)은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다. 예를 들면, 하부 팬-아웃 배선(510)은 금(Au), 은(Ag), 알루미늄(Al), 백금(Pt), 니켈(Ni), 티타늄(Ti), 팔라듐(Pd), 마그네슘(Mg), 칼슘(Ca), 리튬(Li), 크롬(Cr), 탄탈륨(Ta), 몰리브데늄(Mo), 스칸듐(Sc), 네오디뮴(Nd), 이리듐(Ir), 알루미늄을 함유하는 합금, 알루미늄 질화물(AlNx), 은을 함유하는 합금, 텅스텐(W), 텅스텐 질화물(WNx), 구리를 함유하는 합금, 몰리브데늄을 함유하는 합금, 티타늄 질화물(TiNx), 탄탈륨 질화물(TaNx), 스트론튬 루테늄 산화물(SrRuxOy), 아연 산화물(ZnOx), 인듐 주석 산화물(ITO), 주석 산화물(SnOx), 인듐 산화물(InOx), 갈륨 산화물(GaOx), 인듐 아연 산화물(IZO) 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 선택적으로, 하부 팬-아웃 배선(510)은 복수의 층들을 포함하는 다층 구조로 구성될 수도 있다.
기판(110) 및 하부 팬-아웃 배선(510) 상에는 버퍼층(115)이 배치될 수 있다. 예시적인 실시예들에 있어서, 버퍼층(115)은 기판(110) 상의 주변 영역(40)에서 하부 팬-아웃 배선(510)을 덮을 수 있고, 기판(110) 상의 발광 영역(30) 및 주변 영역(40)에 전체적으로 배치될 수 있다. 예를 들면, 버퍼층(115)은 기판(110) 상에서 하부 팬-아웃 배선(510)을 충분히 덮을 수 있으며, 하부 팬-아웃 배선(510)의 주위에 단차를 생성시키지 않고 실질적으로 평탄한 상면을 가질 수 있다. 선택적으로, 버퍼층(115)은 기판(110) 상에서 하부 팬-아웃 배선(510)을 덮으며, 균일한 두께로 하부 팬-아웃 배선(510)의 프로파일을 따라 배치될 수도 있다.
버퍼층(115)은 기판(110)으로부터 반도체 소자(250)로 금속 원자들이나 불순물들이 확산되는 현상을 방지할 수 있으며, 액티브층(130)을 형성하기 위한 결정화 공정 동안 열의 전달 속도를 조절하여 실질적으로 균일한 액티브층(130)을 수득하게 할 수 있다. 또한, 버퍼층(115)은 기판(110)의 표면이 균일하지 않을 경우, 기판(110)의 표면의 평탄도를 향상시키는 역할을 수행할 수 있다. 기판(110)의 유형에 따라 기판(110) 상에 두 개 이상의 버퍼층들(115)이 제공될 수 있거나 버퍼층(115)이 배치되지 않을 수도 있다. 버퍼층(115)은 실리콘 화합물, 금속 산화물 등을 포함할 수 있다.
액티브층(130)이 버퍼층(115) 상의 발광 영역(30)에 배치될 수 있다. 액티브층(130)은 산화물 반도체, 무기물 반도체(예를 들면, 아몰퍼스 실리콘(amorphous silicon), 폴리 실리콘(poly silicon)) 또는 유기물 반도체 등을 포함할 수 있다.
액티브층(130) 상에는 게이트 절연층(150)이 배치될 수 있다. 게이트 절연층(150)은 버퍼층(115) 상의 발광 영역(30)에서 액티브층(130)을 덮을 수 있으며, 발광 영역(30)으로부터 패드 영역(60)으로의 방향을 따라 연장될 수 있다. 즉, 게이트 절연층(150)은 버퍼층(115) 상의 발광 영역(30) 및 주변 영역(40)에 전체적으로 배치될 수 있다. 예를 들면, 게이트 절연층(150)은 버퍼층(115)상에서 액티브층(130)을 충분히 덮을 수 있으며, 액티브층(130)의 주위에 단차를 생성시키지 않고 실질적으로 평탄한 상면을 가질 수 있다. 선택적으로, 게이트 절연층(150)은 버퍼층(115) 상에서 액티브층(130)을 덮으며, 균일한 두께로 액티브층(130)의 프로파일을 따라 배치될 수도 있다. 게이트 절연층(150)은 실리콘 화합물, 금속 산화물 등을 포함할 수 있다.
게이트 절연층(150) 상의 발광 영역(30)에 제1 게이트 전극(170)이 배치될 수 있다. 제1 게이트 전극(170)은 게이트 절연층(150) 중에서 하부에 액티브층(130)이 위치하는 부분 상에 배치될 수 있다. 제1 게이트 전극(170)은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 다른 예시적인 실시예들에 있어서, 제1 게이트 전극(170)은 복수의 층들을 포함하는 다층 구조로 구성될 수도 있다.
게이트 절연층(150) 상의 주변 영역(40)에 중간 팬-아웃 배선(520)이 배치될 수 있다. 중간 팬-아웃 배선(520)은 하부 팬-아웃 배선(510)의 적어도 일부와 중첩할 수 있다. 전술한 바와 같이, 중간 팬-아웃 배선(520)은 제1 중간 팬-아웃 배선(521) 및 제2 중간 팬-아웃 배선(522)을 포함할 수 있고, 제1 중간 팬-아웃 배선(521) 및 제2 중간 팬-아웃 배선(522)은 소정의 간격으로 서로 이격하여 배치될 수 있다. 예시적인 실시예들에 있어서, 제1 중간 팬-아웃 배선(521)은 제1 하부 팬-아웃 배선(511)의 적어도 일부와 중첩할 수 있다. 다시 말하면, 제1 중간 팬-아웃 배선(521)은 제1 하부 팬-아웃 배선(511)의 제1 측부와 중첩할 수 있다. 또한, 제2 중간 팬-아웃 배선(522)은 제2 하부 팬-아웃 배선(512)의 적어도 일부 및 제3 하부 팬-아웃 배선(513)의 적어도 일부와 중첩할 수 있다. 다시 말하면, 제2 중간 팬-아웃 배선(522)은 제2 하부 팬-아웃 배선(512)의 제2 측부 및 제3 하부 팬-아웃 배선(513)의 제1 측부와 중첩할 수 있다. 더욱이, 중간 팬-아웃 배선(520)에는 데이터 신호가 인가될 수 있다.
중간 팬-아웃 배선(520)은 적색광, 녹색광 및 청색광을 방출할 수 있는 복수의 발광 구조물들 중 동일한 광을 방출하는 발광 구조물들과 전기적으로 연결될 수 있다. 예를 들면, 중간 팬-아웃 배선(520)은 적색광을 방출하는 발광 구조물과 연결될 수 있다. 선택적으로, 중간 팬-아웃 배선(520)이 청색광을 방출하는 발광 구조물에 연결될 수도 있다.
예를 들면, 도 8에 도시된 제1 중간 팬-아웃 배선(521) 및 제2 중간 팬-아웃 배선(522) 각각의 단면은 도 5의 제1 중간 팬-아웃 배선(521) 및 제2 중간 팬-아웃 배선(522) 각각의 직선부에 해당될 수 있다. 상기 직선부의 단면과 도 5의 제1 중간 팬-아웃 배선(521) 및 제2 중간 팬-아웃 배선(522) 각각의 사선부의 단면은 실질적으로 동일할 수 있다.
예시적인 실시예들에 있어서, 제1 게이트 전극(170)과 중간 팬-아웃 배선(520)은 동일한 층에 위치할 수 있고, 동일한 물질을 사용하여 동시에 형성될 수 있다. 예를 들면, 중간 팬-아웃 배선(520)은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 선택적으로, 중간 팬-아웃 배선(520)은 복수의 층들을 포함하는 다층 구조로 구성될 수도 있다.
제1 게이트 전극(170) 및 중간 팬-아웃 배선(520) 상에는 제1 층간 절연층(190)이 배치될 수 있다. 제1 층간 절연층(190)은 게이트 절연층(150) 상의 발광 영역(30)에서 제1 게이트 전극(170)을 덮을 수 있으며, 발광 영역(30)으로부터 패드 영역(60)으로의 방향을 따라 연장될 수 있다. 또한, 제1 층간 절연층(190)은 게이트 절연층(150) 상의 주변 영역(40)에서 중간 팬-아웃 배선(520)을 덮을 수 있다. 즉, 제1 층간 절연층(190)은 게이트 절연층(150) 상에 전체적으로 배치될 수 있다. 예를 들면, 제1 층간 절연층(190)은 게이트 절연층(150) 상에서 제1 게이트 전극(170) 및 중간 팬-아웃 배선(520)을 충분히 덮을 수 있으며, 제1 게이트 전극(170) 및 중간 팬-아웃 배선(520)의 주위에 단차를 생성시키지 않고 실질적으로 평탄한 상면을 가질 수 있다. 선택적으로, 제1 층간 절연층(190)은 게이트 절연층(150) 상에서 제1 게이트 전극(170) 및 중간 팬-아웃 배선(520)을 덮으며, 균일한 두께로 제1 게이트 전극(170) 및 중간 팬-아웃 배선(520)의 프로파일을 따라 배치될 수도 있다. 제1 층간 절연층(190)은 실리콘 화합물, 금속 산화물 등을 포함할 수 있다.
제1 층간 절연층(190) 상의 발광 영역(30)에 제2 게이트 전극(175)이 배치될 수 있다. 제2 게이트 전극(175)은 제1 층간 절연층(190) 중에서 하부에 제1 게이트 전극(170)이 위치하는 부분 상에 배치될 수 있다. 선택적으로, 제1 게이트 전극(170)과 제2 게이트 전극(175)은 스토리지 커패시터로 기능할 수도 있다. 제2 게이트 전극(175)은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 다른 예시적인 실시예들에 있어서, 제2 게이트 전극(175)은 복수의 층들을 포함하는 다층 구조로 구성될 수도 있다.
제1 층간 절연층(190) 상의 주변 영역(40)에 상부 팬-아웃 배선(530)이 배치될 수 있다. 상부 팬-아웃 배선(530)은 하부 팬-아웃 배선(510)의 적어도 일부와 중첩할 수 있다. 전술한 바와 같이, 상부 팬-아웃 배선(530)은 제1 상부 팬-아웃 배선(531) 및 제2 상부 팬-아웃 배선(532)을 포함할 수 있고, 제1 상부 팬-아웃 배선(531) 및 제2 상부 팬-아웃 배선(532)은 소정의 간격으로 서로 이격하여 배치될 수 있다. 예시적인 실시예들에 있어서, 제1 상부 팬-아웃 배선(531)은 제1 하부 팬-아웃 배선(511)의 적어도 일부 및 제2 하부 팬-아웃 배선(512)의 적어도 일부와 중첩할 수 있다. 다시 말하면, 제1 상부 팬-아웃 배선(531)은 제1 하부 팬-아웃 배선(511)의 제2 측부 및 제2 하부 팬-아웃 배선(512)의 제1 측부와 중첩할 수 있다. 또한, 제2 상부 팬-아웃 배선(532)은 제3 하부 팬-아웃 배선(513)의 적어도 일부와 중첩할 수 있다. 다시 말하면, 제2 상부 팬-아웃 배선(532)은 제3 하부 팬-아웃 배선(513)의 제2 측부와 중첩할 수 있다. 더욱이, 상부 팬-아웃 배선(530)에는 데이터 신호가 인가될 수 있다.
상부 팬-아웃 배선(530)은 적색광, 녹색광 및 청색광을 방출할 수 있는 복수의 발광 구조물들 중 동일한 광을 방출하는 발광 구조물들과 전기적으로 연결될 수 있다. 예를 들면, 상부 팬-아웃 배선(530)은 청색광을 방출하는 발광 구조물과 연결될 수 있다. 선택적으로, 상부 팬-아웃 배선(530)이 녹색광을 방출하는 발광 구조물에 연결될 수도 있다.
예를 들면, 도 8에 도시된 제1 상부 팬-아웃 배선(531) 및 제2 상부 팬-아웃 배선(532) 각각의 단면은 도 5의 제1 상부 팬-아웃 배선(531) 및 제2 상부 팬-아웃 배선(532) 각각의 직선부에 해당될 수 있다. 상기 직선부의 단면과 도 5의 제1 상부 팬-아웃 배선(531) 및 제2 상부 팬-아웃 배선(532) 각각의 사선부의 단면은 실질적으로 동일할 수 있다.
예시적인 실시예들에 있어서, 제2 게이트 전극(175)과 상부 팬-아웃 배선(530)은 동일한 층에 위치할 수 있고, 동일한 물질을 사용하여 동시에 형성될 수 있다. 예를 들면, 상부 팬-아웃 배선(530)은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 선택적으로, 상부 팬-아웃 배선(530)은 복수의 층들을 포함하는 다층 구조로 구성될 수도 있다. 이에 따라, 하부 팬-아웃 배선(510), 중간 팬-아웃 배선(520) 및 상부 팬-아웃 배선(530)을 포함하는 팬-아웃 배선들(500)이 구성될 수 있다.
예시적인 실시예들에 있어서, 유기 발광 표시 장치(100)가 기판(110)과 버퍼층(115) 사이에 배치되는 하부 팬-아웃 배선(510)을 포함함으로써, 중간 팬-아웃 배선(520) 및 상부 팬-아웃 배선(530)이 배치될 수 있는 공간이 상대적으로 증가함으로써 팬-아웃 배선들 간의 단락 현상이 줄어들 수 있고, 상대적으로 증가된 배치 공간 때문에 팬-아웃 배선들(500)들 각각의 배선 폭이 상대적으로 증가됨으로써 배선 저항도 감소될 수 있다.
실험적으로, 하부 팬-아웃 배선(510)의 일부와 중간 팬-아웃 배선(520) 및 상부 팬-아웃 배선(530) 각각이 중첩하기 때문에 하부 팬-아웃 배선(510)과 중간 팬-아웃 배선(520) 사이 및 하부 팬-아웃 배선(510)과 상부 팬-아웃 배선(530) 사이에서 기생 캡이 생성될 수 있다. 예를 들면, 하부 팬-아웃 배선(510)과 중간 팬-아웃 배선(520) 사이에서 발생하는 기생 커패시턴스는 대략 0.1245 fF/um2으로 측정되었고, 하부 팬-아웃 배선(510)과 상부 팬-아웃 배선(530) 사이에서 발생하는 기생 커패시턴스는 대략 0.1243 fF/um2으로 측정되었다. 즉, 하부 팬-아웃 배선(510)과 중간 팬-아웃 배선(520) 사이 및 하부 팬-아웃 배선(510)과 상부 팬-아웃 배선(530) 사이에서 기생 캡이 생성되더라도 상기 기생 커패시턴스 값이 매우 작음을 알 수 있다. 따라서, 유기 발광 표시 장치(100)가 기판(110)과 버퍼층(115) 사이에 배치되는 하부 팬-아웃 배선(510)을 포함하더라도 상기 기생 캡에 의한 데이터 신호 불량이 발생되지 않을 수 있다.
또한, 하부 팬-아웃 배선(510)과 중간 팬-아웃 배선(520)의 중첩된 총 면적 및 하부 팬-아웃 배선(510)과 상부 팬-아웃 배선(530)의 중첩된 총 면적이 상대적으로 증가함으로써 데이터 충전 시간(data charging time)이 상대적으로 감소될 수 있다. 예를 들면, 종래의 데이터 충전 시간은 대략 3.89us으로 측정되었고, 본 발명의 데이터 충전 시간은 대략 3.84us로 측정되었다. 즉, 데이터 충전 시간이 0.05us(예를 들어, 1.29% 감소) 감소되었다. 다만, 상기 감소된 데이터 충전 시간은 매우 작음을 알 수 있고, 유기 발광 표시 장치(100)가 기판(110)과 버퍼층(115) 사이에 배치되는 하부 팬-아웃 배선(510)을 포함하더라도 상기 데이터 충전 시간에 크게 영향이 없을 수 있다.
다른 예시적인 실시예들에 있어서, 유기 발광 표시 장치(100)는 하부 팬-아웃 배선(510)과 동일한 층에 배치되는 도전 패턴을 더 포함할 수 있다. 상기 도전 패턴은 반도체 소자(250) 아래에 배치될 수 있다. 예를 들면, 유기 발광 표시 장치(100)의 기판(110)이 폴리이미드 기판으로 구성되는 경우, 상기 폴리이미드 기판은 유리 기판보다 상대적으로 많은 전하들을 포함할 수 있다. 반도체 소자(250)가 구동되는 경우, 상기 전하들이 반도체 소자(250) 아래에서 불균일하게 분포됨으로써 반도체 소자(250)의 구동을 방해할 수 있다. 다시 말하면, 상기 전하들의 불균일한 분포 때문에 반도체 소자(250)의 문턱 전압이 변경될 수 있고, 변화된 전류량 때문에 발광 구조물(200)의 휘도가 변경될 수 있다. 즉, 반도체 소자(250)의 신뢰성 및 수명이 감소될 수 있다. 이를 방지하기 위해, 상기 도전 패턴에 전압을 인가하여 상기 도전 패턴은 등전위 상태가 될 수 있고, 기판(110)에 포함된 전하들을 고르게 분포시킬 수 있다. 선택적으로. 상기 도전 패턴은 접지(ground)될 수 있다. 이러한 경우, 기판(110)에 포함된 전하들이 상기 도전 패턴을 통해 외부로 빠져나갈 수 있다. 또한, 상기 도전 패턴은 반도체 소자(250)에서 발생되는 열을 상대적으로 빠르게 분산시킬 수도 있다.
제2 게이트 전극(175) 및 상부 팬-아웃 배선(530) 상에는 제2 층간 절연층(195)이 배치될 수 있다. 제2 층간 절연층(195)은 제1 층간 절연층(190) 상의 발광 영역(30)에서 제2 게이트 전극(175)을 덮을 수 있으며, 발광 영역(30)으로부터 패드 영역(60)으로의 방향을 따라 연장될 수 있다. 또한, 제2 층간 절연층(195)은 제1 층간 절연층(190) 상의 주변 영역(40)에서 상부 팬-아웃 배선(530)을 덮을 수 있다. 즉, 제2 층간 절연층(195)은 제1 층간 절연층(190) 상에 전체적으로 배치될 수 있다. 예를 들면, 제2 층간 절연층(195)은 제1 층간 절연층(190) 상에서 제2 게이트 전극(175) 및 상부 팬-아웃 배선(530)을 충분히 덮을 수 있으며, 제2 게이트 전극(175) 및 상부 팬-아웃 배선(530)의 주위에 단차를 생성시키지 않고 실질적으로 평탄한 상면을 가질 수 있다. 선택적으로, 제2 층간 절연층(195)은 제1 층간 절연층(190) 상에서 제2 게이트 전극(175) 및 상부 팬-아웃 배선(530)을 덮으며, 균일한 두께로 제2 게이트 전극(175) 및 상부 팬-아웃 배선(530)의 프로파일을 따라 배치될 수도 있다. 제2 층간 절연층(195)은 실리콘 화합물, 금속 산화물 등을 포함할 수 있다.
제2 층간 절연층(195) 상의 발광 영역(30)에 소스 전극(210) 및 드레인 전극(230)이 배치될 수 있다. 소스 전극(210)은 게이트 절연층(150), 제1 층간 절연층(190) 및 제2 층간 절연층(195)의 제1 부분을 제거하여 형성된 콘택홀을 통해 액티브층(130)의 소스 영역에 접속될 수 있고, 드레인 전극(230)은 게이트 절연층(150), 제1 층간 절연층(190) 및 제2 층간 절연층(195)의 제2 부분을 제거하여 형성된 콘택홀을 통해 액티브층(130)의 드레인 영역에 접속될 수 있다. 소스 전극(210) 및 드레인 전극(230)은 각기 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 다른 예시적인 실시예들에 있어서, 소스 전극(210) 및 드레인 전극(230) 각각은 복수의 층들을 포함하는 다층 구조로 구성될 수도 있다. 이에 따라, 액티브층(130), 게이트 절연층(150), 제1 게이트 전극(170), 제1 층간 절연층(190), 제2 게이트 전극(175), 제2 층간 절연층(195), 소스 전극(210) 및 드레인 전극(230)을 포함하는 반도체 소자(250)가 구성될 수 있다.
다만, 반도체 소자(250)가 상부 게이트 구조를 갖는 것으로 설명하였으나, 본 발명의 구성이 이에 한정되는 것은 아니다. 예를 들면, 반도체 소자(250)는 하부 게이트 구조를 가질 수도 있다.
또한, 유기 발광 표시 장치(100)가 하나의 반도체 소자를 포함하는 것으로 설명하였으나, 본 발명의 구성이 이에 한정되는 것은 아니다. 예를 들면, 유기 발광 표시 장치(100)는 적어도 하나의 반도체 소자, 적어도 하나의 스토리지 커패시터를 포함할 수 있다.
제2 층간 절연층(195) 상의 주변 영역(40)에 전원 전압 배선(610)이 배치될 수 있다. 예를 들면, 전원 전압 배선(610)은 팬-아웃 배선들(500)과 중첩하여 배치될 수 있고, 전원 전압 배선(610)에는 고전원 전압이 인가될 수 있다. 예시적인 실시예들에 있어서, 전원 전압 배선(610)은 소스 및 드레인 전극들(210, 230)과 동일한 층에 위치할 수 있고, 동일한 물질을 사용하여 동시에 형성될 수 있다. 예를 들면, 전원 전압 배선(610)은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 선택적으로, 전원 전압 배선(610)은 복수의 층들을 포함하는 다층 구조로 구성될 수도 있다.
제2 층간 절연층(195), 전원 전압 배선(610), 소스 전극(210) 및 드레인 전극(230) 상에 평탄화층(270)이 배치될 수 있다. 평탄화층(270)은 제2 층간 절연층(195) 상의 발광 영역(30)에서 소스 전극(210) 및 드레인 전극(230)을 덮을 수 있고, 주변 영역(40)에서 전원 전압 배선(610)을 덮을 수 있다. 예를 들면, 평탄화층(270)은 발광 영역(30) 및 주변 영역(40)에서 상대적으로 두꺼운 두께로 배치될 수 있고, 이러한 경우, 평탄화층(270)은 실질적으로 평탄한 상면을 가질 수 있으며, 이와 같은 평탄화층(270)의 평탄한 상면을 구현하기 위하여 평탄화층(270)에 대해 평탄화 공정이 추가될 수 있다. 선택적으로, 평탄화층(270)은 제2 층간 절연층(195) 상의 발광 영역(30) 및 주변 영역(40)에서 균일한 두께로 소스 전극(210), 드레인 전극(230) 및 전원 전압 배선(610)의 프로파일을 따라 배치될 수도 있다. 평탄화층(270)은 유기 물질 또는 무기 물질로 이루어질 수 있다. 예시적인 실시예들에 있어서, 평탄화층(270)은 유기 물질을 포함할 수 있다.
하부 전극(290)은 평탄화층(270) 상의 발광 영역(30)에 배치될 수 있다. 하부 전극(290)은 평탄화층(270)의 일부를 제거하여 형성된 콘택홀을 통해 드레인 전극(230)에 접속될 수 있고, 하부 전극(290)은 반도체 소자(250)와 전기적으로 연결될 수 있다. 하부 전극(290)은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 다른 예시적인 실시예들에 있어서, 하부 전극(290)은 복수의 층들을 포함하는 다층 구조로 구성될 수도 있다.
화소 정의막(310)은 평탄화층(270) 상의 발광 영역(30)에 배치될 수 있고, 하부 전극(290)의 일부를 노출시키며 발광 영역(30)으로부터 패드 영역(60)으로의 방향으로 연장될 수 있다. 다시 말하면, 화소 정의막(310)은 하부 전극(290)의 양측부를 덮으면서 발광 영역(30)으로부터 패드 영역(60)으로의 방향으로 연장될 수 있고, 평탄화층(270) 상의 주변 영역(40)에 배치될 수 있다. 선택적으로, 화소 정의막(310)은 발광 영역(30)에만 배치되고, 주변 영역(40)에는 배치되지 않을 수도 있다. 화소 정의막(310)은 유기 물질 또는 무기 물질로 이루어질 수 있다. 예시적인 실시예들에 있어서, 화소 정의막(310)은 유기 물질을 포함할 수 있다.
발광층(330)은 화소 정의막(310)에 의해 일부가 노출된 하부 전극(290) 상에 배치될 수 있다. 발광층(330)은 서브 화소들에 따라 상이한 색광들(즉, 적색광, 녹색광, 청색광 등)을 방출시킬 수 있는 발광 물질들 중 적어도 하나를 사용하여 형성될 수 있다. 이와는 달리, 발광층(330)은 적색광, 녹색광, 청색광 등의 다른 색광들을 발생시킬 수 있는 복수의 발광 물질들을 적층하여 전체적으로 백색광을 방출할 수도 있다. 이러한 경우, 발광층(330) 상에 컬러 필터가 배치될 수 있다. 상기 컬러 필터는 적색 컬러 필터, 녹색 컬러 필터, 청색 컬러 필터 중 적어도 하나를 포함할 수 있다. 선택적으로, 상기 컬러 필터는 황색(Yellow) 컬러 필터, 청남색(Cyan) 컬러 필터 및 자주색(Magenta) 컬러 필터를 포함할 수도 있다. 상기 컬러 필터는 감광성 수지 또는 컬러 포토레지스트를 포함할 수 있다.
상부 전극(340)은 화소 정의막(310) 및 발광층(330) 상의 발광 영역(30)에 배치될 수 있다. 상부 전극(340)은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 다른 예시적인 실시예들에 있어서, 상부 전극(340)은 복수의 층들을 포함하는 다층 구조로 구성될 수도 있다. 이에 따라, 하부 전극(290), 발광층(330) 및 상부 전극(340)을 포함하는 발광 구조물(200)이 구성될 수 있다.
상부 전극(340) 상의 발광 영역(30) 및 화소 정의막(310) 상의 주변 영역(40)에 제1 박막 봉지층(451)이 배치될 수 있다. 제1 박막 봉지층(451)은 발광 영역(30)에서 상부 전극(340)을 덮으며, 균일한 두께로 상부 전극(340)의 프로 파일을 따라 배치될 수 있고, 주변 영역(40)에서 화소 정의막(310)을 덮으며, 균일한 두께로 화소 정의막(310)의 프로 파일을 따라 배치될 수 있다. 선택적으로, 주변 영역(40)에는 제1 박막 봉지층(451)이 배치되지 않을 수도 있다. 제1 박막 봉지층(451)은 발광 구조물(200)이 수분, 산소 등의 침투로 인해 열화되는 것을 방지할 수 있다. 또한, 제1 박막 봉지층(451)은 외부의 충격으로부터 발광 구조물(200)을 보호하는 기능도 수행할 수 있다. 제1 박막 봉지층(451)은 가요성을 갖는 무기 물질들을 포함할 수 있다.
제1 박막 봉지층(451) 상의 발광 영역(30) 및 주변 영역(40)에 제2 박막 봉지층(452)이 배치될 수 있다. 선택적으로, 주변 영역(40)에는 제2 박막 봉지층(452)이 배치되지 않을 수도 있다. 제2 박막 봉지층(452)은 유기 발광 표시 장치(100)의 평탄도를 향상시킬 수 있으며, 발광 구조물(200)을 보호할 수 있다. 제2 박막 봉지층(452)은 가요성을 갖는 유기 물질들을 포함할 수 있다.
제2 박막 봉지층(452) 상의 발광 영역(30) 및 주변 영역(40)에는 제3 박막 봉지층(453)이 배치될 수 있다. 제3 박막 봉지층(453)은 제2 박막 봉지층(452)을 덮으며, 균일한 두께로 제2 박막 봉지층(452)의 프로 파일을 따라 배치될 수 있다. 선택적으로, 주변 영역(40)에 제3 박막 봉지층(453)이 배치되지 않을 수도 있다. 제3 박막 봉지층(453)은 제1 박막 봉지층(451) 및 제2 박막 봉지층(452)과 함께 발광 구조물(200)이 수분, 산소 등의 침투로 인해 열화되는 것을 방지할 수 있다. 또한, 제3 박막 봉지층(453)은 외부의 충격으로부터 제1 박막 봉지층(451) 및 제2 박막 봉지층(452)과 함께 발광 구조물(200)을 보호하는 기능도 수행할 수 있다. 제3 박막 봉지층(453)은 가요성을 갖는 무기 물질들을 포함할 수 있다. 이에 따라, 제1 박막 봉지층(451), 제2 박막 봉지층(452) 및 제3 박막 봉지층(453)을 포함하는 박막 봉지 구조물(450)이 구성될 수 있다.
선택적으로, 박막 봉지 구조물(450)은 제1 내지 제5 박막 봉지층들로 적층된 5층 구조 또는 제1 내지 제7 박막 봉지층들로 적층된 7층 구조로 구성될 수도 있다.
본 발명의 예시적인 실시예들에 따른 유기 발광 표시 장치(100)는 하부 팬-아웃 배선(510), 중간 팬-아웃 배선(520) 및 상부 팬-아웃 배선(530)으로 구성된 3층 구조를 갖는 팬-아웃 배선들(500)을 포함함으로써, 상기 팬-아웃 배선들 간의 단락 현상이 줄이며 상기 팬-아웃 배선들의 배선 저항도 감소시킬 수 있다. 이에 따라, 유기 발광 표시 장치(100)의 배선 불량을 감소시키면서 데드 스페이스(예를 들어, 발광 영역(30)과 패드 영역(60) 사이에 위치하는 주변 영역(40)에 대응)를 줄일 수 있다.
도 9는 도 8의 유기 발광 표시 장치에 포함된 유기 발광 다이오드 및 트랜지스터들을 설명하기 위한 회로도이다. 예를 들면, 유기 발광 표시 장치(100)는 복수의 서브 화소들을 포함할 수 있고, 복수의 서브 화소들 각각은 도 9에 도시된 회로에 대응될 수 있다.
도 9를 참조하면, 유기 발광 표시 장치(100)는 유기 발광 다이오드(예를 들어, 도 8의 발광 구조물(200)), 제1 내지 제7 트랜지스터들(TR1, TR2, TR3, TR4, TR5, TR6, TR7) 및 스토리지 커패시터(CST) 등을 포함할 수 있다.
유기 발광 다이오드(OLED)는 구동 전류(ID)에 기초하여 광을 출력할 수 있다. 유기 발광 다이오드(OLED)는 제1 단자 및 제2 단자를 포함할 수 있다. 예시적인 실시예들에 있어서, 유기 발광 다이오드(OLED)의 제2 단자는 저전원 전압(ELVSS)을 공급받을 수 있다. 예를 들면, 유기 발광 다이오드(OLED)의 제1 단자는 애노드 단자이고, 유기 발광 다이오드(OLED)의 제2 단자는 캐소드 단자일 수 있다. 선택적으로, 유기 발광 다이오드(OLED)의 제1 단자는 캐소드 단자이고, 유기 발광 다이오드(OLED)의 제2 단자는 애노드 단자일 수도 있다. 예시적인 실시예들에 있어서, 유기 발광 다이오드(OLED)의 애노드 단자는 도 8의 하부 전극(290)에 해당될 수 있고, 유기 발광 다이오드(OLED)의 캐소드 단자는 도 8의 상부 전극(340)에 해당될 수 있다.
제1 트랜지스터(TR1)는 게이트 단자, 제1 단자 및 제2 단자를 포함할 수 있다. 예시적인 실시예들에 있어서, 제1 트랜지스터(TR1)의 제1 단자는 소스 단자이고, 제1 트랜지스터(TR1)의 제2 단자는 드레인 단자일 수 있다. 선택적으로, 제1 트랜지스터(TR1)의 제1 단자는 드레인 단자이고, 제1 트랜지스터(TR1)의 제2 단자는 소스 단자일 수 있다.
제1 트랜지스터(TR1)는 구동 전류(ID)를 생성할 수 있다. 예시적인 실시예들에 있어서, 제1 트랜지스터(TR1)는 포화 영역에서 동작할 수 있다. 이러한 경우, 제1 트랜지스터(TR1)는 게이트 단자와 소스 단자 사이의 전압 차에 기초하여 구동 전류(ID)를 생성할 수 있다. 또한, 유기 발광 다이오드(OLED)에 공급되는 구동 전류(ID)의 크기에 기초하여 계조가 표현될 수 있다. 선택적으로, 제1 트랜지스터(TR1)는 선형 영역에서 동작할 수도 있다. 이러한 경우, 일 프레임 내에서 유기 발광 다이오드에 구동 전류가 공급되는 시간의 합에 기초하여 계조가 표현될 수 있다.
제2 트랜지스터(TR2)는 게이트 단자, 제1 단자, 제2 단자를 포함할 수 있다. 제2 트랜지스터(TR2)의 게이트 단자는 게이트 신호(GW)를 공급받을 수 있다. 제2 트랜지스터(TR2)의 제1 단자는 데이터 신호(DATA)를 공급받을 수 있다. 여기서, 데이터 신호(DATA)는 외부 장치(101)로부터 생성될 수 있고, 패드 전극(470) 및 연결 전극(335)을 통해 도 8의 팬-아웃 배선들(500)에 제공될 수 있다. 즉, 팬-아웃 배선들(500)을 통해 데이터 신호(DATA)가 제2 트랜지스터(TR2)에 제공될 수 있다. 제2 트랜지스터(TR2)의 제2 단자는 제1 트랜지스터(TR1)의 제1 단자에 연결될 수 있다. 예시적인 실시예들에 있어서, 제1 단자는 소스 단자이고, 제2 단자는 드레인 단자일 수 있다. 선택적으로, 제1 단자는 드레인 단자이고, 제2 단자는 소스 단자일 수 있다.
제2 트랜지스터(TR2)는 게이트 신호(GW)의 활성화 구간 동안 데이터 신호(DATA)를 제1 트랜지스터(TR1)의 제1 단자로 공급할 수 있다. 이러한 경우, 제2 트랜지스터(TR2)는 선형 영역에서 동작할 수 있다.
제3 트랜지스터(TR3)는 게이트 단자, 제1 단자 및 제2 단자를 포함할 수 있다. 제3 트랜지스터(TR3)의 게이트 단자는 게이트 신호(GW)를 공급받을 수 있다. 제3 트랜지스터(TR3)의 제1 단자는 제1 트랜지스터(TR1)의 게이트 단자에 연결될 수 있다. 제3 트랜지스터(TR3)의 제2 단자는 제1 트랜지스터(TR1)의 제2 단자에 연결될 수 있다. 예를 들면, 게이트 구동부로부터 게이트 신호(GW)가 생성될 수 있고, 게이트 신호(GW)가 게이트 배선을 통해 제3 트랜지스터(TR3)의 게이트 단자에 인가될 수 있다. 예시적인 실시예들에 있어서, 제3 트랜지스터(TR3)의 제1 단자는 소스 단자이고, 제3 트랜지스터(TR3) 의 제2 단자는 드레인 단자일 수 있다. 선택적으로, 제3 트랜지스터(TR3)의 제1 단자는 드레인 단자이고, 제3 트랜지스터(TR3)의 제2 단자는 소스 단자일 수 있다.
제3 트랜지스터(TR3)는 게이트 신호(GW)의 활성화 구간 동안 제1 트랜지스터(TR1)의 게이트 단자와 제1 트랜지스터(TR1)의 제2 단자를 연결할 수 있다. 이러한 경우, 제3 트랜지스터(TR3)는 선형 영역에서 동작할 수 있다. 즉, 제3 트랜지스터(TR3)는 게이트 신호(GW)의 활성화 구간 동안 제1 트랜지스터(TR1)를 다이오드 연결시킬 수 있다. 제1 트랜지스터(TR1)가 다이오드 연결되므로, 제1 트랜지스터(TR1)의 제1 단자와 제1 트랜지스터(TR1)의 게이트 단자 사이에 제1 트랜지스터(TR1)의 문턱 전압만큼의 전압차가 발생할 수 있다. 그 결과, 게이트 신호(GW)의 활성화 구간 동안 제1 트랜지스터(TR1)의 제1 단자에 공급된 데이터 신호(DATA)의 전압에 상기 전압차(즉, 문턱 전압)만큼 합산된 전압이 제1 트랜지스터(TR1)의 게이트 단자에 공급될 수 있다. 즉, 데이터 신호(DATA)는 제1 트랜지스터(TR1)의 문턱 전압만큼 보상할 수 있고, 보상된 데이터 신호(DATA)가 제1 트랜지스터(TR1)의 게이트 단자에 공급될 수 있다. 상기 문턱 전압 보상을 수행함에 따라 제1 트랜지스터(TR1)의 문턱 전압 편차로 발생하는 구동 전류 불균일 문제가 해결될 수 있다.
초기화 전압(VINT)이 제공되는 초기화 전압 배선의 입력단은 제4 트랜지스터(TR4)의 제1 단자 및 제7 트랜지스터(TR7)의 제1 단자와 연결될 수 있고, 상기 초기화 전압 배선의 출력단은 제4 트랜지스터(TR4)의 제2 단자 및 스토리지 커패시터(CST)의 제1 단자와 연결될 수 있다.
제4 트랜지스터(TR4)는 게이트 단자, 제1 단자 및 제2 단자를 포함할 수 있다. 제4 트랜지스터(TR4)의 게이트 단자는 데이터 초기화 신호(GI)를 공급받을 수 있다. 제4 트랜지스터(TR4)의 제1 단자는 초기화 전압(VINT)을 공급받을 수 있다. 제4 트랜지스터(TR4)의 제2 단자는 제1 트랜지스터(TR1)의 게이트 단자에 연결될 수 있다. 예시적인 실시예들에 있어서, 제4 트랜지스터(TR4)의 제1 단자는 소스 단자이고, 제4 트랜지스터(TR4)의 제2 단자는 드레인 단자일 수 있다. 선택적으로, 제4 트랜지스터(TR4)의 제2 단자는 소스 단자일 수 있다.
제4 트랜지스터(TR4) 각각은 데이터 초기화 신호(GI)의 활성화 구간 동안 초기화 전압(VINT)을 제1 트랜지스터(TR1)의 게이트 단자에 공급할 수 있다. 이러한 경우, 제4 트랜지스터(TR4)는 선형 영역에서 동작할 수 있다. 즉, 제4 트랜지스터(TR4)는 데이터 초기화 신호(GI)의 활성화 구간 동안 제1 트랜지스터(TR1)의 게이트 단자를 초기화 전압(VINT)으로 초기화시킬 수 있다. 예시적인 실시예들에 있어서, 초기화 전압(VINT)의 전압 레벨은 이전 프레임에서 스토리지 커패시터(CST)에 의해 유지된 데이터 신호(DATA)의 전압 레벨보다 충분히 낮은 전압 레벨을 가질 수 있고, 상기 초기화 전압(VINT)이 PMOS(P-channel Metal Oxide Semiconductor) 트랜지스터인 제1 트랜지스터(TR1)의 게이트 단자에 공급될 수 있다. 다른 예시적인 실시예들에 있어서, 초기화 전압의 전압 레벨은 이전 프레임에서 스토리지 커패시터에 의해 유지된 데이터 신호의 전압 레벨보다 충분히 높은 전압 레벨을 가질 수 있고, 상기 초기화 전압이 NMOS(N-channel Metal Oxide Semiconductor) 트랜지스터인 제1 트랜지스터의 게이트 단자에 공급될 수 있다.
예시적인 실시예들에 있어서, 데이터 초기화 신호(GI)는 일 수평 시간 전의 게이트 신호(GW)와 실질적으로 동일한 신호일 수 있다. 예를 들면, 유기 발광 표시 장치(100)가 포함하는 복수의 서브 화소들 중 제n(단, n은 2이상의 정수)행의 서브 화소에 공급되는 데이터 초기화 신호(GI)는 상기 서브 화소들 중 (n-1)행의 서브 화소에 공급되는 게이트 신호(GW)와 실질적으로 동일한 신호일 수 있다. 즉, 상기 서브 화소들 중 (n-1)행의 서브 화소에 활성화된 게이트 신호(GW)를 공급함으로써, 서브 화소들 중 n행의 서브 화소에 활성화된 데이터 초기화 신호(GI)를 공급할 수 있다. 그 결과, 서브 화소들 중 (n-1)행의 서브 화소에 데이터 신호(DATA)를 공급함과 동시에 서브 화소들 중 n행의 서브 화소가 포함하는 제1 트랜지스터(TR1)의 게이트 단자를 초기화 전압(VINT)으로 초기화시킬 수 있다.
제5 트랜지스터(TR5)는 발광 제어 신호(EM)의 활성화 구간 동안 제1 트랜지스터(TR1)의 제1 단자에 고전원 전압(ELVDD)을 공급할 수 있다. 이와 반대로, 제5 트랜지스터(TR5)는 발광 제어 신호(EM)의 비활성화 구간 동안 고전원 전압(ELVDD)의 공급을 차단시킬 수 있다. 이러한 경우, 제5 트랜지스터(TR5)는 선형 영역에서 동작할 수 있다. 제5 트랜지스터(TR5)가 발광 제어 신호(EM)의 활성화 구간 동안 제1 트랜지스터(TR1)의 제1 단자에 고전원 전압(ELVDD)을 공급함으로써, 제1 트랜지스터(TR1)는 구동 전류(ID)를 생성할 수 있다. 또한, 제5 트랜지스터(TR5)가 발광 제어 신호(EM)의 비활성화 구간 동안 고전원 전압(ELVDD)의 공급을 차단함으로써, 제1 트랜지스터(TR1)의 제1 단자에 공급된 데이터 신호(DATA)가 제1 트랜지스터(TR1)의 게이트 단자로 공급될 수 있다. 여기서, 고전원 전압(ELVDD)은 외부 장치(101)로부터 생성될 수 있고, 패드 전극(470) 및 연결 전극(335)을 통해 도 7의 배선 구조물(700)에 제공될 수 있다. 즉, 배선 구조물(700)을 통해 고전원 전압(ELVDD)이 제5 트랜지스터(TR5)에 제공될 수 있다.
제6 트랜지스터(TR6)(예를 들어, 도 7의 반도체 소자(250))는 게이트 단자, 제1 단자, 제2 단자를 포함할 수 있다. 게이트 단자는 발광 제어 신호(EM)를 공급받을 수 있다. 제1 단자는 제1 트랜지스터(TR1)의 제2 단자에 연결될 수 있다. 제2 단자는 유기 발광 다이오드(OLED)의 제1 단자에 연결될 수 있다. 예시적인 실시예들에 있어서, 제1 단자는 소스 단자이고, 제2 단자는 드레인 단자일 수 있다. 선택적으로, 제1 단자는 드레인 단자이고, 제2 단자는 소스 단자일 수 있다.
제6 트랜지스터(TR6)(예를 들어, 도 8의 반도체 소자(250)에 해당)는 발광 제어 신호(EM)의 활성화 구간 동안 제1 트랜지스터(TR1)가 생성한 구동 전류(ID)를 유기 발광 다이오드(OLED)에 공급할 수 있다. 이러한 경우, 제6 트랜지스터(TR6)는 선형 영역에서 동작할 수 있다. 즉, 제6 트랜지스터(TR6)가 발광 제어 신호(EM)의 활성화 구간 동안 제1 트랜지스터(TR1)가 생성한 구동 전류(ID)를 유기 발광 다이오드(OLED)에 공급함으로써, 유기 발광 다이오드(OLED)는 광을 출력할 수 있다. 또한, 제6 트랜지스터(TR6)가 발광 제어 신호(EM)의 비활성화 구간 동안 제1 트랜지스터(TR1)와 유기 발광 다이오드(OLED)를 전기적으로 서로 분리시킴으로써, 제1 트랜지스터(TR1)의 제2 단자에 공급된 데이터 신호(DATA)(정확히 말하면, 문턱 전압 보상이 된 데이터 신호)가 제1 트랜지스터(TR1)의 게이트 단자로 공급될 수 있다.
제7 트랜지스터(TR7)는 게이트 단자, 제1 단자, 제2 단자를 포함할 수 있다. 게이트 단자는 다이오드 초기화 신호(GB)를 공급받을 수 있다. 제1 단자는 초기화 전압(VINT)을 공급받을 수 있다. 제2 단자는 유기 발광 다이오드(OLED)의 제1 단자에 연결될 수 있다. 예시적인 실시예들에 있어서, 제1 단자는 소스 단자이고, 제2 단자는 드레인 단자일 수 있다. 선택적으로, 제1 단자는 드레인 단자이고, 제2 단자는 소스 단자일 수 있다.
제7 트랜지스터(TR7)는 다이오드 초기화 신호(GB)의 활성화 구간 동안 초기화 전압(VINT)을 유기 발광 다이오드(OLED)의 제1 단자에 공급할 수 있다. 이러한 경우, 제7 트랜지스터(TR7)는 선형 영역에서 동작할 수 있다. 즉, 제7 트랜지스터(TR7)는 다이오드 초기화 신호(GB)의 활성화 구간 동안 유기 발광 다이오드(OLED)의 제1 단자를 초기화 전압(VINT)으로 초기화시킬 수 있다.
선택적으로, 데이터 초기화 신호(GI)와 다이오드 초기화 신호(GB)는 실질적으로 동일한 신호일 수 있다. 제1 트랜지스터(TR1)의 게이트 단자를 초기화 시키는 동작과 유기 발광 다이오드(OLED)의 제1 단자를 초기화 시키는 동작은 서로 영향을 미치지 않을 수 있다. 즉, 제1 트랜지스터(TR1)의 게이트 단자를 초기화 시키는 동작과 유기 발광 다이오드(OLED)의 제1 단자를 초기화 시키는 동작은 서로 독립적일 수 있다. 이에 따라, 다이오드 초기화 신호(GB)를 별도로 생성하지 않음으로써, 공정의 경제성이 향상될 수 있다.
스토리지 커패시터(CST)는 제1 단자 및 제2 단자를 포함할 수 있다. 스토리지 커패시터(CST)는 고전원 전압(ELVDD) 배선과 제1 트랜지스터(TR1)의 게이트 단자 사이에 연결될 수 있다. 예를 들면, 스토리지 커패시터(CST)의 제1 단자는 제1 트랜지스터(TR1)의 게이트 단자에 연결될 수 있고, 스토리지 커패시터(CST)의 제2 단자는 고전원 전압(ELVDD) 배선에 연결될 수 있다. 스토리지 커패시터(CST)는 스캔 신호(GW)의 비활성화 구간 동안 제1 트랜지스터(TR1)의 게이트 단자의 전압 레벨을 유지할 수 있다. 스캔 신호(GW)의 비활성화 구간은 발광 제어 신호(EM)의 활성화 구간을 포함할 수 있고, 발광 제어 신호(EM)의 활성화 구간 동안 제1 트랜지스터(TR1)가 생성한 구동 전류(ID)는 유기 발광 다이오드(OLED)에 공급될 수 있다. 따라서, 스토리지 커패시터(CST)가 유지하는 전압 레벨에 기초하여 제1 트랜지스터(TR1)가 생성한 구동 전류(ID)가 유기 발광 다이오드(OLED)에 공급될 수 있다.
전술한 바와 같이, 유기 발광 표시 장치(100)가 하부 팬-아웃 배선(510)과 동일한 층에 배치되는 도전 패턴을 더 포함할 수 있고, 상기 도전 패턴은 제1 내지 제7 트랜지스터들(TR1, TR2, TR3, TR4, TR5, TR6, TR7) 및 스토리지 커패시터(CST) 아래에 배치될 수도 있다.
도 10 내지 19는 본 발명의 예시적인 실시예들에 따른 유기 발광 표시 장치의 제조 방법을 나타내는 단면도들이다. 예를 들면, 도 11은 하부 팬-아웃 배선들을 설명하기 위한 평면도이고, 도 14는 하부 팬-아웃 배선 및 중간 팬-아웃 배선을 설명하기 위한 평면도이며, 도 16은 하부, 중간 및 상부 팬-아웃 배선들을 설명하기 위한 평면도이다.
도 10 및 11을 참조하면, 경질의 유리 기판(105)이 제공될 수 있다. 유리 기판(105) 상에 투명한 또는 불투명한 재료들을 포함하는 기판(110)이 형성될 수 있다. 기판(110)은 연성을 갖는 투명 수지 기판을 사용하여 형성될 수 있다. 예시적인 실시예들에 있어서, 기판(110)은 제1 유기 필름층(111), 제1 베리어층(112), 제2 유기 필름층(113) 및 제2 베리어층(114)이 순서대로 적층되는 구성을 가질 수 있다. 제1 베리어층(112) 및 제2 베리어층(114) 각각은 실리콘 산화물과 같은 무기 물질을 포함할 수 있다. 또한, 제1 유기 필름층(111) 및 제2 유기 필름층(113) 각각은 폴리이미드계 수지와 같은 유기 물질을 포함할 수 있다. 여기서, 제1 베리어층(112) 및 제2 베리어층(114) 각각은 제1 유기 필름층(111) 및 제2 유기 필름층(113)을 통해 침투하는 수분을 차단할 수 있다.
기판(110) 상의 주변 영역(40)에는 하부 팬-아웃 배선(510)이 형성될 수 있다. 예를 들면, 하부 팬-아웃 배선(510)은 제1 하부 팬-아웃 배선(511), 제2 하부 팬-아웃 배선(512) 및 제3 하부 팬-아웃 배선(513)을 포함할 수 있고, 제1 하부 팬-아웃 배선(511), 제2 하부 팬-아웃 배선(512) 및 제3 하부 팬-아웃 배선(513)은 소정의 간격으로 서로 이격하여 형성될 수 있다. 예시적인 실시예들에 있어서, 하부 팬-아웃 배선(510)은 기판(110)과 직접적으로 접촉할 수 있다. 다시 말하면, 하부 팬-아웃 배선(510)은 기판(110)의 제2 베리어층(114)과 직접적으로 접촉할 수 있다. 하부 팬-아웃 배선(510)은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 사용하여 형성될 수 있다. 예를 들면, 하부 팬-아웃 배선(510)은 금, 은, 알루미늄, 백금, 니켈, 티타늄, 팔라듐, 마그네슘, 칼슘, 리튬, 크롬, 탄탈륨, 몰리브데늄, 스칸듐, 네오디뮴, 이리듐, 알루미늄을 함유하는 합금, 알루미늄 질화물, 은을 함유하는 합금, 텅스텐, 텅스텐 질화물, 구리를 함유하는 합금, 몰리브데늄을 함유하는 합금, 티타늄 질화물, 탄탈륨 질화물, 스트론튬 루테늄 산화물, 아연 산화물, 인듐 주석 산화물, 주석 산화물, 인듐 산화물, 갈륨 산화물, 인듐 아연 산화물 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 선택적으로, 하부 팬-아웃 배선(510)은 복수의 층들을 포함하는 다층 구조로 형성될 수도 있다.
도 12를 참조하면, 기판(110) 및 하부 팬-아웃 배선(510) 상에는 버퍼층(115)이 형성될 수 있다. 예시적인 실시예들에 있어서, 버퍼층(115)은 기판(110) 상의 주변 영역(40)에서 하부 팬-아웃 배선(510)을 덮을 수 있고, 기판(110) 상의 발광 영역(30) 및 주변 영역(40)에 전체적으로 형성될 수 있다. 예를 들면, 버퍼층(115)은 기판(110) 상에서 하부 팬-아웃 배선(510)을 충분히 덮을 수 있으며, 하부 팬-아웃 배선(510)의 주위에 단차를 생성시키지 않고 실질적으로 평탄한 상면을 가질 수 있다. 선택적으로, 버퍼층(115)은 기판(110) 상에서 하부 팬-아웃 배선(510)을 덮으며, 균일한 두께로 하부 팬-아웃 배선(510)의 프로파일을 따라 형성될 수도 있다. 기판(110)의 유형에 따라 기판(110) 상에 두 개 이상의 버퍼층들(115)이 제공될 수 있거나 버퍼층(115)이 형성되지 않을 수도 있다. 버퍼층(115)은 실리콘 화합물, 금속 산화물 등을 사용하여 형성될 수 있다. 예를 들면, 버퍼층(115)은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 실리콘 산탄화물, 실리콘 탄질화물, 실리콘 산탄화물, 알루미늄 산화물, 알루미늄 질화물, 탄탈륨 산화물, 하프늄 산화물, 지르코늄 산화물, 티타늄 산화물 등을 포함할 수 있다.
액티브층(130)이 버퍼층(115) 상의 발광 영역(30)에 형성될 수 있다. 액티브층(130)은 산화물 반도체, 무기물 반도체 또는 유기물 반도체 등을 사용하여 형성될 수 있다.
도 13 및 14를 참조하면, 액티브층(130) 상에는 게이트 절연층(150)이 형성될 수 있다. 게이트 절연층(150)은 버퍼층(115) 상의 발광 영역(30)에서 액티브층(130)을 덮을 수 있으며, 발광 영역(30)으로부터 패드 영역(60)으로의 방향을 따라 연장될 수 있다. 즉, 게이트 절연층(150)은 버퍼층(115) 상의 발광 영역(30) 및 주변 영역(40)에 전체적으로 형성될 수 있다. 예를 들면, 게이트 절연층(150)은 버퍼층(115) 상에서 액티브층(130)을 충분히 덮을 수 있으며, 액티브층(130)의 주위에 단차를 생성시키지 않고 실질적으로 평탄한 상면을 가질 수 있다. 선택적으로, 게이트 절연층(150)은 버퍼층(115) 상에서 액티브층(130)을 덮으며, 균일한 두께로 액티브층(130)의 프로파일을 따라 형성될 수도 있다. 게이트 절연층(150)은 실리콘 화합물, 금속 산화물 등을 사용하여 형성될 수 있다.
게이트 절연층(150) 상의 발광 영역(30)에 제1 게이트 전극(170)이 형성될 수 있다. 제1 게이트 전극(170)은 게이트 절연층(150) 중에서 하부에 액티브층(130)이 위치하는 부분 상에 형성될 수 있다. 제1 게이트 전극(170)은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 사용하여 형성될 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 다른 예시적인 실시예들에 있어서, 제1 게이트 전극(170)은 복수의 층들을 포함하는 다층 구조로 형성될 수도 있다.
게이트 절연층(150) 상의 주변 영역(40)에 중간 팬-아웃 배선(520)이 형성될 수 있다. 중간 팬-아웃 배선(520)은 하부 팬-아웃 배선(510)의 적어도 일부와 중첩할 수 있다. 예를 들면, 중간 팬-아웃 배선(520)은 제1 중간 팬-아웃 배선(521) 및 제2 중간 팬-아웃 배선(522)을 포함할 수 있고, 제1 중간 팬-아웃 배선(521) 및 제2 중간 팬-아웃 배선(522)은 소정의 간격으로 서로 이격하여 형성될 수 있다. 예시적인 실시예들에 있어서, 제1 중간 팬-아웃 배선(521)은 제1 하부 팬-아웃 배선(511)의 적어도 일부와 중첩할 수 있다. 다시 말하면, 제1 중간 팬-아웃 배선(521)은 제1 하부 팬-아웃 배선(511)의 제1 측부와 중첩할 수 있다. 또한, 제2 중간 팬-아웃 배선(522)은 제2 하부 팬-아웃 배선(512)의 적어도 일부 및 제3 하부 팬-아웃 배선(513)의 적어도 일부와 중첩할 수 있다. 다시 말하면, 제2 중간 팬-아웃 배선(522)은 제2 하부 팬-아웃 배선(512)의 제2 측부 및 제3 하부 팬-아웃 배선(513)의 제1 측부와 중첩할 수 있다. 예시적인 실시예들에 있어서, 제1 게이트 전극(170)과 중간 팬-아웃 배선(520)은 동일한 층에 위치할 수 있고, 동일한 물질을 사용하여 동시에 형성될 수 있다. 예를 들면, 게이트 절연층(150) 상에 제1 예비 전극층이 전체적으로 형성된 후, 상기 제1 예비 전극층을 선택적으로 식각하여 제1 게이트 전극(170) 및 중간 팬-아웃 배선(520)이 형성될 수 있다. 중간 팬-아웃 배선(520)은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 선택적으로, 중간 팬-아웃 배선(520)은 복수의 층들을 포함하는 다층 구조로 형성될 수도 있다.
도 15 및 16을 참조하면, 제1 게이트 전극(170) 및 중간 팬-아웃 배선(520) 상에는 제1 층간 절연층(190)이 형성될 수 있다. 제1 층간 절연층(190)은 게이트 절연층(150) 상의 발광 영역(30)에서 제1 게이트 전극(170)을 덮을 수 있으며, 발광 영역(30)으로부터 패드 영역(60)으로의 방향을 따라 연장될 수 있다. 또한, 제1 층간 절연층(190)은 게이트 절연층(150) 상의 주변 영역(40)에서 중간 팬-아웃 배선(520)을 덮을 수 있다. 즉, 제1 층간 절연층(190)은 게이트 절연층(150) 상에 전체적으로 형성될 수 있다. 예를 들면, 제1 층간 절연층(190)은 게이트 절연층(150) 상에서 제1 게이트 전극(170) 및 중간 팬-아웃 배선(520)을 충분히 덮을 수 있으며, 제1 게이트 전극(170) 및 중간 팬-아웃 배선(520)의 주위에 단차를 생성시키지 않고 실질적으로 평탄한 상면을 가질 수 있다. 선택적으로, 제1 층간 절연층(190)은 게이트 절연층(150) 상에서 제1 게이트 전극(170) 및 중간 팬-아웃 배선(520)을 덮으며, 균일한 두께로 제1 게이트 전극(170) 및 중간 팬-아웃 배선(520)의 프로파일을 따라 형성될 수도 있다. 제1 층간 절연층(190)은 실리콘 화합물, 금속 산화물 등을 사용하여 형성될 수 있다.
제1 층간 절연층(190) 상의 발광 영역(30)에 제2 게이트 전극(175)이 형성될 수 있다. 제2 게이트 전극(175)은 제1 층간 절연층(190) 중에서 하부에 제1 게이트 전극(170)이 위치하는 부분 상에 형성될 수 있다. 제2 게이트 전극(175)은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 사용하여 형성될 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 다른 예시적인 실시예들에 있어서, 제2 게이트 전극(175)은 복수의 층들을 포함하는 다층 구조로 형성될 수도 있다.
제1 층간 절연층(190) 상의 주변 영역(40)에 상부 팬-아웃 배선(530)이 형성될 수 있다. 상부 팬-아웃 배선(530)은 하부 팬-아웃 배선(510)의 적어도 일부와 중첩할 수 있다. 예를 들면, 상부 팬-아웃 배선(530)은 제1 상부 팬-아웃 배선(531) 및 제2 상부 팬-아웃 배선(532)을 포함할 수 있고, 제1 상부 팬-아웃 배선(531) 및 제2 상부 팬-아웃 배선(532)은 소정의 간격으로 서로 이격하여 형성될 수 있다. 예시적인 실시예들에 있어서, 제1 상부 팬-아웃 배선(531)은 제1 하부 팬-아웃 배선(511)의 적어도 일부 및 제2 하부 팬-아웃 배선(512)의 적어도 일부와 중첩할 수 있다. 다시 말하면, 제1 상부 팬-아웃 배선(531)은 제1 하부 팬-아웃 배선(511)의 제2 측부 및 제2 하부 팬-아웃 배선(512)의 제1 측부와 중첩할 수 있다. 또한, 제2 상부 팬-아웃 배선(532)은 제3 하부 팬-아웃 배선(513)의 적어도 일부와 중첩할 수 있다. 다시 말하면, 제2 상부 팬-아웃 배선(532)은 제3 하부 팬-아웃 배선(513)의 제2 측부와 중첩할 수 있다. 예시적인 실시예들에 있어서, 제2 게이트 전극(175)과 상부 팬-아웃 배선(530)은 동일한 층에 위치할 수 있고, 동일한 물질을 사용하여 동시에 형성될 수 있다. 예를 들면, 제1 층간 절연층(190) 상에 제2 예비 전극층이 전체적으로 형성된 후, 상기 제2 예비 전극층을 선택적으로 식각하여 제2 게이트 전극(175) 및 상부 팬-아웃 배선(530)이 형성될 수 있다. 상부 팬-아웃 배선(530)은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 사용하여 형성될 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 선택적으로, 상부 팬-아웃 배선(530)은 복수의 층들을 포함하는 다층 구조로 형성될 수도 있다. 이에 따라, 하부 팬-아웃 배선(510), 중간 팬-아웃 배선(520) 및 상부 팬-아웃 배선(530)을 포함하는 팬-아웃 배선들(500)이 형성될 수 있다.
도 17을 참조하면, 제2 게이트 전극(175) 및 상부 팬-아웃 배선(530) 상에는 제2 층간 절연층(195)이 형성될 수 있다. 제2 층간 절연층(195)은 제1 층간 절연층(190) 상의 발광 영역(30)에서 제2 게이트 전극(175)을 덮을 수 있으며, 발광 영역(30)으로부터 패드 영역(60)으로의 방향을 따라 연장될 수 있다. 또한, 제2 층간 절연층(195)은 제1 층간 절연층(190) 상의 주변 영역(40)에서 상부 팬-아웃 배선(530)을 덮을 수 있다. 즉, 제2 층간 절연층(195)은 제1 층간 절연층(190) 상에 전체적으로 형성될 수 있다. 예를 들면, 제2 층간 절연층(195)은 제1 층간 절연층(190) 상에서 제2 게이트 전극(175) 및 상부 팬-아웃 배선(530)을 충분히 덮을 수 있으며, 제2 게이트 전극(175) 및 상부 팬-아웃 배선(530)의 주위에 단차를 생성시키지 않고 실질적으로 평탄한 상면을 가질 수 있다. 선택적으로, 제2 층간 절연층(195)은 제1 층간 절연층(190) 상에서 제2 게이트 전극(175) 및 상부 팬-아웃 배선(530)을 덮으며, 균일한 두께로 제2 게이트 전극(175) 및 상부 팬-아웃 배선(530)의 프로파일을 따라 형성될 수도 있다. 제2 층간 절연층(195)은 실리콘 화합물, 금속 산화물 등을 사용하여 형성될 수 있다.
제2 층간 절연층(195) 상의 발광 영역(30)에 소스 전극(210) 및 드레인 전극(230)이 형성될 수 있다. 소스 전극(210)은 게이트 절연층(150), 제1 층간 절연층(190) 및 제2 층간 절연층(195)의 제1 부분을 제거하여 형성된 콘택홀을 통해 액티브층(130)의 소스 영역에 접속될 수 있고, 드레인 전극(230)은 게이트 절연층(150), 제1 층간 절연층(190) 및 제2 층간 절연층(195)의 제2 부분을 제거하여 형성된 콘택홀을 통해 액티브층(130)의 드레인 영역에 접속될 수 있다. 소스 전극(210) 및 드레인 전극(230)은 각기 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 사용하여 형성될 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 다른 예시적인 실시예들에 있어서, 소스 전극(210) 및 드레인 전극(230) 각각은 복수의 층들을 포함하는 다층 구조로 형성될 수도 있다. 이에 따라, 액티브층(130), 게이트 절연층(150), 제1 게이트 전극(170), 제1 층간 절연층(190), 제2 게이트 전극(175), 제2 층간 절연층(195), 소스 전극(210) 및 드레인 전극(230)을 포함하는 반도체 소자(250)가 형성될 수 있다.
제2 층간 절연층(195) 상의 주변 영역(40)에 전원 전압 배선(610)이 형성될 수 있다. 예를 들면, 전원 전압 배선(610)은 팬-아웃 배선들(500)과 중첩하여 형성될 수 있다. 예시적인 실시예들에 있어서, 전원 전압 배선(610)은 소스 및 드레인 전극들(210, 230)과 동일한 층에 위치할 수 있고, 동일한 물질을 사용하여 동시에 형성될 수 있다. 예를 들면, 제2 층간 절연층(195) 상에 제3 예비 전극층이 전체적으로 형성된 후, 상기 제3 예비 전극층을 선택적으로 식각하여 소스 전극(210), 드레인 전극(230) 및 전원 전압 배선(610)이 형성될 수 있다. 전원 전압 배선(610)은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 사용하여 형성될 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 선택적으로, 전원 전압 배선(610)은 복수의 층들을 포함하는 다층 구조로 형성될 수도 있다.
도 18을 참조하면, 제2 층간 절연층(195), 전원 전압 배선(610), 소스 전극(210) 및 드레인 전극(230) 상에 평탄화층(270)이 형성될 수 있다. 평탄화층(270)은 제2 층간 절연층(195) 상의 발광 영역(30)에서 소스 전극(210) 및 드레인 전극(230)을 덮을 수 있고, 주변 영역(40)에서 전원 전압 배선(610)을 덮을 수 있다. 예를 들면, 평탄화층(270)은 발광 영역(30) 및 주변 영역(40)에서 상대적으로 두꺼운 두께로 형성될 수 있고, 이러한 경우, 평탄화층(270)은 실질적으로 평탄한 상면을 가질 수 있으며, 이와 같은 평탄화층(270)의 평탄한 상면을 구현하기 위하여 평탄화층(270)에 대해 평탄화 공정이 추가될 수 있다. 선택적으로, 평탄화층(270)은 제2 층간 절연층(195) 상의 발광 영역(30) 및 주변 영역(40)에서 균일한 두께로 소스 전극(210), 드레인 전극(230) 및 전원 전압 배선(610)의 프로파일을 따라 형성될 수도 있다. 평탄화층(270)은 유기 물질 또는 무기 물질로 이루어질 수 있다. 예시적인 실시예들에 있어서, 평탄화층(270)은 포토레지스트, 폴리아크릴계 수지, 폴리이미드계 수지, 폴리아미드계 수지, 실롯산계 수지, 아크릴계 수지, 에폭시계 수지 등과 같은 유기 물질을 사용하여 형성될 수 있다.
하부 전극(290)은 평탄화층(270) 상의 발광 영역(30)에 형성될 수 있다. 하부 전극(290)은 평탄화층(270)의 일부를 제거하여 형성된 콘택홀을 통해 드레인 전극(230)에 접속될 수 있다. 하부 전극(290)은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 사용하여 형성될 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 다른 예시적인 실시예들에 있어서, 하부 전극(290)은 복수의 층들을 포함하는 다층 구조로 형성될 수도 있다.
화소 정의막(310)은 평탄화층(270) 상의 발광 영역(30)에 형성될 수 있고, 하부 전극(290)의 일부를 노출시키며 발광 영역(30)으로부터 패드 영역(60)으로의 방향으로 연장될 수 있다. 다시 말하면, 화소 정의막(310)은 하부 전극(290)의 양측부를 덮으면서 발광 영역(30)으로부터 패드 영역(60)으로의 방향으로 연장될 수 있고, 평탄화층(270) 상의 주변 영역(40)에 형성될 수 있다. 화소 정의막(310)은 유기 물질 또는 무기 물질로 이루어질 수 있다. 예시적인 실시예들에 있어서, 화소 정의막(310)은 유기 물질을 사용하여 형성될 수 있다.
발광층(330)은 화소 정의막(310)에 의해 일부가 노출된 하부 전극(290) 상에 형성될 수 있다. 발광층(330)은 서브 화소들에 따라 상이한 색광들(즉, 적색광, 녹색광, 청색광 등)을 방출시킬 수 있는 발광 물질들 중 적어도 하나를 사용하여 형성될 수 있다. 이와는 달리, 발광층(330)은 적색광, 녹색광, 청색광 등의 다른 색광들을 발생시킬 수 있는 복수의 발광 물질들을 적층하여 전체적으로 백색광을 방출할 수도 있다. 이러한 경우, 발광층(330) 상에 컬러 필터가 형성될 수 있다. 상기 컬러 필터는 적색 컬러 필터, 녹색 컬러 필터, 청색 컬러 필터 중 적어도 하나를 포함할 수 있다. 선택적으로, 상기 컬러 필터는 황색 컬러 필터, 청남색 컬러 필터 및 자주색 컬러 필터를 포함할 수도 있다. 상기 컬러 필터는 감광성 수지 또는 컬러 포토레지스트를 사용하여 형성될 수 있다.
상부 전극(340)은 화소 정의막(310) 및 발광층(330) 상의 발광 영역(30)에 형성될 수 있다. 상부 전극(340)은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 사용하여 형성될 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 다른 예시적인 실시예들에 있어서, 상부 전극(340)은 복수의 층들을 포함하는 다층 구조로 형성될 수도 있다. 이에 따라, 하부 전극(290), 발광층(330) 및 상부 전극(340)을 포함하는 발광 구조물(200)이 형성될 수 있다.
도 19를 참조하면, 상부 전극(340) 상의 발광 영역(30) 및 화소 정의막(310) 상의 주변 영역(40)에 제1 박막 봉지층(451)이 형성될 수 있다. 제1 박막 봉지층(451)은 발광 영역(30)에서 상부 전극(340)을 덮으며, 균일한 두께로 상부 전극(340)의 프로 파일을 따라 형성될 수 있고, 주변 영역(40)에서 화소 정의막(310)을 덮으며, 균일한 두께로 화소 정의막(310)의 프로 파일을 따라 형성될 수 있다. 제1 박막 봉지층(451)은 가요성을 갖는 무기 물질들을 사용하여 형성될 수 있다.
제1 박막 봉지층(451) 상의 발광 영역(30) 및 주변 영역(40)에 제2 박막 봉지층(452)이 형성될 수 있다. 제2 박막 봉지층(452)은 가요성을 갖는 유기 물질들을 사용하여 형성될 수 있다.
제2 박막 봉지층(452) 상의 발광 영역(30) 및 주변 영역(40)에는 제3 박막 봉지층(453)이 형성될 수 있다. 제3 박막 봉지층(453)은 제2 박막 봉지층(452)을 덮으며, 균일한 두께로 제2 박막 봉지층(452)의 프로 파일을 따라 형성될 수 있다. 제3 박막 봉지층(453)은 가요성을 갖는 무기 물질들을 사용하여 형성될 수 있다. 이에 따라, 제1 박막 봉지층(451), 제2 박막 봉지층(452) 및 제3 박막 봉지층(453)을 포함하는 박막 봉지 구조물(450)이 형성될 수 있다.
박막 봉지 구조물(450)이 형성된 후, 유리 기판(105)이 기판(110)으로부터 제거될 수 있다. 이에 따라, 도 8에 도시된 유기 발광 표시 장치(100)가 제조될 수 있다.
도 20은 본 발명의 예시적인 실시예들에 따른 유기 발광 표시 장치를 나타내는 단면도이다. 도 20에 예시한 유기 발광 표시 장치(700)는 팬-아웃 배선들(1500)을 제외하면 도 1 내지 9를 참조하여 설명한 유기 발광 표시 장치(100)와 실질적으로 동일하거나 유사한 구성을 가질 수 있다. 도 20에 있어서, 도 1 내지 9를 참조하여 설명한 구성 요소들과 실질적으로 동일하거나 유사한 구성 요소들에 대해 중복되는 설명은 생략한다.
도 20을 참조하면, 유기 발광 표시 장치(700)는 기판(110), 버퍼층(115), 반도체 소자(250), 발광 구조물(200), 팬-아웃 배선들(1500), 전원 전압 배선(610), 평탄화층(270), 화소 정의막(310), 박막 봉지 구조물(450) 등을 포함할 수 있다. 여기서, 팬-아웃 배선들(1500)은 하부 팬-아웃 배선(510), 중간 팬-아웃 배선(520) 및 상부 팬-아웃 배선(530)을 포함할 수 있다. 하부 팬-아웃 배선(510)은 제1 하부 팬-아웃 배선(511) 및 제2 하부 팬-아웃 배선(512)을 포함할 수 있고, 중간 팬-아웃 배선(520)은 제1 중간 팬-아웃 배선(521) 및 제2 중간 팬-아웃 배선(522)을 포함할 수 있으며, 상부 팬-아웃 배선(530)은 제1 상부 팬-아웃 배선(531) 및 제2 상부 팬-아웃 배선(532)을 포함할 수 있다.
기판(110) 상의 주변 영역(40)에는 하부 팬-아웃 배선(510)이 배치될 수 있다. 전술한 바와 같이, 하부 팬-아웃 배선(510)은 제1 하부 팬-아웃 배선(511) 및 제2 하부 팬-아웃 배선(512)을 포함할 수 있고, 제1 하부 팬-아웃 배선(511) 및 제2 하부 팬-아웃 배선(512)은 소정의 간격으로 서로 이격하여 배치될 수 있다. 예시적인 실시예들에 있어서, 하부 팬-아웃 배선(510)은 기판(110)과 직접적으로 접촉할 수 있다. 다시 말하면, 하부 팬-아웃 배선(510)은 기판(110)의 제2 베리어층(114)과 직접적으로 접촉할 수 있다. 또한, 하부 팬-아웃 배선(510)에는 데이터 신호가 인가될 수 있다.
게이트 절연층(150) 상의 주변 영역(40)에 중간 팬-아웃 배선(520)이 배치될 수 있다. 중간 팬-아웃 배선(520)은 하부 팬-아웃 배선(510)의 적어도 일부와 중첩할 수 있다. 전술한 바와 같이, 중간 팬-아웃 배선(520)은 제1 중간 팬-아웃 배선(521) 및 제2 중간 팬-아웃 배선(522)을 포함할 수 있고, 제1 중간 팬-아웃 배선(521) 및 제2 중간 팬-아웃 배선(522)은 소정의 간격으로 서로 이격하여 배치될 수 있다. 예시적인 실시예들에 있어서, 제1 중간 팬-아웃 배선(521)은 제1 하부 팬-아웃 배선(511)의 적어도 일부와 중첩할 수 있다. 다시 말하면, 제1 중간 팬-아웃 배선(521)은 제1 하부 팬-아웃 배선(511)의 제1 측부와 중첩할 수 있다. 또한, 제2 중간 팬-아웃 배선(522)은 제2 하부 팬-아웃 배선(512)의 적어도 일부와 중첩할 수 있다. 다시 말하면, 제2 중간 팬-아웃 배선(522)은 제2 하부 팬-아웃 배선(512)의 제1 측부와 중첩할 수 있다. 더욱이, 중간 팬-아웃 배선(520)에는 데이터 신호가 인가될 수 있다.
제1 층간 절연층(190) 상의 주변 영역(40)에 상부 팬-아웃 배선(530)이 배치될 수 있다. 상부 팬-아웃 배선(530)은 하부 팬-아웃 배선(510)의 적어도 일부와 중첩할 수 있다. 전술한 바와 같이, 상부 팬-아웃 배선(530)은 제1 상부 팬-아웃 배선(531) 및 제2 상부 팬-아웃 배선(532)을 포함할 수 있고, 제1 상부 팬-아웃 배선(531) 및 제2 상부 팬-아웃 배선(532)은 소정의 간격으로 서로 이격하여 배치될 수 있다. 예시적인 실시예들에 있어서, 제1 상부 팬-아웃 배선(531)은 제1 하부 팬-아웃 배선(511)의 적어도 일부와 중첩할 수 있다. 다시 말하면, 제1 상부 팬-아웃 배선(531)은 제1 하부 팬-아웃 배선(511)의 제2 측부와 중첩할 수 있다. 또한, 제2 상부 팬-아웃 배선(532)은 제3 하부 팬-아웃 배선(513)의 적어도 일부와 중첩할 수 있다. 다시 말하면, 제2 상부 팬-아웃 배선(532)은 제3 하부 팬-아웃 배선(513)의 제2 측부와 중첩할 수 있다. 더욱이, 상부 팬-아웃 배선(530)에는 데이터 신호가 인가될 수 있다.
예시적인 실시예들에 있어서, 중간 팬-아웃 배선(520), 하부 팬-아웃 배선(510) 및 상부 팬-아웃 배선(530)은 번갈아 가며 반복적으로 배열될 수 있다. 예를 들면, 제3 방향(D3)을 따라 제1 중간 팬-아웃 배선(521), 제1 하부 팬-아웃 배선(511) 및 제1 상부 팬-아웃 배선(531)이 순서대로 배열될 수 있고, 제3 방향(D3)을 따라 제2 중간 팬-아웃 배선(522), 제2 하부 팬-아웃 배선(512) 및 제2 상부 팬-아웃 배선(532)이 순서대로 배열될 수 있다.
도 21은 본 발명의 예시적인 실시예들에 따른 유기 발광 표시 장치를 나타내는 단면도이다. 도 21에 예시한 유기 발광 표시 장치(800)는 팬-아웃 배선들(2500)을 제외하면 도 20을 참조하여 설명한 유기 발광 표시 장치(700)와 실질적으로 동일하거나 유사한 구성을 가질 수 있다. 도 21에 있어서, 도 20을 참조하여 설명한 구성 요소들과 실질적으로 동일하거나 유사한 구성 요소들에 대해 중복되는 설명은 생략한다.
도 21을 참조하면, 유기 발광 표시 장치(800)는 기판(110), 버퍼층(115), 반도체 소자(250), 발광 구조물(200), 팬-아웃 배선들(2500), 전원 전압 배선(610), 평탄화층(270), 화소 정의막(310), 박막 봉지 구조물(450) 등을 포함할 수 있다. 여기서, 팬-아웃 배선들(2500)은 하부 팬-아웃 배선(510), 중간 팬-아웃 배선(520) 및 상부 팬-아웃 배선(530)을 포함할 수 있다. 하부 팬-아웃 배선(510)은 제1 하부 팬-아웃 배선(511) 및 제2 하부 팬-아웃 배선(512)을 포함할 수 있고, 중간 팬-아웃 배선(520)은 제1 중간 팬-아웃 배선(521) 및 제2 중간 팬-아웃 배선(522)을 포함할 수 있으며, 상부 팬-아웃 배선(530)은 제1 상부 팬-아웃 배선(531) 및 제2 상부 팬-아웃 배선(532)을 포함할 수 있다.
기판(110) 상의 주변 영역(40)에는 하부 팬-아웃 배선(510)이 배치될 수 있다. 전술한 바와 같이, 하부 팬-아웃 배선(510)은 제1 하부 팬-아웃 배선(511) 및 제2 하부 팬-아웃 배선(512)을 포함할 수 있고, 제1 하부 팬-아웃 배선(511) 및 제2 하부 팬-아웃 배선(512)은 소정의 간격으로 서로 이격하여 배치될 수 있다. 예시적인 실시예들에 있어서, 하부 팬-아웃 배선(510)은 기판(110)과 직접적으로 접촉할 수 있다. 다시 말하면, 하부 팬-아웃 배선(510)은 기판(110)의 제2 베리어층(114)과 직접적으로 접촉할 수 있다. 또한, 하부 팬-아웃 배선(510)에는 데이터 신호가 인가될 수 있다.
게이트 절연층(150) 상의 주변 영역(40)에 중간 팬-아웃 배선(520)이 배치될 수 있다. 중간 팬-아웃 배선(520)은 하부 팬-아웃 배선(510)의 적어도 일부와 선택적으로 중첩할 수 있다. 전술한 바와 같이, 중간 팬-아웃 배선(520)은 제1 중간 팬-아웃 배선(521) 및 제2 중간 팬-아웃 배선(522)을 포함할 수 있고, 제1 중간 팬-아웃 배선(521) 및 제2 중간 팬-아웃 배선(522)은 소정의 간격으로 서로 이격하여 배치될 수 있다. 예시적인 실시예들에 있어서, 제1 중간 팬-아웃 배선(521)은 제1 하부 팬-아웃 배선(511)과 중첩하지 않을 수 있다. 또한, 제2 중간 팬-아웃 배선(522)은 제2 하부 팬-아웃 배선(512)과 중첩하지 않을 수 있다. 더욱이, 중간 팬-아웃 배선(520)에는 데이터 신호가 인가될 수 있다.
제1 층간 절연층(190) 상의 주변 영역(40)에 상부 팬-아웃 배선(530)이 배치될 수 있다. 상부 팬-아웃 배선(530)은 하부 팬-아웃 배선(510)의 적어도 일부와 선택적으로 중첩할 수 있다. 전술한 바와 같이, 상부 팬-아웃 배선(530)은 제1 상부 팬-아웃 배선(531) 및 제2 상부 팬-아웃 배선(532)을 포함할 수 있고, 제1 상부 팬-아웃 배선(531) 및 제2 상부 팬-아웃 배선(532)은 소정의 간격으로 서로 이격하여 배치될 수 있다. 예시적인 실시예들에 있어서, 제1 상부 팬-아웃 배선(531)은 제1 하부 팬-아웃 배선(511)과 중첩하지 않을 수 있다. 또한, 제2 상부 팬-아웃 배선(532)은 제3 하부 팬-아웃 배선(513)과 중첩하지 않을 수 있다. 더욱이, 상부 팬-아웃 배선(530)에는 데이터 신호가 인가될 수 있다.
예시적인 실시예들에 있어서, 중간 팬-아웃 배선(520), 하부 팬-아웃 배선(510) 및 상부 팬-아웃 배선(530)은 번갈아 가며 반복적으로 배열될 수 있다. 예를 들면, 제3 방향(D3)을 따라 제1 중간 팬-아웃 배선(521), 제1 하부 팬-아웃 배선(511) 및 제1 상부 팬-아웃 배선(531)이 순서대로 배열될 수 있고, 제3 방향(D3)을 따라 제2 중간 팬-아웃 배선(522), 제2 하부 팬-아웃 배선(512) 및 제2 상부 팬-아웃 배선(532)이 순서대로 배열될 수 있다.
도 22는 본 발명의 예시적인 실시예들에 따른 유기 발광 표시 장치를 나타내는 단면도이다. 도 22에 예시한 유기 발광 표시 장치(900)는 팬-아웃 배선들(3500)을 제외하면 도 1 내지 9를 참조하여 설명한 유기 발광 표시 장치(100)와 실질적으로 동일하거나 유사한 구성을 가질 수 있다. 도 22에 있어서, 도 1 내지 9를 참조하여 설명한 구성 요소들과 실질적으로 동일하거나 유사한 구성 요소들에 대해 중복되는 설명은 생략한다.
도 22를 참조하면, 유기 발광 표시 장치(900)는 기판(110), 버퍼층(115), 반도체 소자(250), 발광 구조물(200), 팬-아웃 배선들(3500), 전원 전압 배선(610), 평탄화층(270), 화소 정의막(310), 박막 봉지 구조물(450) 등을 포함할 수 있다. 여기서, 팬-아웃 배선들(3500)은 하부 팬-아웃 배선(510), 중간 팬-아웃 배선(520) 및 상부 팬-아웃 배선(530)을 포함할 수 있다. 하부 팬-아웃 배선(510)은 제1 하부 팬-아웃 배선(511) 및 제2 하부 팬-아웃 배선(512)을 포함할 수 있고, 중간 팬-아웃 배선(520)은 제1 중간 팬-아웃 배선(521) 및 제2 중간 팬-아웃 배선(522)을 포함할 수 있으며, 상부 팬-아웃 배선(530)은 제1 상부 팬-아웃 배선(531) 및 제2 상부 팬-아웃 배선(532)을 포함할 수 있다.
기판(110) 상의 주변 영역(40)에는 하부 팬-아웃 배선(510)이 배치될 수 있다. 전술한 바와 같이, 하부 팬-아웃 배선(510)은 제1 하부 팬-아웃 배선(511) 및 제2 하부 팬-아웃 배선(512)을 포함할 수 있고, 제1 하부 팬-아웃 배선(511) 및 제2 하부 팬-아웃 배선(512)은 소정의 간격으로 서로 이격하여 배치될 수 있다. 예시적인 실시예들에 있어서, 하부 팬-아웃 배선(510)은 기판(110)과 직접적으로 접촉할 수 있다. 다시 말하면, 하부 팬-아웃 배선(510)은 기판(110)의 제2 베리어층(114)과 직접적으로 접촉할 수 있다. 또한, 하부 팬-아웃 배선(510)에는 데이터 신호가 인가될 수 있다.
게이트 절연층(150) 상의 주변 영역(40)에 중간 팬-아웃 배선(520)이 배치될 수 있다. 중간 팬-아웃 배선(520)은 하부 팬-아웃 배선(510)의 적어도 일부 및 상부 팬-아웃 배선(530)의 적어도 일부와 중첩할 수 있다. 전술한 바와 같이, 중간 팬-아웃 배선(520)은 제1 중간 팬-아웃 배선(521) 및 제2 중간 팬-아웃 배선(522)을 포함할 수 있고, 제1 중간 팬-아웃 배선(521) 및 제2 중간 팬-아웃 배선(522)은 소정의 간격으로 서로 이격하여 배치될 수 있다. 예시적인 실시예들에 있어서, 제1 중간 팬-아웃 배선(521)은 제1 하부 팬-아웃 배선(511)의 적어도 일부 및 제1 상부 팬-아웃 배선(531)의 적어도 일부와 중첩할 수 있다. 다시 말하면, 제1 중간 팬-아웃 배선(521)의 제1 측부는 제1 하부 팬-아웃 배선(511)의 일부와 중첩할 수 있고, 제1 중간 팬-아웃 배선(521)의 제2 측부는 제1 상부 팬-아웃 배선(531)의 제1 측부와 중첩할 수 있다. 또한, 제2 중간 팬-아웃 배선(522)은 제2 하부 팬-아웃 배선(512)의 적어도 일부 및 제2 상부 팬-아웃 배선(532)의 적어도 일부와 중첩할 수 있다. 다시 말하면, 제2 중간 팬-아웃 배선(522)의 제1 측부는 제2 하부 팬-아웃 배선(512)의 일부와 중첩할 수 있고, 제2 중간 팬-아웃 배선(522)의 제2 측부는 제2 상부 팬-아웃 배선(532)의 제1 측부와 중첩할 수 있다. 더욱이, 중간 팬-아웃 배선(520)에는 데이터 신호가 인가될 수 있다.
제1 층간 절연층(190) 상의 주변 영역(40)에 상부 팬-아웃 배선(530)이 배치될 수 있다. 상부 팬-아웃 배선(530)은 중간 팬-아웃 배선(520)의 적어도 일부 및 하부 팬-아웃 배선(510)의 적어도 일부와 중첩할 수 있다. 전술한 바와 같이, 상부 팬-아웃 배선(530)은 제1 상부 팬-아웃 배선(531) 및 제2 상부 팬-아웃 배선(532)을 포함할 수 있고, 제1 상부 팬-아웃 배선(531) 및 제2 상부 팬-아웃 배선(532)은 소정의 간격으로 서로 이격하여 배치될 수 있다. 예시적인 실시예들에 있어서, 제1 상부 팬-아웃 배선(531)은 제1 중간 팬-아웃 배선(521)의 적어도 일부 및 제2 하부 팬-아웃 배선(512)의 적어도 일부와 중첩할 수 있다. 다시 말하면, 제1 상부 팬-아웃 배선(531)은 제1 중간 팬-아웃 배선(521)의 제2 측부 및 제1 하부 팬-아웃 배선(511)의 제1 측부와 중첩할 수 있다. 또한, 제2 상부 팬-아웃 배선(532)은 제2 중간 팬-아웃 배선(522)의 적어도 일부와 중첩할 수 있다. 다시 말하면, 제2 상부 팬-아웃 배선(532)은 제2 중간 팬-아웃 배선(522)의 제2 측부와 중첩할 수 있다. 더욱이, 상부 팬-아웃 배선(530)에는 데이터 신호가 인가될 수 있다.
예시적인 실시예들에 있어서, 하부 팬-아웃 배선(510), 중간 팬-아웃 배선(520) 및 상부 팬-아웃 배선(530)은 번갈아 가며 반복적으로 배열될 수 있다. 예를 들면, 제3 방향(D3)을 따라 제1 하부 팬-아웃 배선(511), 제1 중간 팬-아웃 배선(521) 및 제1 상부 팬-아웃 배선(531)이 순서대로 배열될 수 있고, 제3 방향(D3)을 따라 제1 하부 팬-아웃 배선(512), 제2 중간 팬-아웃 배선(522) 및 제2 상부 팬-아웃 배선(532)이 순서대로 배열될 수 있다.
상술한 바에서는, 본 발명의 예시적인 실시예들을 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 것이다.
본 발명은 유기 발광 표시 장치를 구비할 수 있는 다양한 디스플레이 기기들에 적용될 수 있다. 예를 들면, 본 발명은 차량용, 선박용 및 항공기용 디스플레이 장치들, 휴대용 통신 장치들, 전시용 또는 정보 전달용 디스플레이 장치들, 의료용 디스플레이 장치들 등과 같은 수많은 디스플레이 기기들에 적용 가능하다.
10: 표시 영역 30: 발광 영역
40: 주변 영역 50: 벤딩 영역
60: 패드 영역
100. 700. 800 유기 발광 표시 장치
110: 기판 111: 제1 유기 필름층
112: 제1 베리어층 113: 제2 유기 필름층
114: 제2 베리어층 115: 버퍼층
130: 액티브층 150: 게이트 절연층
170: 제1 게이트 전극 190: 제1 층간 절연층
175: 제2 게이트 전극 195: 제2 층간 절연층
200: 발광 구조물 210: 소스 전극
230: 드레인 전극 250: 반도체 소자
270: 평탄화층 290: 하부 전극
310: 화소 정의막 330: 발광층
335: 연결 전극들 340: 상부 전극
450: 박막 봉지 구조물 451: 제1 박막 봉지층
452: 제2 박막 봉지층 453:제3 박막 봉지층
470: 패드 전극들
500, 1500, 2500: 팬-아웃 배선들 510: 하부 팬-아웃 배선
511: 제1 하부 팬-아웃 배선 512: 제2 하부 팬-아웃 배선
513: 제3 하부 팬-아웃 배선 514: 팬-아웃 배선
520: 중간 팬-아웃 배선 521: 제1 중간 팬-아웃 배선
522: 제2 중간 팬-아웃 배선 530: 상부 팬-아웃 배선
531: 제1 상부 팬-아웃 배선 532: 제2 상부 팬-아웃 배선
610: 전원 전압 배선

Claims (20)

  1. 발광 영역 및 주변 영역을 포함하는 표시 영역, 상기 표시 영역의 일측에 위치하는 패드 영역을 갖는 기판;
    상기 기판 상의 발광 영역에 배치되는 복수의 발광 구조물들; 및
    상기 기판 상의 주변 영역에 배치되는 하부 팬-아웃 배선;
    상기 하부 팬-아웃 배선 상에 배치되고, 상기 하부 팬-아웃 배선의 적어도 일부와 중첩하는 중간 팬-아웃 배선; 및
    상기 중간 팬-아웃 배선 상에 배치되고, 상기 하부 팬-아웃 배선의 적어도 일부와 중첩하는 상부 팬-아웃 배선을 포함하는 복수의 팬-아웃 배선들을 포함하는 유기 발광 표시 장치.
  2. 제 1 항에 있어서, 상기 기판은,
    제1 유기 필름층;
    상기 제1 유기 필름층 상에 배치되는 제1 베리어층;
    상기 제1 베리어층 상에 배치되는 제2 유기 필름층; 및
    상기 제2 유기 필름층 상에 배치되는 제2 베리어층을 포함하는 것을 특징으로 하는 유기 발광 표시 장치.
  3. 제 2 항에 있어서, 상기 하부 팬-아웃 배선은 상기 제2 베리어층과 직접적으로 접촉하는 것을 특징으로 하는 것을 특징으로 하는 유기 발광 표시 장치.
  4. 제 1 항에 있어서, 상기 팬-아웃 배선들은 상기 주변 영역 중 상기 발광 영역과 상기 패드 영역 사이에 위치한 주변 영역에 배치되는 것을 특징으로 하는 유기 발광 표시 장치.
  5. 제 1 항에 있어서, 상기 팬-아웃 배선들 각각은 직선부 및 사선부를 포함하는 것을 특징으로 하는 유기 발광 표시 장치.
  6. 제 5 항에 있어서, 상기 팬-아웃 배선들 각각의 직선부는 상기 패드 영역으로부터 상기 표시 영역으로의 방향인 제1 방향으로 연장하고, 상기 팬-아웃 배선들 각각의 사선부는 상기 제1 방향과 다른 방향으로 연장하는 것을 특징으로 하는 유기 발광 표시 장치.
  7. 제 5 항에 있어서, 상기 직선부 및 상기 사선부는 일체로 형성되는 것을 특징으로 하는 유기 발광 표시 장치.
  8. 제 5 항에 있어서, 상기 사선부는 상기 직선부와 연결되는 제1 단부 및 상기 발광 영역의 일측에 얼라인되는 제2 단부를 포함하는 것을 특징으로 하는 유기 발광 표시 장치.
  9. 제 1 항에 있어서, 상기 하부, 중간 및 상부 팬-아웃 배선들은 서로 다른 층에 위치하는 것을 특징으로 하는 유기 발광 표시 장치.
  10. 제 1 항에 있어서, 상기 하부 팬-아웃 배선의 제1 측부와 상기 중간 팬-아웃 배선이 중첩할 수 있고, 상기 하부 팬-아웃 배선의 제1 측부와 반대되는 제2 측부와 상기 상부 팬-아웃 배선이 중첩하는 것을 특징으로 하는 유기 발광 표시 장치.
  11. 제 1 항에 있어서,
    상기 팬-아웃 배선들 상에 배치되는 전원 전압 배선을 더 포함하는 것을 특징으로 하는 유기 발광 표시 장치.
  12. 제 1 항에 있어서, 상기 팬-아웃 배선들은 제1 내지 제N(단, N은 4의 배수) 팬-아웃 배선들을 포함하고,
    상기 제1 내지 제N 팬-아웃 배선들 중 제4K+1(단, K는 0과 (N/4)-1 사이의 정수) 팬-아웃 배선은 상기 중간 팬-아웃 배선에 해당되고, 상기 제1 내지 제N 팬-아웃 배선들 중 제4K+2 및 제4K+4 팬-아웃 배선들은 상기 하부 팬-아웃 배선들에 해당되며, 상기 제1 내지 제N 팬-아웃 배선들 중 제4K+3 팬-아웃 배선은 상기 상부 팬-아웃 배선에 해당되고,
    상기 제4K+1 팬-아웃 배선은 상기 제4K+2 팬-아웃 배선의 제1 측부와 중첩하고, 상기 4K+3 팬-아웃 배선은 상기 제4K+2 팬-아웃 배선의 제2 측부 및 상기 제4K+4 팬-아웃 배선의 제1 측부와 중첩하는 것을 특징으로 하는 유기 발광 표시 장치.
  13. 제 1 항에 있어서, 상기 기판의 상기 패드 영역은,
    상기 표시 영역에 인접하여 위치하는 벤딩 영역; 및
    상기 표시 영역으로부터 이격되는 패드 전극 영역을 포함하는 것을 특징으로 하는 유기 발광 표시 장치.
  14. 제 13 항에 있어서,
    상기 패드 영역에 배치되고, 외부 장치와 전기적으로 연결되는 복수의 패드 전극들; 및
    상기 벤딩 영역에 배치되고, 상기 팬-아웃 배선들 및 상기 배선 구조물과 상기 패드 전극들을 전기적으로 연결시키는 연결 전극들을 더 포함하는 것을 특징으로 하는 유기 발광 표시 장치.
  15. 제 1 항에 있어서,
    상기 기판 상에 배치되며 상기 주변 영역에서 상기 하부 팬-아웃 배선을 덮는 버퍼층; 및
    상기 버퍼층과 상기 발광 구조물들 사이에 배치되는 복수의 반도체 소자들을 더 포함하는 것을 특징으로 하는 유기 발광 표시 장치.
  16. 제 15 항에 있어서,
    상기 반도체 소자는,
    상기 버퍼층 상에 배치되는 액티브층;
    상기 버퍼층 상에 배치되며 액티브층을 덮는 게이트 절연층;
    상기 게이트 절연층 상에 배치되는 제1 게이트 전극;
    상기 게이트 절연층 상에 배치되며 상기 제1 게이트 전극 및 상기 중간 팬-아웃 배선을 덮는 제1 층간 절연층;
    상기 제1 층간 절연층 상에 배치되는 제2 게이트 전극;
    상기 제1 층간 절연층 상에 배치되며 상기 제2 게이트 전극 및 상기 상부 팬-아웃 배선을 덮는 제2 층간 절연층; 및
    상기 제2 층간 절연층 상에 배치되는 소스 및 드레인 전극들을 포함하는 것을 특징으로 하는 유기 발광 표시 장치.
  17. 제 1 항에 있어서,
    상기 발광 구조물 상에 배치되는 박막 봉지 구조물을 더 포함하고,
    상기 발광 구조물들 각각은,
    하부 전극;
    상기 하부 전극 상에 배치되는 발광층; 및
    상기 발광층 상에 배치되는 상부 전극을 포함하고,
    상기 박막 봉지 구조물은,
    상기 상부 전극 상에 배치되고, 가요성을 갖는 무기 물질을 포함하는 제1 박막 봉지층;
    상기 제1 박막 봉지 구조물 상에 배치되고, 가요성을 갖는 유기 물질을 포함하는 제2 박막 봉지층; 및
    상기 제2 박막 봉지층 상에 배치되고, 가요성을 갖는 상기 무기 물질을 포함하는 제3 박막 봉지층을 포함하는 것을 특징으로 하는 유기 발광 표시 장치.
  18. 발광 영역 및 주변 영역을 포함하는 표시 영역, 상기 표시 영역의 일측에 위치하는 패드 영역을 갖는 기판;
    상기 기판 상에 배치되는 버퍼층;
    상기 버퍼층 상의 발광 영역에 배치되는 복수의 발광 구조물들; 및
    상기 기판 상의 상기 주변 영역 중 상기 발광 영역과 상기 패드 영역 사이에 위치한 주변 영역에 배치되고,
    상기 버퍼층과 상기 기판 사이에 배치되는 하부 팬-아웃 배선;
    상기 하부 팬-아웃 배선 상에 배치되고, 상기 하부 팬-아웃 배선의 적어도 일부와 선택적으로 중첩하는 중간 팬-아웃 배선; 및
    상기 중간 팬-아웃 배선 상에 배치되고, 상기 하부 팬-아웃 배선의 적어도 일부와 선택적으로 중첩하는 상부 팬-아웃 배선을 포함하는 복수의 팬-아웃 배선들을 포함하는 유기 발광 표시 장치.
  19. 제 18 항에 있어서, 상기 기판은,
    제1 유기 필름층;
    상기 제1 유기 필름층 상에 배치되는 제1 베리어층;
    상기 제1 베리어층 상에 배치되는 제2 유기 필름층; 및
    상기 제2 유기 필름층 상에 배치되는 제2 베리어층을 포함하고,
    상기 하부 팬-아웃 배선은 상기 제2 베리어층과 직접적으로 접촉하는 것을 특징으로 하는 것을 특징으로 하는 유기 발광 표시 장치.
  20. 제 18 항에 있어서, 상기 팬-아웃 배선들 각각은 직선부 및 사선부를 포함하고,
    상기 팬-아웃 배선들 각각의 직선부는 상기 패드 영역으로부터 상기 표시 영역으로의 방향인 제1 방향으로 연장하고, 상기 팬-아웃 배선들 각각의 사선부는 상기 제1 방향과 다른 방향으로 연장하며,
    상기 중간, 하부 및 상부 팬-아웃 배선들은 번갈아 가며 배치되는 것을 특징으로 하는 유기 발광 표시 장치.

KR1020180096654A 2018-08-20 2018-08-20 유기 발광 표시 장치 KR102560393B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020180096654A KR102560393B1 (ko) 2018-08-20 2018-08-20 유기 발광 표시 장치
US16/542,850 US11355568B2 (en) 2018-08-20 2019-08-16 Organic light emitting diode display device
CN201910767607.5A CN110854156A (zh) 2018-08-20 2019-08-20 有机发光二极管显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180096654A KR102560393B1 (ko) 2018-08-20 2018-08-20 유기 발광 표시 장치

Publications (2)

Publication Number Publication Date
KR20200021569A true KR20200021569A (ko) 2020-03-02
KR102560393B1 KR102560393B1 (ko) 2023-07-28

Family

ID=69523052

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180096654A KR102560393B1 (ko) 2018-08-20 2018-08-20 유기 발광 표시 장치

Country Status (3)

Country Link
US (1) US11355568B2 (ko)
KR (1) KR102560393B1 (ko)
CN (1) CN110854156A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11730028B2 (en) 2020-07-31 2023-08-15 Samsung Display Co., Ltd. Display apparatus

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107910335A (zh) * 2017-11-08 2018-04-13 武汉华星光电半导体显示技术有限公司 柔性显示面板、柔性显示面板制作方法及显示装置
CN109270755B (zh) * 2018-09-30 2020-10-16 惠科股份有限公司 一种显示面板和显示装置
KR20210065281A (ko) * 2019-11-26 2021-06-04 삼성디스플레이 주식회사 유기 발광 표시 장치
CN111463220B (zh) * 2020-04-09 2022-11-25 深圳市华星光电半导体显示技术有限公司 阵列基板及显示装置
KR20210126202A (ko) * 2020-04-09 2021-10-20 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
CN115472112A (zh) * 2021-06-11 2022-12-13 群创光电股份有限公司 显示面板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080079923A (ko) * 2007-02-28 2008-09-02 삼성전자주식회사 어레이 기판, 이의 제조 방법 및 이를 갖는 표시장치
KR20140053626A (ko) * 2012-10-26 2014-05-08 삼성디스플레이 주식회사 표시 장치 및 유기 발광 표시 장치
KR20150043890A (ko) * 2013-10-15 2015-04-23 삼성디스플레이 주식회사 유기 발광 표시 장치
KR20170115153A (ko) * 2016-04-05 2017-10-17 삼성디스플레이 주식회사 표시 장치

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101065318B1 (ko) * 2009-12-03 2011-09-16 삼성모바일디스플레이주식회사 플렉서블 디스플레이 장치의 제조 방법
US9391124B2 (en) * 2013-07-02 2016-07-12 Samsung Display Co., Ltd. Organic light emitting diode display
KR102130139B1 (ko) 2013-07-30 2020-07-03 엘지디스플레이 주식회사 산화물 반도체를 이용한 박막 트랜지스터 기판을 포함하는 유기발광 다이오드 표시장치 및 그 제조 방법
KR20150077076A (ko) 2013-12-27 2015-07-07 삼성디스플레이 주식회사 표시 패널, 이를 포함하는 표시 장치 및 이의 제조 방법
KR20170005245A (ko) 2015-07-01 2017-01-12 삼성디스플레이 주식회사 표시 장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080079923A (ko) * 2007-02-28 2008-09-02 삼성전자주식회사 어레이 기판, 이의 제조 방법 및 이를 갖는 표시장치
KR20140053626A (ko) * 2012-10-26 2014-05-08 삼성디스플레이 주식회사 표시 장치 및 유기 발광 표시 장치
KR20150043890A (ko) * 2013-10-15 2015-04-23 삼성디스플레이 주식회사 유기 발광 표시 장치
KR20170115153A (ko) * 2016-04-05 2017-10-17 삼성디스플레이 주식회사 표시 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11730028B2 (en) 2020-07-31 2023-08-15 Samsung Display Co., Ltd. Display apparatus

Also Published As

Publication number Publication date
KR102560393B1 (ko) 2023-07-28
US20200058725A1 (en) 2020-02-20
CN110854156A (zh) 2020-02-28
US11355568B2 (en) 2022-06-07

Similar Documents

Publication Publication Date Title
KR102662898B1 (ko) 유기 발광 표시 장치
KR102560393B1 (ko) 유기 발광 표시 장치
TWI612657B (zh) 顯示裝置
KR102491276B1 (ko) 유기 발광 표시 장치
CN105895658B (zh) 有机发光显示装置
US11107399B2 (en) Organic light-emitting diode display device with pixel array
JP7389106B2 (ja) 有機発光表示装置
KR102653121B1 (ko) 유기 발광 표시 장치
KR20190126963A (ko) 유기 발광 표시 장치
US11081538B2 (en) Organic light emitting diode display device having a circuit structure buried in a substrate thereof
CN109994513B (zh) 显示装置及制造该显示装置的方法
US20240122015A1 (en) Organic light emitting diode display device including a power supply wire
US10665820B2 (en) Display device
WO2019058485A1 (ja) 表示デバイス
KR20200141548A (ko) 유기 발광 표시 장치
KR20200093718A (ko) 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
US20210134925A1 (en) Organic light emitting diode display device
KR102621005B1 (ko) 유기 발광 표시 장치
KR20210018591A (ko) 표시 장치
US11532689B2 (en) Organic light emitting diode display device and method of manufacturing the same
JP2008235499A (ja) トランジスタパネル及びその製造方法
KR102606567B1 (ko) 유기 발광 표시 장치
WO2020065794A1 (ja) 表示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant