KR20080079923A - 어레이 기판, 이의 제조 방법 및 이를 갖는 표시장치 - Google Patents

어레이 기판, 이의 제조 방법 및 이를 갖는 표시장치 Download PDF

Info

Publication number
KR20080079923A
KR20080079923A KR1020070020555A KR20070020555A KR20080079923A KR 20080079923 A KR20080079923 A KR 20080079923A KR 1020070020555 A KR1020070020555 A KR 1020070020555A KR 20070020555 A KR20070020555 A KR 20070020555A KR 20080079923 A KR20080079923 A KR 20080079923A
Authority
KR
South Korea
Prior art keywords
lines
fanout
numbered
line
data
Prior art date
Application number
KR1020070020555A
Other languages
English (en)
Other versions
KR101353493B1 (ko
Inventor
김연주
채종철
양성훈
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020070020555A priority Critical patent/KR101353493B1/ko
Priority to US11/932,798 priority patent/US7893436B2/en
Publication of KR20080079923A publication Critical patent/KR20080079923A/ko
Application granted granted Critical
Publication of KR101353493B1 publication Critical patent/KR101353493B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Abstract

어레이 기판은 구동신호를 전송하여 화소 어레이에 제공하는 다수의 신호라인 및 다수의 신호라인에 구동신호를 출력하는 다수의 팬아웃 라인을 포함한다. 홀수번째 팬아웃 라인과 짝수번째 팬아웃 라인은 서로 다른 층에 형성되므로, 인접한 홀수번째 팬아웃 라인과 짝수번째 팬아웃 라인간의 이격 거리를 최소화할 수 있다. 이에 따라, 협소한 영역에 많은 수의 팬아웃 라인을 형성할 수 있고, 팬아웃 라인의 길이 조절이 용이하다. 따라서, 팬아웃 라인들 간의 길이 편차 및 저항 편차를 감소시키고, 신호 지연을 방지하며, 표시 품질을 향상시킬 수 있다.

Description

어레이 기판, 이의 제조 방법 및 이를 갖는 표시장치{ARAAY SUBSTRATE, METHOD OF FABRICATING THE SAME AND DISPLAY DEVICE HAVING THE SAME}
도 1은 본 발명의 일 실시예에 따른 어레이 기판을 나타낸 평면도이다.
도 2는 도 1의 절단선 I-I'에 따른 단면도이다.
도 3은 도 1에 도시된 제1 데이터 팬아웃부를 확대하여 나타낸 평면도이다.
도 4는 도 3에 도시된 'A'부분을 확대하여 나타낸 평면도이다.
도 5는 도 4의 절단선 Ⅱ-Ⅱ'Ⅲ-Ⅲ'에 따른 단면도이다.
도 6은 도 3의 절단선 에 따른 단면도이다.
도 7은 본 발명의 다른 실시예에 따른 데이터 팬아웃 라인들을 나타낸 단면도이다.
도 8은 본 발명의 또 다른 실시예에 따른 데이터 팬아웃 라인들을 나타낸 평면도이다.
도 9는 도 7의 절단선 Ⅳ-Ⅳ'에 따른 단면도이다.
도 10은 도 3에 도시된 'B'부분을 확대하여 나타낸 평면도이다.
도 11은 도 10의 절단선 Ⅴ-Ⅴ'에 따른 단면도이다.
도 12는 본 발명의 또 다른 실시예에 따른 데이터 팬아웃 라인들의 사행구조를 나타낸 평면도이다.
도 13은 도 12의 절단선 Ⅵ-Ⅵ'에 따른 단면도이다.
도 14는 도 12의 절단선 Ⅶ-Ⅶ'에 따른 단면도이다.
도 15는 도 1에 도시된 제1 게이트 팬아웃부를 나타낸 평면도이다.
도 16은 도 15의 절단선 Ⅷ-Ⅷ'에 따른 단면도이다.
도 17은 도 15의 절단선 Ⅸ-Ⅸ'에 따른 단면도이다.
도 18은 도 1에 도시된 어레이 기판의 제조 방법을 나타낸 흐름도이다.
도 19는 본 발명의 일 실시예에 따른 표시장치를 나타낸 평면도이다.
*도면의 주요 부분에 대한 부호의 설명*
100 -- 어레이 기판 200 -- 대향기판
310 -- 데이터 구동칩 320 -- 게이트 구동칩
400 -- 표시장치
본 발명은 어레이 기판, 이의 제조 방법 및 이를 갖는 표시장치에 관한 것으로, 더욱 상세하게는 신호 편차를 감소시켜 표시 품질을 향상시킬 수 있는 어레이 기판, 이의 제조 방법 및 이를 갖는 표시장치에 관한 것이다.
일반적으로, 액정표시장치는 어레이 기판, 어레이 기판과 마주하는 상부기판 및 어레이 기판과 대향기판과의 사이에 개재된 액정층으로 이루어진 표시패널을 구비한다.
어레이 기판의 표시영역에는 다수의 게이트 라인 및 다수의 게이트 라인과 절연되어 교차하는 다수의 데이터 라인이 구비된다. 어레이 기판의 주변영역에는 게이트 신호를 출력하는 게이트 구동칩 및 데이터 신호를 출력하는 데이터 구동칩이 실장된다.
게이트 구동칩과 다수의 게이트 라인과의 사이에는 다수의 게이트 팬아웃 라인이 더 구비된다. 다수의 게이트 팬아웃 라인은 게이트 구동칩으로부터 출력된 게이트 신호를 다수의 게이트 라인에 제공한다.
한편, 데이터 구동칩과 다수의 데이터 라인과의 사이에는 다수의 데이터 팬아웃 라인이 더 구비된다. 다수의 데이터 팬아웃 라인은 데이터 구동칩으로부터 출력된 데이터 신호를 다수의 데이터 라인에 제공한다.
일반적으로, 다수의 게이트 및 데이터 팬아웃 라인은, 게이트 구동칩 및 데이터 구동칩과 각각 인접한 부분에서의 배선 간격이 다수의 게이트 및 데이터 라인의 배선 간격보다 좁게 형성된다. 따라서, 다수의 게이트 및 데이터 팬아웃 라인은 부분적으로 절곡되며, 팬아웃 라인들간의 길이 편차 및 저항 편차가 발생한다. 이를 방지하기 위해, 게이트 구동칩 및 데이터 구동칩의 중앙부측에 위치하는 게이트 및 데이터 팬아웃 라인들이 부분적으로 사행 구조를 가지도록 굴곡진 형상을 갖는다.
최근, 화소수 및 구동칩의 채널수가 증가하는 반면, 주변영역의 크기가 축소되는 제품들이 개발되고 있다. 이로 인해, 사행 구조를 적용하더라도 팬아웃 라인들간의 길이 편차 및 저항 편차를 감소시키는 데 한계가 있다.
본 발명의 목적은 팬아웃 라인들간의 저항 편차를 감소시켜 표시품질을 향상시킬 수 있는 어레이 기판을 제공하는 것이다.
또한, 본 발명의 목적은 상기한 어레이 기판을 제조하는 방법을 제공하는 것이다.
또한, 본 발명의 목적은 상기한 어레이 기판을 구비하는 표시장치를 제공하는 것이다.
상기한 본 발명의 목적을 실현하기 위한 하나의 특징에 따른 어레이 기판은, 베이스 기판, 다수의 팬아웃 라인, 다수의 신호라인 및 화소 어레이로 이루어진다.
베이스 기판은 영상이 표시되는 표시영역 및 상기 표시영역과 인접한 주변영역이 정의된다. 다수의 팬아웃 라인은 상기 주변영역에 형성되고, 외부로부터 구동신호를 입력받으며, 적어도 어느 하나의 라인이 나머지 라인과 서로 다른 층에 형성된다. 다수의 신호라인은 상기 표시영역에 형성되고, 상기 팬아웃 라인들로부터 상기 구동신호를 입력받는다. 화소 어레이는 상기 표시영역에 형성되고, 상기 신호라인들로부터 상기 구동신호를 입력받는다.
또한, 상기한 본 발명의 목적을 실현하기 위한 하나의 특징에 따른 어레이 기판은, 베이스 기판, 다수의 팬아웃 라인, 다수의 신호라인 및 화소 어레이로 이루어진다.
베이스 기판은 영상이 표시되는 표시영역 및 상기 표시영역과 인접한 주변영역이 정의된다. 다수의 팬아웃 라인은 상기 주변영역에 형성되고, 외부로부터 구동신호를 입력받으며, 홀수번째 라인과 짝수번째 라인이 서로 다른 층에 형성되어 서로 절연되게 위치한다. 다수의 신호라인은 상기 표시영역에 형성되고, 상기 팬아웃 라인들로부터 상기 구동신호를 입력받는다. 화소 어레이는 상기 표시영역에 형성되고, 상기 신호라인들로부터 상기 구동신호를 입력받는다. 여기서, 동일층에 형성되어 서로 인접한 두 개의 팬아웃 라인들은 서로 이격되어 위치한다.
인접한 홀수번째 팬아웃 라인과 짝수번째 팬아웃 라인은, 평면상에서 볼 때, 서로 접하게 위치할 수도 있다. 또한, 상기 홀수번째 팬아웃 라인은 인접한 짝수번째 팬아웃 라인과 오버랩되게 위치할 수도 있다.
한편, 상기 팬아웃 라인들은 부분적으로 사행 구조를 갖도록 굴곡진다. 상기 팬아웃 라인들 각각 사행 구조로 이루어진 부분은, 상기 팬아웃 라인들이 배치되는 방향으로 연장된 제1 사행부와 상기 제1 사행부로부터 팬아웃 라인의 길이 방향으로 연장된 제2 사행부로 이루어진다. 여기서, 동일층에 형성되어 인접한 두 개의 팬아웃 라인들은 서로 이격되어 위치한다.
상기 홀수번째 팬아웃 라인의 제2 사행부는 인접한 짝수번째 팬아웃 라인의 제2 사행부와 오버랩될 수도 있다. 또한, 상기 홀수번째 팬아웃 라인의 사행 구조로 이루어진 부분은, 평면상에서 볼 때, 인접한 짝수번째 팬아웃 라인과 접할 수도 있다.
또한, 상기한 본 발명의 목적을 실현하기 위한 하나의 특징에 따른 어레이 기판은, 베이스 기판, 다수의 데이터 팬아웃 라인, 다수의 데이터 라인, 다수의 게이트 라인 및 화소 어레이로 이루어진다.
베이스 기판은 영상이 표시되는 표시영역 및 상기 표시영역과 인접한 주변영역이 정의된다. 다수의 데이터 팬아웃 라인은 상기 주변영역에 형성되고, 외부로부터 데이터 신호를 입력받으며, 홀수번째 라인과 짝수번째 라인이 서로 다른 층에 형성되어 서로 절연되게 위치한다. 다수의 데이터 라인은 상기 표시영역에 형성되고, 상기 데이터 팬아웃 라인들로부터 상기 데이터 신호를 입력받는다. 다수의 게이트 라인은 상기 표시영역에 형성되고, 게이트 신호를 입력받는다. 화소 어레이는 상기 표시영역에 형성되고, 상기 데이터 라인들로부터 상기 데이터 신호를 입력받고, 상기 게이트 라인들로부터 상기 게이트 신호를 입력받으며, 상기 영상을 표시한다.
또한, 어레이 기판은 상기 주변영역에 형성되고, 상기 다수의 게이트 신호라인에 상기 게이트 신호를 출력하는 다수의 게이트 팬아웃 라인은 더 포함할 수 있다. 여기서, 홀수번째 게이트 팬아웃 라인은 짝수번째 게이트 팬아웃 라인과 서로 다른 층에서 형성되어 상기 짝수번째 게이트 팬아웃 라인과 절연된다.
또한, 상기한 본 발명의 목적을 실현하기 위한 하나의 특징에 따른 어레이 기판 제조 방법은 다음과 같다.
먼저, 베이스 기판의 주변영역에 구동신호를 출력하는 다수의 팬아웃 라인 중 홀수번째 라인과 짝수번째 라인을 서로 다른층에 형성한다. 상기 다수의 팬아웃 라인으로부터 상기 구동신호를 입력받아 전송하는 다수의 신호라인 및 상기 다수의 신호라인으로부터 상기 구동신호를 입력받아 영상을 표시하는 화소 어레이를 상기 주변영역과 인접한 상기 베이스 기판의 표시영역에 형성한다.
또한, 상기한 본 발명의 목적을 실현하기 위한 하나의 특징에 따른 표시장치는, 어레이 기판, 대향 기판 및 구동칩을 포함한다.
상기 어레이 기판은, 베이스 기판, 다수의 팬아웃 라인, 다수의 신호라인 및 화소 어레이로 이루어진다. 베이스 기판은 영상이 표시되는 표시영역 및 상기 표시영역과 인접한 주변영역이 정의된다. 다수의 팬아웃 라인은 상기 주변영역에 형성되고, 상기 구동칩으로부터 상기 구동신호를 입력받으며, 홀수번째 라인과 짝수번째 라인이 서로 다른 층에 형성되어 서로 절연되게 위치한다. 다수의 신호라인은 상기 표시영역에 형성되고, 상기 팬아웃 라인들로부터 상기 구동신호를 입력받는다. 화소 어레이는 상기 표시영역에 형성되고, 상기 신호라인들로부터 상기 구동신호를 입력받는다. 한편, 대향기판은 어레이 기판과 마주하여 결합한다. 구동칩은 상기 어레이 기판에 실장되고, 구동신호를 출력한다.
이러한 어레이 기판, 이의 제조 방법 및 이를 갖는 표시장치에 따르면, 홀수번째 팬아웃 라인과 짝수번째 팬아웃 라인 서로 다른 층에 형성되므로, 인접한 홀수번째 팬아웃 라인과 짝수번째 팬아웃 라인간의 이격 거리를 최소화할 수 있다. 이에 따라, 팬아웃 라인의 길이 조절이 용이하므로, 팬아웃 라인들 간의 길이 편차 및 저항 편차를 감소시키고, 신호 지연을 방지하며, 표시 품질을 향상시킬 수 있다.
이하, 첨부한 도면을 참조하여, 본 발명을 보다 상세하게 설명하고자 한다.
도 1은 본 발명의 일 실시예에 따른 어레이 기판을 나타낸 평면도이고, 도 2는 도 1의 절단선 I-I'에 따른 단면도이다.
도 1 및 도 2를 참조하면, 상기 표시영역(DA)에 대응하여 상기 베이스 기판(110) 상에는 상기 박막 트랜지스터들과 상기 화소전극들이 매트릭스 형태로 형성되고, 각 박막 트랜지스터와 각 화소전극은 상기 화소영역들 각각에 형성된다. 각 박막 트랜지스터는 상기 베이스 기판(110)의 상면에 형성된 게이트 전극(121), 상기 게이트 전극(121)의 상부에 순차적으로 형성된 액티브층(122)과 오믹 콘택층(123), 및 상기 오믹 콘택층(123)의 상면에 형성된 소오스 및 드레인 전극(124, 125)을 포함한다. 본 발명의 일례로, 상기 화소영역들 중 제1 화소영역에 형성된 박막 트랜지스터(120)의 게이트 전극(121)은 상기 다수의 게이트 라인(GL1 ~ GLn) 중 제1 게이트 라인(GL1)과 연결되고, 소오스 전극(124)은 상기 다수의 데이터 라인(DL1 ~ DLm) 중 제1 데이터 라인(DL1)과 연결되며, 드레인 전극(125)은 상기 제1 화소영역에 형성된 화소전극(130)에 연결된다. 상기 화소전극들은 인듐 징크 옥사이드(Indium Zinc Oxide : IZO) 또는 인듐 틴 옥사이드(Indium Tin Oxide : ITO)와 같은 투명한 도전성 물질로 이루어지고, 연결된 박막 트랜지스터로부터 화소전압을 인가받는다.
한편, 상기 어레이 기판(100)은 게이트 절연막(141)과 보호막(142) 및 유기 절연막(143)을 더 포함한다. 상기 게이트 절연막(141)은 상기 베이스 기판(110)의 상면에 형성되어 상기 다수의 게이트 라인(GL1 ~ GLn)과 각 박막 트랜지스터(120)의 게이트 전극(121)을 커버한다. 상기 게이트 절연막(141)의 상면에는 상기 다수 의 데이터 라인(DL1 ~ DLm)과 상기 각 박막 트랜지스터(120)의 소오스 및 드레인 전극(124, 125)이 형성된다. 상기 상기 보호막(142)은 상기 게이트 절연막(141)의 상면에 형성되어 상기 다수의 데이터 라인(DL1 ~ DLm)과 상기 각 박막 트랜지스터(120)의 소오스 및 드레인 전극(124, 125)를 커버한다. 상기 유기 절연막(143)은 상기 보호막(142)의 상면에 형성되고, 상기 화소전극들은 상기 유기 절연막(143)의 상면에 형성된다. 상기 보호막(142)과 상기 유기 절연막(143)은 일부분이 제거되어 각 화소영역별로 콘택홀(CH)이 형성되고, 각 화소전극(130)은 상기 콘택홀(CH)을 통해 상기 드레인 전극(125)과 전기적으로 연결된다.
상기 베이스 기판(110)의 주변영역(PA)에는 상기 다수의 데이터 팬아웃부(DF1 ~ DF5)가 구비되고, 상기 다수의 데이터 팬아웃부(DF1 ~ DF5)는 제1 내지 제5 데이터 팬아웃부(DF1 ~ DF5)로 이루어진다. 이 실시예에 있어서, 상기 어레이 기판(100)은 5개의 데이터 팬아웃부를 구비하나, 상기 데이터 팬아웃부의 개수는 상기 데이터 라인들(DL1 ~ DLm)의 개수 및 상기 데이터 신호를 출력하는 데이터 구동칩(미도시)의 개수에 따라 증가하거나 감소한다.
상기 제1 내지 제5 데이터 팬아웃부(DF1 ~ DF5)는 상기 어레이 기판(100)의 소오스측에 형성되고, 상기 데이터 신호를 입력받아 상기 다수의 데이터 라인(DL1 ~ DLm)에 제공한다. 본 발명의 일례로, 상기 제1 내지 제5 데이터 팬아웃부(DF1 ~ DF5)는 각각 동일한 구성을 갖는다. 따라서, 이하, 상기 제1 내지 제5 데이터 팬아웃부(DF1 ~ DF5)에 대한 구체적이 설명에 있어서, 상기 제1 데이터 팬아웃부(DF1)를 일례로 하여 설명한다.
도 3은 도 1에 도시된 제1 데이터 팬아웃부를 확대하여 나타낸 평면도이다.
도 1 및 도 3을 참조하면, 상기 제1 데이터 팬아웃부(DF1)는 다수의 데이터 팬아웃 라인(DFL1 ~ DFLi)으로 이루어지고, 상기 다수의 데이터 팬아웃 라인(DFL1 ~ DFLi)은 제1 내지 제i 데이터 팬아웃 라인(DFL1 ~ DFLi)으로 이루어진다. 단, i는 1 이상의 자연수이다. 상기 데이터 팬아웃 라인들(DFL1 ~ DFLi)은 상기 제1 방향(D1)으로 연장되어 형성되고, 상기 제2 방향(D2)으로 순차적으로 배치된다. 상기 데이터 팬아웃 라인들(DFL1 ~ DFLi)은 서로 다른 데이터 라인과 전기적으로 연결되고, 상기 데이터 신호를 연결된 데이터 라인에 제공한다. 예컨대, 상기 제1 데이터 팬아웃부(DF1)의 제1 데이터 팬아웃 라인(DFL1)은 상기 제1 데이터 라인(DL1)과 연결되고, 제2 데이터 팬아웃 라인(DFL2)은 제2 데이터 라인(DL2)과 연결된다.
상기 데이터 팬아웃 라인들(DFL1 ~ DFLi)은 데이터 팬아웃 영역에 대응하여 상기 베이스 기판(110) 상에 형성되고, 상기 데이터 팬아웃 영역은 제1 내지 제5 서브영역(SA1 ~ SA5)으로 이루어진다. 제1 서브영역(SA1)은 상기 데이터 구동칩이 실장되고, 제2 내지 제4 서브영역(SA2, SA3, SA4)은 상기 제1 서브영역(SA1)의 아래에 위치한다. 상기 제2 및 제4 서브영역(SA2, SA4)은 삼각 형상으로 이루어지고, 서로 인접한다. 상기 제3 서브영역(SA3)은 상기 제1, 제2 및 제4 서브영역(SA1, SA2, SA4)에 의해 정의되고, 역삼각 형상을 갖는다. 상기 제5 서브영역(SA5)은 상기 제2 내지 제4 서브영역(SA2 ~ SA4)의 아래에 위치하고, 상기 표시영역(DA)과 인접한다.
상기 제1 서브영역(SA1)에는 상기 데이터 팬아웃 라인들(DFL1 ~ DFLi) 각각의 입력 패드(IP)가 형성되고, 상기 입력 패드는 상기 데이터 신호를 입력받는다. 상기 데이터 팬아웃 라인들(DFL1 ~ DFLi)은 상기 제1 서브영역(SA1)에서 서로 이격되어 위치하고, 직선 형상을 갖는다.
상기 데이터 팬아웃 라인들(DFL1 ~ DFLi)은 상기 제1 서브영역(SA1)으로부터 상기 제3 서브영역(SA3)으로 연장되고, 상기 제3 서브영역(SA3)에서 절곡되어 상기 제2 또는 제4 서브영역(SA2, SA4)으로 연장된다.
도 4는 도 3에 도시된 'A'부분을 확대하여 나타낸 평면도이고, 도 5는 도 4의 절단선 Ⅱ-Ⅱ'에 따른 단면도이다.
도 3 및 도 4를 참조하면, 상기 제2 및 제4 서브영역(SA2, SA4)에서 홀수번째 데이터 팬아웃 라인은 평면상에서 볼 때, 인접한 짝수번째 데이터 팬아웃 라인과 서로 접한다. 예컨대, 제2 데이터 팬아웃 라인(DFL2)은 평면상에서 볼 때, 제1 및 제3 데이터 팬아웃 라인(DFL1, DFL3)과 접하게 위치한다. 이 실시예에 있어서, 서로 인접한 두 개의 짝수번째 데이터 팬아웃 라인들은 서로 동일한 홀수번째 데이터 팬아웃 라인과 접한다. 그러나, 상기 서로 인접한 두 개의 짝수번째 데이터 팬아웃 라인들은 서로 다른 홀수번째 데이터 팬아웃 라인과 접할 수도 있다.
도 3 및 도 5를 참조하면, 홀수번째 데이터 팬아웃 라인들과 짝수번째 데이터 팬아웃 라인들은 서로 다른 층에 형성되어 서로 절연된다. 본 발명의 일례로, 상기 짝수번째 데이터 팬아웃 라인들은 상기 베이스 기판(110)의 상면에 서로 이격되어 형성되고, 상기 다수의 게이트 라인(GL1 ~ GLn)(도 1 참조)과 동일층에 위치 한다. 따라서, 상기 짝수번째 데이터 팬아웃 라인들은 상기 베이스 기판(110)의 상면에 형성된 상기 게이트 절연막(141)에 의해 커버된다. 상기 홀수번째 데이터 팬아웃 라인들은 상기 게이트 절연막(141)의 상면에 서로 이격되어 형성되고, 상기 보호막(142)에 의해 커버된다. 따라서, 서로 인접한 홀수번째 데이터 팬아웃 라인과 짝수번째 데이터 팬아웃 라인이 서로 절연된다.
예컨대, 상기 제1 데이터 팬아웃 라인(DFL1)은 상기 게이트 절연막(141)의 상면에 형성되고, 상기 제1 데이터 팬아웃 라인(DFL1)과 인접한 상기 제2 데이터 팬아웃 라인(DFL2)은 상기 게이트 절연막(141)의 하부에 형성되어 상기 제1 데이터 팬아웃 라인(DFL1)과 서로 절연된다.
이와 같이, 동일층에 형성된 인접한 두 개의 데이터 팬아웃 라인들은 서로 이격되어 위치한다. 반면, 서로 다른층에 형성되어 서로 인접한 두 개의 데이터 팬아웃 라인들은 평면상에서 볼 때, 서로 접한다. 이에 따라, 상기 어레이 기판(100)은 상기 제2 및 제4 서브영역(SA2, SA4)에서 인접한 데이터 팬아웃 라인들 간의 이격 거리를 최소화할 수 있으므로, 협소한 주변영역(PA)에 많은 수의 데이터 팬아웃 라인을 형성할 수 있다.
도 4 및 도 5에서는 상기 제2 서브영역(SA2)의 데이터 팬아웃 라인들만 도시하였으나, 상기 제4 서브영역(SA4)의 데이터 팬아웃 라인들도 상기 제2 서브영역(SA2)의 데이터 팬아웃 라인들과 동일한 구성을 갖는다.
도 6은 도 3의 절단선 Ⅲ-Ⅲ'에 따른 단면도이다.
도 3 및 도 6을 참조하면, 본 발명의 일례로, 상기 홀수번째 데이터 팬아웃 라인들과 상기 짝수번째 팬아웃 라인들 중 어느 하나는 상기 데이터 라인들(DL1 ~ DLm)(도 1 참조)과 동일층에 형성된다. 이 실시예에 있어서, 상기 홀수번째 데이터 팬아웃 라인들이 상기 데이터 라인들(DL1 ~ DLm)과 동일층에 형성되고, 상기 짝수번째 데이터 팬아웃 라인들이 상기 데이터 라인들(DL1 ~ DLm)과 서로 다른 층에 형성된다. 그러나, 상기 짝수번째 데이터 팬아웃 라인들이 상기 데이터 라인들(DL1 ~ DLm)과 동일층에 형성되고, 상기 홀수번째 데이터 팬아웃 라인들이 상기 데이터 라인들(DL1 ~ DLm)과 서로 다른 층에 형성될 수도 있다.
각 홀수번째 데이터 팬아웃 라인은 상기 제5 서브영역(SA5)에서 서로 대응하는 홀수번째 데이터 라인과 연결된다. 예컨대, 상기 제1 데이터 라인(DL1)은 상기 게이트 절연막(141)의 상면에 형성되고, 상기 제1 데이터 팬아웃부(DF1)의 제1 데이터 팬아웃 라인(DFL1)으로부터 연장된다.
한편, 상기 짝수번째 데이터 팬아웃 라인들은 상기 데이터 라인들(DL1 ~ DLm)과 서로 다른 층에 형성되므로, 상기 데이터 라인들(DL1 ~ DLm)과 절연된다. 따라서, 상기 어레이 기판(100)은 짝수번째 데이터 팬아웃 라인과 이에 대응하는 짝수번째 데이터 라인을 전기적으로 연결하기 위한 제1 연결전극(150)을 더 구비한다.
본 발명의 일례로, 상기 제1 연결전극(150)은 상기 유기 절연막(143)의 상면에 형성되고, 상기 화소전극들이 형성되는 과정에서 함께 형성되며, 상기 화소전극들과 동일한 재질로 이루어진다. 상기 제1 연결전극(150)은 상기 제5 서브영역(SA5)에서 상기 짝수번째 데이터 팬아웃 라인들 각각에 대응하게 형성되고, 상기 짝수번째 데이터 팬아웃 라인들과 상기 짝수번째 데이터 라인들을 전기적으로 연결한다. 예컨대, 상기 제1 연결전극(150)은 상기 제1 데이터 팬아웃부(DF1)의 상기 제2 데이터 팬아웃 라인(DFL2)과 전기적으로 연결되고, 상기 제1 데이터 팬아웃부(DF1)의 상기 제2 데이터 팬아웃 라인(DFL2)에 대응하는 상기 제2 데이터 라인(DL2)과 전기적으로 연결된다. 이에 따라, 상기 제1 데이터 팬아웃부(DF1)의 제2 데이터 팬아웃 라인(DFL2)과 상기 제2 데이터 라인(DL2)이 서로 전기적으로 연결된다.
여기서, 상기 게이트 절연막(141)과 상기 보호막(142) 및 상기 유기 절연막(143)은 상기 짝수번째 데이터 팬아웃 라인들 각각을 부분적으로 노출하는 제1 비아홀(VH1)이 형성되고, 상기 보호막(142)과 상기 유기 절연막(143)은 상기 짝수번째 데이터 라인들 각각을 부분적으로 노출하는 제2 비아홀(VH2)이 형성된다. 상기 제1 연결전극(150)은 상기 제1 및 제2 비아홀(VH1, VH2)을 통해 상기 짝수번째 데이터 팬아웃 라인과 이에 대응하는 짝수번째 데이터 라인에 각각 전기적으로 연결된다.
도 7은 본 발명의 다른 실시예에 따른 데이터 팬아웃 라인들을 나타낸 단면도이다.
도 7을 참조하면, 상기 제1 데이터 팬아웃부(DF1)의 홀수번째 데이터 팬아웃 라인들은 상기 게이트 절연막(141) 상면에 형성된다. 상기 게이트 절연막(141)의 상부에 형성된 상기 유기 절연막(143)의 상면에는 상기 제1 데이터 팬아웃부(DF1)의 짝수번째 데이터 팬아웃 라인들이 형성된다. 따라서, 상기 짝수번째 데 이터 팬아웃 라인들은 상기 화소전극들과 동일층에 형성된다.
예컨대, 상기 제1 데이터 팬아웃부(DF1)의 제1 데이터 팬아웃 라인(DFL1)은 상기 게이트 절연막(141)의 상면에 형성되고, 제2 데이터 팬아웃 라인(DFL2)은 상기 유기 절연막(143)의 상면에 형성된다.
본 발명의 일례로, 상기 짝수번째 데이터 팬아웃 라인들은 상기 화소전극들과 동일한 재질, 예컨대, 투명한 도전성 재질로 이루어지고, 상기 화소전극들이 형성되는 과정에서 함께 형성된다. 여기서, 상기 홀수번째 데이터 팬아웃 라인들은 상기 데이터 라인들(DL1 ~ DLm)(도 1 참조)과 동일층에 형성되고, 상기 데이터 라인들(DL1 ~ DLm)과 동일한 재질, 예컨대, 불투명한 금속재질로 이루어진다. 이와 같이, 상기 홀수번째 데이터 팬아웃 라인들과 짝수번째 데이터 팬아웃 라인들은 서로 다른 재질로 이루어질 수도 있다.
이 실시예에 있어서, 상기 짝수번째 데이터 팬아웃 라인들은 상기 화소전극들과 동일층에 형성되고, 상기 홀수번째 데이터 팬아웃 라인들은 상기 데이터 라인들(DL1 ~ DLm)과 동일층에 형성된다. 그러나, 상기 홀수번째 데이터 팬아웃 라인들이 상기 화소전극들과 동일층에 형성되고, 상기 짝수번째 데이터 팬아웃 라인들이 상기 데이터 라인들(DL1 ~ DLm)과 동일층에 형성될 수도 있다.
도면에는 도시하지 않았으나, 상기 짝수번째 데이터 팬아웃 라인들이 투명한 도전성 재질로 이루어질 경우, 상기 어레이 기판(100)은 상기 짝수번째 데이터 팬아웃 라인들과 이에 대응하는 짝수번재 데이터 라인들을 연결하기 위한 별도 제1 연결전극(150)(도 2 참조)을 구비하지 않을 수도 있다. 즉, 상기 짝수번째 데이터 팬아웃 라인들의 단부가 상기 짝수번째 데이터 라인들과 직접적으로 연결될 수도 있다.
도 8은 본 발명의 또 다른 실시예에 따른 데이터 팬아웃 라인들을 나타낸 평면도이고, 도 9는 도 8의 절단선 Ⅳ-Ⅳ'에 따른 단면도이다.
도 8 및 도 9를 참조하면, 제1 데이터 팬아웃부(DF1)의 홀수번째 데이터 팬아웃 라인들과 짝수번째 데이터 팬아웃 라인들은 서로 다른 층에 형성되고, 평면상에서 볼 때, 인접한 홀수번째 데이터 팬아웃 라인과 짝수번째 데이터 팬아웃 라인은 제2 및 제4 서브영역(SA2, SA4)에서 서로 오버랩된다. 단, 동일층에 형성된 데이터 팬아웃 라인들은 서로 이격되어 위치한다. 예컨대, 상기 제1 데이터 팬아웃부(DF1)의 제1 데이터 팬아웃 라인(DFL1)은 상기 게이트 절연막(141)의 상면에 형성되고, 상기 제2 서브영역(SA2)에서 인접한 제2 데이터 팬아웃 라인(DFL2)과 부분적으로 오버랩된다. 여기서, 상기 제2 데이터 팬아웃 라인(DFL2)은 상기 제1 데이터 팬아웃 라인(DF1)과 동일한 형상을 갖고, 상기 제1 데이터 팬아웃 라인(DF1)과 동일한 방향으로 연장된다.
본 발명의 일례로, 상기 제2 서브영역(SA2)에서 서로 인접한 짝수번째 데이터 팬아웃 라인들은 서로 다른 홀수번째 데이터 팬아웃 라인과 오버랩된다. 그러나, 하나의 짝수번째 데이터 팬아웃 라인이 인접한 두 개의 홀수번째 팬아웃 라인들과 오버랩될 수도 있다.
이와 같이, 상기 인접한 홀수번째 데이터 팬아웃 라인과 짝수번째 데이터 팬아웃 라인은 부분적으로 오버랩되므로, 상기 인접한 홀수번째 데이터 팬아웃 라인 과 짝수번째 데이터 팬아웃 라인과의 사이에 커패시턴스가 형성된다. 상기 제1 데이터 팬아웃부(DF1)는 상기 인접한 홀수번째 데이터 팬아웃 라인과 짝수번째 데이터 팬아웃 라인 사이에 형성된 커패시턴스를 조절하여 상기 데이터 팬아웃 라인들간의 저항 편차를 감소시킬 수 있다. 여기서, 상기 인접한 홀수번째 팬아웃 라인과 짝수번째 팬아웃 라인이 서로 오버랩되는 영역의 크기는 상기 데이터 팬아웃 라인들간의 길이 편차 및 저항 편차에 따라 조절된다.
도 8 및 도 9에서는 상기 제2 서브영역(SA2)의 데이터 팬아웃 라인들만 도시하였으나, 상기 제4 서브영역(SA4)의 데이터 팬아웃 라인들도 상기 제2 서브영역(SA2)의 데이터 팬아웃 라인들과 동일한 구성을 갖는다.
도 10은 도 3에 도시된 'B'부분을 확대하여 나타낸 평면도이고, 도 11은 도 10의 절단선 Ⅴ-Ⅴ'에 따른 단면도이다.
도 3 및 도 10을 참조하면, 상기 데이터 팬아웃 라인들(DFL1 ~ DFLi)은 상기 제3 서브 영역에서 부분적으로 사행구조를 갖도록 굴곡진다. 이하, 설명의 편의를 위해 각 데이터 팬아웃 라인(DFL1 ~ DFLi)의 상기 사행구조로 이루어진 부분을 사행부(ZP)라 한다.
구체적으로, 상기 사행부(ZP)는, 상기 데이터 팬아웃 라인들(DFL1 ~ DFLi)이 배치되는 제1 방향(D1)으로 연장된 제1 사행부(ZL1)와 상기 제1 사행부(ZL1)로부터 데이터 팬아웃 라인의 길이 방향인 제2 방향(D2)으로 연장된 제2 사행부(ZL2)로 이루어진다. 상기 사행부(ZP)는 상기 제1 사행부(ZL1)와 상기 제2 사행부(ZL2)가 교대로 배치되어 형성된다.
본 발명의 일례로, 인접한 홀수번째 팬아웃 라인과 짝수번째 팬아웃 라인은 평면상에서 볼 때, 사행부들이 서로 접하게 위치한다. 예컨대, 제k 데이터 팬아웃 라인(DFLk)의 제2 사행부는, 평면상에서 볼 때, 제k-1 데이터 팬아웃 라인(DFLk-1)의 제2 사행부 및 제k+1 데이터 팬아웃 라인(DFLk+1)의 제2 사행부와 접하게 위치한다. 여기서, 상기 제k 데이터 팬아웃 라인(DFLk)은 홀수번째 데이터 팬아웃 라인이고, 상기 제k-1 데이터 팬아웃 라인(DFLk-1)과 상기 제k+1 데이터 팬아웃 라인(DFLk+1)은 상기 제k 데이터 팬아웃 라인(DFLk)과 인접한 짝수번째 데이터 팬아웃 라인들이다.
도 10 및 도 11을 참조하면, 상기 제k 데이터 팬아웃 라인(DFLk)은 상기 제k-1 데이터 팬아웃 라인(DFLk-1) 및 상기 제k+1 데이터 팬아웃 라인(DFLk+1)과 서로 다른 층에 형성된다. 즉, 상기 제k 데이터 팬아웃 라인(DFLk)은 상기 게이트 절연막(141)의 상면에 형성되고, 상기 제k-1 데이터 팬아웃 라인(DFLk-1)과 상기 제k+1 데이터 팬아웃 라인(DFLk+1)은 상기 베이스 기판(110)의 상면에 형성된다.
따라서, 평면상에서 볼 때, 상기 인접한 홀수번째 데이터 팬아웃 라인과 짝수번째 데이터 팬아웃 라인이 접하게 위치하더라도, 서로 다른 층에 형성되므로 절연된다. 이에 따라, 상기 어레이 기판(100)은 상기 제3 서브영역(SA3)에서 인접한 데이터 팬아웃 라인들 간의 이격 거리를 최소화할 수 있으므로, 협소한 주변영역(PA)에 많은 수의 데이터 팬아웃 라인을 형성할 수 있고, 상기 데이터 팬아웃 라인들 간의 길이 편차 및 저항 편차를 감소시킬 수 있다.
도 12는 본 발명의 또 다른 실시예에 따른 데이터 팬아웃 라인들의 사행부를 나타낸 평면도이고, 도 13은 도 12의 절단선 Ⅵ-Ⅵ'에 따른 단면도이며, 도 14는 도 12의 절단선 Ⅶ-Ⅶ'에 따른 단면도이다.
도 12 내지 도 14를 참조하면, 인접한 홀수번째 데이터 팬아웃 라인과 짝수번째 데이터 팬아웃 라인은 서로 다른 층에 형성되고, 제3 서브영역(SA3)에서 서로 부분적으로 오버랩된다. 예컨대, 제k 팬아웃 라인(DFLk)의 사행부와 제k+1 데이터 팬아웃 라인(DFLk+1)의 사행부는 서로 부분적으로 오버랩되게 위치한다. 구체적으로, 평면상에서 볼 때, 상기 제k 데이터 팬아웃 라인(DFLk)의 제1 사행부들과 상기 제k+1 데이터 팬아웃 라인(DFLk+1)의 제1 사행부들은 서로 교대로 위치한다. 한편, 상기 제k 데이터 팬아웃 라인(DFLk)의 제2 사행부들은 상기 제k+1 데이터 팬아웃 라인(DFLk+1)의 사행부와 부분적으로 오버랩된다. 상기 제k 데이터 팬아웃 라인(DFLk)과 상기 제k+1 데이터 팬아웃 라인(DFLk+1)과의 사이에는 상기 게이트 절연막(141)이 개재되므로, 상기 제k 데이터 팬아웃 라인(DFLk)과 상기 제k+1 데이터 팬아웃 라인(DFLk+1)이 오버랩되는 영역에서 상기 제k 데이터 팬아웃 라인(DFLk)과 상기 제k+1 데이터 팬아웃 라인(DFLk+1)과의 사이에 커패시턴스가 형성된다.
여기서, 상기 인접한 홀수번째 데이터 팬아웃 라인과 짝수번째 데이터 팬아웃 라인의 오버랩 정도는 상기 데이터 팬아웃 라인들(DFL1 ~ DFLi) 간의 길이 편차와 저항 편차에 따라 조절된다.
이 실시예에 있어서, 상기 홀수번째 데이터 팬아웃의 제1 사행부는 인접한 짝수번째 데이터 팬아웃의 제1 사행부와 오버랩되지 않으나, 부분적으로 오버랩될 수도 있다.
본 발명의 일례로, 인접한 홀수번째 데이터 팬아웃 라인들의 사행부들은 상기 서로 다른 짝수번째 팬아웃 라인의 사행부와 오버랩된다. 예컨대, 상기 제k 데이터 팬아웃 라인(DFLk)과 제k+2 데이터 팬아웃 라인(DFLk+2)은 서로 인접한 홀수번째 데이터 팬아웃 라인들이고, 상기 제k+1 데이터 팬아웃 라인(DFLk+1)과 제k+3 데이터 팬아웃 라인(DFLk+3)은 서로 인접한 짝수번째 데이터 팬아웃 라인들이다. 상기 제k 데이터 팬아웃 라인(DFLk)의 사행부는 상기 제k+1 데이터 팬아웃 라인(DFLk)의 사행부와 부분적으로 오버랩되고, 상기 제k+2 데이터 팬아웃 라인(DFLk+2)의 사행부는 상기 제k+3 데이터 팬아웃 라인(DFLk+3)의 사행부와 부분적으로 오버랩된다.
이와 같이, 상기 인접한 홀수번째 데이터 팬아웃과 짝수번째 데이터 팬아웃의 사행부들이 오버랩되게 위치하므로, 사행부(ZP)의 크기 조절이 용이하다. 이에 따라, 제1 데이터 팬아웃부(DF1)(도 2 참조)는 각 데이터 팬아웃 라인들간의 길이 편차 및 저항 편차를 감소시킬 수 있다.
다시, 도 1을 참조하면, 상기 어레이 기판(100)은 상기 게이트 신호를 입력받아 상기 다수의 게이트 라인(GL1 ~ GLn)으로 제공하는 다수의 게이트 팬아웃부(GF1 ~ GF3)를 더 포함한다. 이 실시예에 있어서, 상기 다수의 게이트 팬아웃부(GF1 ~ GF3)는 제1 내지 제3 게이트 팬아웃부(GF1 ~ GF3)로 이루어지나, 게이트 팬아웃부의 개수는 상기 게이트 라인들(GL1 ~ GLn)의 개수 및 상기 게이트 신호를 출력하는 게이트 구동칩(미도시)의 개수에 따라 증가하거나 감소한다.
상기 제1 내지 제3 게이트 팬아웃부(GF1 ~ GF3) 각각은 제1 내지 제j 게이트 팬아웃 라인(GFL1 ~ GFLj)을 포함한다. 단, j는 1 이상의 자연수이다. 상기 제1 내지 제j 게이트 팬아웃 라인(GFL1 ~ GFLj)은 상기 제2 방향(D2)으로 연장되어 형성되고, 상기 제1 방향(D1)으로 순차적으로 배치된다. 또한, 상기 제1 내지 제j 게이트 팬아웃 라인(GFL1 ~ GFLi)은 서로 다른 게이트 라인과 전기적으로 연결되고, 연결된 게이트 라인에 상기 게이트 신호를 제공한다.
본 발명의 일례로, 상기 제1 내지 제3 게이트 팬아웃부(GF1 ~ GF3) 각각은 상기 제1 데이터 팬아웃부(DF1)와 동일한 구조를 가지므로, 그 중복된 설명은 생략한다. 단, 각 게이트 팬아웃부(GF1 ~ GF3)의 게이트 팬아웃 라인의 개수는 상기 제1 데이터 팬아웃부(DF1)의 데이터 팬아웃 라인의 개수와 서로 다를 수 있다.
도 15는 도 1에 도시된 제1 게이트 팬아웃부를 나타낸 평면도이고, 도 16은 도 15의 절단선 Ⅷ-Ⅷ'에 따른 단면도이다.
도 15 및 도 16을 참조하면, 상기 제1 내지 제j 게이트 팬아웃 라인(GFL1 ~ GFLj)은 평면상에서 볼 때, 인접한 라인들이 서로 접하게 위치한다. 예컨대, 제2 게이트 팬아웃 라인(GFL2)은 평면상에서 볼 때, 제1 및 제3 게이트 팬아웃 라인(GFL1, GFL3)과 접한다. 이 실시예에 있어서, 서로 인접한 두 개의 짝수번째 게이트 팬아웃 라인들은 동일한 홀수번째 게이트 팬아웃 라인과 접한다. 그러나, 상기 서로 인접한 두 개의 짝수번째 게이트 팬아웃 라인들은 서로 다른 홀수번째 게이트 팬아웃 라인과 접할 수도 있다.
이 실시예에 있어서, 상기 제1 내지 제j 게이트 팬아웃 라인(GFL1 ~ GFLj)은 평면상에서 볼 때, 서로 인접한 두 개의 홀수번째 라인과 짝수번째 라인이 접하 게 위치하나, 도 8에 도시된 제1 데이터 팬아웃부(DF1)와 같이 서로 오버랩되게 위치할 수도 있다.
한편, 상기 제1 내지 제j 게이트 팬아웃 라인(GFL1 ~ GFLj)은 홀수번째 라인들과 짝수번째 라인들이 서로 다른 층에 형성되고, 동일층에 형성된 게이트 팬아웃 라인들은 서로 이격되어 위치한다. 본 발명의 일례로, 상기 홀수번째 게이트 팬아웃 라인들은 상기 다수의 게이트 라인(GL1 ~ GLn)(도 1 참조)과 동일하게 상기 베이스 기판(110)의 상면에 형성되고, 서로 이격되어 위치하며, 상기 게이트 절연막(141)에 의해 커버된다. 상기 짝수번째 게이트 팬아웃 라인들은 상기 다수의 데이터 라인(DL1 ~ DLm)과 동일하게 상기 게이트 절연막(141) 상면에 형성되고, 서로 이격되어 위치한다. 예컨대, 상기 제1 게이트 팬아웃 라인(GFL1)은 상기 베이스 기판(110)의 상면에 형성되고, 상기 제1 게이트 팬아웃 라인(GFL1)과 인접한 상기 제2 게이트 팬아웃 라인(GFL2)은 상기 게이트 절연막(142) 상면에 형성된다. 이에 따라, 상기 홀수번째 게이트 팬아웃 라인들과 상기 짝수번째 게이트 팬아웃 라인들이 서로 절연된다.
이와 같이, 동일층에 형성된 인접한 두 개의 게이트 팬아웃 라인들은 서로 이격되어 위치한다. 반면, 서로 다른층에 형성되어 인접한 두 개의 게이트 팬아웃 라인들은 평면상에서 볼 때, 서로 접한다. 이에 따라, 상기 어레이 기판(100)은 인접한 게이트 팬아웃 라인들 간의 이격 거리를 최소화할 수 있으므로, 협소한 주변영역(PA)에 많은 수의 게이트 팬아웃 라인을 형성할 수 있다.
도 17은 도 15의 절단선 Ⅸ-Ⅸ'에 따른 단면도이다.
도 15 및 도 17을 참조하면, 상기 짝수번째 게이트 팬아웃 라인들은 상기 게이트 라인들(GL1 ~ GLn)(도 1 참조)과 다른 층에 형성되므로, 상기 게이트 라인들(GL1 ~ GLn)과 서로 절연되게 위치한다. 따라서, 상기 어레이 기판(100)은 짝수번째 게이트 팬아웃 라인과 이에 대응하는 짝수번째 게이트 라인을 전기적으로 연결하기 위한 제2 연결전극(160)을 더 구비한다.
본 발명의 일례로, 상기 제2 연결전극(160)은 상기 유기 절연막(143)의 상면에 형성되고, 상기 화소전극들이 형성되는 과정에서 함께 형성되며, 상기 화소전극들과 동일한 재질로 이루어진다. 상기 제2 연결전극(160)은 상기 짝수번째 게이트 팬아웃 라인들 각각에 대응하게 형성되고, 상기 짝수번째 게이트 팬아웃 라인과 이에 대응하는 짝수번째 게이트 라인을 전기적으로 연결한다. 예컨대, 상기 제2 연결전극(150)은 상기 제1 게이트 팬아웃부(GF1)의 제2 게이트 팬아웃 라인(GFL2)과 전기적으로 연결되고, 상기 제1 게이트 팬아웃부(GF1)의 제2 게이트 팬아웃 라인(GFL2)에 대응하는 제2 게이트 라인(GL2)과 전기적으로 연결된다. 이에 따라, 상기 제1 게이트 팬아웃부(GF1)의 제2 게이트 팬아웃 라인(GFL2)과 상기 제2 게이트 라인(GL2)이 서로 전기적으로 연결된다.
여기서, 상기 보호막(142)과 상기 유기 절연막(143)은 상기 짝수번째 게이트 팬아웃 라인들 각각을 부분적으로 노출하는 제3 비아홀(VH3)이 형성되고, 상기 게이트 절연막(141)과 상기 보호막(142) 및 상기 유기 절연막(143)을 상기 짝수번째 게이트 라인들 각각을 부분적으로 노출하는 제4 비아홀(VH4)이 형성된다. 상기 제2 연결 전극(160)은 상기 제3 및 제4 비아홀(VH3, VH4)을 통해 상기 짝수번째 게 이트 팬아웃 라인과 이에 대응하는 짝수번째 게이트 라인에 각각 전기적으로 연결된다.
이 실시예에 있어서, 상기 다수의 게이트 팬아웃 라인(GFL1 ~ GFLj) 중 상기 다수의 게이트 라인(GL1 ~ GLn)과 서로 다른 층에 형성된 라인들은 상기 다수의 데이터 라인(DL1 ~ DLm)(도 1 참조)과 동일층에 형성되나, 상기 화소전극들과 동일한 층에 형성될 수도 있다. 이러한 경우, 상기 다수의 게이트 라인(GL1 ~ GLn)과 서로 다른 층에 형성된 게이트 팬아웃 라인들은 상기 화소전극들과 동일한 재질, 예컨대, 투명한 도전성 재질로 이루어지고, 상기 화소전극들이 형성되는 과정에서 함께 형성되며, 상기 제2 연결전극(160) 없이 해당 게이트 라인과 직접 연결된다.
도 18은 도 1에 도시된 어레이 기판의 제조 방법을 나타낸 흐름도이다.
도 1, 도 2 및 도 18을 참조하면, 먼저, 상기 베이스 기판(110)의 상면에 제1 금속층을 증착한다(단계 S110).
상기 제1 금속층을 패터닝하여 상기 표시영역(DA)에 상기 다수의 게이트 라인(GL1 ~ GLn)과 상기 박막 트랜지스터들 각각의 게이트 전극(121)을 형성하고, 상기 주변영역(PA)에 상기 홀수번째 게이트 팬아웃 라인들과 상기 짝수번째 데이터 팬아웃 라인들을 형성한다(단계 S120). 이에 따라, 상기 홀수번째 게이트 팬아웃 라인들은 상기 다수의 게이트 라인(GL1 ~ GLn)과 동일층에 형성되고, 상기 짝수번째 데이터 팬아웃 라인들은 상기 다수의 데이터 라인(DL1 ~ DLm)과 서로 다른 층에 형성된다.
이어, 상기 베이스 기판(110)의 상부에 상기 다수의 게이트 라인(GL1 ~ GLn)과 상기 게이트 전극(121), 상기 홀수번째 게이트 팬아웃 라인들 및 상기 짝수번째 데이터 팬아웃 라인들을 커버하는 상기 게이트 절연막(141)을 형성한다(단계 S130).
이어, 상기 게이트 절연막(141)의 상면에 제2 금속층을 증착한다(단계 S140).
상기 제2 금속층을 패터닝하여 상기 표시영역(DA)에 상기 다수의 데이터 라인(DL1 ~ DLm)과 상기 박막 트랜지스터들 각각의 소오스 및 드레인 전극(124, 125)을 형성하고, 상기 주변영역(PA)에 상기 짝수번째 게이트 팬아웃 라인들 및 상기 홀수번째 데이터 팬아웃 라인들을 형성한다(단계 S150). 이에 따라, 상기 짝수번째 게이트 팬아웃 라인들은 상기 다수의 게이트 라인(GL1 ~ GLn)과 서로 다른 층에 형성되고, 상기 홀수번째 데이터 팬아웃 라인들은 상기 다수의 데이터 라인(DL1 ~ DLm)과 동일층에 형성된다.
상기 게이트 절연막(141)의 상부에 상기 다수의 데이터 라인(DL1 ~ DLm)과 상기 소오스 및 드레인 전극(124, 125) 및 상기 짝수번째 게이트 팬아웃 라인들과 상기 홀수번째 데이터 팬아웃 라인들을 커버하는 상기 보호막(142)을 형성하고, 상기 보호막(142)의 상면에 상기 유기 절연막(143)을 형성한다(단계 S160).
상기 유기 절연막(143)의 상면에 투명 전극층을 형성하고(단계 S170), 상기 투명 전극층을 패터닝하여 상기 화소전극들과 상기 제1 연결 전극(150)(도 6참조) 및 상기 제2 연결 전극(160)(도 17 참조)을 형성한다(단계 S180).
도 19는 도 1에 도시된 어레이 기판을 갖는 표시장치를 나타낸 평면도이다.
도 19를 참조하면, 본 발명의 표시장치(400)는 어레이 기판(100), 상기 어레이 기판(100)과 마주하는 대향기판(200), 상기 어레이 기판(100)에 실장된 데이터 구동칩(310), 및 상기 어레이 기판(100)에 실장된 게이트 구동칩(320)을 포함한다.
이 실시예에 있어서, 상기 어레이 기판(100)은 도 1에 도시된 어레이 기판(100)과 동일한 구성을 가지므로, 그 중복된 설명은 생략한다.
구체적으로, 상기 데이터 구동칩(310)은 각 데이터 팬아웃부(DF1 ~ DF5)에 대응하여 구비되고, 대응하는 데이터 팬아웃부에 상기 데이터 신호를 출력한다. 한편, 상기 게이트 구동칩(320)은 각 게이트 팬아웃부(GF1 ~ GF3)에 대응하여 구비되고, 대응하는 게이트 팬아웃부에 상기 게이트 신호를 출력한다.
상술한 본 발명에 따르면, 어레이 기판은 홀수번째 팬아웃 라인들과 짝수번째 팬아웃 라인들이 서로 다른 층에 형성되므로, 평면상에서 볼 때 인접한 홀수번째 팬아웃 라인과 짝수번째 팬아웃 라인간의 이격 거리를 최소화할 수 있다. 이에 따라, 협소한 영역에 많은 수의 팬아웃 라인 형성할 수 있고, 팬아웃 라인들간의 길이 편차 및 저항 편차를 감소시키기 위한 여유 공간을 확보한다. 따라서, 팬아웃 라인들로부터의 신호 전송 지연을 방지하고, 표시품질을 향상시킬 수 있다.
이상 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (50)

  1. 영상이 표시되는 표시영역 및 상기 표시영역과 인접한 주변영역이 정의된 베이스 기판;
    상기 주변영역에 형성되고, 외부로부터 구동신호를 입력받으며, 적어도 어느 하나의 라인이 나머지 라인과 서로 다른 층에 형성된 다수의 팬아웃 라인;
    상기 표시영역에 형성되고, 상기 팬아웃 라인들로부터 상기 구동신호를 입력받는 다수의 신호라인; 및
    상기 표시영역에 형성되고, 상기 신호라인들로부터 상기 구동신호를 입력받는 화소 어레이를 포함하는 것을 특징으로 하는 어레이 기판.
  2. 영상이 표시되는 표시영역 및 상기 표시영역과 인접한 주변영역이 정의된 베이스 기판;
    상기 주변영역에 형성되고, 외부로부터 구동신호를 입력받으며, 홀수번째 라인과 짝수번째 라인이 서로 다른 층에 형성되어 서로 절연되게 위치하는 다수의 팬아웃 라인;
    상기 표시영역에 형성되고, 상기 팬아웃 라인들로부터 상기 구동신호를 입력받는 다수의 신호라인; 및
    상기 표시영역에 형성되고, 상기 신호라인들로부터 상기 구동신호를 입력받는 화소 어레이를 포함하는 것을 특징으로 하는 어레이 기판.
  3. 제2항에 있어서, 인접한 홀수번째 팬아웃 라인과 짝수번째 팬아웃 라인은, 평면상에서 볼 때, 서로 접하게 위치하는 것을 특징으로 하는 어레이 기판.
  4. 제2항에 있어서,
    동일층에 형성되어 서로 인접한 두 개의 팬아웃 라인들은 서로 이격되어 위치하고,
    상기 홀수번째 팬아웃 라인은 인접한 짝수번째 팬아웃 라인과 오버랩되는 것을 특징으로 하는 어레이 기판.
  5. 제4항에 있어서, 상기 오버랩되는 부분의 폭은 각 팬아웃 라인의 폭보다 작은 것을 특징으로 하는 어레이 기판.
  6. 제2항에 있어서, 상기 홀수번째 팬아웃 라인과 상기 짝수번째 팬아웃 라인 중 어느 하나는 상기 신호라인들과 동일층에 형성된 것을 특징으로 하는 어레이 기판.
  7. 제6항에 있어서, 상기 신호라인들은 상기 팬아웃 라인들과 일대일 대응하는 것을 특징으로 하는 어레이 기판.
  8. 제7항에 있어서, 상기 기판 상에 형성되어 상기 홀수번째 팬아웃 라인과 상 기 짝수번째 팬아웃 라인 중 어느 하나를 커버하고, 상기 홀수번째 팬아웃 라인과 상기 짝수번째 팬아웃 라인을 서로 절연시키는 적어도 하나의 절연층을 더 포함하는 것을 특징으로 하는 어레이 기판.
  9. 제8항에 있어서, 상기 화소 어레이는,
    상기 표시영역에 매트릭스 형태로 배치되고, 상기 신호라인들과 연결되어 상기 구동신호를 입력받는 다수의 박막 트랜지스터; 및
    상기 표시영역에 매트릭스 형태로 배치되고, 상기 절연층의 상부에 형성되며, 상기 다수의 박막 트랜지스터와 전기적으로 연결된 다수의 화소전극을 포함하는 것을 특징으로 하는 어레이 기판.
  10. 제9항에 있어서, 상기 절연층의 상부에 형성되고, 상기 신호라인들과 서로 다른 층에 형성된 상기 홀수번째 팬아웃 라인 또는 상기 짝수번째 팬아웃 라인과 이에 대응하는 신호라인을 전기적으로 연결하기 위한 적어도 하나의 연결 전극을 더 포함하는 것을 특징으로 하는 어레이 기판.
  11. 제10항에 있어서, 상기 절연층은 부분적으로 제거되어 상기 신호라인들과 서로 다른 층에 형성된 팬아웃 라인을 노출하는 비아홀이 형성되고, 상기 연결 전극은 상기 비아홀을 통해 상기 팬아웃 라인과 전기적으로 연결된 것을 특징으로 하는 어레이 기판.
  12. 제10항에 있어서, 상기 연결 전극은 상기 화소전극들과 동일층에 형성된 것을 특징으로 하는 어레이 기판.
  13. 제9항에 있어서, 상기 신호라인들과 서로 다른 층에 형성된 상기 홀수번째 팬아웃 라인 또는 상기 짝수번째 팬아웃 라인은 상기 화소전극들과 동일층에 형성된 것을 특징으로 하는 어레이 기판.
  14. 제13항에 있어서, 상기 화소전극들과 동일층에 형성된 상기 홀수번째 팬아웃 라인 또는 짝수번째 팬아웃 라인은 상기 화소전극들과 동일한 재질로 이루어진 것을 특징으로 하는 어레이 기판.
  15. 제6항에 있어서, 인접한 홀수번째 팬아웃 라인과 짝수번째 팬아웃 라인은, 평면상에서 볼 때, 서로 접하게 위치하는 것을 특징으로 하는 어레이 기판.
  16. 제6항에 있어서,
    동일층에 형성되어 서로 인접한 두 개의 팬아웃 라인들은 서로 이격되어 위치하고,
    상기 홀수번째 팬아웃 라인은 인접한 짝수번째 팬아웃 라인과 오버랩되는 것을 특징으로 하는 어레이 기판.
  17. 제2항에 있어서, 상기 홀수번째 팬아웃 라인과 상기 짝수번째 팬아웃 라인은 서로 다른 재질로 이루어진 것을 특징으로 하는 어레이 기판.
  18. 제2항에 있어서, 상기 팬아웃 라인들은 부분적으로 사행 구조를 갖도록 굴곡진 것을 특징으로 하는 어레이 기판.
  19. 제18항에 있어서, 상기 팬아웃 라인들 각각 사행 구조로 이루어진 부분은, 상기 팬아웃 라인들이 배치되는 방향으로 연장된 적어도 하나의 제1 사행부와 상기 제1 사행부로부터 팬아웃 라인의 길이 방향으로 연장된 적어도 하나의 제2 사행부로 이루어지는 것을 특징으로 하는 어레이 기판.
  20. 제19항에 있어서,
    동일층에 형성되어 인접한 두 개의 팬아웃 라인들은 서로 이격되어 위치하고,
    상기 홀수번째 팬아웃 라인의 제2 사행부는 인접한 짝수번째 팬아웃 라인의 제2 사행부와 오버랩되는 것을 특징으로 하는 어레이 기판.
  21. 제20항에 있어서, 서로 인접한 두 개의 홀수번째 팬아웃 라인의 제2 사행부는 서로 다른 짝수번째 팬아웃 라인의 제2 사행부와 오버랩되는 것을 특징으로 하 는 어레이 기판.
  22. 제20항에 있어서, 상기 홀수번째 팬아웃 라인의 제1 사행부는 평면상에서 볼 때, 상기 인접한 짝수번째 팬아웃 라인의 제1 사행부와 서로 교대로 위치하는 것을 특징으로 하는 어레이 기판.
  23. 제18항에 있어서, 상기 홀수번째 팬아웃 라인의 사행 구조로 이루어진 부분과 인접한 짝수번째 팬아웃 라인의 사행구조로 이루어진 부분은, 평면상에서 볼 때, 상기 팬아웃 라인들이 배치되는 방향을 따라 교대로 위치하며 서로 접하는 것을 특징으로 하는 어레이 기판.
  24. 제18항에 있어서, 상기 홀수번째 팬아웃 라인과 상기 짝수번째 팬아웃 라인 중 어느 하나는 상기 신호라인들과 동일층에 형성된 것을 특징으로 하는 어레이 기판.
  25. 영상이 표시되는 표시영역 및 상기 표시영역과 인접한 주변영역이 정의된 베이스 기판;
    상기 주변영역에 형성되고, 외부로부터 데이터 신호를 입력받으며, 홀수번째 라인과 짝수번째 라인이 서로 다른 층에 형성되어 서로 절연되게 위치하는 다수의 데이터 팬아웃 라인;
    상기 표시영역에 형성되고, 상기 데이터 팬아웃 라인들로부터 상기 데이터 신호를 입력받는 다수의 데이터 신호라인;
    상기 표시영역에 형성되고, 게이트 신호를 입력받는 다수의 게이트 신호라인; 및
    상기 표시영역에 형성되고, 상기 데이터 라인들로부터 상기 데이터 신호를 입력받고, 상기 게이트 라인들로부터 상기 게이트 신호를 입력받으며, 상기 영상을 표시하는 화소 어레이를 포함하는 것을 특징으로 하는 어레이 기판.
  26. 제25항에 있어서, 상기 화소 어레이는,
    상기 표시영역에 매트릭스 형태로 배치되고, 상기 데이터 라인들 및 상기 게이트 라인들과 전기적으로 연결되어 상기 구동신호를 입력받는 다수의 박막 트랜지스터; 및
    상기 표시영역에 매트릭스 형태로 배치되고, 상기 다수의 박막 트랜지스터와 전기적으로 연결된 다수의 화소전극을 포함하는 것을 특징으로 하는 어레이 기판.
  27. 제26항에 있어서, 상기 홀수번째 데이터 팬아웃 라인과 상기 짝수번째 데이터 팬아웃 라인 중 어느 하나는 상기 데이터 라인들과 동일층에 형성된 것을 특징으로 하는 어레이 기판.
  28. 제27항에 있어서, 상기 기판의 상부에 형성되고, 상기 데이터 라인들과 서로 다른 층에 형성된 상기 홀수번째 데이터 팬아웃 라인 또는 상기 짝수번째 데이터 팬아웃 라인과 이에 대응하는 신호라인을 전기적으로 연결하기 위한 적어도 하나의 제1 연결전극을 더 포함하는 것을 특징으로 하는 어레이 기판.
  29. 제28항에 있어서, 상기 제1 연결전극은 상기 화소전극들과 동일층에 형성된 것을 특징으로 하는 어레이 기판.
  30. 제28항에 있어서, 상기 데이터 라인들과 서로 다른 층에 형성된 상기 홀수번째 데이터 팬아웃 라인 또는 상기 짝수번째 데이터 팬아웃 라인은 상기 게이트 라인들과 동일층에 형성된 것을 특징으로 하는 어레이 기판.
  31. 제27항에 있어서, 상기 데이터 라인들과 서로 다른 층에 형성된 상기 홀수번째 데이터 팬아웃 라인 또는 상기 짝수번째 데이터 팬아웃 라인은 상기 화소전극들과 동일층에 형성된 것을 특징으로 하는 어레이 기판.
  32. 제27항에 있어서, 인접한 홀수번째 데이터 팬아웃 라인과 짝수번째 데이터 팬아웃 라인은, 평면상에서 볼 때, 서로 접하게 위치하는 것을 특징으로 하는 어레이 기판.
  33. 제27항에 있어서,
    동일층에 형성되어 서로 인접한 두 개의 데이터 팬아웃 라인들은 서로 이격되어 위치하고,
    상기 홀수번째 데이터 팬아웃 라인은 인접한 짝수번째 데이터 팬아웃 라인과 오버랩되는 것을 특징으로 하는 어레이 기판.
  34. 제19항에 있어서, 상기 주변영역에 형성되고, 상기 다수의 게이트 신호라인에 상기 게이트 신호를 출력하는 다수의 게이트 팬아웃 라인은 더 포함하는 것을 특징으로 하는 어레이 기판.
  35. 제34항에 있어서, 홀수번째 게이트 팬아웃 라인은 짝수번째 게이트 팬아웃 라인과 서로 다른 층에서 형성되어 상기 짝수번째 게이트 팬아웃 라인과 절연되는 것을 특징으로 하는 어레이 기판.
  36. 제35항에 있어서, 상기 홀수번째 게이트 팬아웃 라인과 상기 짝수번째 게이트 팬아웃 라인 중 어느 하나는 상기 게이트 라인들과 동일층에 형성된 것을 특징으로 하는 어레이 기판.
  37. 제36항에 있어서, 상기 기판의 상부에 형성되고, 상기 게이트 라인들과 서로 다른 층에 형성된 상기 홀수번째 게이트 팬아웃 라인 또는 상기 짝수번째 게이 트 팬아웃 라인과 이에 대응하는 신호라인을 전기적으로 연결하기 위한 적어도 하나의 제2 연결전극을 더 포함하는 것을 특징으로 하는 어레이 기판.
  38. 제37항에 있어서, 상기 제2 연결전극은 상기 화소전극들과 동일층에 형성된 것을 특징으로 하는 어레이 기판.
  39. 제37항에 있어서, 상기 게이트 라인들과 서로 다른 층에 형성된 상기 홀수번째 게이트 팬아웃 라인 또는 상기 짝수번째 게이트 팬아웃 라인은 상기 데이터 라인들과 동일층에 형성된 것을 특징으로 하는 어레이 기판.
  40. 제36항에 있어서, 상기 게이트 라인들과 서로 다른 층에 형성된 상기 홀수번째 게이트 팬아웃 라인 또는 상기 짝수번째 게이트 팬아웃 라인은 상기 화소전극들과 동일층에 형성된 것을 특징으로 하는 어레이 기판.
  41. 제35항에 있어서, 인접한 홀수번째 게이트 팬아웃 라인과 짝수번째 게이트 팬아웃 라인은, 평면상에서 볼 때, 서로 접하게 위치하는 것을 특징으로 하는 어레이 기판.
  42. 제35항에 있어서,
    동일층에 형성되어 서로 인접한 두 개의 게이트 팬아웃 라인들은 서로 이격 되어 위치하고,
    상기 홀수번째 게이트 팬아웃 라인은 인접한 짝수번째 게이트 팬아웃 라인과 오버랩되는 것을 특징으로 하는 어레이 기판.
  43. 베이스 기판의 주변영역에 구동신호를 출력하는 다수의 팬아웃 라인 중 홀수번째 라인과 짝수번째 라인을 서로 다른층에 형성하는 단계; 및
    상기 다수의 팬아웃 라인으로부터 상기 구동신호를 입력받아 전송하는 다수의 신호라인 및 상기 다수의 신호라인으로부터 상기 구동신호를 입력받아 영상을 표시하는 화소 어레이를 상기 주변영역과 인접한 상기 베이스 기판의 표시영역에 형성하는 단계를 포함하는 것을 특징으로 하는 어레이 기판 제조 방법.
  44. 제43항에 있어서, 상기 다수의 팬아웃 라인을 형성하는 단계는,
    상기 베이스 기판의 상부에 제1 금속층을 형성하는 단계;
    상기 제1 금속층을 패터닝하여 상기 주변영역에 상기 홀수 또는 짝수번째 팬아웃 라인을 형성하는 단계;
    상기 홀수 또는 짝수번째 팬아웃 라인이 형성된 상기 베이스 기판의 상부에 적어도 하나의 제1 절연층을 형성하는 단계;
    상기 제1 절연층의 상부에 제2 금속층을 형성하는 단계; 및
    상기 제2 금속층을 패터닝하여 상기 홀수 및 짝수번째 팬아웃 라인 중 상기 제1 절연층의 하부에 형성된 라인을 제외한 나머지 라인을 상기 주변영역에 형성하 는 단계를 포함하는 것을 특징으로 하는 어레이 기판 제조 방법.
  45. 제44항에 있어서, 상기 다수의 신호라인은 상기 홀수번째 팬아웃 라인과 상기 짝수번째 팬아웃 라인 중 어느 하나와 함께 형성되는 것을 특징으로 하는 어레이 기판 제조 방법.
  46. 제45항에 있어서, 상기 화소 어레이를 형성하는 과정은,
    상기 표시영역에 상기 다수의 신호라인과 다수의 박막 트랜지스터를 형성하는 단계; 및
    상기 표시영역에 상기 다수의 박막 트랜지스터와 각각 전기적으로 연결되는 다수의 화소전극을 형성하는 단계를 포함하는 것을 특징으로 하는 어레이 기판 제조 방법.
  47. 제46항에 있어서, 상기 다수의 팬아웃 라인을 형성하는 과정 이후에,
    상기 다수의 팬아웃 라인 중 상기 다수의 신호라인과 서로 다른 층에 형성된 팬아웃 라인을 상기 다수의 신호라인 중 서로 대응하는 신호라인과 연결하는 연결전극을 형성하는 단계를 더 포함하는 것을 특징으로 하는 어레이 기판 제조 방법.
  48. 제47항에 있어서, 상기 연결전극은 상기 다수의 화소전극이 형성되는 과정 에서 함께 형성되는 것을 특징으로 하는 어레이 기판 제조 방법.
  49. 제46항에 있어서, 상기 다수의 팬아웃 라인 중 상기 다수의 신호라인과 서로 다른층에 형성된 라인은 상기 다수의 화소전극이 형성되는 과정에서 함께 형성되는 것을 특징으로 하는 어레이 기판 제조 방법.
  50. 어레이 기판;
    상기 어레이 기판과 마주하는 대향기판; 및
    상기 어레이 기판에 실장되고, 구동신호를 출력하는 구동칩을 포함하고,
    상기 어레이 기판은,
    영상이 표시되는 표시영역 및 상기 표시영역과 인접한 주변영역이 정의된 베이스 기판;
    상기 주변영역에 형성되고, 상기 구동칩으로부터 상기 구동신호를 입력받으며, 홀수번째 라인과 짝수번째 라인이 서로 다른 층에 형성되어 서로 절연되게 위치하는 다수의 팬아웃 라인;
    상기 표시영역에 형성되고, 상기 팬아웃 라인들로부터 상기 구동신호를 입력받는 다수의 신호라인; 및
    상기 표시영역에 형성되고, 상기 신호라인들로부터 상기 구동신호를 입력받는 화소 어레이를 포함하는 것을 특징으로 하는 표시장치.
KR1020070020555A 2007-02-28 2007-02-28 어레이 기판, 이의 제조 방법 및 이를 갖는 표시장치 KR101353493B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020070020555A KR101353493B1 (ko) 2007-02-28 2007-02-28 어레이 기판, 이의 제조 방법 및 이를 갖는 표시장치
US11/932,798 US7893436B2 (en) 2007-02-28 2007-10-31 Array substrate, display apparatus having the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070020555A KR101353493B1 (ko) 2007-02-28 2007-02-28 어레이 기판, 이의 제조 방법 및 이를 갖는 표시장치

Publications (2)

Publication Number Publication Date
KR20080079923A true KR20080079923A (ko) 2008-09-02
KR101353493B1 KR101353493B1 (ko) 2014-01-24

Family

ID=39714861

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070020555A KR101353493B1 (ko) 2007-02-28 2007-02-28 어레이 기판, 이의 제조 방법 및 이를 갖는 표시장치

Country Status (2)

Country Link
US (1) US7893436B2 (ko)
KR (1) KR101353493B1 (ko)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150049640A (ko) * 2013-10-30 2015-05-08 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그의 제조 방법
KR20170032523A (ko) * 2015-09-14 2017-03-23 삼성디스플레이 주식회사 표시 장치
CN109473454A (zh) * 2017-09-07 2019-03-15 三星显示有限公司 有机发光显示装置
KR20190044948A (ko) * 2017-10-23 2019-05-02 엘지디스플레이 주식회사 표시패널 및 표시장치
KR20190047483A (ko) * 2017-10-27 2019-05-08 엘지디스플레이 주식회사 표시 장치
KR20190062948A (ko) * 2017-11-29 2019-06-07 엘지디스플레이 주식회사 표시 장치
CN110491902A (zh) * 2018-05-14 2019-11-22 三星显示有限公司 有机发光二极管显示设备
KR20200021569A (ko) * 2018-08-20 2020-03-02 삼성디스플레이 주식회사 유기 발광 표시 장치
KR20200023569A (ko) * 2018-08-23 2020-03-05 삼성디스플레이 주식회사 플렉시블 디스플레이 장치 및 그 제조방법

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101482196B1 (ko) * 2008-07-29 2015-01-15 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
JP5384464B2 (ja) * 2010-11-01 2014-01-08 株式会社ジャパンディスプレイ 液晶表示装置
KR20120092365A (ko) * 2011-02-11 2012-08-21 삼성전자주식회사 정전용량방식 터치스크린패널 표시장치
CN102253507B (zh) * 2011-04-08 2014-03-26 深圳市华星光电技术有限公司 形成芯片扇出的方法
KR101903568B1 (ko) * 2012-07-19 2018-10-04 삼성디스플레이 주식회사 표시 장치
KR20140053626A (ko) * 2012-10-26 2014-05-08 삼성디스플레이 주식회사 표시 장치 및 유기 발광 표시 장치
US9204532B2 (en) * 2013-07-05 2015-12-01 Shenzhen China Star Optoelectronics Technology Co., Ltd Fanout line structure of array substrate and display panel
CN103399434B (zh) * 2013-08-01 2015-09-16 深圳市华星光电技术有限公司 显示面板及其扇出线结构
CN103560134B (zh) * 2013-10-31 2016-11-16 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
TWI537641B (zh) 2014-04-09 2016-06-11 群創光電股份有限公司 扇出導線結構及其顯示面板
KR102227875B1 (ko) * 2014-05-30 2021-03-15 엘지디스플레이 주식회사 유기 발광 디스플레이 장치
KR20160015479A (ko) * 2014-07-30 2016-02-15 삼성디스플레이 주식회사 표시 패널 및 이를 포함하는 표시 장치
US9263477B1 (en) * 2014-10-20 2016-02-16 Shenzhen China Star Optoelectronics Technology Co., Ltd. Tri-gate display panel
WO2016080291A1 (ja) * 2014-11-21 2016-05-26 シャープ株式会社 表示装置
JP6560887B2 (ja) * 2015-04-08 2019-08-14 株式会社ジャパンディスプレイ トランジスタ基板および表示装置
KR102458683B1 (ko) 2015-08-13 2022-10-26 삼성디스플레이 주식회사 어레이 기판
CN105405039A (zh) * 2015-10-22 2016-03-16 徐超 一种自动售卖系统和方法
CN106125418A (zh) * 2016-08-11 2016-11-16 深圳市华星光电技术有限公司 显示装置及其显示面板
CN106548757A (zh) * 2017-01-10 2017-03-29 深圳市华星光电技术有限公司 一种驱动电路及显示装置
CN106531119A (zh) * 2017-01-10 2017-03-22 深圳市华星光电技术有限公司 一种驱动电路及显示装置
KR102445772B1 (ko) * 2017-08-02 2022-09-21 엘지디스플레이 주식회사 표시 패널
KR102352312B1 (ko) 2017-09-29 2022-01-19 삼성디스플레이 주식회사 표시 장치
US10453868B2 (en) * 2018-03-02 2019-10-22 Innolux Corporation Display apparatus
CN108681415A (zh) * 2018-04-28 2018-10-19 上海中航光电子有限公司 一种阵列基板、显示面板及显示装置
CN108919578A (zh) * 2018-06-22 2018-11-30 惠科股份有限公司 显示面板及其应用的显示装置
CN108987415A (zh) * 2018-06-26 2018-12-11 武汉华星光电技术有限公司 一种阵列基板及其制作方法、触控面板
CN109118966B (zh) * 2018-09-29 2021-01-22 厦门天马微电子有限公司 一种显示面板及显示装置
US11177453B2 (en) * 2018-10-05 2021-11-16 Lg Display Co., Ltd. Display device
CN109166504B (zh) * 2018-10-17 2021-10-01 惠科股份有限公司 测试电路及显示装置
KR20200066504A (ko) * 2018-11-30 2020-06-10 삼성디스플레이 주식회사 디스플레이 장치
TWI690747B (zh) * 2018-12-05 2020-04-11 友達光電股份有限公司 畫素陣列基板
KR20200120781A (ko) * 2019-04-11 2020-10-22 삼성디스플레이 주식회사 표시 장치 및 그 검사 방법
KR20210008201A (ko) * 2019-07-10 2021-01-21 삼성디스플레이 주식회사 표시 장치
CN112415817A (zh) * 2019-08-22 2021-02-26 群创光电股份有限公司 电子装置
KR102651587B1 (ko) * 2020-01-22 2024-03-27 삼성디스플레이 주식회사 표시 패널 검사 장치 및 표시 장치
US11404449B2 (en) * 2020-04-08 2022-08-02 Tcl China Star Optoelectronics Technology Co., Ltd. Display panel
KR20230017388A (ko) * 2021-07-27 2023-02-06 삼성디스플레이 주식회사 표시 장치 및 이를 포함하는 타일형 표시 장치
CN114335024A (zh) * 2021-12-30 2022-04-12 武汉天马微电子有限公司 显示面板及显示装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070002278A (ko) * 2005-06-30 2007-01-05 삼성전자주식회사 표시 기판 및 이를 구비한 표시 장치

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11069294B2 (en) 2013-10-30 2021-07-20 Samsung Display Co., Ltd. Organic light-emitting diode (OLED) display and method of manufacturing the same
KR20150049640A (ko) * 2013-10-30 2015-05-08 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그의 제조 방법
US11705068B2 (en) 2013-10-30 2023-07-18 Samsung Display Co., Ltd. Organic light-emitting diode (OLED) display and method of manufacturing the same
KR20170032523A (ko) * 2015-09-14 2017-03-23 삼성디스플레이 주식회사 표시 장치
KR20220105630A (ko) * 2015-09-14 2022-07-27 삼성디스플레이 주식회사 표시 장치
CN109473454A (zh) * 2017-09-07 2019-03-15 三星显示有限公司 有机发光显示装置
CN109473454B (zh) * 2017-09-07 2023-05-05 三星显示有限公司 有机发光显示装置
KR20190044948A (ko) * 2017-10-23 2019-05-02 엘지디스플레이 주식회사 표시패널 및 표시장치
KR20190047483A (ko) * 2017-10-27 2019-05-08 엘지디스플레이 주식회사 표시 장치
KR20190062948A (ko) * 2017-11-29 2019-06-07 엘지디스플레이 주식회사 표시 장치
CN110491902A (zh) * 2018-05-14 2019-11-22 三星显示有限公司 有机发光二极管显示设备
KR20190130707A (ko) * 2018-05-14 2019-11-25 삼성디스플레이 주식회사 유기 발광 표시 장치
KR20200021569A (ko) * 2018-08-20 2020-03-02 삼성디스플레이 주식회사 유기 발광 표시 장치
KR20200023569A (ko) * 2018-08-23 2020-03-05 삼성디스플레이 주식회사 플렉시블 디스플레이 장치 및 그 제조방법
US11631732B2 (en) 2018-08-23 2023-04-18 Samsung Display Co., Ltd. Flexible display apparatus and method of manufacturing the same

Also Published As

Publication number Publication date
US7893436B2 (en) 2011-02-22
KR101353493B1 (ko) 2014-01-24
US20080203391A1 (en) 2008-08-28

Similar Documents

Publication Publication Date Title
KR101353493B1 (ko) 어레이 기판, 이의 제조 방법 및 이를 갖는 표시장치
US11740721B2 (en) Display device with sensor
EP2728450B1 (en) Capacitive in-cell touch screen, driving method for the same, and display apparatus
US10937814B2 (en) Wiring board and display device including metal line with redundant structure and reduced wiring resistance
US9965088B2 (en) Touch control display device and manufacturing method thereof
KR101482196B1 (ko) 박막 트랜지스터 기판 및 이의 제조 방법
KR102081318B1 (ko) 터치센서 내장형 액정 표시장치
JP4887531B2 (ja) 表示装置
TW544940B (en) Thin film transistor array
US10585515B2 (en) Display device with position inputting function
JP3475266B2 (ja) 液晶表示装置及びその製造方法
US9841833B2 (en) Touch sensor integrated display device
CN105807979A (zh) 内嵌式触控显示面板
CN209055780U (zh) 阵列基板及显示面板
WO2017138469A1 (ja) アクティブマトリクス基板及び表示パネル
KR20140102348A (ko) 액정 표시 장치
US10712852B2 (en) Display device with position inputting function
US10935860B2 (en) Display device
KR101302620B1 (ko) 박막트랜지스터 기판
US20200272012A1 (en) Display device
US7294854B2 (en) Thin film transistor array panel and liquid crystal display including the panel
KR101750431B1 (ko) 박막 트랜지스터 표시판
KR101920888B1 (ko) 박막 트랜지스터 표시판
JP2019184765A (ja) 位置入力機能付き表示装置
US11226694B2 (en) Touch display substrate, touch display method and touch display device

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180102

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190102

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20191223

Year of fee payment: 7