TWI719570B - 顯示裝置 - Google Patents

顯示裝置 Download PDF

Info

Publication number
TWI719570B
TWI719570B TW108127684A TW108127684A TWI719570B TW I719570 B TWI719570 B TW I719570B TW 108127684 A TW108127684 A TW 108127684A TW 108127684 A TW108127684 A TW 108127684A TW I719570 B TWI719570 B TW I719570B
Authority
TW
Taiwan
Prior art keywords
semiconductor layer
insulating film
transistor
pixel
signal line
Prior art date
Application number
TW108127684A
Other languages
English (en)
Other versions
TW202015022A (zh
Inventor
池田雅延
金谷康弘
青木義典
Original Assignee
日商日本顯示器股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商日本顯示器股份有限公司 filed Critical 日商日本顯示器股份有限公司
Publication of TW202015022A publication Critical patent/TW202015022A/zh
Application granted granted Critical
Publication of TWI719570B publication Critical patent/TWI719570B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1237—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a different composition, shape, layout or thickness of the gate insulator in different devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of El Displays (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本發明提供一種可效率良好地配置配線之顯示裝置及陣列基板。
顯示裝置具有：基板；複數個像素，其等設於基板；發光元件及複數個電晶體，其等設於複數個像素之各者；信號線，其對像素供給信號；第1半導體層及第2半導體層，其等設於垂直於基板之方向上不同之層，且至少一部分於俯視下重疊；第1閘極電極，其設於與第1半導體層之一部分重疊之區域；第1絕緣膜，其設於第1閘極電極與第1半導體層之間；及第2絕緣膜，其設於第1半導體層與第2半導體層之間。

Description

顯示裝置
本發明係關於一種顯示裝置及陣列基板。
已知有使用有機發光二極體(OLED：Organic Light Emitting Diode)、無機發光二極體(微型LED(micro LED))作為顯示元件之顯示裝置。專利文獻1中，記載有作為顯示裝置等之像素電路使用之半導體裝置。專利文獻1之像素電路係於每一像素具有複數個電晶體及複數個電容。
[先前技術文獻] [專利文獻]
[專利文獻1]日本專利特開2018-41752號公報
專利文獻1之像素電路因1個像素中之元件(複數個電晶體及複數個電容)之數及連接於各元件之配線之數增大，故有效率良好地配置配線變得困難之可能性。
本發明之目的在於提供可效率良好地配置配線之顯示裝置及陣列基板。
本發明之一態樣之顯示裝置具有：基板；複數個像素，其等設於上述基板；發光元件及複數個電晶體，其等設於複數個上述像素之各者；信號線，其對上述像素供給信號；第1半導體層及第2半導體層，其等設於垂直於上述基板之方向上不同之層，且至少一部分於俯視下重疊；第1閘極電極，其設於與上述第1半導體層之一部分重疊之區域；第1絕緣膜，其設於上述第1閘極電極與上述第1半導體層之間；及第2絕緣膜，其設於上述第1半導體層與上述第2半導體層之間。
本發明之一態樣之陣列基板具有：基板；複數個電晶體，其等設於上述基板；第1半導體層及第2半導體層，其等設於垂直於上述基板之方向上不同之層，且至少一部分於俯視下重疊；第1閘極電極，其設於與上述第1半導體層之一部分重疊之區域；第1絕緣膜，其設於上述第1閘極電極與上述第1半導體層之間；及第2絕緣膜，其設於上述第1半導體層與上述第2半導體層之間。
1、1A:顯示裝置
2:陣列基板
3、3A、3B、3G、3R:發光元件
3a:側面
3s:部分發光元件
12:驅動電路
21:基板
22:陰極電極
22t:陰極端子
23:陽極電極
23a:載置面
23t:陽極端子
24:陽極連接電極
26:屏蔽電極
27:平坦化膜
31:透光性基板
32:緩衝層
33:n型包覆層
34:活性層
35:p型包覆層
36、37:p型電極
37a:Pt層
37b:厚膜Au層
38、38A:n型電極
39:保護層
39A、39B:凸塊
49、Pix:像素
49B:第3像素
49G:第2像素
49R:第1像素
60:陰極配線
61、65:第1半導體層
61a:第1部分半導體層
62、72、82:源極電極
64、66:第1閘極電極
67、73、77、83:汲極電極
71、71A、75、79:第2半導體層
74、78:第2閘極電極
79a:第2部分半導體層
81:半導體層
84:閘極電極
90:底塗膜
91:第1絕緣膜
92:第2絕緣膜
93:第3絕緣膜
93a:凹部
93b:第1部分
93c:第2部分
94:第4絕緣膜
95:第5絕緣膜
97:絕緣膜
210:驅動IC
AA:顯示區域
BCT:輸出電晶體
BG:輸出控制信號
Cox1、Cox2:電容
Cs1:第1電容
Cs2:第2電容
DRT:驅動電晶體
GA:周邊區域
IG:初始化控制信號
IST:初始化電晶體
L1:陽極電源線
L1a:陽極電源線連接部
L2:影像信號線
L2a:影像信號線連接部
L3:重設電源線
L3a、L3b:重設電源線連接部
L3c:橋接部
L4:初始化電源線
L4a:初始化電源線連接部
L5:重設控制信號線
L5a、L7a、L8a:分支信號線
L6:輸出控制信號線
L7:像素控制信號線
L8:初始化控制信號線
L9:連接配線
L10:陰極電源線
ML1:第1金屬層
ML2:第2金屬層
PICA:像素電路
PVDD:陽極電源電位
PVSS:陰極電源電位
RG:重設控制信號
RST:重設電晶體
SG:像素控制信號
SST:像素選擇電晶體
t1、t2、t3、t4:厚度
Tr:電晶體
Vini:初始化電位
Vrst:重設電源電位
Vsig:影像信號
圖1係模式性地表示實施形態之顯示裝置之俯視圖。
圖2係表示複數個像素之俯視圖。
圖3係表示像素電路之電路圖。
圖4係放大表示實施形態之顯示裝置之2個像素之俯視圖。
圖5係沿著圖4之V-V'線之剖視圖。
圖6係沿著圖4之VI-VI'線之剖視圖。
圖7係表示實施形態之發光元件之剖視圖。
圖8係表示實施形態之第1變化例之發光元件之剖視圖。
圖9係表示實施形態之第2變化例之顯示裝置之剖視圖。
一面參照圖式一面對用於實施本發明之形態(實施形態)進行詳細說明。本發明並不受以下之實施形態中記載之內容限定。又，以下記載之構成要素中包含業者可容易地設想到者、實質上相同者。進而，以下記載之構成要素可適當組合。再者，揭示僅為一例，業者關於保持發明之主旨之適當變更可容易地想到者當然包含於本發明之範圍內。又，圖式有為使說明更明確，與實際之態樣相比，針對各部之寬度、厚度、形狀等模式性地表示之情形，但僅為一例，並不限定本發明之解釋。又，有如下情形：本說明書與各圖中，對與關於已提出之圖已經敍述者相同之要素附上相同之符號，並適當省略詳細說明。
(實施形態)
圖1係模式性地表示實施形態之顯示裝置之俯視圖。如圖1所示，顯示裝置1包括陣列基板2、像素Pix、驅動電路12、驅動IC(Integrated Circuit，積體電路)210、及陰極配線60。陣列基板2係用以驅動各像素Pix 之驅動電路基板，亦稱為背板或主動矩陣基板。陣列基板2具有基板21、複數個電晶體、複數個電容及各種配線等。
如圖1所示，顯示裝置1具有顯示區域AA與周邊區域GA。顯示區域AA係與複數個像素Pix重疊配置，且顯示圖像之區域。周邊區域GA係不與複數個像素Pix重疊之區域，且配置於顯示區域AA之外側。
複數個像素Pix係於基板21之顯示區域AA中，排列於第1方向Dx及第2方向Dy。再者，第1方向Dx及第2方向Dy係相對於基板21之表面平行之方向。第1方向Dx與第2方向Dy正交。但，第1方向Dx亦可與第2方向Dy不正交而交叉。第3方向Dz係與第1方向Dx及第2方向Dy正交之方向。第3方向Dz例如對應於基板21之法線方向。再者，以下所謂俯視表示自第3方向Dz觀察之情形之位置關係。
驅動電路12係基於來自驅動IC210之各種控制信號驅動複數根閘極線(例如，重設控制信號線L5、輸出控制信號線L6、像素控制信號線L7、初始化控制信號線L8(參照圖3))之電路。驅動電路12按順序或同時選擇複數根閘極線，且對所選擇之閘極線供給閘極驅動信號。藉此，驅動電路12選擇連接於閘極線之複數個像素Pix。
驅動IC210係控制顯示裝置1之顯示之電路。驅動IC210係作為COG(Chip On Glass，玻璃覆晶)安裝於基板21之周邊區域GA。並不限定於此，驅動IC210亦可作為COF(Chip On Film，薄膜覆晶)安裝於與基板 21之周邊區域GA連接之軟性印刷基板或硬質基板上。
陰極配線60設於基板21之周邊區域GA。陰極配線60係包圍顯示區域AA之複數個像素Pix及周邊區域GA之驅動電路12而設置。複數個發光元件3之陰極連接於共同之陰極配線60，且被供給固定電位(例如，接地電位)。更具體而言，發光元件3之陰極端子22t(參照圖5)經由陰極電極22而連接於陰極配線60。
圖2係表示複數個像素之俯視圖。如圖2所示，1個像素Pix包含複數個像素49。例如，像素Pix具有第1像素49R、第2像素49G、及第3像素49B。第1像素49R顯示作為第1色之原色之紅色。第2像素49G顯示作為第2色之原色之綠色。第3像素49B顯示作為第3色之原色之藍色。如圖2所示，1個像素Pix中，第1像素49R與第3像素49B於第1方向Dx上排列。又，第2像素49G與第3像素49B於第2方向Dy上排列。再者，第1色、第2色、第3色分別並不限於紅色、綠色、藍色，可選擇補色等任意色。以下，於無須將第1像素49R、第2像素49G及第3像素49B各自區別之情形時稱為像素49。
像素49分別具有發光元件3與陽極電極23。顯示裝置1係藉由在第1像素49R、第2像素49G及第3像素49B，針對各發光元件3R、3G、3B出射不同之光而顯示圖像。發光元件3係於俯視下具有約3μm以上300μm以下之大小之無機發光二極體(LED：Light Emitting Diode)晶片，稱為微型LED(micro LED)。各像素具備微型LED之顯示裝置1亦稱為微型LED顯 示裝置。再者，微型LED之微型並非限定發光元件3之大小者。
再者，複數個發光元件3亦可出射4色以上之不同光。又，複數個像素49之配置並不限定於圖2所示之構成。例如，第1像素49R亦可與第2像素49G於第1方向Dx上相鄰。又，第1像素49R、第2像素49G及第3像素49B亦可按該順序於第1方向Dx上重複排列。又，顯示裝置1並不限定於微型LED顯示裝置，亦可為使用有機發光二極體(OLED：Organic Light Emitting Diode)作為顯示元件之自發光顯示裝置或電子紙等反射型顯示裝置。
圖3係表示像素電路之電路圖。圖3表示設於1個像素49之像素電路PICA，像素電路PICA設於複數個像素49之各者。如圖3所示，像素電路PICA包含發光元件3、5個電晶體及2個電容。具體而言，像素電路PICA包含驅動電晶體DRT(第1電晶體)、輸出電晶體BCT、初始化電晶體IST、像素選擇電晶體SST及重設電晶體RST(第2電晶體)。驅動電晶體DRT、輸出電晶體BCT、初始化電晶體IST、像素選擇電晶體SST及重設電晶體RST分別由n型TFT(Thin Film Transistor，薄膜電晶體)構成。又，像素電路PICA包含第1電容Cs1及第2電容Cs2。
發光元件3之陰極(陰極端子22t)連接於陰極電源線L10。又，發光元件3之陽極(陽極端子23t)經由驅動電晶體DRT及輸出電晶體BCT而連接於陽極電源線L1。對陽極電源線L1供給陽極電源電位PVDD。對陰極電源線L10，經由陰極配線60及陰極電極22而供給陰極電源電位PVSS。陽極 電源電位PVDD為較陰極電源電位PVSS高之電位。
陽極電源線L1對像素49供給作為驅動電位之陽極電源電位PVDD。具體而言，發光元件3理想的是藉由陽極電源電位PVDD與陰極電源電位PVSS之電位差(PVDD-PVSS)供給順向電流(驅動電流)而發光。即，陽極電源電位PVDD相對於陰極電源電位PVSS具有使發光元件3發光之電位差。發光元件3之陽極端子23t連接於陽極電極23，於陽極電極23與陽極電源線L1之間連接有第2電容Cs2作為等效電路。
驅動電晶體DRT之源極電極經由陽極電極23而連接於發光元件3之陽極端子23t，汲極電極連接於輸出電晶體BCT之源極電極。驅動電晶體DRT之閘極電極連接於第1電容Cs1、像素選擇電晶體SST之汲極電極及初始化電晶體IST之汲極電極。
輸出電晶體BCT之閘極電極連接於輸出控制信號線L6。對輸出控制信號線L6供給輸出控制信號BG。輸出電晶體BCT之汲極電極連接於陽極電源線L1。
初始化電晶體IST之源極電極連接於初始化電源線L4。對初始化電源線L4供給初始化電位Vini。初始化電晶體IST之閘極電極連接於初始化控制信號線L8。對初始化控制信號線L8供給初始化控制信號IG。即，於驅動電晶體DRT之閘極電極，經由初始化電晶體IST而連接有初始化電源線L4。
像素選擇電晶體SST之源極電極連接於影像信號線L2。對影像信號線L2供給影像信號Vsig。於像素選擇電晶體SST之閘極電極連接有像素控制信號線L7。對像素控制信號線L7供給像素控制信號SG。
重設電晶體RST之源極電極連接於重設電源線L3。對重設電源線L3供給重設電源電位Vrst。重設電晶體RST之閘極電極連接於重設控制信號線L5。對重設控制信號線L5供給重設控制信號RG。重設電晶體RST之汲極電極連接於陽極電極23(發光元件3之陽極端子23t)及驅動電晶體DRT之源極電極。藉由重設電晶體RST之重設動作，重設保持於第1電容Cs1及第2電容Cs2之電壓。
於重設電晶體RST之汲極電極與驅動電晶體DRT之閘極電極之間設有第1電容Cs1作為等效電路。像素電路PICA可藉由第1電容Cs1及第2電容Cs2，抑制驅動電晶體DRT之寄生電容與漏電流所引起之閘極電壓之變動。
再者，以下之說明中，有將陽極電源線L1及陰極電源線L10簡單表示為電源線之情形。有將影像信號線L2、重設電源線L3及初始化電源線L4表示為信號線之情形。有將重設控制信號線L5、輸出控制信號線L6、像素控制信號線L7及初始化控制信號線L8表示為閘極線之情形。
對驅動電晶體DRT之閘極電極，供給與影像信號Vsig(或灰階信號)相 應之電位。即，驅動電晶體DRT基於經由輸出電晶體BCT供給之陽極電源電位PVDD，將與影像信號Vsig相應之電流供給至發光元件3。如上所述，因供給至陽極電源線L1之陽極電源電位PVDD藉由驅動電晶體DRT及輸出電晶體BCT而下降，故對發光元件3之陽極端子23t供給較陽極電源電位PVDD低之電位。
對第2電容Cs2之一電極，經由陽極電源線L1供給陽極電源電位PVDD，對第2電容Cs2之另一電極，供給較陽極電源電位PVDD低之電位。即，對第2電容Cs2之一電極供給較第2電容Cs2之另一電極高之電位。第2電容Cs2之一電極為例如圖6所示之陽極電源線L1，第2電容Cs2之另一電極為圖5所示之與驅動電晶體DRT之源極連接之陽極電極23及與其連接之陽極連接電極24。
顯示裝置1中，驅動電路12(參照圖1)對複數像素列自開頭列(例如，圖1中之顯示區域AA中位於最上部之像素列)依序進行選擇。驅動IC210對所選擇之像素列之像素49寫入影像信號Vsig(影像寫入電位)，使發光元件3發光。驅動IC210係於每一水平掃描期間，對影像信號線L2供給影像信號Vsig，對重設電源線L3供給重設電源電位Vrst，對初始化電源線L4供給初始化電位Vini。顯示裝置1係針對每一圖框之圖像重複該等動作。
其次，一面參照圖4至圖6，一面對各電晶體及各配線之具體之構成例進行說明。圖4係放大表示實施形態之顯示裝置之2個像素之俯視圖。
圖4係示出在第1方向Dx上相鄰之2個像素49(例如，第1像素49R與第3像素49B)。如圖4所示，陽極電源線L1、影像信號線L2、重設電源線L3及初始化電源線L4於第2方向Dy上延伸。重設控制信號線L5、輸出控制信號線L6、像素控制信號線L7、初始化控制信號線L8於第1方向Dx上延伸，且於俯視下與陽極電源線L1、影像信號線L2、重設電源線L3及初始化電源線L4分別交叉。又，於在第1方向Dx上相鄰之2個陽極電源線L1之間設有連接配線L9。連接配線L9將驅動電晶體DRT、像素選擇電晶體SST及初始化電晶體IST連接。
本實施形態中，顯示裝置1(陣列基板2)具有於第3方向Dz上設於不同方向之第1金屬層ML1與第2金屬層ML2。第1金屬層ML1及第2金屬層ML2設於與第1半導體層61、65及第2半導體層71、75、79不同之層。又，第1半導體層61、65與第2半導體層71、75、79設於不同之層。圖4中，為將第1金屬層ML1、第2金屬層ML2、第1半導體層61、65及第2半導體層71、75、79加以區別，以虛線表示第1金屬層ML1，且對第2金屬層ML2、第1半導體層61、65及第2半導體層71、75、79附上斜線。
陽極電源線L1、影像信號線L2、重設電源線L3、初始化電源線L4及連接配線L9包含第2金屬層ML2。重設控制信號線L5、輸出控制信號線L6、像素控制信號線L7、初始化控制信號線L8包含第1金屬層ML1。
作為第1金屬層ML1及第2金屬層ML2，使用鈦(Ti)、鉬(Mo)、鎢(W)、鉭(Ta)、鈮、氧化銦錫(ITO)、鋁(Al)、銀(Ag)、Ag合金、銅(Cu)、 碳奈米管、石墨、石墨烯或碳奈米芽。此處，包含第2金屬層ML2之陽極電源線L1、影像信號線L2、重設電源線L3、初始化電源線L4及連接配線L9之薄片電阻值為包含第1金屬層ML1之各閘極線之薄片電阻值以下。又，陽極電源線L1之薄片電阻值為各信號線(影像信號線L2、重設電源線L3、初始化電源線L4及連接配線L9之薄片電阻值以下。例如，陽極電源線L1之薄片電阻值為30mΩ/□以上120mΩ/□以下。各信號線及連接配線L9(第2金屬層ML2)之薄片電阻值為120mΩ/□以上300mΩ/□以下。又，各閘極線(第1金屬層ML1)之薄片電阻值為300mΩ/□以上3000mΩ/□以下。藉此，顯示裝置1可抑制對陽極電源線L1施加之驅動電壓之電壓下降，而抑制顯示性能之降低。
再者，第1金屬層ML1及第2金屬層ML2分別並不限定於單層，亦可包含積層膜。例如，第2金屬層ML2可為Ti/Al/Ti或Mo/Al/Mo之積層構造，亦可為Al之單層膜。又，Ti、Al、Mo亦可為合金。
第1半導體層61、65及第2半導體層71、75、79例如包含非晶矽、微晶氧化物半導體、非晶氧化物半導體、多晶矽、低溫多晶矽(LTPS：Low Temperature Polycrystalline Silicone)或氮化鎵(GaN)。作為氧化物半導體，可例示IGZO、氧化鋅(ZnO)、ITZO。IGZO為氧化銦鎵鋅。ITZO為氧化銦錫鋅。第1半導體層61、65與第2半導體層71、75、79亦可均包含相同材料，例如多晶矽。
如圖4所示，重設電源線L3及初始化電源線L4由在第1方向Dx上相鄰 之2個像素49共有。即，圖4之左側所示之第1像素49R中，未設初始化電源線L4，而沿著影像信號線L2設有重設電源線L3。圖4之右側所示之第3像素49B中，未設重設電源線L3，而沿著影像信號線L2設有初始化電源線L4。藉此，與各像素49中設有重設電源線L3及初始化電源線L4之情形相比，可減少配線數而效率良好地配置配線。
驅動電晶體DRT(第1電晶體)具有第1半導體層61、源極電極62及第1閘極電極64。第1半導體層61、源極電極62及第1閘極電極64係於俯視下至少一部分重疊而配置，且設於由第1方向Dx上相鄰之2個陽極電源線L1、輸出控制信號線L6及像素控制信號線L7包圍之區域。於第1半導體層61中與第1閘極電極64重疊之區域之一部分形成有通道區域。驅動電晶體DRT係與第1半導體層61重疊而設有1個第1閘極電極64之單閘極構造。
第1半導體層61具有第1部分半導體層61a。第1部分半導體層61a與第1半導體層61為同層，且使用相同半導體材料。第1部分半導體層61a為自第1半導體層61於第1方向Dx上突出之部分。第1部分半導體層61a之第1方向Dx之寬度較第1半導體層61中與輸出電晶體BCT之第1半導體層65連接之部分的第1方向Dx之寬度大。第1半導體層61經由第1部分半導體層61a而與源極電極62連接。第1半導體層61及第1部分半導體層61a係與第1絕緣膜91(參照圖5)及第1閘極電極64重疊而設置，於第1部分半導體層61a與第1閘極電極64之間形成有第1電容Cs1。再者，第1半導體層61與第1部分半導體層61a亦可分別形成為矩形狀且經由連接部而電性連接。
輸出電晶體BCT具有第1半導體層65。第1半導體層65係與第1半導體層61連接，且與輸出控制信號線L6於俯視下交叉。於第1半導體層65中與輸出控制信號線L6重疊之區域形成有通道區域。輸出控制信號線L6中與第1半導體層65重疊之部分作為輸出電晶體BCT之第1閘極電極66而發揮作用。第1半導體層65之一端側與陽極電源線連接部L1a電性連接。陽極電源線連接部L1a係自陽極電源線L1於第1方向Dx上分支之部分。藉此，對驅動電晶體DRT及輸出電晶體BCT，自陽極電源線L1供給陽極電源電位PVDD。
圖4之右側所示之第3像素49B中，初始化電晶體IST具有第2半導體層71。圖4之左側所示之第1像素49R中，初始化電晶體IST具有第2半導體層71A。第2半導體層71、71A分別與初始化控制信號線L8及分支信號線L8a於俯視下交叉。於第2半導體層71、71A中與初始化控制信號線L8及分支信號線L8a重疊之區域形成有通道區域。分支信號線L8a係自初始化控制信號線L8分支，且於第1方向Dx上延伸。初始化控制信號線L8及分支信號線L8a中與第2半導體層71、71A重疊之部分分別作為初始化電晶體IST之第2閘極電極74而發揮作用。即，初始化電晶體IST係與第2半導體層71、71A之各者重疊而設有2個第2閘極電極74之雙閘極構造。
圖4之右側所示之第3像素49B中，第2半導體層71係於第2方向Dy上延伸，一端電性連接於連接配線L9，另一端連接於初始化電源線連接部L4a。初始化電源線連接部L4a係自初始化電源線L4於第1方向Dx上分支之部分。又，圖4之左側所示之第1像素49R中，第2半導體層71A具有於 第2方向Dy上延伸之部分與於第1方向Dx上延伸之部分。第2半導體層71A中於第2方向Dy上延伸之部分之一端電性連接於連接配線L9。第2半導體層71A中於第1方向Dx上延伸之部分於俯視下與陽極電源線L1及影像信號線L2交叉而延伸至第3像素49B為止，且電性連接於初始化電源線連接部L4a。藉由如以上之構成，1個初始化電源線L4電性連接於2個初始化電晶體IST，由第1方向Dx上相鄰之2個像素49共有。
像素選擇電晶體SST具有第2半導體層75。第2半導體層75於第1方向Dx上延伸，且與2個分支信號線L7a於俯視下交叉。於第2半導體層75中與2個分支信號線L7a重疊之區域形成有通道區域。2個分支信號線L7a係自像素控制信號線L7於第2方向Dy上分支之部分。2個分支信號線L7a中與第2半導體層75重疊之部分分別作為像素選擇電晶體SST之第2閘極電極78而發揮作用。即，像素選擇電晶體SST係與第2半導體層75重疊而設有2個第2閘極電極78之雙閘極構造。第2半導體層75之一端連接於影像信號線連接部L2a，另一端連接於連接配線L9。影像信號線連接部L2a係自影像信號線L2於第1方向Dx上分支之部分。
重設電晶體RST具有第2半導體層79。第2半導體層79於第2方向Dy上延伸，且與重設控制信號線L5及分支信號線L5a於俯視下交叉。於第2半導體層79中與重設控制信號線L5及分支信號線L5a重疊之區域形成有通道區域。分支信號線L5a係自重設控制信號線L5分支，且於第1方向Dx上延伸。重設控制信號線L5及分支信號線L5a中與第2半導體層79重疊之部分分別作為重設電晶體RST之閘極電極而發揮作用。即，重設電晶體RST 為雙閘極構造。
於重設電源線L3，連接有在第1方向Dx上延伸之重設電源線連接部L3a、L3b及橋接部L3c。重設電源線連接部L3a、L3b包含第2金屬層ML2，橋接部L3c包含與重設電源線連接部L3a、L3b不同之層，例如第1金屬層ML1。重設電源線連接部L3a設於第1像素49R，重設電源線連接部L3b設於第3像素49B。於重設電源線連接部L3a與重設電源線連接部L3b之間，設有陽極電源線L1、影像信號線L2及初始化電源線L4。橋接部L3c於俯視下與陽極電源線L1、影像信號線L2及初始化電源線L4交叉，且將重設電源線連接部L3a與重設電源線連接部L3b連接。
第1像素49R中，第2半導體層79之一端連接於重設電源線連接部L3a。又，第3像素49B中，第2半導體層79之一端連接於重設電源線連接部L3b。又，第2半導體層79之另一端分別經由第2部分半導體層79a而電性連接於第1半導體層65。即，重設電晶體RST之第2半導體層79之另一端經由第1半導體層65、源極電極62而電性連接於發光元件3之陽極端子23t。藉由如以上之構成，1個重設電源線L3電性連接於2個重設電晶體RST，且由第1方向Dx上相鄰之2個像素49共有。
驅動電晶體DRT之第1半導體層61與重設電晶體RST之第2半導體層79係至少一部分於俯視下重疊。具體而言，第2半導體層79包含第2部分半導體層79a。第2部分半導體層79a之第1方向Dx之寬度較第2半導體層79中與重設控制信號線L5重疊之部分的第1方向Dx之寬度大。第2部分半導 體層79a係第2半導體層79中於俯視下與第1閘極電極64重疊之部分。即，第2部分半導體層79a之至少一部分與第1部分半導體層61a重疊。又，第2部分半導體層79a包含與第1部分半導體層61a重疊之區域、及不與第1部分半導體層61a重疊之區域。
藉由此種構成，第1電容Cs1(參照圖3)包含形成於第1半導體層61(第1部分半導體層61a)與第1閘極電極64之間之電容、及形成於第2半導體層79(第2部分半導體層79a)與第1閘極電極64之間之電容。本實施形態中，因第1部分半導體層61a與第2部分半導體層79a於俯視下重疊，故與由1層之半導體層與第1閘極電極64形成第1電容Cs1之情形相比，可減小第1半導體層61及第2半導體層79中形成第1電容Cs1之部分之俯視下之面積。藉此，於1個像素49中，可提高各種配線之配置自由度，而可效率良好地配置配線。或，可減小各像素49之俯視下之面積，而可實現顯示裝置1之高精細化。
又，本實施形態中，用於對發光元件3供給驅動電流之驅動電晶體DRT及輸出電晶體BCT為單閘極構造。初始化電晶體IST、像素選擇電晶體SST及重設電晶體RST為雙閘極構造。藉此，可抑制初始化電晶體IST、像素選擇電晶體SST及重設電晶體RST之漏電流。
其次，對顯示裝置1之剖面構成進行說明。圖5係沿著圖4之V-V'線之剖視圖。圖6係沿著圖4之VI-VI'線之剖視圖。再者，圖6中模式性地表示設於周邊區域GA之陰極配線60及電晶體Tr。
如圖5所示，發光元件3設於陣列基板2上。陣列基板2具有基板21、各種電晶體、各種配線及各種絕緣膜。基板21為絕緣基板，例如使用玻璃基板、樹脂基板或樹脂膜等。
本說明書中，在垂直於基板21之表面之方向上，將自基板21朝向平坦化膜27之方向設為「上側」。又，將自平坦化膜27朝向基板21之方向設為「下側」。
驅動電晶體DRT、輸出電晶體BCT、初始化電晶體IST、像素選擇電晶體SST及重設電晶體RST(圖5中未圖示)設於基板21之一面側。於基板21之一面，依序積層有底塗膜90、第1金屬層ML1、第1絕緣膜91、第1半導體層61、65、第2絕緣膜92、第2半導體層71、75及第2部分半導體層79a(第2半導體層79)、第3絕緣膜93、第2金屬層ML2、第4絕緣膜94。換言之，在垂直於基板21之方向上，第1絕緣膜91設於第1金屬層ML1(第1閘極電極64、66)與第1半導體層61、65之間。第2絕緣膜92設於第1半導體層61、65與第2半導體層71、75、79之間。第3絕緣膜93設於第2半導體層71、75、79與第2金屬層ML2即各種信號線及電源線之間。第4絕緣膜94設於各種信號線及電源線上。
於第4絕緣膜94上設有陽極連接電極24及屏蔽電極26，於陽極連接電極24及屏蔽電極26上，隔著第5絕緣膜95而設有陽極電極23及發光元件3。
顯示裝置1中，陣列基板2包含自基板21至陽極電極23為止之各層。陣列基板2中不包含平坦化膜27、陰極電極22及發光元件3。
底塗膜90、第1絕緣膜91、第2絕緣膜92、第3絕緣膜93及第5絕緣膜95使用氧化矽膜(SiO)，氮化矽膜(SiN)或氮氧化矽膜(SiON)等無機絕緣材料。又，各無機絕緣膜並不限定於單層，亦可為積層膜。又，亦可不設底塗膜90。第4絕緣膜94及平坦化膜27為有機絕緣膜或無機有機混合絕緣膜(例如有機基(甲基或苯基)鍵結於Si-O主鏈之材料)。
包含第1金屬層ML1之第1閘極電極64、66及第2閘極電極74、78隔著底塗膜90而設於基板21上。第1絕緣膜91覆蓋第1閘極電極64、66及第2閘極電極74、78而設於底塗膜90上。第1半導體層61、65設於第1絕緣膜91上。第2絕緣膜92覆蓋第1半導體層61、65而設於第1絕緣膜91上。
第2半導體層71、75、79設於第2絕緣膜92上。第3絕緣膜93覆蓋第2半導體層71、75、79而設於第2絕緣膜92上。藉由此種構成，各第2半導體層71、75與第2閘極電極74、78之間之距離及第2半導體層79與第1閘極電極64之間之距離較各第1半導體層61、65與第1閘極電極64、66之間之距離大。即，每單位面積之電容Cox2較每單位面積之電容Cox1大。每單位面積之電容Cox1為分別形成於第2半導體層71、75、79與各閘極電極(第2閘極電極74、78及第1閘極電極64)之間之每單位面積的電容。每單位面積之電容Cox2為形成於第1半導體層61、65與第1閘極電極64、66之間 之每單位面積之電容。藉此，可抑制初始化電晶體IST、像素選擇電晶體SST及重設電晶體RST之漏電流。
圖5所示之例中，各電晶體為所謂之底閘極構造。然而，各電晶體亦可為閘極電極設於半導體層之上側之頂閘極構造，且亦可為閘極電極設於半導體層之上側及下側兩方之雙閘極構造。
包含第2金屬層ML2之連接配線L9、源極電極62、72及汲極電極67設於第3絕緣膜93上。源極電極62經由設於第2絕緣膜92及第3絕緣膜93之接觸孔而與第1部分半導體層61a(第1半導體層61)電性連接。又，源極電極62經由設於第3絕緣膜93之接觸孔而與第2部分半導體層79a(第2半導體層79)電性連接。藉此，第1半導體層61與第2半導體層79電性連接。
汲極電極67經由設於第2絕緣膜92及第3絕緣膜93之接觸孔而與第1半導體層65電性連接。又，源極電極72經由設於第3絕緣膜93之接觸孔而與第2半導體層71電性連接。
連接配線L9之一端側經由設於第3絕緣膜93之接觸孔而與像素選擇電晶體SST之第2半導體層75電性連接。連接配線L9中與第2半導體層75重疊之部分作為汲極電極77而發揮作用。又，連接配線L9之另一端側經由設於第3絕緣膜93之接觸孔而與第2半導體層71電性連接。連接配線L9中與第2半導體層71重疊之部分作為汲極電極73而發揮作用。藉由此種構成，像素選擇電晶體SST之汲極與初始化電晶體IST之汲極經由連接配線 L9而電性連接。
第4絕緣膜94覆蓋源極電極62、72及汲極電極67、73、77而設於第3絕緣膜93上。於第4絕緣膜94上，設有陽極連接電極24及屏蔽電極26。陽極連接電極24經由設於第4絕緣膜94之接觸孔而與源極電極62連接。在陽極連接電極24與陽極電源線L1及連接於陽極電源線L1之各種配線之間形成有第2電容Cs2(參照圖3)。屏蔽電極26設於陽極電極23及發光元件3下。
第5絕緣膜95覆蓋陽極連接電極24及屏蔽電極26而設於第4絕緣膜94上。陽極電極23設於第5絕緣膜95上。陽極電極23經由設於第5絕緣膜95之接觸孔而與陽極連接電極24電性連接。
發光元件3設於陽極電極23上，發光元件3之陽極端子23t與陽極電極23連接。藉此，發光元件3之陽極端子23t與驅動電晶體DRT之源極電極62電性連接。
平坦化膜27覆蓋發光元件3之至少側面3a而設於第5絕緣膜95上。陰極電極22設於平坦化膜27上，且與發光元件3之陰極端子22t連接。陰極電極22係自顯示區域AA遍及周邊區域GA而設置，且與複數個像素49之發光元件3電性連接。
如圖6所示，於基板21之周邊區域GA，作為複數個電晶體設有驅動 電路12(參照圖1)中所包含之電晶體Tr及陰極配線60。陰極配線60包含第2金屬層ML2，且於周邊區域GA中設於第3絕緣膜93上。圖5所示之陰極電極22與陰極配線60電性連接。又，圖3所示之陰極電源線L10包含陰極配線60及陰極電極22。
電晶體Tr包含半導體層81、源極電極82、汲極電極83及閘極電極84。電晶體Tr具有與像素電路PICA中所包含之各電晶體同樣之層構成，詳細說明予以省略。半導體層81設於第2絕緣膜92上，即與第2半導體層71、75、79設於同層。然而，半導體層81亦可為第1絕緣膜91上，即與第1半導體層61、65為同層。
如圖6所示，陽極電源線L1、影像信號線L2及重設電源線L3設於第3絕緣膜93上。陽極電源線L1之寬度較影像信號線L2及重設電源線L3之各自之寬度大。又，陽極電源線L1(第2金屬層ML2)之厚度t2較第1閘極電極64(第1金屬層ML1)之厚度t1(參照圖5)厚。又，陽極電源線L1之厚度t2與影像信號線L2及重設電源線L3之厚度相等。藉此，可減小陽極電源線L1之電阻值。再者，陽極電源線L1之厚度t2亦可與影像信號線L2及重設電源線L3之厚度不同。
各配線之層構成可適當變更。例如，陽極電源線L1與影像信號線L2及重設電源線L3等各信號線亦可設於不同層。
本實施形態中，第1絕緣膜91、第2絕緣膜92及第3絕緣膜93之相對介 電常數較第4絕緣膜94之相對介電常數大。陽極電源線L1隔著第1絕緣膜91、第2絕緣膜92及第3絕緣膜93而與各種閘極線(重設控制信號線L5、輸出控制信號線L6、像素控制信號線L7、初始化控制信號線L8(參照圖4))對向。藉由相對介電常數較高之第1絕緣膜91、第2絕緣膜92及第3絕緣膜93，形成於陽極電源線L1與各種閘極線之間之電容變大。形成於陽極電源線L1之電容係作為去耦電容器使用。藉此，去耦電容器可吸收陽極電源電位PVDD之變動，使驅動IC210穩定地動作。又，去耦電容器可抑制顯示裝置1中產生之電磁雜訊向外部洩漏。
如以上說明，本實施形態之顯示裝置1具有基板21、複數個像素49、發光元件3及複數個電晶體、信號線、第1半導體層61、65及第2半導體層71、75、79、第1閘極電極64、66、第1絕緣膜91、以及第2絕緣膜92。複數個像素49設於基板21。發光元件3及複數個電晶體(驅動電晶體DRT、輸出電晶體BCT、初始化電晶體IST、像素選擇電晶體SST及重設電晶體RST)設於複數個像素49之各者。信號線(影像信號線L2、重設電源線L3及初始化電源線L4)對像素49供給信號。第1半導體層61及第2半導體層79設於垂直於基板21之方向上不同之層，且至少一部分於俯視下重疊。第1閘極電極64設於與第1半導體層61之一部分重疊之區域。第1絕緣膜91設於第1閘極電極64與第1半導體層61之間。第2絕緣膜92設於第1半導體層61與第2半導體層79之間。
據此，顯示裝置1(陣列基板2)中，第1電容Cs1(參照圖3)包含形成於第1半導體層61與第1閘極電極64之間之電容、及形成於第2半導體層79與 第1閘極電極64之間之電容。本實施形態中，因第1半導體層61與第2半導體層79於俯視下重疊，故與由1層之半導體層與第1閘極電極64形成第1電容Cs1之情形相比，可減小第1半導體層61及第2半導體層79中形成第1電容Cs1之部分之俯視下之面積。藉此，於1個像素49中，可提高各種配線之配置自由度，而可效率良好地配置配線。或，可減小各像素49之俯視下之面積，而可實現顯示裝置1之高精細化。
再者，上述圖3所示之像素電路PICA之構成可適當變更。例如1個像素49中之配線數及電晶體數亦可不同。又，像素電路PICA亦可為電流鏡電路。電流鏡電路因記載於例如日本專利特開2002-215093號公報中，故將日本專利特開2002-215093號公報之記載包含於本實施形態並省略記載。
圖7係表示實施形態之發光元件之剖視圖。本實施形態之顯示裝置1中，發光元件3係陽極端子23t設於下側且陰極端子22t設於上側之所謂之面朝上構造。
如圖7所示，發光元件3具有複數個部分發光元件3s、覆蓋複數個部分發光元件3s之保護層39、p型電極37及n型電極38。複數個部分發光元件3s係於p型電極37與n型電極38之間分別形成為柱狀。複數個部分發光元件3s具有n型包覆層33、活性層34、及p型包覆層35。n型電極38電性連接於n型包覆層33。p型電極37電性連接於p型包覆層35。於p型電極37上，依序積層有p型包覆層35、活性層34、n型包覆層33。n型包覆層33、 活性層34及p型包覆層35為發光層，例如使用氮化鎵(GaN)、鋁銦磷(AlInP)等之化合物半導體。
n型電極38為ITO(Indium Tin Oxide)等透光性之導電性材料。n型電極38為發光元件3之陰極端子22t，連接於陰極電極22。又，p型電極37為發光元件3之陽極端子23t，具有Pt層37a與藉由鍍覆形成之厚膜Au層37b。厚膜Au層37b連接於陽極電極23之載置面23a。
保護層39為例如SOG(Spin on Glass，旋塗式玻璃)。保護層39之側面成為發光元件3之側面3a。平坦化膜27係包圍保護層39之側面而設置。
(第1變化例)
圖8係表示實施形態之第1變化例之發光元件之剖視圖。顯示裝置1中，發光元件3並不限定於面朝上構造，亦可為發光元件3之下部連接於陽極電極23及陰極電極22之所謂之面朝下構造。
如圖8所示，發光元件3A係於透光性基板31上依序積層有緩衝層32、n型包覆層33、活性層34、p型包覆層35、p型電極36。發光元件3A係以透光性基板31成為上側，p型電極36成為下側之方式安裝。又，於n型包覆層33中與陰極電極22對向之面側，設有自活性層34露出之區域。於該區域設有n型電極38A。
p型電極36係由反射來自發光層之光之具有金屬光澤之材料形成。p 型電極36經由凸塊39A而連接於陽極電極23。n型電極38A經由凸塊39B而連接於陰極電極22。絕緣膜97覆蓋陰極電極22及陽極電極23，於絕緣膜97之開口部分，凸塊39A、39B分別與陽極電極23及陰極電極22連接。
發光元件3A中，p型包覆層35與n型包覆層33不直接接合，而於其間導入有其他層(活性層34)。藉此，可使電子或電洞等載子集中於活性層34中，而可效率良好地再結合(發光)。為高效率化，亦可採用包含數原子層之井層與障壁層週期性積層而成的多重量子井構造(MQW構造)作為活性層34。
(第2變化例)
圖9係表示實施形態之第2變化例之顯示裝置之剖視圖。本變化例之顯示裝置1A與上述顯示裝置1相比，於第3絕緣膜93設有凹部93a之方面不同。
如圖9所示，陽極電源線L1設於凹部93a。即，第1絕緣膜91、第2絕緣膜92及第3絕緣膜93包含與陽極電源線L1重疊之第1部分93b、及不與陽極電源線L1重疊之第2部分93c。第1部分93b之厚度t3較第2部分93c之厚度t4薄。本變化例中，厚度t3、t4為垂直於基板21之方向上第3絕緣膜93之下表面與第3絕緣膜93上表面之間的距離。
藉此，形成於陽極電源線L1與各種閘極線之間之電容變大。即，作為去耦電容器使用之電容變大。藉此，去耦電容器可吸收陽極電源電位 PVDD之變動，而使驅動IC210穩定地動作。又，去耦電容器可抑制顯示裝置1中產生之電磁雜訊向外部洩漏。
再者，並不限定於在第3絕緣膜93設有凹部93a之構成，亦可於第1絕緣膜91或第2絕緣膜92形成有凹部。即便於此情形時，作為第1絕緣膜91、第2絕緣膜92及第3絕緣膜93之合計厚度之第1部分93b之厚度t3亦較第2部分93c之厚度t4薄。
以上，對本發明之較佳實施形態進行了說明，但本發明並不限定於此種實施形態。實施形態中揭示之內容僅為一例，可於不脫離本發明之主旨之範圍內進行各種變更。關於在不脫離本發明之主旨之範圍內進行之適當變更，當然亦屬於本發明之技術範圍。可於不脫離上述各實施形態及各變化例之主旨之範圍內進行構成要素之各種省略、替換及變更中之至少一種。
1:顯示裝置
2:陣列基板
3:發光元件
3a:側面
21:基板
22:陰極電極
22t:陰極端子
23:陽極電極
23t:陽極端子
24:陽極連接電極
26:屏蔽電極
27:平坦化膜
61、65:第1半導體層
61a:第1部分半導體層
62、72:源極電極
64、66:第1閘極電極
67、73、77:汲極電極
71、75、79:第2半導體層
74、78:第2閘極電極
79a:第2部分半導體層
90:底塗膜
91:第1絕緣膜
92:第2絕緣膜
93:第3絕緣膜
94:第4絕緣膜
95:第5絕緣膜
BCT:輸出電晶體
Cox1、Cox2:電容
DRT:驅動電晶體
IST:初始化電晶體
L1a:陽極電源線連接部
L4a:初始化電源線連接部
L6:輸出控制信號線
L7a、L8a:分支信號線
L8:初始化控制信號線
L9:連接配線
ML1:第1金屬層
ML2:第2金屬層
SST:像素選擇電晶體
t1:厚度

Claims (7)

  1. 一種顯示裝置，其具有：基板；複數個像素，其等設於上述基板；發光元件及複數個電晶體，其等設於複數個上述像素之各者；信號線，其對上述像素供給信號；第1半導體層及第2半導體層，其等設於垂直於上述基板之方向上不同之層，且至少一部分於俯視下重疊；第1閘極電極，其設於與上述第1半導體層之一部分重疊之區域；第1絕緣膜，其設於上述第1閘極電極與上述第1半導體層之間；第2絕緣膜，其設於上述第1半導體層與上述第2半導體層之間；及電源線，其對上述像素供給驅動電位；且上述電源線之薄片電阻值為上述信號線之薄片電阻值以下。
  2. 如請求項1之顯示裝置，其中複數個上述電晶體包含第1電晶體與第2電晶體，上述第1電晶體具有上述第1半導體層，且對上述發光元件供給電流，上述第2電晶體具有上述第2半導體層，且連接於上述第1電晶體。
  3. 如請求項2之顯示裝置，其中上述第1電晶體具有與上述第1半導體層重疊之1個上述第1閘極電極， 上述第2電晶體具有與上述第2半導體層重疊之2個第2閘極電極。
  4. 如請求項3之顯示裝置，其中形成於上述第1半導體層與上述第1閘極電極之間之每單位面積之電容較形成於上述第2半導體層與上述第2閘極電極之間之每單位面積之電容大。
  5. 如請求項3之顯示裝置，其具有閘極線，該閘極線連接於上述第2電晶體之上述第2閘極電極，上述信號線之薄片電阻值較上述閘極線之薄片電阻值小。
  6. 如請求項1之顯示裝置，其具有：第3絕緣膜，其於垂直於上述基板之方向上，設於上述第2半導體層與上述信號線之層間；及第4絕緣膜，其設於上述信號線上；且上述第1絕緣膜、上述第2絕緣膜及上述第3絕緣膜之相對介電常數較上述第4絕緣膜之相對介電常數大。
  7. 如請求項1之顯示裝置，其具有第3絕緣膜，該第3絕緣膜於垂直於上述基板之方向上，設於上述第2半導體層與上述信號線之層間，上述第1絕緣膜、上述第2絕緣膜及上述第3絕緣膜包含與上述電源線重疊之第1部分、及不與上述電源線重疊之第2部分，且上述第1絕緣膜、上述第2絕緣膜及上述第3絕緣膜之上述第1部分之厚度較上述第2部分之厚度薄。
TW108127684A 2018-09-26 2019-08-05 顯示裝置 TWI719570B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018179815A JP7202118B2 (ja) 2018-09-26 2018-09-26 表示装置及びアレイ基板
JP2018-179815 2018-09-26

Publications (2)

Publication Number Publication Date
TW202015022A TW202015022A (zh) 2020-04-16
TWI719570B true TWI719570B (zh) 2021-02-21

Family

ID=69952651

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108127684A TWI719570B (zh) 2018-09-26 2019-08-05 顯示裝置

Country Status (4)

Country Link
US (1) US12015021B2 (zh)
JP (1) JP7202118B2 (zh)
TW (1) TWI719570B (zh)
WO (1) WO2020066249A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109597245B (zh) * 2019-01-02 2023-12-12 京东方科技集团股份有限公司 背光模组及其制备方法、显示装置
JP7398291B2 (ja) * 2020-02-10 2023-12-14 株式会社ジャパンディスプレイ 表示装置
JP7451328B2 (ja) 2020-07-06 2024-03-18 株式会社ジャパンディスプレイ 表示装置
CN115083261B (zh) * 2021-03-11 2024-08-02 昆山国显光电有限公司 显示面板及其驱动方法、显示装置
CN114843316A (zh) * 2022-03-31 2022-08-02 深圳市华星光电半导体显示技术有限公司 显示面板及其制作方法、移动终端

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005062618A (ja) * 2003-08-18 2005-03-10 Toshiba Matsushita Display Technology Co Ltd Ｅｌ表示装置および該ｅｌ表示装置の駆動方法。
JP2005217342A (ja) * 2004-02-02 2005-08-11 Sony Corp 半導体装置の製造方法
TW200617854A (en) * 2004-09-24 2006-06-01 Seiko Epson Corp Electro-optical device, method of manufacturing the same, and electronic apparatus
TWI285782B (en) * 1999-09-08 2007-08-21 Toshiba Matsushita Display Tec Display device and method for producing the device
JP2007256881A (ja) * 2006-03-27 2007-10-04 Sony Corp ディスプレイ装置
CN104037232A (zh) * 2013-03-04 2014-09-10 索尼公司 半导体器件及其制造方法、显示单元及电子设备制造方法
TW201735183A (zh) * 2015-12-28 2017-10-01 半導體能源研究所股份有限公司 半導體裝置及包括半導體裝置的顯示裝置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001154218A (ja) 1999-09-08 2001-06-08 Matsushita Electric Ind Co Ltd 表示装置およびその製造方法
JP6231735B2 (ja) * 2011-06-01 2017-11-15 株式会社半導体エネルギー研究所 半導体装置
TW201324760A (zh) 2011-12-07 2013-06-16 Chunghwa Picture Tubes Ltd 畫素結構及其製造方法
KR20180025354A (ko) * 2016-08-29 2018-03-09 삼성디스플레이 주식회사 유기발광 표시장치 및 이의 제조방법
JP6736430B2 (ja) 2016-09-05 2020-08-05 株式会社ジャパンディスプレイ 半導体装置
KR102652674B1 (ko) * 2016-10-31 2024-03-29 엘지디스플레이 주식회사 초고 해상도 액정 표시장치

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI285782B (en) * 1999-09-08 2007-08-21 Toshiba Matsushita Display Tec Display device and method for producing the device
JP2005062618A (ja) * 2003-08-18 2005-03-10 Toshiba Matsushita Display Technology Co Ltd Ｅｌ表示装置および該ｅｌ表示装置の駆動方法。
JP2005217342A (ja) * 2004-02-02 2005-08-11 Sony Corp 半導体装置の製造方法
TW200617854A (en) * 2004-09-24 2006-06-01 Seiko Epson Corp Electro-optical device, method of manufacturing the same, and electronic apparatus
JP2007256881A (ja) * 2006-03-27 2007-10-04 Sony Corp ディスプレイ装置
CN104037232A (zh) * 2013-03-04 2014-09-10 索尼公司 半导体器件及其制造方法、显示单元及电子设备制造方法
TW201735183A (zh) * 2015-12-28 2017-10-01 半導體能源研究所股份有限公司 半導體裝置及包括半導體裝置的顯示裝置

Also Published As

Publication number Publication date
US12015021B2 (en) 2024-06-18
TW202015022A (zh) 2020-04-16
JP2020052155A (ja) 2020-04-02
US20210210474A1 (en) 2021-07-08
WO2020066249A1 (ja) 2020-04-02
JP7202118B2 (ja) 2023-01-11

Similar Documents

Publication Publication Date Title
TWI738058B (zh) 顯示裝置及陣列基板
TWI719570B (zh) 顯示裝置
US11824150B2 (en) Display device and array substrate
CN112204761B (zh) 显示装置
US11811002B2 (en) Display with dual red emitters
US20220293579A1 (en) Display device
US11362078B2 (en) Display device
US12087894B2 (en) Display device
US20220302096A1 (en) Display device
US11621291B2 (en) Display device
US20230017957A1 (en) Display device
US11765951B2 (en) TFT array substrate including a heat dissipation layer in a curved region
US20220037303A1 (en) Display device
US20180358423A1 (en) Display device
CN117529765A (zh) 显示装置